JPS62131297A - 電子楽器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は１時分割処理力式によって複数チャンネルで
ディジタル楽音イ３号を発生する電子楽器に関し、特に
、発生したディジタル楽音信号をディジタルフィルタで
制御し、更にピッチに同期してサンプリングし直すよう
にしたものに関する。

〔従来の技術〕

ディジタル的に楽音信号を発生する電子楽器においては
、サンプリング周波数が必ずしも楽音のピンチに調和す
るとは限らないため、折返しノイズの問題が生ずる。折
返しノイズの問題を除去するには、サンプリング周波数
を楽音のピッチに調和させるピッチ同期技術が用いられ
る。このようなピッチ同期技術の従来例として、ピッチ
に同期していないサンプリング周期で発生されたディジ
タル楽音信号をピッチに同期したサンプリング周期でサ
ンプリングし直すようにすることが行われている（特開
昭５５−１４４２９６号）。

一方、電子楽器の音色回路にディジタルフィルタを用い
ることは、例えば特開昭５９−４４０９６８＋公報にお
いて示されている。しかし、音色回路にディジタルフィ
ルタを用いた場合においてピンチ同期を如何にして行う
かについては、従来は考えられていなかった。

〔発明が解決しようとする問題点〕

ピッチ同期型の′１１子楽器においてディジタルフィル
タをｍ純に適用すると第２８図のようしこなる。

すなわち、楽音発生回路１２０から時分割的に発生した
複数チャンネル（ｎ）のディジタル楽音信号を各チャン
ネルに対応するタイミング信号ＣＨ１〜ＣＨｎによって
チャンネルｙＩ」の第１のラッチ回路１２１１〜１２１
ｎにラッチして時分割状態を解除し、次いで各チャンネ
ルに割当てた楽音のピッチに同期したピッチ同期パルス
ＰＳＰ１〜ＰＳＰｎによって第１のラッチ回路１２１１
〜１２１ｎの出力を第２のラッチ回路１２２１〜１２２
ｎにランチすることによりピッチに同期した再サンプリ
ングを行う。ディジタルフィルタＤＦＩ〜ＤＦｎはチャ
ンネル別に独立にフィルタリングを行うために各チャン
ネル毎に並列的に設けられ、第２のラッチ回路１２２１
〜１２２ｎから出力されるピッチ同期された状態のディ
ジタル楽音信号が夫々入力される。このようなものにお
いて、各回路における動作速度について一例を挙げて検
討してみると、楽音発生回路１２０における楽音信号の
サンプリング周波数が５０ｋＨｚ程度の固定レートであ
るとすると、ピッチ同期パルスＰ　Ｓ　Ｉ）１〜ＰＳＰ
ｎのパルス発生タイミングの分解能はサンプリング周波
数５０ｋＨｚと楽音の各音高との公倍数であるから例え
ば４００ｋＨｚ程度の高いレートとなる。そうすると、
ディジタルフィルタＤＦ１〜ＤＦｎの動作レートは、第
２のラッチ回路１２２１〜１２２ｎのサンプリングレー
トの分解能４００　ｋ　Ｈｚに合わせたレートを持つ必
要があり、ここでディジタルフィルタＤＦＩ〜ＤＦｎの
内部で各フィルタ次数の演算を時分割で行うとすると更
に４００　ｋ　Ｈｚの次数倍の高速レー１−でフィルタ
演算を行わねばならなくなる。

このように、ディジタルフィルタとピッチ同期技術とを
組合せる場合、フィルタの演算速度にかなりの高速が要
求されるおそれがあり、また、チャンネル別にフィルタ
回路を設けねばならないおそれがあった。そのため、コ
スト及び回路規模の増大化を余儀なくするという不都合
があった。

この発明は上述の点に鑑みてなされたもので、ディジタ
ルフィルタの演算速度に過大な負担を課すことなく、楽
音信号のピッチ同期を行うようにした電子楽器を提供す
ることを目的とする。

［問題点を解決するための手段〕 第１図はこの発明の概要を図示したもので、この発明に
係る電子楽器は、複数のチャンネルでディジタル楽音信
号を時分割的に発生する楽音発生手段１１０と、この楽
音発生手段１１０から発生される複数チャンネルのディ
ジタル楽音信号を入力し、各チャンネル別に時分割的に
フィルタ演算を実行するディジタルフィルタ回路１１１
と、各チャンネルの楽音信号のピッチに同期したピッチ
同期信号を夫々発生するピッチ同期信号発生手段１１２
と、前記ディジタルフィルタ回路１１１から出力される
各チャンネルの楽音１３号をそのチャンネルに対応して
発生された前記ピンチ同期信号に従ってサンプリングし
、出力するピッチ同期出力手段１１３とを具えたことを
特徴としている。

〔作用及び発明の効果〕

ピッチ同期出力手段１１３はディジタルフィルタ回路１
１１の出力側に設けられており、ピッチ同期処理つまり
ピッチ同期信号による再サンプリング処理はフィルタ出
力信号に対して行われる。

従って、ディジタルフィルタ回路１１１における演算レ
ートは楽音発生手段１１０から発生される楽音信号の時
分割レートに対応していればよく、ピッチ同期信号の分
解能に対応している必要はない。これにより、ディジタ
ルフィルタ回路１１１の演算速度にはそれほどの高速性
が要求されず、回路の負担が軽減される。例えば、楽音
発生手段１１０から発生される楽音信号のサンプリング
周波数が５０ｋＨｚであるとすると、ディジタルフィル
タ回路１１１の演算周期も５０　ｋ　Ｈｚの１周期を単
位とするものであればよい。

従ってこの発明によれば、ピッチ同期処理によって楽音
信号のサンプリング周波数をそのピッチに調和させるこ
とにより折返しノイズを除去することができると共に、
ディジタルフィルタ回路の演算速度にはピッチ同期信号
の分解能はどの高速性が要求されないものとすることが
できるので、回路の負担を軽減し、回路規模の小型化、
低コスト化を図ることができる。また、ディジタルフィ
ルタ回路は複数チャンネル時分割処理とすることができ
るので、この点でも回路規模の小型化、低コスト化が図
れる。因みに第２８図のような構成ではディジタルフィ
ルタ回路に高速動作が要求されるのでこれを更に複数チ
ャンネルで時分割動作させるのは困難であり、どうして
も図示のような並列型となってしまうという欠点がある
６〔実施例〕 以下、添付図面を参照してこの発明の実施例を詳細に説
明しよう。

く一実施例の全体構成説明〉 第２図において、鍵盤１０は発生すべき楽音の音高を指
定するための複数の鍵を具備している。

鍵タツチ検出器１１は、鍵盤１０で抑圧された鍵に加え
られたタッチを検出するものであり、イニシャルタッチ
あるいはアフタータッチのどちらを検出するものであっ
てもよい。音色選択装置１２は発生すべき楽音の音色を
選択する操作子群から成るものである。ピッチベンド操
作子１３は１発生すべき楽音のピッチをその操作量に応
じて連続的に変調するためのものであり、例えば、ダイ
ヤル式の操作子から成る。マイクロコンピュータ１４は
、ＣＰＵ　（中央処理ユニット）１５．プログラム及び
その他データを記憶しているＲＯＭ　（リードオンリメ
モリ）１６．ワーキング及びデータ記憶用のＲＡＭ　（
ランダムアクセスメモリ）１７を含んでおり、データ及
びアドレスバス２８を介して電子楽器内の各回路との間
でデータの授受を行い、鍵盤１０における押鍵検出処理
及び複数の発音チャンネルに対する押圧鍵の発音割当て
処理、音色選択装置１２における音色選択操作の検出処
理、ピッチベント操作子１３における操作量の検出処理
、その他種々の処理を実行する。

トーンジェネレータ１８は複数の発音チャンネルで夫々
独立にディジタル楽音信号を発生することが可能なもの
であり、各チャンネルに割当てた鍵を示すキーコードＫ
Ｃ及び該鍵のオン・オフを示すキーオン信号ＫＯＮその
他必要なデータをマイクロコンピュータ１４からバス２
８を介して受は取り、こわに基づき各チャンネルでディ
ジタル楽音信号を発生する。トーンジェネレータ１８の
内部にはピッチ同期信号発生回路１９を含んでおり、各
チャンネルで発生する楽音信号のピッチに同期するピッ
チ同期信号を各チャンネル毎に発生する。

この実施例の仕様においては、トーンジェネレータ１８
は第１乃至第１６チヤンネル（Ｃｈｉ〜Ｃｈ１６）の合
計１６チヤンネルで時分割的にディジタル楽音信号を発
生する。トーンジェネレータ１８から時分割多重的に出
力されるディジタル楽音波形サンプル値データをＴＤＸ
で示す。マスタクロック発生器２０から発生されるマス
タクロックパルスφは、トーンジェネレータ１８の基本
的な動作時間を制御するものである。ディジタル楽音波
形サンプル値データＴＤＸの時分割多重化の１サイクル
はマスタクロックパルスφの６４周期であり、この１サ
イクル６４周期における各周期毎のタイムスロットを１
〜６４の番号を付して示すと第３図のようである。同図
には、多重化されたディジタル楽音波形サンプル値デー
タＴＤＸのチャンネルタイミング１〜１６の仕様も示さ
れている。例えば、第１チヤンネルのデータＴＤＸはタ
イムスロット３３〜３６の４スロツトに割当てられてい
る。

この実施例の仕様においては、楽音波形サンプル値デー
タＴＤＸは１６チヤンネル分のデータが上述のように共
通に多重化されて出力されるが、各チャンネルのピッチ
同期信号Ｐｓｉ、ＰＳ２は２系統に分けて８チヤンネル
毎に時分割多重化されて出力される。一方のピンチ同期
信号ＰＳ１は第１〜第８（Ｃ：ｈｌ〜Ｃｈ８）のピッチ
同期信号を時分割多重化したもので、そのチャンネルタ
イミングは第３図のようである。他方のピッチ同期信号
ＰＳ２は第９〜第１６（Ｃｈ９〜Ｃｈ１６）のピッチ同
期信号を時分割多重化したもので、そのチャンネルタイ
ミングは第３図のようである。

図から明らかなように、各チャンネルのピッチ同期信号
Ｐｓｉ、ＰＳ２は１タイムスロツトの幅で発生し、その
時分割多重化の１サイクルは８タイムスロツトである。

２系列のアダプティブディジタルフィルタ装置（以下Δ
ＤＦと略称することがある）２１．２２は、楽音信号の
フィルタリングに適するように構成されたディジタルフ
ィルタ装置であって、この実施例の仕様では夫々８チャ
ンネル分の楽音信号のフィルタリングが可能であり、一
方のＡＤＦ２１は第１〜第８チヤンネルの楽音信号のフ
ィルタリングを行い、他方のＡＤＦ２１は第９〜第１６
チヤンネルの楽音信号のフィルタリングを行う。

このＡＤＦ２１．２２の内部には、所定の型式のディジ
タルフィルタ回路、フィルタパラメータメモリ、フィル
タパラメータの供給を制御する各種回路、フィルタを施
すべき楽音信号のピッチに同期してフィルタ演算動作を
行わせる制御回路、フィルタを施した楽音信号をそのピ
ッチに同期して出力するピッチ同期出力回路、など各種
機能の回路が含まれており、楽音信号のフィルタリング
に適した構成となっている。

トーンジェネレータ１８から出力されたディジタル楽音
波形サンプル値データＴＤＸはＡＤＦ２１及び２２に入
力される。また、第１〜第８チヤンネルのピッチ同期信
号ＰＳ１はＡＤＦ２１に入力され、第９〜第１６チヤン
ネルのピッチ同期信号ＰＳ２はＡＤＦ２２に入力される
。ＡＤＦ２１及び２２では、ピッチ同期信号ＰＳ１、Ｐ
Ｓ２が発生した（信号１１１　Ｉ＋となった）タイムス
ロットに対応するチャンネルのデータＴＤＸを内部に取
り込み、そのチャンネルの１サンプル値データに関して
フィルタ演算を実行する。従って、一方のＡ　Ｄ　Ｆ　
２１では、ピッチ同期信号ＰＳ１に応じて第１〜第８チ
ヤンネルの楽音信号のフィルタ演算を行い、他方のＡＤ
Ｆ２２では、ピッチ同期信号ＰＳ２に応じて第９〜第１
６チヤンネルの楽音信号のフィルタ演算を行う。こうし
て、ＡＤＦ２１及び２２におけるフィルタ演算の単位時
間（サンプリング周期に同期した信号遅延時間）がフィ
ルタを施すべき楽音信号のピッチに同期したものとなり
、ピッチに応してフィルタ演算単位時間が変動すること
により移動フォルマント特性のフィルタリングが実現さ
れる。なお、回路の基本的な動作タイミングを制御する
ためにマスタクロックパルスφとシステムシンクロパル
ス５ＹＮＣがＡＤＦ２１及び２２に与えられる。システ
ムシンクロパルス５ＹＮＣは第３図に示すように６４タ
イムスロット周期で発生するパルスであり、ディジタル
楽音信号の時分割多重化の１サイクルに同期している。

また、ＡＤＦ２１及び２２には、フィルタ動作を制御す
るための各種のデータがバス２８を介してマイクロコン
ピュータ１４の制御の下で与えられる。

また、このＡＤＦ２１及び２２では、実際のフィルタ演
算動作がフィルタを施すべき楽音信号のピンチに同期し
て行われるのみならず、フィルタ済みの楽音波形サンプ
ル値データをそのピッチに同期してサンプリングし直し
、完全にピッチ同期させた状態で出力するようになって
いる。このフィルタ済みデータをピッチに同期して再サ
ンプリングするためにもピッチ同期信号ＰＳ１、ＰＳ２
が利用される。

ＡＤＦ２１及び２２出力された各チャンネルのディジタ
ル楽音波形サンプル値データをアキュムレータ２３で合
計し、１６チヤンネル分のサンプル値データを合計した
楽音波形サンプル値データを求める。アキュムレータ２
３の出力データをディジタル／アナログ変換器２４でア
ナログの楽音信号に変換し、サウンドシステム２５を介
して発音する。

この実施例の仕様において、フィルタ係数の供給は２つ
のモードで制御される。１つは「スタティックモード」
であり、これは楽音の発音期間中はフィルタ係数を変更
しないモードである。もう１つは「ダイナミックモード
」であり、これは楽音の発音期間中はフィルタ係数を時
間的に変化させるモードであり、フィルタリングによる
音色の時間的変化が得られる。スタティックモードのた
めのフィルタ係数は、ＡＤＦ２１及び２２の内部のフィ
ルタパラメータメモリ内に記憶されている。

ダイナミックモードのためのフィルタ係数は、ダイナミ
ック制御用パラメータメモリ２６に記憶されており、こ
れはマイクロコンピュータ１４の制御の下で時間的に切
替えて読み出され、バス２８を介してＡＤＦ２１及び２
２に与えられる。ダイナミック／スタティック選択スイ
ッチ２７は、フィルタ係数の供給をどちらのモードで制
御するかを選択するためのスイッチである。

なお、クロック周波数について一例を示すと。

マスタクロックパルスφは約３．２ＭＨｚであり、ピッ
チ同期信号Ｐｓｉ、ＰＳ２の時分割ｌサイクル（８タイ
ムスロツト）の繰返し周波数は４００ｋＨｚであり、デ
ィジタル楽音波形サンプル値データＴＤＸの時分割１サ
イクル（フィルタにおける１演算サイクル）（６４タイ
ムスロツト）の繰返し周波数は５０ｋＨ２である。

次に５第２図における各回路の詳細例について説明する
。

くピッチ同期信号の発生について〉 第４図はピッチ同期信号発生回路１９の一例を示すもの
で、これは一方の系Ｍ（第１〜第８チヤンネル）のピッ
チ同期信号ＰＳ１を発生する。もう一方のピッチ同期信
号ＰＳ２も第４図と同一の構成によって発生される。

ピッチ同期信号ＰＳ１は、Ｐナンバメモリ２９から読み
出したＰンバをカウンタ３０で各チャンネル毎に時分割
的にカウントすることに基づき発生される。Ｐナンバと
は、成る基準オクターブにおける各音名Ｃ−Ｂに対応す
る周波数を持つ楽音波形の１周期中のサンプル点数を示
す数である。

ピンチ同期信号ＰＳ１を第３図に示すように８チャンネ
ル時分割で発生するようにする場合、その基本的なサン
プリング周波数（換言すればピッチ同期信号ＰＳ１の分
解能）はマスタクロックパルスφの１７８の周波数（例
えば４００ｋ）Ｉｚ）であり。

これはどの音名でも共通である。他方、基本的なサンプ
リング周波数が共通であるため、各音名のＰナンバは、
その音名周波数に対応して夫々異なる値を示す。基準オ
クターブにおける成る音名の周波数をｆｎとし、上述の
共通のサンプリング周波数（４００ｋ　Ｈ７，）をｆｃ
とすると、その音名に対応するＰナンバは次のようにし
て定まる。

Ｐナンバ＝ｆｃ÷ｆｎ　　　　　　　−（１）ここで、
共通サンプリング周波数ｆｃがｆｃ　＝　４００ｋ　Ｈ
ｚ　、音名Ａの周波数ｆｎがｆｎ＝４４０Ｈｚ　（ツま
りＡ４音）であるとすると、音名ＡのＰナンバは、上記
式から。

音名ＡのＰナンバ＝　４０００００÷／１４０　＝　９
０９となる。

一方、トーンジェネレータ１８内で発生可能な楽音波形
１周期当りの異なるサンプル点振幅値のサンプル点数が
６４であるとすると、周波数ｆｎの実効サンプリング周
波数ｆｅは、 ｆｅ＝ｆｎＸ　６４　　　　　　　　−（２）となり、
ｆｎ＝４４０Ｈｚの場合は、 ｆｅ＝４４０Ｘ６４＝２８１６０Ｈｚ となる。

同様にして、成る基準オクターブにおける各音名のＰナ
ンバと実効サンプリング周波数ｆｅを下記表のように決
定することができる。この場合、基１９オクターブはＧ
　４−？）からＦ＃５音までの１オクターブである。

第　　１　　表 第４図のカウンタ３０において、ピッチ同期信号ＰＳ１
は、マスタクロックパルスφに基づき確立される共通サ
ンプリング周波数ｆｃをＰナン）＜に応じて分周するこ
とにより得られる。前述から明らかなように、Ｐナンバ
は１周期波形中の共通サンプリング周波数ｆｃの周期数
つまりサンプル点数であり、一方、トーンジェネレータ
１８で発生可能な楽音波形１周期当りの実効的なサンプ
ル点数は前述の通り６４である。従って、共通サンプリ
ング周波数ｆｃを分周する分周数を 分周数＝Ｐナンバ÷６４　　　　　・・（３）とすれば
、その分周出力として楽音１周期当り６４個のパルスを
得ることができ、これにより６４個の実効的なサンプル
点をすべて確立することができる。このようにして定ま
る分周数によって共通サンプリング周波数ｆｃを分周す
ると、前記（１）、（２）、（３）式より、 ｆｃ÷分周数＝　（ｆｎ　Ｘ　Ｐナンバ）÷（Ｐナンバ
÷６４）＝ｆｎＸ　６４　＝ｆｅ　　　　　−（４）と
なり、この分周出力によってサンプル点アドレスを変化
させることにより実効サンプリング周波数ｆｅを確立す
ることができる。このようにして確立される実効サンプ
リング周波数ｆｅは、音名周波数ｆｎに調和しており、
ピッチ同期が実現される。

カウンタ３０から発生される各チャンネルのピッチ同期
信号ＰＳ１はそのチャンネルに割当てられた鍵の音名に
対応して上記（４）式で示されるような分周出力信号す
なわち実効サンプリング周波数ｆｅを持つ信号である。

ところで上記（３）式で定まる分周数は整数になるとは
限らず、小数を含むことが多い。例えば。

音名Ａの場合、 分周数＝９０９÷６４弁１４．２０ である。そこで、カウンタ３０における分周動作は、後
述のように、（３）式で定まる分周数に近い２つの整数
で適宜分周し、その平均的な結果として（３）式で定ま
る分周数で分周したのと同じ結果が得られるようにして
いる。

第４図において、Ｐナンバメモリ２９は、前記第１表に
示すような基準オクターブにおける各音名のＰナンバを
予め記憶している。各チャンネルに割当てられた鍵のキ
ーコードＫＣがバス２８を介してトーンジェネレータ１
８に与えられ、３１．ｌ”−ンジェネレータ１８の内部
において第１〜第８チヤンネルのキーコードＫＣが第３
図のＰＳｌのチャンネルタイミングに示すようなタイミ
ングで時分割多重化され、第９〜第１６チヤンネルのキ
ーコートＫＣが第３図のＰＳ２のチャンネルタイミング
に示すようなタイミングで時分割多重化される。こうし
て時分割多重化された第１〜第８チヤンネルのキーコー
ドＫＣがＰナンバメモリ２９に入力される。Ｐナンバメ
モリ２９は入力された第１〜第８チヤンネルのキーコー
ドＫＣの音名に対応してＰナンバを時分割的に読み出す
。

カウンタ３０は、Ｐナンバメモリ２９がら読み出された
Ｐナンバを入力する加算器３１と、この加算器３１の出
力を「０」入力に入力したセレクタ３２と、このセレク
タ３２の出力を入力した８ステージのシフトレジスタ３
３と、シフトレジスタ３３の出力の下位ビット（小数部
）をゲートして加算器３１の他の入力に与えるゲート３
４と、シフトレジスタ３３の出力の上位ビット（整数部
）を入力して全ビットがｒｒ　Ｉ　Ｄの７ビツトから成
るオール゛′１″信号と加算する加算器３５とを含んで
いる。Ｐナンバそれ自体は１２ビツトの２進コ一ド化信
号であるが、加算器３１の出力は桁上がり信号のビット
として１ビット余分に含む１３ビツトの信号から成る。

反転キーオンパルスＫＯＮＰと加算器３５のキャリアウ
ド出力ＣＯから出力された信号がアンド回路３６に入力
されており、このアンド回路３６の出力がセレクタ３２
の選択制御入力に加わる。

アンド回路３６の出力信号がＩＩ　ＯＴ＋のときは加算
器３１からセレクタ３２のｒＯＪ入力に与えられた信号
が選択され　ａｔ　１　ｐｐのときは「１」入力に与え
られた信号が選択される。セレクタ３２の「１」入力に
は、シフトレジスタ３３の出力の下位ビット（小数部）
と加算器３５の出カフビット（整数部）とから成る１３
ビツトの信号が与えられる。キーオンパルスＫＯＮＰは
鍵の押し始めで一度だけ１１１　ＩＩとなる信号であり
、第１〜第８チヤンネルに対応するものが時分割多重化
されている。反転キーオンパルスＫＯＮＰはこのキーオ
ンパルスＫＯＮＰを反転した信号である。

セレクタ３２、シフトレジスタ３３．加算器３５の部分
は、Ｐナンバに応じて前記（３）式に示すような分周数
を確立し、この分周数の整数部に応じて共通サンプリン
グ周波数ｆｃの分周を行うための回路である。加算器３
１は、上記分周数の小数部に応じて前記整数部の値を調
整するためのものである。

前記（３）式において除数６４は２６であるため、分周
数を求めるために格別の割算を行うことなく、単にＰナ
ンバの下位６ビツトを小数部として取扱うだけで該Ｐナ
ンバに対応する分周数を確立することができる。従って
、加算器３１．セレクタ３２及びシフトレジスタ３３の
出力信号１３ビツトのうち下位６ビツトが小数部の重み
であり、上位７ビツトが整数部の重みである。

加算器３５においてオール゛′１″信号を加算すること
は１減算することに等しい。従って、加算器３５では、
事実上、シフトレジスタ３３の出力の整数値から１減算
することを行う。この加算器３５の減算結果は演算され
なかった小数部の６ビツトデータと共にセレクタ３２の
「１」入力に戻され、シフトレジスタ３３を経由して再
び加算器３５に入力される。シフトレジスタ３３はマス
タクロックパルスφによってシフト制御されるため。

同じチャンネルの信号がシフトレジスタ３３から出力さ
れる周期はマスタクロックパルスφの８倍の周期つまり
共通サンプリング周波数ｆｃの周期である。

鍵の押し始めにおいて、その鍵が割当てられたチャンネ
ルタイミングで反転キーオンパルスＫＯ■が一度だけ′
０″となり、このとき、セレクタ３２の「ＯＪ入力を介
して該鍵のＰナンバが選択される。このＰナンバの整数
部がシフトレジスタ３３から加算器３５に与えられ、共
通サンプリング周波数ｆｃの周期で該整数部から１が繰
返し減算される。整数部の減算結果が１以上の値のとき
、加算器３５のキャリイアウド出力ＣＯからは絶えずキ
ャリイアウド信号ＩＩ　Ｉ　ＩＩが出力され、アンド回
路３６の条件が成立するので、セレクタ３２は「１」入
力を選択し続ける。減算の繰返しによってやがて加算器
３５の出力が′０″になったときつまりＰナンバの整数
部の数と同数のｆｃの周期が経過したとき、加算器３５
のキャリイアウド信号は出力されず、アンド回路３６の
条件は成立しない。そのとき、セレクタ３２はｒＯＪ入
力を選択し、Ｐナンバとシフトレジスタ３３の出力の下
位６ビツト（小数部データ）とを加算した加算器３１の
出力を選択する。こうして、小数部の加算によって幾分
変更された値のＰナンバがシフトレジスタ３３に与えら
れ、今度は変更されたＰナンバの整数値から１減算する
ことが繰返される。なお。

ゲート３４は反転キーオンパルスＫＯＮＰによって鍵の
押し始めでだけ不能化され、それ以外のときは常時小数
部データを加算器３１に与える。加算器３１におけるＰ
ナンバに対する小数部データの加算によって実際に分周
に使用する分周数の整数値はＰナンバから求まる分周数
の整数値よりも１大きくなることがある。例えば、音名
ＡのＰナンバは９０９であり、その分周数は１４．２０
であるが、最初はその整数値１４に従って分周を行うが
、次は１４．２０＋０．２０＝１４．４０となり、やが
て１５．００となりその整数値１５に従って分周を行う
ことになる。こうして、Ｐナンバによって求まる分周数
の整数値と同じか、それよりも１大きい数に従って、共
通サンプリング周波数ｆｃの分周が行われ、平均的な結
果としてＰナンバによって求まる分周数に従う分周動作
が達成される。加算器３５のキャリイアウド出力ＣＯの
信号がその分周出力に相当するものであり、これをイン
バータ３７で反転した信号がピンチ同期信号Ｐｓｉとし
て出力される。

理解を深めるために、音名Ａを例にして、セレクタ３２
の出力の変化の一例を示す。変化タイミングは共通サン
プリング周波数ｆｃの周期である。

最初はＰナンバ９０９に対応する分周数１４．２０であ
り、次にその整数値が１減った１３．２０であり、以下
、１２．２０．１１．２０．１０．２０、・・・２．２
０．１．２０とその整数値が順次１づつ減少する。ｆｃ
の１４周期目にセレクタ３２の「１」入力に加わる数値
が０゜２０となり、このときキャリイアウド信号が０′
″となり、ピンチ同期信号Ｐ　Ｓ　１がｒＬ　Ｉ　ＩＩ
となり。

セレクタ３２では「０」入力を選択する。セレクタ３２
の「０」入力にはＰナンバ９０９に対応する分周数１４
．２０にシフトレジスタ３３から与えられる小数値０．
２０を加算した値１４．４０が与えられている。従って
、１４．４０がセレクタ３２から出力される。その後セ
レクタ３２の出力は１３．４０．１２．１１０．１１．
４０、・・・２．４０．１．４０と順次１づつ減少して
ゆき。

ｆｃの１４周期目にセレクタ３２の「１」入力に加わる
数値が０．４０となると共に、加算器３５のキャリイア
ウド信号がＬＬ　ＯＩＩとなり、ピッチ同期信号ＰＳ１
が発生される。このとき加算器３１の出力は１４．２０
　＋　０．４０　＝　１４．６０であり、これがセレク
タ３２の「０」入力を介してシフトレジスタ３３に与え
られる。こうして、音名Ａの場合は１４又は１５を分周
数として分周が行われ、共通サンプリング周波数ｆｃ　
（例えば４００ｋＩ（ｚ）の１４又は１５サイクル毎に
ピッチ同期信号ＰＳ１が′１″となる。

もう一方の第９〜第１６チヤンネルに対応するピッチ同
期信号ＰＳ２も上述と同様にして発生される。

くトーンジェネレータの説明〉 トーンジェネレータ１８においては上述のようにして発
生した各チャンネルのピッチ同期信号ＰＳ１、ＰＳ２を
利用して１発生すべき楽音のピッチに同期したサンプリ
ングタイミングに従って該楽音信号を発生するようにす
ることができる。勿論、これに限らず、ピッチに同期し
ていないサンプリングタイミングに従って楽音信号を発
生するようにすることも可能である。

発生すべき楽音のサンプル点アドレス（瞬時位相角）を
指定するアドレスデータは、各チャンネルのピッチ同期
信号ＰＳ１、ＰＳ２をチャンネル別に夫々独立にカウン
トすることにより発生することができる。ただし、ピッ
チ同期信号Ｐｓｉ。

ＰＳ２は前述の基準オクターブ（０４〜Ｆ＃５音）のピ
ッチに対応しているので、上記アドレスデータを発生す
る場合は、発生ずへき楽音のオクターブ音域に応して」
二記ピッチ同期信号Ｐｓｉ、ＰＳ２のカウントの際のカ
ウントレートを切換える必要がある。例えば、Ｇ３〜Ｆ
＃４のオクターブの楽音を発生する場合は、ピンチ同期
信号ＰＳ１、ＰＳ２が発生する毎に０．５をカウントし
、０４〜Ｆ＃５のオクターブの楽音を発生する場合は、
ピッチ同期信号ＰＳ１、ＰＳ２が発生する毎に１をカウ
ントし、０５〜Ｆ＃６のオクターブの楽音を発生する場
合は、ピッチ同期（’３号Ｐｓｉ、ＰＳ２が発生する毎
に２をカウントする。こうして、発生すべき楽音のピッ
チ及びオクターブに同期して変化するアドレスデータを
各チャンネル毎に発生し、このアドレスデータに基づき
ディジタル楽音信号を発生する。

トーンジェネレータ１８における楽音信号発生方式はど
のようなものを用いてもよい。例えば、上記アドレスデ
ータに応じて波形メモリに記憶した楽音波形サンプル値
データを順次読み出す方式（メモリ読出し方式）、ある
いは上記アドレスデータを位相角パラメータデータとし
て所定の周波数変調演算を実行して楽音波形サンプル値
データを求める方式（ＦＭ方式）、あるいは上記アドレ
スデータを位相角パラメータデータとして所定の振幅変
調演算を実行して楽音波形サンプル値データを求める方
式（Ａ　Ｍ方式）、など公知のどのような方式を用いて
もよい。また、メモリ読出し方式を採用する場合、波形
メモリに記憶する楽音波形は１周期波形のみであっても
よいが、複数周期波形である方が音質の向上が図れるの
で好ましい。

複数周期波形を波形メモリに記憶しこれを読み出す方式
は１例えば特開昭５２−１２１３１３号に示されたよう
に発音開始から終了までの全波形を記憶しこれを１回読
み出す方式、あるいは特開昭５８−１４２３９６号に示
されたようにアタック部の複数周期波形と持続部の１又
は複数周期波形を記憶し、アタック部の波形を１回読み
出した後持続部の波形を繰返し読み出す方式、あるいは
特開昭６０−１４７７９３号に示されたように雑敗的に
サンプリングした複数の波形を記憶し、読み出すべき波
形を時間的に順次切換えて指定し、指定された波形を繰
返し読み出す方式、など種々の方式が公知であり、これ
らを適宜採用してよい。

〈アダプティブディジタルフィルタの予備的説明〉ディ
ジタルフィルタの演算型式としては、」、（本釣には有
限インパルス応答（Ｆ　Ｉ　Ｒ）フィルタと無限インパ
ルス応答（ＩＩＲ）フィルタとがあるが、この実施例の
アダプティブディジタルフィルタ装置２１．２２におい
てはＦＩＲフィルタを採用している。まずＦＩＲフィル
タに関連する一般的説明を行う。

（ａ）ＦＩＲフィルタの基本回路構成 第５図はＦＩＲフィルタの基本回路構成図であり、ｘ（
ｎ）は任意のｎ番目のサンプル点のディジタル楽音波形
サンプル値データであり、該ＦＩＲフィルタの人力信号
である。ｚ−１は単位時間遅れ要素であり、１サンプリ
ング周期の時間遅れを設定するものである。従って、ｘ
（ｎ−１）はｎ　−１番目のサンプル点のディジタル楽
音波形サンプル値データであり、ｘ（ｎ−Ｎ＋１）はｎ
−Ｎ＋１番目のサンプル点のディジタル楽音波形サンプ
ル値データである。Ｎはインパルス応答の持続時間であ
す、該ＦＩＲフィルタの次数に相当する。ｈ（ｏ）〜ｈ
（Ｎ−１）はＮ次のフィルタ係数である。このフィルタ
係数が入力された三角形のブロックは乗算要素であり、
遅延要素で遅延された各サンプル点のデータｘ（ｎ）〜
ｘ（ｎ−Ｎ＋１）に対して夫々に対応するフィルタ係数
ｈ＜ｏ）〜ｈ（Ｎ−１）を乗算する。乗算出力が入力さ
れた十記号を付したブロックは加算要素であり、各乗算
出力を加算合計し、出力信−号ｙ（ｎ）を得る。

このようなＦＩＲフィルタのインパルス応答（ｈ（ｎ）
）のＺ変換すなわち伝達関数は、＝ｈ（０）　＋ｈ（１
）ｚ−１＋・・・ｈ（Ｎ　　１）ｚ−”−”・・・（５
） と表わされる。

（ｂ）ＦＩＲフィルタの直線位相特性 このようなＦＩＲフィルタの１つの特徴は、位相特性を
直線位相とすることができることである。

Ｍ　ａ　位相とすると、フィルタの入出力波形間におい
てその位相が完全に直線特性で対応し、出力波形に歪み
が生じない。従って、楽音、音声、オーディオ等の信号
のフィルタ処理に好適である。直線位相のＦＩＲフィル
タにおいては、位相特性が角周波数ωの関数として θ（ω）＝−αω　　　　　　　　　・・・（６）とな
ることが要求される。ここでαは位相遅れといわれる定
数である。また、上記のような直線位相特性をもつＦＩ
Ｒフィルタの必要十分条件は、下記（８）式のようにそ
のインパルス応答が対称性をもち、下記（７）式のよう
に位相遅れαが持続時間（フィルタの次数）Ｎによって
一意的に規定されることである。

α＝　　（Ｎ−１）／２　　　　　　　　　　　・・・
（７）ｈ（ｎ）＝ｈ（Ｎ−１−ｎ）　　　　　　　　−
（８）ただしＯ≦ｎ≦Ｎ−１ （ｃ）フィルタ係数の対称性 上記（８）式のようにインパルス応答が対称性をもつと
いうことは、フィルタ係数ｈ（０）〜ｈ（Ｎ−１）が対
称性を持つことを意味する。すなわち、フィルタ係数を
対称特性で設定することにより、前述の直線位相特性を
実現することができるのである。

インパルス応答が対称性の一例を図示すると、次数Ｎが
奇数の場合は第６図のようであり、Ｎが偶数の場合は第
７図のようである。図から明らかなように、ｎ＝（Ｎ−
１）／２を中心とする対称特性を示す。Ｎが奇数の場合
は、（Ｎ−１）７２次が中心となり、その両側のインパ
ルス応答が対称となる。Ｎが偶数の場合は、（Ｎ−２）
７２次とＮ／２の中間が中心となり、その両側のインパ
ルス応答が対称となる。対称位置にある次数同士はフィ
ルタ係数が同じ値であるため、全ての次数Ｎのフィルタ
係数を準備する必要はなく、その半分でよい。詳しくは
、Ｎが奇数の場合は、０次から（Ｎ−１）／２：欠まで
の（（Ｎ−１）／２）＋１個のフィルタ係数をｉｉｑ備
すればよく、（（Ｎ　−１）／２）＋　１次からＮ−１
次までのフィルタ係数は０次から（（Ｎ−１）／２）−
１次までの対称位置にあるフィルタ係数を利用すればよ
い。すなわち０次とＮ−１次とでは同じフィルタ係数を
使用し、１次とＮ−２次とでも同じフィルタ係数を使用
する。また。

Ｎが偶数の場合は、０次から（Ｎ　　２）７２次までの
Ｎ／２個のフィルタ係数を準備すればよく、Ｎ／２次か
らＮ−１次までのフィルタ係数は０次から（Ｎ−２）７
２次までの対称位置にあるフィルタ係数を利用すわばよ
い。

（ｄ）直線位相ＦＩＲフィルタの周波数応答第６図、第
７図のようにインパルス応答が対称性を示す直線位相Ｆ
ＩＲフィルタの周波数応答Ｈ”（ｅＪω）の特性を例示
すると第８図、第９図のようである。Ｎが奇数の場合は
第８図のようにω＝π（ここでπはサンプリング周波数
ｆｓの１／２に対応している）のときのレベルが０に固
定されず、任意に設定できる。Ｎが偶数の場合は第９図
のようにω＝πのときのレベルが必らずＯになる。ここ
から明らかなように、次数Ｎが奇数の場合は、フィルタ
係数の設定によってバイパスフィルタ特性を実現するこ
とがｎｆ能であるが、Ｎが偶数の場合はバイパスフィル
タ特性を実現することが不可能である。しかし、Ｎが偶
数の方がフィルタ設計がし易く、ローパスフィルタやバ
ンドパスフィルタの設計には適している。

そこで、実現しようとするフィルタ特性に応じてフィル
タの次数Ｎの偶奇を切替えるようにすることが好ましく
、この実施例のアダプティブディジタルフィルタ装置ｆ
ｉ２１．２２においてはそのような次数Ｎの偶奇切替え
を行うことができるような仕様となっている。すなわち
バンドパスフィルタやローパスフィルタの特性のフィル
タリングを行う場合は次数Ｎを偶数に設定し、バイパス
フィルタ特性のフィルタリングを行う場合は次数Ｎを奇
数に設定する。

（ｅ）ＦＩＲフィルタのその他の特徴 ＦＩＲフィルタのその他の特徴としては、フィードバッ
クループがないため、安定性がよいという特徴がある。

すなわち、ＩＩＲフィルタのようにフィードバックルー
プがある場合は発振等の問題が起るが、ＦＩＲフィルタ
では発振等の問題が生じず、設計も容易である。

また、フィルタ特性を時間的に変化させる場合において
もＦＩＲフィルタは有利である。この場合、通常は、時
間的に異なるフィルタ特性の各々に対応してフィルタ係
数の組を夫々準備しなければならないが、そうするとフ
ィルタ特性の時変動を細かくするには多数のフィルタ係
数の組が必要とされる。この問題点を解決するために、
時間的にある程度離れた２組のフィルタ係数を準備し、
その２組のフィルタ係数の間で補間を行うことによりそ
の間の時間経過に伴ってフィルタ係数の組を密に発生さ
せ、こうして補間によって発生したフィルタ係数によっ
て時間的に変動するフィルタ特性を設定することが考え
られる。このようにフィルタ係数の補間を実時間で行い
ながら時変動フィルタ特性を実現する場合、ＦＩＲフィ
ルタのように安定性のよいものは、不安定性を考慮して
フィルタ係数を工夫する必要がないので、非常に有利で
ある。

また、ディジタルフィルタにおける信号の語長は有限で
あるため、制限された語長内に＜ａ号データを必然的に
丸めなければない。このような丸めがノイズとなるので
あるが、ＦＩＲフィルタではフィードバックループがな
いため、丸めによる誤差が累積されることがないので、
ノイズ対策上有利である。

なお、上述したようなＦＩＲフィルタの諸特性について
は、例えば書３％　ｒＴｈｅｏｒｙ　ａｎｄ　Ａｐｐｌ
ｉｃａｔｉｏｎ　ｏｆ　Ｄｊｇｉｔａｌ　Ｓｉｇｎａｌ
　ＰｒｏｃｅｓｓｉｎｇＪ　（著者：　Ｌａｗｒｅｎｃ
ｅ、　Ｒ，Ｒａｂｉｎｅｒ　；　Ｂｅｒｎａｒｄ、　Ｇ
ｏｌｄ＋発行社：　Ｐｒｅｎｔｉｃｅ−ｆｌａｉｌ　Ｉ
ｎｃ）に詳しく記載されている。

次に、この実施例におけるアダプティブディジタルフィ
ルタ装置２１及び２２におけるいくつかの特徴について
予め簡単に説明する。

（ｆ）フィルタ係数の求め方 フィルタ係数は実際の楽音を分析することにより求めら
れる。フィルタ係数を求めるための手順の一例を第１０
図を参照して説明すると、まず、異なる音色を示す２種
類の楽音波形（原楽音波形）を自然楽器音からサンプリ
ングすることにより亭備する。例えば、原楽音波形１は
強い鍵タッチで演奏されたピアノ音の波形であり、原楽
音波形２は弱い鍵タッチで演奏されたピアノＴ−ｆの波
形である。次に、高速フーリエ変換を行い、原楽音波形
１．２のフーリエ成分を分析し、これに基づき両波形１
．２のスペクトル特性を求める。次に、波形１，２のス
ペクトル特性の差を求める。次に、差のスペクトル特性
を量子化し、これに基づきフィルタ係数を求める処理を
行う。最後に求めたフィルタ係数をメモリに記憶する。

フィルタ特性の時変動を実現するするフィルタ係数はダ
イナミック制御用パラメータメモリ２６（第２図）に記
憶し２時間的に変化しない定常的なフィルタ特性を実現
するフィルタ係数はＡＤＦ２２及び２２（第２図）内に
パラメータメモリに記憶する。

なお、上述で２波形の差のスペクトル特性に基づきフィ
ルタ係数を求める理由は、トーンジェネレータ１８（第
２図）で一方の原楽音波形（例えば強い鍵タッチに対応
する波形）に相当する楽音信号を発生し、これに対して
差のスペクトル特性に従うフィルタリングを施すことに
より他方の原楽音波形（例えば弱いタッチに対応する波
形）に相当する楽音信号を得るようにするためである。

鍵タッチに応じたフィルタリングを行う場合、全ての鍵
タツチ強度の段階に対応してフィルタ係数の組を準備し
ておかずに、いくつかの段階に対応するフィルタ係数の
組だけを準備しておき、準備されていない鍵タツチ強度
に対応するフィルタ係数は上述と同様の補間によって求
めるようにしてもよい。

勿論、鍵タッチに対応するフィルタ係数のみならず、音
高く又は音域）あるいは音色種類あるいはその他種々の
ファクタに対応するフィルタ係数を上述と同様の手法に
よって９！備する。

（ｇ）ピッチに同期したフィルタ演算 ＡＤＦ２１及び２２（第２図）における各サンプル点毎
のフィルタ演算タイミングはピッチ同期信号ＰＳ１及び
ＰＳ２によって設定される。このことは、フィルタ演算
における単位時間遅れ（第５図の２−′）がピッチ同期
信号Ｐｓｉ、ＰＳ２によって設定されることを意味する
。すなわち、フィルタ演算におけるサンプリング周波数
ｆｓはピッチ同期信号Ｐｓｉ、ＰＳ２によって設定され
る。

具体的には各音名Ｇ−Ｆ＃に対応するピッチ同期信号Ｐ
ｓｉ、ＰＳ２の周波数は前出の第１表に示した実効サン
プリング周波数ｆｅと同じであるから。

ＡＤＦ２１及び２２におけるフィフレタン寅算のサンプ
リング周波数ｆｓは、入力された楽音信号の音名に応じ
て同表に示すように異なるものとなる。フィルタ演算に
おけるサンプリング周波数ｆｓは、第８図及び第９図に
示すような周波数応答特性におけるω＝２πに該当する
。ここから明らかなように、音名に応じてサンプリング
周波数ｆｓが変化すると１周波数応答特性におけるω＝
２πに対応する周波数もそれに応じて変化することにな
り、得られるフィルタ特性は移動フォルマント特性とな
る。このような移動フォルマント特性は楽音信号の音色
制御に非常に適したものである。

これに対してフィルタ演算におけるサンプリング周波数
が入力信号のピッチに無関係に一定である場合は、得ら
れるフィルタ特性は固定フォルマン１−となる。

（ｈ）ピッチ同期／非同期の切替 上述のように移動フォルマントのフィルタは楽音の音色
制御に適しているが、得ようとする音色又は効果によっ
ては固定フォルマントのフィルタの方が望ましい場合が
ある。また、ピッチベント操作子１３（第２図）を操作
して発生音のピッチを大きくスライドさせる場合も固定
フォルマントのフィルタの方が好ましい。そのために、
この実施例のＡＤＦ２１及び２２では、フィルタ演算を
ピッチ同期で行うか非同期で行うかの切替えができるよ
うな仕様となっている。また、このようなピッチ同期／
非同期の切替えは全チャンネル一様ではなく、各チャン
ネル別に独立にピッチ同期又は非同期の指定を行うこと
ができるようになっている。

因みに、ピッチベント操作時には固定フォルマントのフ
ィルタの方が好ましい理由は、次の通りである。ピンチ
ベント操作子１３によるピッチ制御は、僅かなピッチず
れ制御のみならず、数音程にわたる大きなピッチスライ
ド制御も可能であり、その場合前出の第１表に示す音名
Ｇ−Ｆ＃のオクターブの境界を横切ってピッチ制御が施
されることがある。そのとき、ピッチに同期したフィル
タ演算を行っているとサンプリング周波数ｆｓが急激に
変動し、それに伴ないカットオフ周波数も急激に変動し
く′８動フォルマントであるため）、不自然な音色変化
をもたらす。例えば、ピッチベント操作によって発音中
の楽音がＦ＃５音から６５音にスライドしたとすると、
サンプリング周波数が４７．３５９　ｋ　Ｉｌｚから２
５．０８８　ｋ　Ｈｚに急激に変動しく前記第１表参照
）移動フォルマントの場合は、その差と同じ分だけカッ
ト周波数も急激に変動する。このような不都合を防ぐに
は、ピッチベント操作時は移動フォルマント（ピッチに
同期したフィルタ演算）とせずに、固定フォルマント（
ピッチに非同期のフィルタ演算）とするのがよい。ピッ
チ非同期のフィルタ演算の場合、ＡＤＦ２１及び２２に
おけるフィルタ演算のサンプリング周波数は第３図の例
では５０ｋＨｚである。

（ｉ）ダイナミック／スタティックに応じたフィルタ次
数の切替 前述の通り、ダイナミックモードにおいては、発汗時に
実時間で、マイクロコンピュータ１４の制御の下でダイ
ナミック制御用パラメータメモリ２６（第２図）からダ
イナミック制御用パラメータデータを読み出し、これを
ＡＤＦ２１．２２の内部に転送しなければならない。そ
のため、データ転送時間に制限があり、フィルタ係数の
次数が多いと、制限された時間内に全次数のフィルタ係
数パラメータデータを転送できないおそれがある。

従って、ダイナミックモードにおけるフィルタ次数は実
時間のデータ転送時間に見合った制限された次数としな
ければならない。

他方、スタティックモードの場合は発音中にフィルタ係
数を変化させる必要がないためそのような問題はない。

また、フィルタ次数が多いほど細かなフィルタ特性を実
現することができるので好ましい。従って、スタティッ
クモードにおいてはフィルタ次数を十分に多くするよう
にしている。

以上のような理由で、この実施例の仕様では、ダイナミ
ックモードかスタティックモードかに応じてフィルタ次
数を切換えるようにしている。例えば、スタティックモ
ードのときのフィルタ次数を３２次（但しこれは偶数次
特性の場合であって。

奇数次特性の場合は３１次）とし、ダイナミックモード
のときのフィルタ次数をその半分の１６次（奇数次特性
の場合は１５次）としている。

（ｊ）フィルタ係数の重みづけ制御 １つのフィルタ係数の２進ディジタルデータ形式は、１
２ビツトのフィルタ係数データ部と、３ビツトの重みづ
けデータ部とからなる。３ビツトの重みづけデータ部は
、０、＋１、＋２、＋３、＋４、及び＋５ビツトの６通
りのシフト量のうち１つを指示するものであり、このシ
フト量に応じてフィルタ係数データ部がシフトされ、そ
の重みづけがなされる。１２ビツトのフィルタ係数デー
タ部を最大で５ビツトシフトし得る重みづけ制御を行う
ことにより、フィルタ係数のダイナミックレンジが実質
的に１７ビツトに拡大される。このような重みづけ制御
によって、十分なダイナミックレンジを確保しつつ、メ
モリに記憶しておくフィルタ係数のビット数は少なくて
済むので、フィルタ係数メモリの容量の節約に役立つ。

くアダプティブディジタルフィルタの全体説明〉第１１
図は第１〜第８チヤンネルに対応するアダプティブディ
ジタルフィルタ装［（ＡＤＦ）２１の内部構成例を略示
するブロック図であり、もう一方のＡＤＦ２２も全く同
様に構成することができる。

入力インターフェース３８はトーンジェネレータ１８（
第２図）からピッチ同期信号ＰＳ１を受入れて、各チャ
ンネルのピッチ同期信号ＰＳ１をＡＤＦ２１内部の演算
タイミングに適合させた状態に整形するものであり、そ
の詳細例は第１２図に示されている。

タイミング信号発生回路３９は、ＡＤＦ２１内部の各種
の動作を制御するタイミング信号を発生すると共に、入
力インターフェース３８から与えられる各チャンネルの
ピッチ同期信号に対応する信号に基づきフィルタ演算動
作に必要な種々の演算タイミング信号を発生するもので
あり、その詳細例は第１３図に示されている。後述する
ように、各チャンネルのフィルタ演算は時分割的に行わ
れるため、このタイミング信号発生回路３９から適切な
タイミングで各チャンネルのフィルタ演算動作制御用の
タイミング信号を与えてやるようになっている。

ステートメモリ４０．４２及び乗算器及びアキュムレー
タ部４１．４３は、ＦＩＲフィルタのフィルタ演算を実
行するディジタルフィルタ回路である。ステートメモリ
４０と乗算器及びアキュムレータ部４１からなるディジ
タルフィルタ回路（これをＡ系列のディジタルフィルタ
回路という）は第１乃至第４チヤンネル（Ｃｈｉ〜Ｃｈ
４）のフィルタ演算を行うものでステートメモリ４２と
乗算器及びアキュムレータ部４３からなるディジタルフ
ィルタ回路（これをＢ系列のディジタルフィルタ回路と
いう）は第５乃至第８チヤンネル（ｃｈｓ〜ｃｈｓ）の
フィルタ演算を行うものである。各系列Ａ、Ｂのディジ
タルフィルタ回路では、夫々４チャンネル分のフィルタ
演算を時分割的に行うようになっている。第１〜第８チ
ヤンネルのフィルタ演算を２系列Ａ、Ｂに分けて行うよ
うにした理由は、回路設計上の理由による。ステートメ
モリ４０．４２はトーンジェネレータ１８（第２図）か
ら与えられたディジタル楽音信号サンプル値データＴＤ
Ｘをピッチ同期信号ＰＳ１に同期して取込み、所定のフ
ィルタ次数に対応する段数だけ該ピッチ同期信号ＰＳ１
に対応するタイミングで遅延するものであり、第５図の
ＦＩＲフィルタ基本回路における単位遅延要素Ｚ−１の
集合に対応する。乗算器及びアキュムレータ部４１．４
３は、ステートメモリ４０．４２で遅延されたディジタ
ル楽音信号サンプル値データに対してその遅延次数に対
応する次数のフィルタ係数を乗算し、各次数の乗算結果
を累算合計するものであり、第５図のＦＩＲフィルタ基
本回路における乗算要素及び加算要素に対応する。Ａ系
列のステートメモリ４０と乗算器及びアキュムレータ部
４１の詳細例は第１４図に示されており、Ｂ系列のもの
もこれと同様に構成することができる。

マイコンインタフェース４４はマイクロコンピュータ１
４（第２図）の制御の下でデータ及びアドレスバス２８
を介して与えられる各種データを受入れ、ＡＤＦ２１内
の各回路に供給するものである。このインタフェース４
４を介して受入れられるデータの種類は次の通りである
。

キーコードＫＣ：　各チャンネルに割当てられた鍵を示
す。

キーオンパルスＫＯＮＰ　：　　各チャンネルに割当て
られた鍵の押し始めで一度だけ信号Ｉｔ　Ｉ　Ｉ＋とな
る。

タッチコードＴＣＨ：　　各チャンネルに割当てられた
鍵の抑圧時のタッチの強さを示す。

音色コードｖＮ：　各チャンネルに割当てられた鍵に対
して選択されている音色種類（ボイス）を示す。

上記ＫＣ，ＫＯＮＰ、ＴＣＨ，ＶＮは、所定の時分割タ
イミングに従って各チャンネルのものが時分割多重化さ
れた状態でインタフェース４４から出力され、パラメー
タプロセシングユニット（ＰＰＵということがある）４
５に与えられる。

ピッチ同期／非同期指定信号ＰＡＳＹ　：　　このＡＤ
Ｆ２１におけるディジタルフィルタ演算をピッチ同期で
行うか非同期で行うかの指定を行う信号である。この信
号ＰＡＳＹも各チャンネル毎に時分割で与えられるよう
にすることができ、フィルタ演算のピッチ同期／非同期
制御を各チャンネル毎に独立に行うことができる。この
信号ＰＡＳＹは、選択された音色種類、あるいはピッチ
ベント操作子１３（第２図）の操作内容、あるいは専用
又は適宜の操作子の操作状態、等に応じて発生され、バ
ス２８を介してインタフェース４４に与えられる。イン
タフェース４４から出力されたピッチ同期／非同期指定
信号ＰＡＳＹは入力インタフェース３８に与えられ、ピ
ッチ同期信号ＰＳ１に応じた信号の発生を該入力インタ
フェース３８が行うへきか否かの制御を行うために使用
される。

ダイナミック用フィルタパラメータＤＰＲ：マイクロコ
ンピュータ１４の制御の下でダイナミック制御用パラメ
ータメモリ２６（第２図）から読み出されたフィルタパ
ラメータ（フィルタ係数）である。前述の通り、このダ
イナミックモード用フィルタパラメータＤＰＲの内容は
発音中の時間経過に伴って変化する。このダイナミック
モード用フィルタパラメータＤＰＲのデータ形式も前述
と同様に、１２ビツトのフィルタ係数データ部と３ビツ
トの重みづけデータ部とから成り、更に。

次数の偶奇を識別するデータを含む、また、前述の通り
、このダイナミックモード用フィルタパラメータＤＰＲ
の一組の次数は１６次（又は１５次）である。更に、前
述から明らかなように、直線位相特性におけるフィルタ
係数の対称性により、実際に＄備する一組のダイナミッ
クモード用フィルタパラメータＤＰＲは８次分だけでよ
い。

ダイナミック／スタティック選択信号ＤＳ＝ダイナミッ
ク／スタティック選択スイッチ２７（第２図）の操作に
応じて発生される信号であり、フィルタ演算を前述のダ
イナミックモードで行うかスタティックモードで行うか
を指示する。

上記ＤＰＲ，ＤＳはインタフェース４４からパラメータ
セレクタ４６に与えられる。

パラメータメモリ４７は、スタティックモードのための
フィルタパラメータ　（フィルタ係数）を記憶したもの
である。

パラメータプロセシングユニット４５は、上記パラメー
タメモリ４７からスタティックモード用のフィルタパラ
メータを読み出す働きをする。すなわち、キーオンパル
スＫＯＮＰが与えられたとき、音色コードＶＮ、タッチ
コードＴＣＨ、キーコードＫＣの内容に基づき読み出す
べきパラメータメモリ４７のアドレスを計算し、このア
ドレスに記憶されているフィルタパラメータを該メモリ
４７から読み出す。読み出されたスタティックモード用
フィルタパラメータＳＰＲはパラメータセレクタ４６に
与えられる。このスタティックモード用フィルタパラメ
ータＳＰＲのデータ形式も前述のＤＰＲと同様である。

また、前述の通り、スタティックモード用フィルタパラ
メータＳＰＲの一組の次数は３２次（又は３１次）であ
る、更に、前述から明らかなように、直線位相特性にお
けるフィルタ係数の対称性により、実際に準備する一組
のスタティックモード用フィルタパラメータＳＰＲは１
６次分だけでよい６ パラメータセレクタ４６は、ダイナミック／スタティッ
ク選択信号ＤＳの内容に応じてダイナミックモード用又
はスタティックモード用のフィルタパラメータＤＰＲ，
ＳＰＲの一方を選択する。

選択されたパラメータはＡ系列及びＢ系列のパラメータ
供給回路４８．４９に入力される。Ａ系列のパラメータ
供給回路４８では第１〜第４チヤンネルのフィルタパラ
メータＤＰＲ又はＳＰＲを受は入れ、これを記憶し、フ
ィルタ演算タイミングに同期してステートメモリ４０及
び乗算器及びアキュムレータ部４１に供給する。Ｂ系列
のパラメータ供給回路４９では第５〜第８チヤンネルの
フィルタパラメータに関して同様のことを行う。

スタティックモード用のフィルタパラメータＳＰＲは、
鍵押圧当初に一度だけパラメータメモリ４７から読み出
されて、以後はパラメータ供給回路４８．４９に記憶さ
れる。従って、スタティックモードにおいては発音期間
中はフィルタ係数が変化せず、一定のフィルタ特性を維
持する。他方、ダイナミックモード用のフィルタパラメ
ータＤＰＲは、新しい内容のパラメータがマイコンイン
タフェース４４を介して与えられるまでパラメータ供給
回路４８．４９で記憶され、その記憶内容はパラメータ
ＤＰＲの内容が時間的に変化する毎に書替えられる。

パラメータ供給回路４８．４９から出力されるフィルタ
パラメータのうち次数の偶奇を識別する偶奇識別データ
ＥＯＡＩ〜ＥＯＡ４．ＥＯＢＩ〜ＥＯＢ４はステートメ
モリ４０，４２に与えられ、フィルタ係数データ部Ｃ０
ＥＡ、Ｃ０ＥＢ及び重みづけデータ部ＷＥＩＡ、ＷＥＩ
Ｂは乗算器及びアキュームレータ部４１．４３に与えら
れる。なお、図中の符号において末尾のＡ又はＢはＡ系
列とＢ系列の区別を表わす。データＥＯＡＩ〜Ｅ○Ａ４
．ＥＯＢＩ〜ＥＯＢ４は各チャンネルのものが並列的に
与えられるが、データＣ０ＥＡ、Ｃ○ＥＢ、ＷＥＩＡ、
ＷＥＩＢは各チャンネルのものが時分割的に与えられる
。

パラメータプロセシングユニット４５．パラメータセレ
クタ４６、パラメータメモリ４７、パラメータ供給回路
４８．４９の詳細例は第１５図に示されている。

ピッチ同期出力回路５０は１乗算器及びアキュムレータ
部４１．４３から出力された各チャンネルのフィルタ済
みの楽音信号サンプル値データを人力し、これらを各々
のピッチに同期したタイミングでサンプリングし直す回
路である。ここでサンプリング制御に用いる信号は、入
力インタフェース３８から与えられる。ピッチ同期信号
ＰＳＩＤであり、これは各チャンネルのピッチ同期信号
ＰＳ１を所定時間遅延したものである。ピッチに同期し
た再サンプリングのために、遅延したピッチ同期信号Ｐ
ＳＩＤを用いる理由は、前段でのディジタルフィルタ演
算における各チャンネルの楽音信号の時間遅れに合わせ
るためである。このようにディジタルフィルタ出力信号
をそのピッチに同期して再サンプリングする処理は、サ
ンプリング周波数を楽音ピッチに調和させるので、折返
しノイズの問題を解決する。ピッチに同期してディジタ
ルフィルタ演算を行う場合は、ディジタルフィルタ出力
信号はピッチに同期したサンプリング周期を持つのでピ
ッチ同期出力回路５０を特に設けなかったとしてもピッ
チ同期を実現することができるが、ピッチに非同期でデ
ィジタルフィルタ演算を行う場合はピッチ同期を実現す
るためにはピッチ同期出力回路５０が必要である。ピッ
チ同期出力回路５０の詳細例は第１６図に示されている
。

次にアダプティブディジタルフィルタ装置２１の各部の
詳細例について説明する。

なお、各回においてブロック中に「ＩＤ」、「８Ｄ」等
の数字と文字りが伴記された回路は。

遅延回路若しくはシフトレジスタであり、前の数字は遅
延段数若しくはステージ数を示す。また、この遅延回路
又はシフトレジスタブロックにおいて、！！延制御グロ
ックパルス又はシフト制御クロックパルスが入力される
ことが図示されていないものは、マスタクロックパルス
φ（第３図参照）によって遅延又はシフト制御がなされ
る。

〈入力インタフェース３８：第１２図〉第１２図におい
て、ピッチ同期信号Ｐｓ１はオア回路５１．５２を介し
てシフトレジスタ５３に入力される。第３図に示すよう
にこのピッチ同期信号ＰＳ１は８タイムスロツトを１サ
イクルとして８チャンネル分が時分割多重化されており
、成るチャンネルに割当てられた鍵のピッチに同期する
周期でそのチャンネルに対応する１タイムスロツトに信
号ＩＩ　Ｉ　１１が生じる。シフトレジスタ５３の出力
はアンド回路５４、オア回ＭＳ２を介して入力側に戻さ
れ、８チャンネル分のピッチ同期信号ＰＳ１が８ステー
ジのシフトレジスタ５３内で循環保持される。各チャン
ネルに対応する８個のラッチ回路５５が並列的に設けら
れており、シフトレジスタ５３から出力されるピッチ同
期（ｆｆ号がそのデータ人力りに並列的に入力される。

各ラッチ回路５５のラッチ制御人力りには各チャンネル
に対応するラッチタイミング信号φＦＳＬ（２５）。

φＦＳ２　（２９）、・・・φＦＳ８　（５Ｇ）が夫々
入力表れる。φＦＳの次に記された数字はチャンネル番
号を示し、その次のかっこ内の数字は１演算サイクル（
第３図に示す６４タイムスロツト）中のタイムスロット
番号を示し、そのタイムスロット番号に対応するタイム
スロットにおいて該ラッチタイミング信号が信号パ１”
となる。例えば、信号φＦＳＬ　（２５）はタイムスロ
ット２５で信号ＩＩ　Ｉ　Ｊ＋となり、これは第１チヤ
ンネルに対応している。第３図を参照すると明らかなよ
うにタイムスロット２Ｓはピッチ同期信号ＰＳ１におけ
る第１チヤンネルの時分割タイミングに対応している。

従って、この信号φＦＳＬ　（２５）によってラッチ制
御されるラッチ回路５５の部分にはチャンネル１のピッ
チ同期信号ＰＳ１の内容（ピッチに同期したタイミング
では信号１１１”、それ以外のタイミングでは信号１１
０１１　）がラッチされる。

他のチャンネル２〜８も同様であり、各チャンネルのピ
ッチ同期信号が所定のタイミングでラッチ回路５５に夫
々並列的にラッチされる。

なお、各チャンネルに対応するラッチタイミング信号φ
ＦＳＩ　（２５）〜φＦ　Ｓ　８　（５６）は第１３図
ものデコーダ５６から発生される。デコーダ５６はカウ
ンタ５７の出力をデコードして様々な種類のタイミング
信号を発生する。カウンタ５７はマスタクロックパルス
φをカウントするモジュロ６４のカウンタであり、シス
テムシンクロパルス５ＹＮＣ（第３図）によって定期的
にリセットされる。各チャンネル１〜８に対応するラッ
チタイミング信号φＦＳＬ　（２５）〜φＦＳ８　（５
６）がどのタイムスロットで発生するかは第１３図の表
示から明らかであろう。

第１２図に戻り、各タイミング信号φＦＳ　Ｌ（２５）
〜φＦＳ８（５６）はノア回路５８で多重化されかつ反
転される。ノア回路５８の出力はアンド回路５４に入力
される。これにより、ラッチ回路５５への取り込みが行
われたチャンネルに関するシフトレジスタ５３の記憶が
クリアされる。

一方、ピッチ同期信号ＰＳ１が“′１″となったチャン
ネルに対応してラッチ回路５５にラッチされた信号１１
１　ＩＩは１次のサイクルでそれに対応するラッチタイ
ミング信号φＦＳＬ（２５）〜φＦＳ８（５Ｇ）が発生
するまで保持される。こうして、ラッチ回路５５には、
ピッチ同期信号ＰＳ１が１１１　Ｐ＋となったチャンネ
ルに対応して６４タイムスロツト分の時間だけ信号１１
１　ｕが保持される。

各チャンネルに対応するラッチ回路５５の出力はフィル
タ演算要求信号φＦ１〜φＦ８として第１３図のタイミ
ング信号発生回路３９に与えられる。

後述するように、このフィルタ演算要求信号φＦ１〜φ
Ｆ８が“１″になったとき１サンプル点分のフィルタ演
算が実行される。ピッチ同期信号ＰＳ１が発生したとき
のみフィルタ演算要求信号φＦ１〜φＦ８が“１”とな
るので、結局、フィルタを施すべき楽音信号のピッチに
同期したディジタルフィルタ演算が行われることになる
。

例えば、第１７図に示すように、タイムスロット９のと
きにピッチ同期信号ＰＳ１がｌｌ　Ｉ　ＩＩとなったと
すると（この場合この信号Ｎ　Ｉ　ＩＩはチャンネル１
のピッチ同期信号である）、これがシフトレジスタ５３
で循環保持され、タイムスロット２５でタイミング信号
φＦＳＬ　（２５）が発生したときラッチ回路５５にラ
ッチされ、チャンネル１に対応するフィルタ演算要求信
号φＦ１がそのタイムスロット２５においてＬＬ　Ｉ　
ＩＩに立上る。この信号φＦ１は次のサイクルのタイム
スロット２４まで合計６４タイムスロット分の時間幅だ
け信シ）ＩＩ　Ｉ　１１を維持する。

くタイミング信号発生回路３９二第１３図〉第１３図に
おいて、タイミング信号発生回路３９は、前述のデコー
ダ５６及びカウンタ５７の他に、第１２図の入力インタ
フェース３８から与えられる各チャンネルのフィルタ演
算要求信号φＦ１〜φＦ８に応じてフィルタ演算動作制
御用のタイミング信号を発生する演算タイミング発生回
路３９１〜３９８を各チャンネル（Ｃｈｉ　〜Ｃｈ８）
毎に具えている。図ではチャンネル１の回路３９１のみ
詳細を示したが、他のチャンネル２〜８の回路３９２〜
３９８も同一構成であり、そこにに入力されるタイミン
グ信号Ｔ（３３）、Ｔ（４９）。

・・の時間関係だけが異なる。タイミング信号Ｔ（３３
）、Ｔ（４９）、　　・・はデコーダ５６から発生され
る。前述と同様に、タイミング信号を示す符号において
かっこ内の数字は、１演算サイクル（第３図に示す６４
タイムスロツト）中のタイムスロット番号を示し、その
タイムスロット番号に対応するタイムスロットにおいて
該タイミング信号がＩＩ　Ｉ　ＩＩとなることを示す。

デコーダ５６から発生される他のタイミング信号につい
ても同様であり、かっこ内の数字を参照することにより
そのタイミング信号がどのタイムスロットにおいて発生
するか（ＩＩ　Ｉ　ＩＩとなるか）が容易に判る。例え
ば、タイミング信号Ｔ（３３）は第１７図に示すように
タイムスロット３３において信号ＩＩ　Ｉ　ＩＩとなる
ものであり、信号Ｔ（３−１８）はタイムスロット３か
ら１８までの間で信号ＩＩ　Ｉ　１１となるものである
。

チャンネル１の演算タイミング信号発生回路３９１につ
いて説明すると、フィルタ演算要求信号φＦ１とタイミ
ング信号’ｒ（３３）がアンド回路５９に与えられる。

従って、フィルタ演算動作を行うべきことが要求された
ならば、タイムスロット３３のタイミングでアンド回路
５９の出力がＩＩ　Ｉ　ＩＩとなる。このアンド回路５
９の出力信号と、この信号を遅延回路６０で１タイムス
ロツト遅延した信号とがオア回路６１に怪えられる。こ
のオア回路６１の出力はフィルタデータサンプリングク
ロック信号ＲＬＡ１としてディジタルフィルタ回路にお
ける単位遅延を制御するために利用される。

この信号ＲＬＡＩは第１７図に示すようにタイムスロッ
ト３３と３４のときに“１”となる。

アンド回路６２にはアンド回路５９の出力とチャンネル
１の偶奇識別データＥＯＡＩ　（これは第１１図のパラ
メータ供給回路４８から出力されたものである）をイン
バータ６３で反転した信号が与えられる。このデータＥ
ＯＡＩは実現しようとするフィルタ特性の次数が偶数次
のとき信号ＩＩ　Ｉ　１１であり、奇数次のとき信号Ｉ
Ｉ　Ｑ　ＩＩ、である。アンド回路６２の出力は遅延回
路６４で２タイムスロツト遅延され、インヒビソトイａ
号ＩＮＨＡ１として出力される。フィルタ次数が奇数の
ときアンド回路６２の出力信号はタイムスロット３３で
１１１１＋となり、その２タイムスロツト後のタイムス
ロット３５のとき信号ＩＮＨＡ１が“１″となる（第１
７図参照）。フィルタ次数が偶数ならば、信号ＩＮＨＡ
Ｉは常にＩＩ　ＯＪＴである。このインピット信号Ｉ　
Ｎ）（Ａ　Ｌは、ディジタルフィルタ回路の演算動作に
おいて偶数次の最高次数（３２次）の演算を禁止するこ
とにより奇数次のフィルタ特性を実現するために使用さ
れる。

タイミング信号Ｔ（３−４ｇ）とＴ　（３５−５Ｑ）が
オア回路６５に入力されており、その出力とアンド回路
５９の出力がオア回路６６に入力されている。オア回路
６６の出力は遅延回路６７で１タイムスロツト遅延され
、第１シフトクロツク信号φＦ　Ｆ　Ａ　１として出力
される（第１７図参照）。また。

オア回路６６の出力と遅延回路６４の出力をインバータ
６８で反転した信号がアンド回路６９に加わっており、
その出力を遅延回路７０で１タイムスロツト遅延した信
号が第２シフトクロツク信号φＦＬＡＩとして出力され
る（第１７図参照）。

信号φＦＬＡＩは、フィルタ次数が偶数ならばタイムス
ロット３６のとき“１″であるが、奇数ならば“ＯＩＩ
である。これらのシフトクロック信号φＦＦＡｌ、　φ
ＦＬＡＩは、ディジタルフィルタ回路において各次数毎
の演算動作を時分割的に行うために、ステートメモリ４
０（第１１図）内の各遅延段階に対応する楽音信号サン
プル値データを順次シフトするために使用される。

タイミング信号Ｔ　（３５−５０）に応じてタイムスロ
ット３５から５０の間でＩＩ　Ｉ　ＩＩとなる乗算タイ
ミング信号ＰＤＯＡＩ　（第１７図参照）は。

ディジタルフィルタ回路において楽音信号サンプル値デ
ータとフィルタ係数との乗算を行うべき期間を指示する
ものである。

Ａ系列における他のチャンネル２〜４に対応する演算タ
イミング信号発生回路３９２〜３９４において用いられ
るタイミング信号Ｔ（４９）、ｌ’（１９−３４）、Ｔ
　（５１，−２）、・・・はチャンネル１のタイミング
４３号Ｔ　（３３）、Ｔ　（３−１８）、Ｔ（３５−５
０）のタイミングから順に１６タイムスロツトづつずれ
たものである。従って、チャンネル１の回路３９１から
出力される各信号ＲＬＡ１〜ＰＤＯＡ】と同様の信号Ｒ
ＬＡ２〜ＰＤ○Ａ２．・・・ＲＬＡ４〜ＰＤＯＡ４が他
のチャンネル２〜４の回路３９２〜３９４から夫々順次
１６タイムスロツトづつずれたタイミングで発生される
。これに基づき、Ａ系列のディジタルフィルタ回路（特
に乗算器及びアキュムレータ部４１）において、１演算
サイクル＝６４タイムスロツトの間で１６タイムスロツ
ト毎の時間区間で４つのチャンネル１〜４のフィルタ演
算動作を時分割的に行わせることができるようになって
いる。

Ｂ系列の各チャンネル５〜８に対応する演算タイミング
信号発生回路３９５〜３９８においても各チャンネル間
で１６タイムスロツトづつずれた所定のタイミングでタ
イミング信号’ｒ（４９）。

Ｔ　（１９−３４）、Ｔ　（５１−２）、・・・が使用
され、上述と同様の各種信号ＲＬ　Ｂ　１〜ＰＤＯＢＩ
。

・・・ＲＬＢ４〜ＰＤＯＢ４が発生される。

Ａ系列に対応する演算タイミング信号発生回路３９１〜
３９４で発生された各信号ＲＬＡ１〜■）ＤＯＡ４はＡ
系列のステートメモリ４ｏに与えられ、Ｂ系列に対応す
る回路３９５〜３９８で発生された各信号ＲＬＢ１〜Ｐ
ＤＯＢ４はＢ系列のステートメモリ４２（第１１図）に
与えられる。

くステートメモリ４ｏ：第１４図〉 第１４図において、Ａ系列のステートメモリ１１０はＡ
系列の各チャンネル１〜４に対応するステートメモリ４
０１〜４０４を並列的に具えている。

チャンネル１のステートメモリ４０１のみ詳細を示した
が、他のチャンネル２〜１１のステートメモリ４０２〜
４０４も同一構成であり、そこに入力される信号が異な
っている。上述の各チャンネル１〜４に対応する演算タ
イミング信号発生回路３９１〜３９４（第１３図）から
発生された各信壮ＲＬＡ１〜ＰＤＯＡＩ、・・・ＲＬＡ
４〜ＰＤＯＡ４は、自己のチャンネルに対応するステー
トメモリ４０１〜４０４に夫々入力される。

同図に示したステートメモリ４０と乗算器及びアキュム
レータ部４１の詳細を説明する前に、これらの回路から
成るディジタルフィルタ回路の基本動作について第１８
図及び第１９図に示す略図を参照して説明する。

く偶数次のフィルタ演算基本動作：第１８図〉第１８図
は、上記ディジタルフィルタ回路において偶数次（３２
次）から成るフィルタ特性を実現する場合のＦＩＲ型フ
ィルタ演算の基本動作を説明するための略図であり、（
ａ）はブロック図、（ｂ）は各演算タイミングにおける
（ａ）のシフトレジスタｓＲＩ、５Ｒ２（７）各ステー
ジＱＯ−Ｑ１５、Ｑ１６〜Ｑ３１内の楽音信号サンプル
値の状態を示す。

第１のシフトレジスタＳＲＩは１６ステージを持ち、フ
ィルタをかけるべきディジタル楽音信号サンプル値デー
タＸｎがセレクタ５ＥＬＬを介して入力される。セレク
タ５ＥＬＬを介して新しいサンプル値データｘｎを取り
込むための信号としては前述のフィルタデータサンプリ
ングクロック信号ＲＬＡ　（チャンネル１の場合はＲＬ
　Ａ　１．　）が使用され、シフトレジスタＳＲＩのシ
フトクロックパルスとしては前述の第１シフトクロツク
（Ｂ号φＦＦＡ　（チャンネル１の場合はφＦ　Ｆ　、
Ａ　１．　）が使用される。第１のシフトレジスタＳＲ
１の各ステージＱＯ〜Ｑ１５にはサンプル点ｎからｎ−
１５までの１６個のサンプル値データｘ　ｎ−ｘ　ｎ−
ｘｓが保持される。このシフトレジスタＳＲＩの最終ス
テージの出力はセレクタ５ＥＬＬを介してサンプリング
クロック信号ＲＬＡが無いとき第１ステージに戻される
。このシフトレジスタＳＲＩは右方向のみにシフトされ
る。

第２のシフトレジスタＳＲ２も１６ステージを持ち、第
１のシフトレジスタＳＲＩの出力がセレクタ５ＥＬ２を
介して入力される。セレクタ５ＥＬ２を介してＳＲＩの
出力をＳＲ２に取り込むための信号として前述のフィル
タデータサンプリングクロック信号ＲＬＡが使用され、
該ＳＲ２のシフトクロックパルスとしては前述の第２シ
フ！−りロック信号φＦＬＡ（チャンネル１の場合はφ
ＦＬＡＩ）が使用される。この第２のシフトレジスタＳ
Ｒ２の各ステージＱＩＧ〜Ｑ３１にはサンプル点ｎから
ｎ−１６からｎ−３１までの１６個のサンプル値データ
Ｘｎ−ｘｉ〜Ｘ　ｎ−３□が保持される。

シフトレジスタＳＲ２の最終ステージＱ３１はセレクタ
５ＥＬ２を介してサンプリングクロック信号ＲＬ　Ａが
無いとき第１ステージＱ１６に接続される。このシフト
レジスタＳＲ２は双方向シフト型であり、サンプリング
クロッ９４３号ＲＬＡが１１１１＋のとき右シフトモー
ド、′″ＯＴＴのとき左シフ１−モードとなる。

シフトレジスタＳＲＩ、ＳＲ２のステージＱ１５と０１
６の出力が加算器ＡＤＤで加算され、その加算結果が乗
算器Ｍ　Ｕ　Ｌに与えられ、フィルタ係数Ｃ０ＥＡが乗
算される。その乗算結果はアキュムレータＡＣＣに与え
られ、全次数に関する乗算結果がそこでアキュムレート
される。こうして、アキュムレータＡＣＣからは１サン
プル点分のフィルタ演算結果が出力される。

加算器ＡＤＤで２サンプル点分のサンプル値データを加
算し、それに共通のフィルタ係数ＣＯＥＡを乗算器ＭＵ
Ｌで乗算する理由は、前述の「フィルタ係数の対称性」
による。すなわち、対称関係にある２つのサンプル値デ
ータには同じ値のフィルタ係数が掛けられるため、それ
らを別々に乗算せずに、加算した上で１回の乗算によっ
て両サンプル値データへの係数乗算を同時に行うように
している。

第１８図の（ｂ）において、たて軸の演算タイミングは
マスタクロックに応じた１タイムスロツト毎に進行する
。そこに示した政字は便宜上の順序を示すもので１演算
サイクル（６４タイムスロツト）中のタイムスロット番
号を絶対的に示すものではない。図の例では、演算タイ
ミング１のとき、シフトレジスタＳＲＬ、ＳＲ２の各ス
テージＱＯ−Ｑ３１にＸｎからＸｎ−３ｘまでの３２サ
ンプル点のサンプル値データが入っている。

図の例では、演算タイミング２のときサンプリングクロ
ック信号ＲＬＡがＩＩ　Ｉ　Ｊ＋になるものとしている
。これにより、シフトクロック信号φＦＦＡ、φＦＬＡ
に応じてシフトレジスタＳＲＩ、ＳＲ２が１ステージ右
シフトされ、この演算タイミング２では図示のような状
態となる。このときのシフトクロツタ信号φＦＦＡ、φ
ＦＬＡはチャンネル１の場合は第１７図のφＦＦＡｌ、
φＦＬＡ１の欄に示すようにタイムスロット３４で発生
するものである。同図から明らかなように、次の１タイ
ムスロツトはシフトクロック信号φＦＦＡ。

φＦＬＡは発生せず、従って第１８図（ｂ）の演算タイ
ミング３では各ステージＱＯ−０３１の状態は変化しな
い。しかし、演算タイミング３から１８までの１６タイ
ムスロツト幅は、チャンネル１でいえば乗算タイミング
信号ＰＤＯＡＩ　（第１７図）が発生するタイムスロッ
ト３５〜５０に対応しており、この間で乗算及びアキュ
ムレ−１−が行われる。

つまり、演算タイミング３では、ステージＱ１５とＱ１
６に入っているＸ　ｎ−４ｑとＸｎ−いのサンプル値デ
ータが加算器ＡＤＤで加算され、これに第１６次のフィ
ルタ係数が掛けられ、その結果がアキュムレータＡＣＣ
に保持される。

演算タイミング４から１８までの間は、１タイムスロツ
ト毎に、第１のシフトレジスタＳＲＩは右シフト、第２
のシフトレジスタＳＲ２は左シフ１〜され、各ステージ
ＱＯ−０３１の状態は図示のように順次変化する。従っ
て、演算タイミング４ではＸ　ｎ−４ａとＸ　ｎ−１５
が加算され、これに第１５次のフィルタ係数が乗算され
、その結果がアキュムレータＡＣＣに累算される。次の
演算タイミング５ではｘ　ｎ−０ｉとＸｎ−ｔｖについ
て同様の演算が行われ。

こうして対称位置にある２サンプル値データに関して同
様のフィルタ係数演算が順次時分割で行われ、演算タイ
ミング１８では最後の対称位置にあるｘ　ｎｅｔとＸ　
ｎ−３゜に関して同様の演算が行われ、これで全次数の
フィルタ演算が完了する。次の演算タイミング１９では
もう一度シフトが行われ１図示のように、各ステージＱ
Ｏ−Ｑ３１に遅延された時間順に各サンプル値データｘ
　１１＋ｔ〜Ｘｉ−、、が並ぶ。

〈奇数次のフィルタ演算基本動作：第１９図〉第１９図
は、奇数次（３１次）からなるフィルタ特性を実現する
場合のＦＩＲ型フィルタ演算の基本動作を説明するため
の略図であり、（ａ）はブロック図、（ｂ）は各演算タ
イミングにおける（ａ）のシフトレジスタＳＲＩ、ＳＲ
２の各ステージＱＯ−Ｑ１５．Ｑ１６〜Ｑ３０の楽音信
号サンプル値の状態を示す。

（ａ）における各ブロックは第１８図（ａ）に示したも
のと同一であり、異なる点は、ステージＱ１６の出力が
ゲートＧＴを介して加算器ＡＤＤに与えられることであ
る。ゲートＧＴはインヒビソト信号ＩＮＨＡ（第１チヤ
ンネルではＩ　ＮＨＡｌ）を反転した信号によって制御
されるようになっており、該信号Ｉ　Ｎ　ＨＡが１１１
　＋＋のときステージＱ１６の出力信号が加算器ＡＤＤ
に与えられることを禁止する。また、第２のシフトレジ
スタＳＲ２の第１６ステージＱ３１は利用せず、第１５
ステージＱ３０と第１ステージＱ１６がセレクタ５ＥＬ
２を介して接続される。

（ｂ）　Ｌこおいて、第１シフトレジスタＳＲ１の状態
変化は第１８図（ｂ）と同じである。第２シフトレジス
タＳＲ２の状態変化は第１８図（偶数次の場合）とは若
干異なる。第２のシフトレジスタＳＲ２のシフトクロッ
ク信号φＦＬＡは、演算タイミング４のとき偶数次モー
ドでは１１１　＋＋であったが奇数次モードではＩＩ　
Ｏ＋＋となる（チャンネル１の場合は第１７図のφＦＬ
ＡＬの欄のタイムスロット３６参照）。従って、奇数次
モードでは、第１９図（ｂ）に示すように、第２のシフ
トレジスタＳＲ２の内容は、演算タイミング４ではシフ
トされず、演算タイミング５から１９の間で順次左シフ
トされる。

演算タイミング３では、シフ１〜レジスタＳＲ１、ＳＲ
２の各ステージＱＯ〜Ｑ３０には３１次の各遅延段階に
対応する楽音（３号サンプル値Ｘ１＋１〜Ｘｌ−２ｇが
順番に入っており、ステージＱ１５に中央の次数のサン
プル値Ｘｎ−１４が入っている。第（３図に示されてい
るように、奇数次モートの対称の中央に位置する次数で
はそれ単独に対応して固有のフィルタ係数が割り当てら
れる。従って、演算タイミング３では、インヒビット信
号ＩＮＨＡによってステージＱ１６の出力を禁止し、中
央次数に対応するステージＱ１５の出力信号のみを加算
器ＡＤＤに加え、乗算器Ｍ　Ｕ　Ｌにおいて該中央次数
に対応する固有のフィルタ係数を乗算する。

演算タイミング４では、第１のシフトレジスタＳＲＩの
みが右シフトされ、第２のシフトレジスタＳＲ２はシフ
トされない。従って、ステージＱ１５にはｘｎ−０，が
入り、ＱｌＧにはＸｎ−１，が入っている。また、イン
ヒビット信号ＩＮＨＡはｒｒ　Ｏ＋＋となり、ゲートＧ
Ｔが開かれる。こうして、中央次数の両隣の次数に対応
するサンプル値ｘｎ−０，。

ｘｎ−ｘｓが加算器ＡＤＤに与えられて加算され、乗算
器Ｍ　Ｕ　Ｌにおいて両者に共通のフィルタ係数が乗算
される。

演算タイミング５〜１８ではＳＲＩが順次右シフト、Ｓ
Ｒ２が順次左シフトされ、図示のように対称位置し：あ
るサンプル値がステージＱ１５１　ＱｌＧに入り、両者
が加算されて共通のフィルタ係数が乗算される。

くディジタルフィルタ回路：第１４図〉第１４図を参照
してチャンネル１に対応するステーＩ〜メモリ４０１に
ついて説明する。１６ステージの一方面シフトレジスタ
７１は第１８図、第１９図の第１のシフトレジスタＳＲ
Ｉに対応するものであり、チャンネル１に対応する第１
のシフトクロック（Ｂ号φＦＦＡｌによってシフト制御
される。Ｉ−−ンジェネレータ１８（第２図）から併給
されたディジタル楽音信号サンプル値データＴＤＸはラ
ッチ回路７３に入力され、ラッチタイミング４３号ＸＬ
ＤＡＩに従ってチャンネル１のサンプル値データが該ラ
ッチ回路７３に取込まれる。

楽音信号サンプル値データＴＤＸにおける各チャンネル
の時分割タイミング（第３図参照）に対応して、各チャ
ンネル１〜８に対応するラッチタイミング信号ＸＬＤＡ
１〜ＸＬＤＡ４．ＸＬＤＢ１〜ＸＬＤＢ４がデコーダ５
６（第１３図）から発生される。前述のように、第１３
図の各信号表示の末尾のかっこ内の数字はその信号が発
生するりイムスロット番号を示す。各チャンネルに対応
するステートメモリ内にはラッチ回路７３と同様のラッ
チ回路が設けられており、各々に対応するラッチタイミ
ング信号ＸＬＤＡＩ　〜ＸＬＤＡ４．ＸＬＤＢ　ｌ〜Ｘ
ＬＤＢ４によって各チャンネル１〜８の楽音信号サンプ
ル値データＴＤＸが別々にラッチされ、こうしてデマル
チプレクスされる。

ラッチ回路７３にラッチされたチャンネル１の楽音信号
サンプル値データはセレクタ７４の六入力にあたえられ
る。セレクタ７４は第１３図の演算タイミング信号発生
回路３９１から与えられるフィルタデータサンプリング
クロック信号ＲＬＡ１がＩＩ　Ｉ　ＩＩのとき六入力を
選択し、それ以外のときはＢ入力に加わるシフトレジス
タ７１の第１６ステージの出力信号を選択する。前述の
通り、この信号ＲＬＡＩは楽音のピッチに同期するもの
であり、ピッチに同期してセレクタ７４で新しいサンプ
ル値データ（Ａ入力）を選択し、これをシフトレジスタ
７１に与える。第１７図から明らかなように、信号ＲＬ
ＡＩがＩＩ　Ｉ　ＩＩとなるタイムスロット３４で、シ
フトクロック信号φＦＦ　Ａ　１が“１″となるので、
シフトレジスタ７１はセレクタ７４から与えられる新し
いサンプル値データを第１ステージ（ＱＯ）に取込む。

次のタイムスロッ１へ３５ではシフト動作を一時休止し
、続くタイムスロット３６〜５１で順次右シフトするの
は前述の通りである。

双方向シフトレジスタ７２は第１８図、第１９図の第２
のシフトレジスタＳＲ２に対応するものである。この双
方向シフトレジスタ７２の各ステージＱ１６〜Ｑ３１は
図示のようにセレクタＳＬ１〜５Ｌ１６とラッチ回路Ｌ
ＣＩ〜ＬＣ１６から成っていて、双方向シフトが可能な
ように接続されている。すなわち、最初のステージＱ１
６のセレクタＳＬＩの六入力には第１のシフトレジスタ
７１の最終ステージ（Ｑ１５）の出力信号が入力され、
他の各ステージＱ１７〜Ｑ３１のセレクタＳＬ２〜５Ｌ
１６の六入力には夫々前のステージのラッチ回路ＬＣＩ
〜ＬＣ１５の出力が入力され。

また、各ステージのセレクタＳＬＩ〜５Ｌ１６の８人力
には次のステージのラッチ回路ＬＣ２〜ＬＣＩＣ；、Ｌ
ＣＩの出力が入力される。これにより、各セレクタＳＬ
Ｉ〜５Ｌ１６の六入力が選択されたとき右シフトモード
となり、Ｂ入力が選択されたとき左シフトモートとなる
。各セレクタＳ　Ｌ　Ｌ〜５Ｌ１６の選択信号としてサ
ンプリングクロック信号ＲＬＡＩが用いられ、これが“
１″のとき六入力選択つまり右シフトモードとなる。た
だし、奇数次モードのときにステージＱ３１を無効にす
るために、ステージＱ３０のセレクタ５Ｌ１５が他とは
幾分具なっている。つまり、このセレクタ５Ｌ１５には
Ｃ入力が設けられており、そこにステージＱ１６の出力
信号が加わる。チャンネル１に関する偶奇識別データＥ
ＯＡＩが“１″　（っまり偶数次モード）のときアンド
回路７５１が可能化され、信号ＲＬＡ１がＬＬ　ＯＩＩ
のとき該アンＩ−回路７５１の出力が信号ＩＩ　Ｉ　Ｉ
Ｉとなり、これによりセレクタ５Ｌ１５がＢ入力を選択
し、ステージＱ３１の出力がステージＱ３０に与えられ
る（左シフトされる）。ＥＯＡＩが１１０　ＩＩのとき
（奇数次モードのとき）アンド回路７６１が可能化され
。

信号ＲＬＡＩが１１０１＋のときセレクタ５Ｌ１５がＣ
入力を選択し、ステージＱ１６の出力がステージＱ３０
に与えられる（Ｑ３１を飛越して左シフトされる）。

以上の構成により、第１及び第２のシフトレジスタ７１
．７２の内容の変化状態は偶数次モードと奇数次モード
の別に応じて第１８図（ｂ）、第１９図（ｂ）に示した
ものと全く同様になる。

第２のシフトレジスタ７２の第１ステージＱ１６の出力
信号はゲート７５を介してゲート７６に与えられる。ゲ
ート７５はインヒビット信号ＩＮＨＡＩを反転した信号
によって制御されるもので。

第１９図のゲートＧＴに対応するものである。ゲート７
６は、第１のシフトレジスタ７１の出力信号（ステージ
Ｑ１５の出力信号）とゲート７５を介して与えられる第
２のシフトレジスタ７２の出力信号（ステージＱ１６の
出力信号）を入力し。

乗算タイミング信号ＰＤＯＡＩ　（第１７図参照）によ
って開放される。

ゲート７６の出力は乗算器及びアキュムレート部４１の
加算器７７に与えられ、そこで２つの楽音信号サンプル
値データが加算される。この加算器７７は第１８図、第
１９図の加算器ＡＤＤに対応するものである。加算器７
７の出力は遅延回路７８で１タイムスロツト逐延されて
乗算器７９に入力される。乗算器７９は遅延回路７８を
介して与えられる楽音信号サンプル値データに遅延回路
８０を介して与えられるフィルタ係数データＣ○ＥＡを
乗算するものである。乗算器７９の出力は遅延回路８１
で４タイムスロツト遅延されてシフタ８２に与えられる
。シフタ８２のシフト制御入力には５タイムスロツトの
遅延を設定する遅延回路８３を介して重みづけデータＷ
ＥＩＡが与えられる。この乗算器７９とシフタ８２は、
第１８図、第１９図の乗算器ＭＵＬに対応するものであ
る。

すなわち、前述の通り、フィルタ係数データＣ０ＥＡは
フィルタ係数の有効ビットのデータであり、乗算器７９
においてこのフィルタ係数の有効ビットと楽音信号サン
プル値データとの乗算が行われる。そして、この乗算結
果をシフタ８２において重みづけデータＷＥＩＡの値に
応じたピッ１へ数だけシフトすることにより、フィルタ
係数の実数と楽音信号サンプル値データとの乗算が完了
する。

シフタ８２の出力はアキュムレータ８４に与えられ、１
チャンネル分の各次数に対応する乗算結果がアキュムレ
ートされる。アキュムレータ８４の出力はラッチ回路８
５に入力され、演算終了タイミング信号ＦＥＮＤＡに従
ってラッチされる。

この信号ＦＥＮＤＡは第１３図のデコーダ５６から発生
される。同図中に表示されているように。

この信号ＦＥＮＤＡはタイムスロット８，２４゜４０．
５６においてＩＩ　１　＋１となる。タイムスロット５
６ではチャンネル１の演算結果をランチし。

８ではチャンネル２の演算結果をラッチし、２４ではチ
ャンネル３の演算結果をラッチし、４０ではチャンネル
４の演算結果をラッチする。デコーダ５６からはＢ系列
の演算終了タイミング信号ＦＥＮＤＢも同様に発生され
る。

乗算器及びアキュムレート部４１は、４つのチャンネル
によって時分割共用される。すなわち、加算器７７には
、チャンネル１のステートメモリ４０１のゲート７６の
出力のみならず、チャンネル２〜４のステートメモリ４
０２〜４０４内に設けられている同様の機能をもつゲー
トの出力信号が多重的に入力される。各ステートメモリ
４０１〜４０４の出力ゲート７６には、１６タイムスロ
ツト幅の乗算タイミング信号ＰＤＯＡＩ〜ＰＤＯＡ４が
１６タイムスロツトづつずれた異なるタイミングで夫々
入力される。従って、加算器７７には各チャンネル１〜
４の信号が１６タイムスロツト毎に時分割多重的に入力
される。フィルタ係数データＣ０ＥＡ及び重みづけデー
タＷＥＩＡは、４つのチャンネルのものが上述と同じタ
イミングで１６タイムスロツ！へ毎に時分割多重化され
ており、１つのチャンネルに関する１６タイムスロツト
においては１次から１６次までのデータが時分割多重化
さ九ている。

Ｂ系列のステートメモリ４２と乗算器及びアキュムレー
タ部４３も第１４図と同一の構成であり、但し、各種信
号のタイミングが適宜穴なっている。

第１４図に示されたようなＡ系列及びＢ系列のディジタ
ルフィルタ回路（すなわちステートメモリ４０．４２と
乗算器およびアキュムレータ部４１．４３）における各
チャンネル１〜８に関するフィルタ動作のタイミングを
第２０図に示す。第２０図において、シフ１−１の欄に
は第１のシフ１ヘレジスタ　（チャンネル１の場合は７
１）のシフ１〜タイミングを示し、シフト２の欄には第
２のシフトレジスタ（チャンネル１の場合は７２）のシ
フトタイミングを示している。矢印の方向はシフト方向
（右シフト又は左シフト）を示している。各チャンネル
のシフトタイミングは演算タイミング信号発生回路３９
１〜３９８（第１３図）から発生される第１及び第２の
シフトクロック信号φＦＦＡｌ〜φＦＦＢ４、φＦＬＡ
Ｉ〜φＦＬＢ４の発生タイミングに対応している。シフ
ト動作には。

フィルタ演算のためのシフト動作と記憶データリフレッ
シュのためのダミーシフトａノ作とがある。

例えばチャンネル１の場合、タイムスロット４〜１９で
のシフトがダミーシフトである。シフト２の欄における
（←）の記号は偶数次モードのとき左シフトを行い、奇
数次モートのときシフトを行わないことを示す。

第２０図において、ＩＮＨの欄はインヒビソ１へ信号Ｉ
ＮＨＡＩ〜ＩＮＨＢ４の発生タイミングを示している。

奇数次モードのときは○印のタイムスロットにおいてイ
ンヒビット信号ＩＮＨＡＩ〜ＩＮＨＢ４がＬＬ　Ｉ　１
１となる。ＰＤ○の欄は、各チャンネルのステートメモ
リ４０．４２から乗算器及びアキュムレータ部４１．４
３に楽音信号サンプル値データが入力されるタイミング
を示している。これは各チャンネルの乗算タイミング信
号ＰＤＯＡ１〜ＰＤＯＢ４の発生タイミングに対応して
いる。ＳＵＭの欄は、アキュムレータ８４の出力タイミ
ングを示している。ＰＤ○とＳＵＭのタイミングの間に
６タイムスロツトの遅れがあるのは、遅延回路７８．８
１による５タイムスロツトの遅れとアキュムレート８４
による１タイムスロツトの遅れによる。アキュムレータ
８４の出力タイミングの最後のタイムスロットでは）フ
レ終了タイミング信号１”　Ｅ　Ｎ　Ｄ　Ａが発生し、
アキュムレータ８４の出力をランチ回路８５に取り込む
。

〈パラメータメモリ４７：第２１図〉 第２１図はパラメータメモリ４７の記憶フォーマットの
一例を示しており、キーグループテーブル、タッチグル
ープテーブル、パラメータアドレステーブルとパラメー
タバンクから成っている。

実際のフィルタパラメータはパラメータバンクにδ己憶
されており、パラメータアドレステーブルはパラメータ
バンクから読み出すべきパラメータのアドレスデータが
記憶されている。キーグループテーブルは各鍵に対応し
てその鍵をグループ化する情報を記憶している。−例と
して鍵数は８８。

グループ数は４４であり，キーグループテーブルでは各
鍵に対応するアドレス位置にその鍵の屈するキーグルー
プに関する相対アドレスデータ（キーグループアドレス
という）を記憶している。従って，キーグループテーブ
ルはキーコードＫＣによってアドレスされる。このキー
グループテーブルはパラメータメモリ４７の所定の絶対
アドレス（オフセットアドレスＯＡＤＳという）から始
まる記憶エリアを占めている。

タッチグループテーブルは各音色毎の鍵タツチ強度の各
段階に対応してそのタッチ強度をグループ化する情報を
記憶している。−例として音色数は３２であり、このタ
ッチグループテーブルは音色コードＶＮの値Ｏ〜３１に
対応する３２の音色別エリアを含んでおり、またタッチ
コー＋：　Ｔ　Ｃ　Ｈによって表現し得るタッチ強度の
段階は一例として６４であり、各音色別エリアはタッチ
Ｏから６３に対応する６４個のアドレス位置を有してい
る。

各タッチ強度に対応するアドレス位置にはそのタッチ強
度の屈するタッチグループに関する相対アドレスデータ
　（タッチグループアドレスという）が記憶されている
。−例としてタッチグループ数は１６である。従って、
タッチグループテーブルは音色コードＶＮとタッチコー
ドＴＣＨによってアドレスされる。このタッチグループ
テーブルはパラメータメモリ４７の所定の絶対アドレス
（これをオフセットアドレスＯＡＤＩという）から始ま
る記憶エリアを占めている。このタッチグループテーブ
ルを読み出すための絶対アドレスデータは，６ビツトの
タッチコードＴＣＨの上位に５ビツトの音色コードＶＮ
を組合せて１１ビツトの相対アドレスデータ（オフセッ
トアドレスＯ　Ａ　Ｄ　１を０とするアドレス）を作成
し、これをオフセットアドレスＯＡＤ１に加算すること
により作成される。

パラメータアドレステーブルは，各キーグループ毎に、
かつ各音色毎に、各タッチグループに対応するフィルタ
パラメータを記憶しているアｌ−レスの相対アドレスデ
ータ（パラメータアドレスという）を記憶している。こ
のパラメータアドレステーブルは、各キーグループ０〜
４３に対応する４４個のキーグループエリアを含んでお
り、このキーグループエリアは上述のキーグループテー
ブルから読み出したキーグループアドレスによってアド
レスされる。各キーグループエリアは音色０〜３１に対
応する３２個の音色別エリアを夫々含んでおり、この音
色別エリアは音色コードＶＮによってアドレスされる。

各音色別エリアはタッチグループＯ〜１５に対応する１
６個のアドレス位置を有しており、各アドレス位置は」
二連のタッチグループテーブルから読み出したタッチグ
ループアドレスによってアドレスされる。なお、１アド
レス位置に２バイト分の記憶位置が割当てられており、
そこに上記パラメータアドレスデータが１２ビツトで記
憶されている。このパラメータアドレステーブルはパラ
メータメモリ４７の所定の絶対アドレス（これをオフセ
ットアドレス０ＡＤ２という）から始まる記憶エリアを
占めている。このパラメータアドレステーブルを読み出
すための絶対アドレスデータは、最下位の１ピッ１−を
ＩＩ　ＯＩＩ又はＩＩ　Ｉ　ＩＩに設定しくこれは１ア
ドレス位置が２バイＩ・つまり２絶対アドレスを占める
ため）、その上位に４ビツトのタッチグループアドレス
データを位置させ、更にその上位に５ビツトの音色コー
トＶＮを位置させ、更にその上位に６ビツトのキーグル
ープコードを位置させて合計１６ビツトの相対アドレス
データ　（オフセットアドレス○ＡＤ２をＯとするアド
レス）を作成し、これをオフセットアドレス○ＡＤ２に
加算することにより作成される。

パラメータバンクは一例として２６２０種煩の７ィルタ
パラメータを記憶しており、パラメータアドレスＯから
２６１９に対応する２６２０個のパラメータ記憶エリア
を含んでいる。１つのパラメータ記憶エリアは３２バイ
トの記憶位置（３２個の絶対アドレス位置）を含んでお
り、１６次数分の１組のフィルタ係数に対応するパラメ
ータを記憶している。１次数分のフィルタ係数は２バイ
トの記憶位置に記憶されており、その内訳は、前述の通
り、１２ビツトのフィルタ係数データ　（ＣＯＥ）と３
ビツトの重みづけデータ（ＷＥＩ）と１ビツトの偶奇識
別データ（Ｅ○）から成る。但し、重みづけデータ（Ｗ
ＥＩ）と偶奇識別データ（Ｅ○）は１組のパラメータに
おいては各次数間で共通であるため第１次の記憶位置に
のみ記憶し、他の次数の記憶位置には記憶しない。しか
し、重みづけデータ（ＷＥＩ）は各次数毎に独立に記憶
するようにすることも可能である。このパラメータバン
クは上述のパラメータアドレステーブルから読み出され
たパラメータアドレスによってアドレスされる。パラメ
ータバンクはパラメータメモリ４７の所定の絶対アドレ
ス（これをオフセットアドレス○ＡＤ３という）から始
まる記憶エリアを占めている。このパラメータバンクを
読み出すための絶対アドレスデータは、１２ビツトのパ
ラメータアドレスデータを１７ビツトの相対アドレスデ
ータ　（オフセットアドレス○ＡＤ３をＯとするアドレ
ス）の上位１２ビツトに位置させることにより該相対ア
ドレスデータを作成し、これをオフセットアドレス０Ａ
Ｄ３に加算することにより作成される。この絶対アドレ
スデータの下位５ビツトを３２ステツプで順次変化させ
ることにより、パラメータアドレスによって指定された
１パラメータ記憶エリア内の１６次数分からなる１組の
フィルタパラメータが順次読み出される。

第２１図に示したような階層化されたパラメータメモリ
構造は、メモリ容量を節約することができるので有利で
ある。このようにせずに、４４キーグループ、３２音色
、１６タツチグループの組合せのすべて（２２５２８通
り）に対応して個別にフィルタパラメータを記憶したと
すると、２２５２８Ｘ３２バイトの記憶容量が要求され
るが、第２１図のようにすればパラメータアドレステー
ブルの１４０８　（＝４４ｘ３２）ｘ３２バイトとパラ
メータバンクの２６２０Ｘ３２バイトを合わせた４０２
８Ｘ３２バイトの記憶容量しか要求されない。つまり、
キーグループ、音色、タッチグループの組合せが異なっ
ていてもフィルタパラメータは共通のものを使用できる
場合があるので、第２１図の例では２２５２８通りの組
合せに対して２６２０種のパラメータを共用する構造と
しており、これによりメモリ８危の節約を図っている。

くパラメータプロセシングユニット４５、パラメータセ
レクタ４６．パラメータメモリ４７、パラメータ供給回
路４８．４９：第１５図〉パラメータプロセシングユニ
ット４５は、前述のスタティックモードのために、上述
したようなパラメータメモリ４７の読み出しを制御する
ものである。プログラムメモリ４５１には、上述のよう
なパラメータメモリ４７の読み出し制御を実行するプロ
グラムが記憶されている。プログラムカウンタ４５２は
プログラムメモリ４５１を読み出すためのプログラムス
テップ信号ＰＣを発生するもので、８ステージのシフト
レジスタ８６と加算器８７、ゲート８８．８９．エンド
検出回路９０を含んでおり、８チャンネル分のカウント
動作を時分割的に行う。キーオンパルスＫＯＮＰがイン
バータ９１で反転され、ゲート８８の制御入力に加わる
。このキーオンパルスＫＯＮＰは、鍵の押し始めで信号
“１”となるもので、各チャンネルに対応するものが時
分割多重化されている。加算器８７はシフトレジスタ８
Ｇの出力に対してゲート８９から与えられる１″を加算
するもので、その加算結果はゲート８８を介してシフト
レジスタ８６に与えられる。エンド検出回路９０はシフ
トレジスタ８６の出力の値がプログラムの最終ステップ
になったか否かを検出するもので、最終ステップに至ら
ない場合は信号１１０１１を出力し、インバータ９２を
介して信号ＩＩ　Ｉ　Ｉ＋をゲート８９の制御入力に与
え、１カウントアツプを指示するイ３号１１１　Ｉ＋が
加算器８７に与えられるようにするが。

最終ステップに至った場合は、信号ＩＩ　Ｉ　１１を出
力し、インバータ９２を介して信号ｒｒ　Ｏ１１をゲー
ト８９に与え、該ゲート８９を閉じ、カウントが行われ
ないようにする。

以上の構成により、プログラムカウンタ４５２の内容つ
まりステップ信号Ｉ）　Ｃは、キーオンパルスＫＯＮＰ
が発生したときｒＯＪにリセットされ。

以後シフトレジスタ８６が一巡する毎に（８タイムスロ
ツト毎に）１カウントアツプされ、やがて最終ステップ
に到達するとカウントが停止される。

−例としてプログラムステップ数は３７であり、カウン
タ４５２から出力されるステップ信号ＰＣは「０」から
ｒ３６Ｊ　　（最終ステップ）まで順次変化する。ステ
ップ信号ＰＣはシフトレジスタ８６の出力であり、８チ
ヤンネルのものが時分割多重化されている。

プログラムメモリ４５１は入力されたステップ信号ＰＣ
のステップに応じて選択制御信号５ＥＬＣ１〜５ＥＬＣ
４を読み出し、かつオフセットアドレスメモリ４５３を
読み出すためのアドレスデータを読み出す。オフセット
アドレスメモリ４５３は前述のオフセットアドレス０Ａ
ＤＳ〜０ＡＤ３の値を記憶している。オフセットアドレ
スメモリ４５３から読み出されたオフセットアドレスデ
ータＡＤＯＦ　（ＯＡＤＳ〜０ＡＤ３のいずれか）は加
算器４５４に入力される。加算器４５４はセレクタ４５
５から与えられる相対アドレスデータＲＡＤＤとオフセ
ットアドレスデータＡＤＯＦとを加算し、その出力をア
ドレスデータ１）　ＲＡ　Ｄとしてパラメータメモリ４
７のアドレス入力に加わる。

キーグループアドレスレジスタ４５６、タッチグループ
アドレスレジスタ４５７、パラメータアドレスレジスタ
４５８は夫々８ステージのシフトレジスタから成り、キ
ーグループアドレスデータＫＥＹＧ、タッチグループア
ドレスデータ゛ｒＣＨＧ、パラメータアドレスデータＰ
ＡＤを各チャンネル毎に時分割的に記憶するものである
。各レジスタ４５６〜４５８の入力側にセレクタ９３〜
９５が設けられており、パラメータメモリ４７から読み
出されたデータが各セレクタの一方の入力に加わる。各
セレクタ９３〜９５の他方の入力には各レジスタ４５６
〜４５８の出力が加わる。セレクタ９３〜９５の選択制
御信号５ＥＬＣ２〜５ＥＬＣ４はプログラムメモリ４５
１から与えられるようになっており、プログラムのステ
ップに応して、パラメータメモリ４７の読み出し出力デ
ータをレジスタ４５６〜４５８に取り込むか、あるいは
レジスタ４５６〜４５８に一旦取り込んだデータを循環
保持するかの制御を行う。明らかなように、パラメータ
メモリ４７から前述のキーグループアドレスデータが読
み出されたときこれをキーグループアドレスレジスタ４
５６に取り込み、前述のタッチグループアドレスデータ
が読み出されたときこれをタッチグループアドレスレジ
スタ４５７に取り込み、前述のパラメータアドレスデー
タが読み出されたときこれをパラメータアドレスレジス
タ４５８に取り込むように選択制御信号５ＥＬＣ２〜５
ＥＬＣ４が発生される。

各レジスタ４５６〜４５８にストアされたアドレスデー
タＫＥＹＧ、ＴＣＨＧ、ＰＡＩ）はセレクタ４５５に入
力される。セクタ４５５にはキーコードＫＣ１音色コー
ドＶＮ及びタッチコードＴＣ■（更にはプログラムカウ
ンタ４５２から出力されるステップ信号ＰＣの最下位ビ
ットＰＣＬＳＢ及びこのステップ信号ＰＣからｒ４」　
（２進の１００　”　）を引いたデータＰＣ−４も入力
されている。セレクタ４５５ではプログラムメモリ４５
１から与えられる選択制御信号５ＥＬＣＩに応じて入力
データを所定の組合せで選択しかつ選択したデータを相
対アドレスデータＲＡＤＤにおける所定の重みに対応す
るビット位置に位置させ、こうして相対アドレスデータ
ＲＡＤＤを作成し出力する。

このパラメータプロセシングユニット４５において実行
される３７ステツプの処理内容は下記の通りである。

ｐｃ＝ｏのとき：　キーグループテーブル読出し処理 選択制御信号５ＥＬＣＩによりキーコードＫＣを選択し
、オフセットアドレスデータＡＤＯＦとしてキーグルー
プテーブルのオフセットアドレス０ＡＤＳを読み出す。

また５選択制御信号５ＥＬＣ２によりパラメータメモリ
４７の出力データをキーグループアドレスレジスタ４５
６に取り込む。

これにより、パラメータメモリ４７のキーグループテー
ブルからキーコードＫＣに対応するキーグループアドレ
スが読み出され、これがレジスタ４５６にストアされる
。

ＰＣ＝１のとき：　タッチグループテーブル読出し処理 信号５ＥＬＣＩにより音色コードＶＮとタッチコードＴ
ＣＨを選択し、最下位ビットにＴＣＨを、その上位にＶ
Ｎを、位置させて相対アドレスデータＲＡＤＤを作成す
る。オフセットアドレスデータＡＤＯＦとしてタッチグ
ループテーブルのオフセットアドレス０ＡＤＩを読み出
す。また、信号５ＥＬＣ３によりパラメータメモリ４７
の出力データをタッチグループアドレスレジスタ４５７
に取り込む。これにより、パラメータメモリ４７のタッ
チグループテーブルがら音色コードＶＮ及びタッチコー
ド”Ｉ’　ＣＨに対応するタッチグループアドレスが読
み出され、これがレジスタ４５７にストアされる。

ＰＣ＝２．３のとき：　パラメータアドレステーブル読
出し処理 信号５ＥＬＣＩによりキーグループアドレスデータＫＥ
ＹＧ、音色コードＶＮ、タッチグループアドレスデータ
ＴＣＨＧ、ステップ信号ＰＣの最下位ビットＰＣＬＳＢ
を選択し、最下位ビットがらＰＣＬＳＢ、ＴＣＨＧ、Ｖ
Ｎ、ＫＥＹＧ（７）順で位置させて相対アドレスデータ
ＲＡＤＤを作成する。データＡｔ）ＯＦとしてパラメー
タアドレステーブルのオフセットアドレス０ＡＤ２を読
み出す。

また、信号５ＥＬＣ４によりパラメータメモリ４７の出
力データをパラメータアドレスレジスタ４５８に取り込
む。これにより、パラメータメモリ４７のパラメータア
ドレステーブルから適切なパラメータアドレスが読み出
され、これがレジスタ４５８にストアされる。前述の通
り、１つのパラメータアドレスデータは１２ビツトから
成り、２バイトの記憶位置に記憶されている（第２１図
参照）。ビットＰＣＬＳＢが’Ｏ”（７）とき（ＰＣ＝
２のステップ）、下位８ビツトのパラメータアドレスデ
ータが読み出され、ＰＣＬＳＢが１１１１１のとき（Ｐ
Ｃ＝３のステップ）、その上位４ビツトのパラメータア
ドレスデータが読み出される。セレクタ９５では、この
パラメータアドレスデータが１２ビツトデータに並列化
されるようにビット位置を振分けてレジスタ４５８にス
トアする。

ＰＣ＝４〜３５のとき：　パラメータバンク読出し処理 信号５ＥＬＣＩによりパラメータアドレスデータＰＡＤ
と４減算したステップ信号ＰＣ−４を選択し、最下位ビ
ットからＰＣ−４、ＰＡＤの順で位置させて相対アドレ
スデータＲＡＤＤを作成する。また、データＡＤＯＦと
してパラメータバンクのオフセントアドレス０ＡＤ３を
読み出す。信号ＰＣ−４は、ＰＣ＝４〜３Ｓの３２ステ
ツプにおいてその値がｒＯＪから「３１」まで変化する
。

従って、パラメータアドレスによって指定された３２バ
イトから成る１組のフィルタパラメータ　（第２１図参
照）がパラメータメモリ４７のパラメータバンクから１
バイトづつ順次読み出される。

Ｉ）　Ｃ＝　３６のときニブログラムカウンタ４５２を
ストップし、フィルタパラメータの読み出しシーケンス
を終了する。

パラメータメモリ４７から読み出されたフィルタパラメ
ータはタイミング同期化回路４５９に入力される。この
回路４５９はプログラムステップ信号ＰＣとタイミング
信号発生回路３９のデコーダ５Ｇ（第１３図）から与え
られるタイミング信号群ＴＳＩを受入れ、これらの信号
に基づき、各次数のフィルタパラメータを所定のタイミ
ングに同期化して出力する。この同期化回路４５９の出
力はスタティックモード用のフィルタパラメータＳＰＲ
としてパラメータセレクタ４６の六入力に与えられる。

パラメータセレクタ４６のＢ入力にはマイコンインタフ
ェース４４（第１１図）から出力されたダイナミックモ
ード用のフィルタパラメータＤＰＲが与えられる。セレ
クタ４６の選択制御入力ＳＢにはマイコンインタフェー
ス４４から出力されたダイナミック／スタティック選択
信号ＤＳが与えられ、ダイナミックモード時はＢ入力の
パラメータＤＰＲを選択し、スタティックモード時はＡ
入力のパラメータＳＰＲを選択する。

セレクタ４６の出力はＡ、Ｂ各系列のパラメータ供給回
路４８．４９に入力される。Ａ系列の回路４８のみ詳細
例を示したが、Ｂ系列の回路４９も同一構成である。パ
ラメータ供給回路４９において１分配回路４８５は、セ
レクタ４６からシリアルに与えられるパラメータデータ
のうちＡ系列のチャンネル１〜４に関するデータを取り
込み、これを各チャンネル別に並列化すると共に、フィ
ルタ係数データ（チャンネル１ではＣ０ＥＡＩ）。

重みづけデータ（チャンネル１ではＷＥＩＡＩ）、偶奇
識別データ（チャンネル１ではＥＯＡＩ）の別に並列化
し、これらを各チャンネルに対応する記憶回路４８１〜
４８４に分配する。このような分配制御のために、適宜
のタイミング信号ＴＳ２がタイミング信号発生回路３９
のデコーダ５６（第１３図）から発生され、分配回路４
８５に与えられる。

記憶回路４８１〜４８４はチャンネル１について詳細例
を示すが、他のチャンネルに関しても同様である。１２
ビツトのフィルタ係数データＣ０ＥＡＩはセレクタ９６
を介して１６ステージのシフトレジスタ９７に入力され
る。このフィルタ係数データＣ０ＥＡＩは１Ｇタイムス
ロツトにおいて１６次数分のデータが時分割多重化され
ており。

この１６次数分のデータがシフトレジスタ９７の各ステ
ージに取り込まれる。シフトレジスタ９７の内容はセレ
クタ９６を介して循環保持される。

３ビツトの重みづけデータＷＥＩＡＩはラッチ回路９８
に入力される。１ビツトの偶奇識別データＥＯＡＩはラ
ッチ回路９９に入力される。セレクタ９６及びラッチ回
路９８．９９の制御は、図示しない適宜の制御信号によ
って適切なタイミングで行われる。すなわち、スタティ
ックモードのときは、鍵の押し始めに応答してパラメー
タメモリ４７から読み出された１６次数分のパラメータ
データが、タイミング同期化回路４５９、セレクタ４６
、分配回路４８５を経由して記憶回路４８１に入力され
るタイミングに同期して、セレクタ９６が１６次数分の
フィルタ係数データＣ０ＥＡＩをシフトレジスタ９７に
取り込み、ラッチ回路９８．９９が重みづけデータＷＥ
ＩＡＩ、偶奇識別データＥＯＡＩをラッチする。以後、
そのチャンネルに対して新しい押圧鍵が割当てられるま
で。

シフトレジスタ９７、ラッチ回路９８．９９の記憶は保
持される。一方、ダイナミックモードのときは、マイコ
ンインタフェース４４（第１１図）からセレクタ４６、
分配回路４８５を経由して８次数分のダイナミック制御
用パラメータデータＤＰＲが与えら九るタイミングに同
期して、該パラメータデータＤＰＲのうち８次数分のフ
ィルタ係数データＣ０ＥＡＩをシフ１〜レジスタ９７に
取り込み１重みづけデータＷＥＩＡＩをラッチ回路９８
にラッチし、偶奇識別データＥＯＡＩをラッチ回路９９
にラッチする。以後、新たなダイナミック制御用パラメ
ータデータＤＰＲが与えられるまで、シフトレジスタ９
７、ラッチ回路９８．９９の記憶は保持される。なお、
ダイナミックモードにおいては、シフトレジスタ９７の
１６ステージのうち、９次から１６次に対応する８ステ
ージに８次数分のダイナミック制御用パラメータのフィ
ルタ係数データをストアし、１次から８次に対応する８
ステージの内容は０にしておく。

各記憶回路４８１〜４８４のシフトレジスタ９７から出
力されるフィルタ係数データはセレクタ４８６に与えら
れ、そこでタイミング信号ＴＳ３に従って各チャンネル
のものが順次選択さ社、時分割多重化される。こうして
、チャンネル１〜４に関するフィルタ係数データが時分
割多重化され、Ａ系列のフィルタ係数データＣ０ＥＡと
してＡ系列の乗算器及びアキュムレータ部４１（第１４
図）に供給される。

各記憶回路４８１〜４８４のランチ回路９８から出力さ
れる重みづけデータはセレクタ４８７に与えられ、そこ
でタイミング信号ＴＳ４に従って各チャンネルのものが
順次選択さ汎、時分割多重化される。こうして時分割多
重化されたチャンネル１〜４の重みづけデータＷＥＩＡ
はＡ系列の乗算器及びアキュムレータ部４１　（第１４
図）に供給される。

各記憶回路４８１〜４８４のラッチ回路９９にラッチさ
れた各チャンネル１〜４の偶奇識別データＥＯＡＩ〜Ｅ
ＯＡ４は対応するチャンネルのステートメモリ４０１〜
４０４　（第１４図）に並列的に与えられる。

くピッチ同期出力回路５０：第１６図〉第１６図におい
て、セレクタ５０１のＢ入力にはＡ系列の乗算器及びア
キュムレータ部４１（第１１図、第１４図）から出力さ
れたチャンネル１〜４のフィルタ済み楽音信号サンプル
値データＳＭＡが時分割多重的に与えられる。第１４図
のラッチ回路８５において各チャンネル１〜４のフィル
タ済み出力が取り込まれるタイミングは第２０図のＳＵ
Ｍの欄の累算最終タイムスロット（斜線の部分）であり
、これにより、各チャンネル１〜４のフィルタ済みサン
プル値データＳＭＡのチャンネルタイミングを示すと第
１７図のようになる。

セレクタ５０１のＣ入力にはＢ系列の乗算器及びアキュ
ムレータ部４３（第１１図）から出力されたチャンネル
５〜８のフィルタ済み楽音（Ｗ号すンプル値データＳＭ
Ｂが時分別条）Ｒ的に与えられる。

このデータＳＭＢのチャンネルタイミングは第１７図の
ようである。

セレクタ５０１の六入力には８ステージのシフトレジス
タ５０２の出力が与えられ、該セレクタ５０１の出力は
該シフトレジスタ５０２に入力される。このセレクタ５
０１とシフトレジスタ５０２は、各チャンネル１〜８の
フィルタ済みサンプル値データを第３図のＰＳｌのチャ
ンネルタイミングに示すような１タイムスロット単位の
高速の時分割タイミングに従って時分割多重化するため
のものである。第１３図のデコーダ５６からタイムスロ
ット５７．１３．２６．４６においてＩＩ　Ｉ　ＩＩと
なるタイミング信号ＩＲＥＧＬＤＡとタイムスロット１
１，３１，４４．６４においてＩＩ　ＩＩ＋となるタイ
ミング信号ＩＲＥＧＬＤＢが発生され、これが第１６図
のセレクタ５０１のＢ選択制御人力ＳＢとＣ選択制御入
力ＳＣに与えられる。これにより、Ｂ入力に与えられる
データＳＭＡのうち、チャンネル１のデータがタイムス
ロット５７（これは第３図に示すＰＳｌのチャンネルタ
イミングのうちチャンネル１のタイミングに対応する）
で選択され、チャンネル２のデータがタイムスロット１
３（第３図のＰＳｌのチャンネル２のタイミング）で選
択され、チャンネル３のデータがタイムスロット２６（
第３図のＰＳｌのチャンネル３のタイミング）で選択さ
れ、チャンネル４のデータがタイムスロット４６（第３
図のＰＳｌのチャンネル４のタイミング）で選択される
。また、Ｃ入力に与えられるデータＳＭＢのうち、チャ
ンネル５のデータがタイムスロット１１　（第３図のＰ
Ｓｌのチャンネル５のタイミング）で選択され、チャン
ネル６のデータがタイムスロノｈ３Ｌ（第３図のＰＳｌ
のチャンネル６のタイミング）で選択され、チャンネル
７のデータがタイムスロツｈ４４　（第３図のＰＳｌの
チャンネル７のタイミング）で選択され、チャンネル８
のデータがタイムスロソ１−６４　（第３図のＰ　Ｓ　
１のチャンネル８のタイミング）で選択さ」しる。

タイミング信号ＩＲＥＧＬＤＡ、ＩＲＥＧＬＤＢをノア
回路５０３で反転した信号がセレクタ５０１のＡ選択制
御人力ＳＡに与えられる。従って、上述の各タイミング
でシフトレジスタ５０２に取り込まれた各チャンネルの
フィルタ済みサンプル値データは、それ以外のタイミン
グでは該シフトレジスタ５０２で循環保持される。

シフトレジスタ５０２の出力はセレクタ５０４のへ入力
に与えられる。セレクタ５０４の出力は８ステージのシ
フトレジスタ５０５に入力される。

シフトレジスタ５０５の出力はセレクタ５０４のＢ入力
を介して入力側に戻される。セレクタ５０４及びシフト
レジスタ５０５は、ディジタルフィルタの出力楽音信号
をそのピンチに同期して（Ｉエサンプリングするための
ものである。セレクタ５０４のＡ選択制御人力ＳＡには
入力インタフェース３８（第１２図）から与えられる遅
延されたピッチ同期イ３号ＰＳ　ＩＤが８タイムスロツ
トの遅延回路５０６を介して入力される。

第１２図において、ピンチ同期信号ｒ’ｓｌはオア回路
５１を介して６４ステージのシフトレジスタ１００に入
力される。このシフ１−レジスタ１００で２４タイムス
ロツト遅延されたピッチ同期（，３号がアンド回路１０
１に入力され、４０タイムスロツト遅延されたものがア
ンド回路１０２に人力され、４８タイムスロツト遅延さ
れたものがアンド回路１０３に入力され、６４タイムス
ロツト遅延されたものがアンド回路１０４に入力される
。

各アンド回路１０１〜１０４の他の人力には、第１３図
のデコーダ５６から発生されたタイミング信号ＰＳＳ　
１〜ＰＳＳ４が夫々入力される。各アン１〜回路１０１
〜１０４の出力はオア回路１０５に法えられ、遅延され
たピンチ同期信号ＰＳＩＤが得られる。各信号ＰＳＳＩ
〜ＰＳＳ４の発生タイミングは第１３図中にかっこ書き
で示した通りである。そこにおいて、例えばｒｌｙ８Ｊ
なる表示は８タイムスロツト周期で１番目のタイムスロ
ノ１−で信号ＩＩ　Ｉ　ＩＩが発生することを示す。従
って、タイミング４３号ＰＳＳｌｃ７）場合、ｆｌｙ８
．３ｙ８」であるから、８タイムスロツト周期で１番目
と３番目のタイムスロットで夫々信号Ｎ　Ｉ　ＩＩが発
生する。第１３図中の各信号ＰＳＳＩ〜ＰＳＳ１１のか
っこ内の表示と第３図のＰＳｌのチャンネルタイミング
とを参照すれば明らかなように、信号ＰＳＳＩはＩ）Ｓ
Ｌにおけるチャンネル１と３のタイミングでｌｌ　Ｉ　
ＩＩとなり、ＰＳＳ２はＰＳｌにおけるチャンネル２と
６のタイミングで′１″となり、））　Ｓ　Ｓ　３はＰ
Ｓｌにおけるチャンネル３と７のタイミングでＩＩ　Ｉ
　ＩＩとなり、ＰＳＳ４はＰＳｌにおけるチャンネル４
と８のタイミングで“１″となる。

以上により、チャンネル１と５のピンチ同期信号ＰＳ１
は２４タイムスロツト、２と６のＰＳｌは４０タイムス
ロツト、３と７のＰＳｌは４８タイムスロツト、４と８
のＰＳｌは６４タイムスロツト、夫々遅延したものを遅
延されたピッチ同期信号ＰＳＩＤとする。このようにチ
ャンネルによって遅延時間が異なる理由は、アダプティ
ブディジタルフィルタ装置２１（第１１図）における各
チャンネル１〜４．５〜８の）フレタイミングのずれに
合せたからである。

第１６図に戻り、遅延されたピッチ同期信号［Ｉ　ＳＩ
Ｄは遅延回路５０６で更に８タイムスロツト遅延され、
セレクタ５０４の入力ＳＡに与えられる。

セレクタ５０４は成るチャンネルの信号ＰＳＩＤがＩＩ
　Ｉ　ＩＩのときそのチャンネルのフィルタ済みサンプ
ル値データをシフトレジスタ５０２から取り込み、シフ
トレジスタ５０５に入力する。それ以外のときは、シフ
トレジスタ５０５の内容がセレクタ５０４のＢ入力を介
して循環保持される。こうして、セレクタ５０４及びシ
フトレジスタ５０５の回路において、各チャンネルのフ
ィルタ済みサンプル値データがそのチャンネルで発生す
べき楽音のピッチに同期して再サンプリングされる。

〈フィルタ演算のピッチ同期／非同期の切替〉マイコン
インタフェース４４（第１１図）から第１２図のオア回
路５１に与えられるピッチ同期／非同期指定信号ＰＡＳ
Ｙは、ピッチ同期でフィルタ演算を行う場合常に１１０
１′であり、入力インタフェース３８はピッチ同期信号
ＰＳ１に応答してフィルタ演算要求信号φＦ１〜φＦ８
及び遅延されたピッチ同期信号ＰＳＩＤを発生する。従
って、ピッチ同期信号ＰＳ１が発生したとき、つまりフ
ィルタをかけるべき楽音信号のピンチに同期したサンプ
リング周期で、ディジタルフィルタ演算が行われる。こ
れにより、得られるフィルタ特性は移動フォルマントと
なる。

ピッチに同期させずにフィルタ演算を行う場合は、ピン
チ同期／非同期指定信号ＰＡＳＹを常にＩＩ　Ｉ　ＩＩ
とする。従って、第１２図のオア回路５１の出力はピッ
チ同期信号ＰＳ１の有無にかかわらす、常に′１″とな
る。従って、入力インタフェース３８は各フィルタ演算
サイクル（６４タイムスロノ１−）毎に一定周期でフィ
ルタ演算要求信じ一φＦ１〜φＦ８及び信号ＰＳＩＤを
発生する。従って、ディジタルフィルタ演算におけるサ
ンプリング周波数はピッチに無関係に一定（例えば５０
ｋＩＩＺ）となり、得られるフィルタ特性は固定フォル
マントとなる。

くフィルタ特性の一例〉 上記実施例によって実現できるフィルタ特性の一例を第
２２図〜第２７図に示す。

第２２図はフィルタの次数を奇数次（３１次）に設定し
た場合に得られる特性の一例を示すもので、バイパスフ
ィルタ特性を実現したものである。

ｆ　ｓ　／　２はサンプリング周波数ｆｓの１／２であ
り、ピンチ同期モードのときは楽音のピッチに同期した
周波数であり、ピッチ非同期モードのときは一定の周波
数である。

第２３図はフィルタの次数を偶数次（３２次）に設定し
た場合に得られる特性の一例を示すもので、ローパスフ
ィルタ特性を実現したものである。

第２４図はダイナミックモードにおける時間的に変化す
るフィルタ特性の一例を示している。この例の場合、ト
ーンジェネレータ部１８から発生する音源波形信号はｆ
（フォルテ）つまり最強鍵タッチに対応するものである
とし、Ｐ　（ピアノ）のタッチ、ｍｐ（メゾピアノ）の
タッチ、ｍｆ（メゾフォルテ）のタッチに夫々対応する
楽音信号をこの音源波形信号のフィルタリングによって
得る場合のフィルタ特性の時間的変化を示している。時
間の欄には、各フィルタ特性に切替えるべきタイミング
を発音開始時からの時間によって示している。フィルタ
特性図中の数字は変化ポイントでの周波数を示しており
、単位はＨｚである。

なお、発生すべき楽音の音高はＦ２音であるとする。

第２５図はｆ（フォルテ）のタッチで演奏されたＦ２の
ピアノ音の原波形のスペクトルエンベロープを示してお
り、第２６図はｐ（ピアノ）のタッチで演奏されたＦ２
のピアノ音の原波形のスペクトルエンベロープを示して
いる。第２５図の原波形を第２４図のＰ　（ピアノ）の
欄のＯｍｓの時点でのフィルタ特性でフィルタリングし
て得られた楽音信号のスペクトルエンベロープを示すと
第２７図のようであり、第２６図に示すｐタッチの原波
形のスペクトルエンベロープと近似していることが判る
。

く変更例〉 第１６図に示したピンチ同期出力回路５０はシフトレジ
スタ５０２．５０５を用いてチャンネル時分割でピッチ
同期処理を行っているが、これに限らず、各チャンネル
毎に並列的に記憶回路を設け、並列的にピッチ同期処理
を行うようにしてもよい。

上記実施例では、ディジタルフィルタとして係数が対称
性を示すＦＬＲフィルタを用いたが、これに限らず非対
称の係数のＦＩＲフィルタを用いてもよい。また、フィ
ルタ型式はＦＩＲに限らずＩＩＲ（無限インパルス応答
）やその他の型式を用いるようにしてもよい。

第２１図に示したパラメータメモリの記憶フォーマット
はこれに限定されず、様々な変更が可能である。例えば
、そのような階層構造を採用しないようにしてもよい。

また、パラメータメモリのアドレスの仕方は上記実施例
に示した手順に限らず、様々な変更が可能である。例え
ば、実施例ではキーグループテーブルを先にアクセスし
、次にタッチグループテーブルをアクセスしているが、
これは逆であってもよい。また、第１５図ではプログラ
ムメモリ４５１に読み出し手順を予め記憶したマイクロ
プログラミング方式を採用し、これによりパラメータメ
モリ４７の読み出しを行うようにしているが、このよう
なマイクロプログラム方式によらずに、完全なハートワ
イヤード回路あるいは完全なソフトウェアプログラムに
よって読み出し制御を行うようにしてもよい。

また、専用の電子楽器に限らず、楽音信号発生又は処理
機能を持つ装置一般においてこの発明を適用することが
できる。

上記実施例では、トーンジェネレータからアダプティブ
ディジタルフィルタ装置に入力されろディジタル楽跨信
号サンプル値データそれ自体がピッチに同期してサンプ
リングされた状態となっているものとしているが、これ
に限らない。

また、ディジタルフィルタ装置では、ピンチ同期モード
と非同期モードの切換えが可能であり、ピッチ同期モー
ドでは楽音のピッチに同期してフィルタ演算を行うよう
になっているが、これはこの発明にとって必須ではなく
、ピンチ非同期モードだけの場合（つまり常に５０　ｋ
　Ｈｚの周期でフィルタ演算を実行して固定フォルマン
トを実現する場合）であってもよい。要は、ディジタル
フィルタ回路の出力側にピッチ同期出力回路が設けられ
ていればよい。

また、上記実施例ではピッチ同期信号発生回路はトーン
ジェネレータ内に含まオしており、そこで発生したピッ
チ同期信号をアダプティブディジタルフィルタ装置に導
入するようにしているが、これに限らず、トーンジェネ
レータの外部にピンチ同期信号発生回路を設けてもよい
。

【図面の簡単な説明】

第１図はこの発明の概要を示すブロック図、第２図はこ
の発明の一実施例に係る゛１１子楽器の全体構成を示す
ブロック図、 第３図は同実施例における主要な信号のタイミングを示
すタイミングチャー１−１ 第４図は第２図のトーンジェネレータ内に含まれるピン
チ同期信号発生回路の一例を示すブロック図、 第５図はＦ　Ｉ　Ｒフィルタの基本構成を示すブロック
図、 第６図及び第７図は直線位相Ｆ　Ｉ　Ｒフィルタにおけ
るインパルス応答の対称性の一例を次数Ｎが奇数のとき
と偶数のときについて夫々示すグラフ、第８図及び第９
図は直線位相１”　Ｉ　Ｒフィルタにおける周波数応答
特性の一例を次数Ｎが奇数のときと偶数のときについて
夫々示すグラフ、第】０図はフィルタ係数を求めるため
の手順の一例を示すフローチャート、 第１１図は第２図におけるアダプティブディジタルフィ
ルタ装置の一例を示すブロック図、第１２図は第１１図
における入力インタフェースの一例を示すブロック図、 第１３図は第１１図におけるタイミング信号発生回路の
一例を示すブロック図、 第１４図は第１１図におけるステートメモリと乗算器及
びアキュムレータ部の一例（すなわちＦＩＲ型ディジタ
ルフィルタ回路の一例）を示すブロック図、 第１５図は第１１図におけるパラメータプロセシングユ
ニットとパラメータ供給回路の一例を示すブロック図、 第１６図は第１１図におけるピッチ同期出力回路の一例
を示すブロック図。 第１７図はフィルタ演算タイミングを制御する各種信号
の発生例を示すタイミングチャート、第１８図は第１４
図に示されたディジタルフィルタ回路において偶数次（
３２次）から成るフィルタ特性を実現する場合のＦＩＲ
型フィルタ演算の基本動作を説明するための略図、 第１９図は同じディジタルフィルタ回路において奇数次
（３１次）から成るフィルタ特性を実現する場合のＦＩ
Ｒ型フィルタ演算の基本動作を説明するための略図、 第２０図は第１４図に示したようなＡ、Ｂ２系列のディ
ジタルフィルタ回路における８チャンネル分のフィルタ
演算動作タイミングを示す図、第２１図は第１１図及び
第１５図に示されたパラメータメモリにおける記憶フォ
ーマットの一例を示す図、 第２２図及び第２３図は第２図乃至第２１図に示された
この発明の一実施例において実現されるフィルタ特性の
一例を奇数次と偶数次について夫々示す図、 第２４図は同実施例のダイナミックモードにおいて実現
する時間的に変化するフィルタ特性の一例をいくつかの
タッチ強度について夫々示す図、第２５図及び第２６図
はピアノのＦ２音の原波形のスペク１〜ルエンベロープ
をフォルテタッチ演奏時及びピアノタッチ演奏時に関し
て夫々示す図。 第２７図は」二記実施例においてフォルテタッチの原波
形をピアノタッチのフィルタ特性でフィルタリングした
ときに得られる楽音信号のスペク１−ルエンベロープの
一例を示す図、 第２８図は従来例を示すブロック図、である。 １１０・楽音発生手段、１１１・・・ディジタルフィル
タ回路、１１２・・・ピッチ同期信号発生手段、１１３
・・・ピッチ同期出力手段、１０・鍵盤、１１・・・鍵
タツチ検出器、１８・・・トーンジェネレータ、１９・
・・ピッチ同期信号発生回路、２１．２２・・・アダプ
ティブディジタルフィルタ装置ｉ、４０．４２・・ステ
ートメモリ、４１．４３・・・乗算器及びアキュムレー
タ部、４５・・・パラメータプロセシングユニット、４
７・・・パラメータメモリ、５０・・・ピッチ同期出力
回路。

Claims (1)

1. 【特許請求の範囲】 複数のチャンネルでディジタル楽音信号を時分割的に発
   生する楽音発生手段と、 この楽音発生手段から発生される複数チャンネルのディ
   ジタル楽音信号を入力し、各チャンネル別に時分割的に
   フィルタ演算を実行するディジタルフィルタ回路と、 各チャンネルの楽音信号のピッチに同期したピッチ同期
   信号を夫々発生するピッチ同期信号発生手段と、 前記ディジタルフィルタ回路から出力される各チャンネ
   ルの楽音信号をそのチャンネルに対応して発生された前
   記ピッチ同期信号に従ってサンプリングし、出力するピ
   ッチ同期出力手段と を具えた電子楽器。