JPS5842479B2 - 電子楽器のウエ−ブゼネレ−タ - Google Patents

Description

【発明の詳細な説明】 この発明は、所望楽音周波数に対応する周期で繰返し変
化する変数データを発生し、この変数データを波形メモ
リの読み出しのために使用する電子楽器のウェーブゼネ
レータに関する。

波形メモリに記憶した波形の順次サンプル点振幅値を順
次読み出して楽音信号もしくは音源信号を得る場合、発
生すべき音の周波数に対応する定数を規則的に繰返し加
算し、その加算結果の増数に応じて前記波形メモリの読
み出しアドレスを進める方式の電子楽器は既に公知であ
る。

このような電子楽器において、従来は上述の周波数に対
応する定数を鍵盤の各音に個々に対応して記憶装置に記
憶させておくようにしていたため、該記憶装置には比較
的大きな容量が要求されていた。

例えば、鍵数が６１鍵であれば、６１のアドレスを具え
たリードオンリイメモリが記憶装置として用いられる。

この発明は、周波数に比例する定数を記憶する記憶装置
の記憶内容を小容量化したウェーブゼネレータを提供し
ようとするものである。

すなわち、本発明では各錘に対応する定数を全て記憶す
るのではなく、鍵を複数のグループに分け、所望グルー
プ内の各錘（各音）に対応する定数のみを記憶すること
によって記憶装置の小容量化を図るとともに、記憶装置
から読出したデータの処理過程において対応するグルー
プをも加味したデータに変更するようにしている。

このデータ変更の１例としてはグループを表わす情報に
応じて２進データのビット位置を切替える。

すなわち、２進データ※※のビット位置を切替える（シ
フトする）ことは、その切替え位置（シフト量）に応じ
て値が２倍、１ １ １ ４倍、８倍、・・・・・・・・・もしくは−−−１・・
・・・・・・・ ４８ に変換されることを意味する。

これは、周波数が１オクターブ、２オクターブ、または
３オクターブ、・・・・・・・・・だげ上にまたは下に
切替ろることを意味する。

従って、アキュムレータの出力ビツト位置の切替えによ
ってオクターブ音域の選択が行なわれる。

以下この発明の一実施例を添付図面にもとづいて詳細に
説明しよう。

第１図はこの発明のウェーブゼネレータ１０を使用した
電子楽器の一例を示す概略ブロック図で、ｉ押鍵検出回
路１２は鍵盤１１に配された各錘のキースイッチのオン
またはオフ動作を検出し、押圧された鍵を識別する情報
を出力する。

発音割当て回路１３は押鍵検出回路１２から前記押圧さ
れた鍵を識別する情報を受入して、この情報が表わすア
鍵の発音を同時最大発音数（例えば１２音）に対応す
るチャンネルのいずれかに割当てる。

発音割当て回路１３は各チャンネルに対応する記憶位置
を有し、成る鍵の発音が割当てられたチャンネルに対応
する記憶位置にその鍵を表わすキーコードつ ＫＣを記
憶し、各チャンネルに記憶したキーコードＫＣを時分割
的に順次出力する。

鍵盤１１における各錘を識別するために、第１表に示す
ようにキーコードＫＣは鍵盤種類を表わす２ビツトの鍵
盤コードＫｌ ｊ Ｋ２、オクターブ音域を表わす３ビ
ン ットのオクターブコードＢｌ ｊ Ｂ２１ Ｂ３及
び１オクターブ内の１２の音名を表わす４ビツトのノー
トコードＮｌ 、Ｎ２ ｔ Ｎ３ 、Ｎ４の計９ビット
のコードによって構成される。

なお、この実施例においては、鍵盤１１の鍵域がＣ２音
からＣ７音までの範囲であるものとする。

そして、第１オクターブ音域のオクターブコード″’ｏ
ｏｏ”は最低音のＣ２音にたけ使用されるものとしてお
り、そのコード８３〜Ｎ１は ”０００１１１０”となる。

００１”という値の第２オクターブ音域のオクターブコ
ードＢ３゜Ｂ２．Ｂ１はＣ２＃音からＣ３音までに使用
し、以下同様に、低音側のＣ＃音から高音側のＣ音まで
を１オクターブとして同一のオクターブコードＢ３ｊＢ
２．Ｂ１を使用するものとし、第６オクターブ音域″′
１０１”のオクターブコードはＣ６＃〜Ｃ７音に使用さ
れる。

この実施例においては、複数の音を同時に発音可能とす
るために各種カウンタ、論理回路、記憶装置等を時分割
的に共用せしめるようにダイナミック論理的に構成しで
あるので、装置の動作を規制するクロックパルスの時間
関係は極めて重要である。

第２図ａは主クロツクパルスφ１を示すグラフで、この
パルスφ１は各チャンネルの時分割動作を制御するもの
であり、例えば１μＳ（マイクロ秒；ｉｏ’秒）の周期
を有している。

チャンネル数が１２であるから、主クロツクパルスφ１
によって順次区切られるｌμＳ幅のタイムスロットは第
１チヤンネル〜第１２チヤンネルに順次対応させられる
。

第２図すに示すように、各タイムスロットを順に第１チ
ャンネル時間〜第１２チャンネル時間ということにする
。

各チャンネル時間は循環して発生する。

従って、発音割当て回路１３で発音割当てされた鍵を表
わすキーコードＫＣは、割当てられたチャンネルの時間
に一致して順次時分的に出力される。

例えば、第１チャンネルにペダル鍵盤の第２オクターブ
音域のＣ音（Ｃ３）が割当てられ、第２チヤンネルに上
鍵盤の第５オクターブ音域のＧ音（Ｇ、）が割当てられ
、第３チヤンネルに上鍵盤の第５オクターブ音域のＣ音
（Ｃ６）が割当てられ、第４チヤンネルに下鍵盤の第４
オクターブ音域のＥ音（Ｃ４）が割当てられており、第
５〜第１２チヤンネルには発音が割当てられていないと
すると、発音割当て回路１３から各チャンネル時間に同
期して時分割的に出力されるキーコードＫＣの内容は第
２図Ｃのようになる。

第５チヤンネルから第１２チヤンネルの出力はすべて”
０”である。

また、発音割当て回路１３は押圧鍵が発音割当てされた
チャンネルにおいて発音がなされるべきであることを表
わすアタック開始信号（またはキーオン信号）ＡＳを各
チャンネル時間に同期して時分割的に出力する。

更に、各チャンネルに発音割当てされた鍵が離鍵され、
これにより発音が減衰状態となるべきことを表わすディ
ケイ開始信号（またはキーオフ信号）ＤＳを各チャンネ
ル時間に同期して時分割的に出力する。

これらの信号ＡＳ、ＤＳは楽音の振幅エンベロープ制御
（発音制御）のために利用される。

更に、発音割当て回路１３では、エンベロープ発生器１
４からそのチャンネルにおける発音が終了したことを表
わすディケイ終了信号ＤＦを受入し、この信号ＤＦにも
とづいて当該チャンネルに関する各種記憶をクリアし発
音割当てを完全に解消するクリア信号ＣＣを出力する。

第２図Ｃの例において、第１チヤンネルと第２チヤンネ
ルに割当てられた鍵が現在抑圧中であり、第３チヤンネ
ルと第４チヤンネルに割当てられた鍵が離鍵されその発
音が減衰状態であり、第４チヤンネルにおいてはタイム
スロットｔ１のとき発音終了してディケイ終了信号ＤＦ
が発生され、１２チャンネル時間遅れたタイムスロット
ｔ２のときクリア信号ＣＣが出力されるとすると、第２
図ｄ−ｇに示すように各信号ＡＳ。

ＤＳ、ＤＦ、ＣＣが生じる。

なお、タイムスロットｔ２のときクリア信号ＣＣが出力
されるので、第４チヤンネルのアタック開始信号ＡＳと
ディケイ開始信号ＤＳは消去される。

このとき第２図Ｃの第４チャンネル時間のキーコードＫ
Ｃが消去されるが、図では説明の都合上そのまま描いで
ある。

発音割当て回路１３から出力される各種信号ＫＣ，Ａｓ
、ＤＳ、ＣＣ１がどのチャンネルのものであるかは、第
２図に示したように、チャンネル時間によって区別でき
るようになっている。

発音割当て回路１３から出力されたキーコードＫＣはウ
ェーブゼネレータ１０に加わり、該ウェーブゼネレータ
１０からは、波形メモリ１５から楽音音源波形の順次サ
ンプル点振幅を読み出させるための変数データ（アドレ
スデータ）ＸｑＦが発生される。

この実施例では波形メモリ１５はフィート数の異なる音
源波形が並列的に読み出されるようになっており、２フ
イート２′、４フイート４′、８フイートぎ、１６フイ
ート１ｆｆ、３２フイー ） ３２’の音に夫々対応し
てメモリ１５Ａ〜１５Ｅが設げられている。

エンベロープ発生器１４は、発音割当て回路１３から与
えられる各種信号Ａｓ 、ＤＳ 、ＣＣ等にもとづいて
、アタック、ディケイ等の特性をもつエンベロープ波形
ＥＶを発生する。

このエンベロープ波形ＥＶによって波形メモリ１５から
読み出される音源波形信号に経時的な音量振幅エンベロ
ープが付加され、発音が制御される。

波形メモリ１５から読み出された各フィート２′〜３ｚ
の音源波形信号は分配回路１６に加わり、鍵盤種類など
に応じてライン１Ｔまたは１８に適宜分配される。

ライン１７に分配された音源波形信号は電圧制御型フィ
ルタ（ＶＣＦ）１９に加わり、音色制御がなされる。

ライン１８に分配された音源波形信号は音色フィルタ群
２０に加わり、音色制御がなされる。

電圧制御型フィルタ１９のフィルタ特性は制御電圧（図
示せず）によって可変され、音色フィルタ群２０のフィ
ルタ特性は各種音色に対応して固定されている。

従って両系列において異なった音質の音が作り出される
。

音色制御された楽音波形信号はエクスプレッション等そ
の他適宜の音制御回路２１を経て、サウンドシステム２
２から発音される。

ウェーブゼネレータ１０の詳細例は第３図及び第４図に
分割して示されている。

ウェーブゼネレータ１０のうちノートデコーダ２３、定
数メモリ２４、キーボルト発生回路２５の詳細例は第３
図に、アキュムレータ２６、オクターブ制御回路２７、
ビット位置切替え回路２８の詳細例は第４図に示されて
いる。

第３図及び第４図の回路において各種回路素子は第５図
に示すような手法で図示されている。

第５図ｇはインバータ、同図す、ｃはアンド回路、同図
ｄ、ｅはオア回路、同図ｆは１ビツトの遅延フリップフ
ロップを示す。

アンド回路あるいはオア回路において入力数が少ない場
合は同図す、ｄに示すような通常の表示図法を採用し、
入力数が多い場合は同図ｃ、ｅの図法を採用する。

同図Ｃｅにおいては、回路の入力側に１本の入力線を描
き、複数の信号線をこの入力線に交叉させ、同回路に入
力されるべき信号の信号線と入力線との交叉点を丸印で
囲むようにしている。

従って同図Ｃの例の場合、論理式はＱ＝Ａ、Ｂ、Ｄであ
り、同図ｅの例の場合、論理式はＱ＝Ａ＋Ｂ＋Ｃである
また、第５図ｇはシフトレジスタを示し、ブロック中に
括弧でくくって示した分数の分子の数はシフトレジスタ
のステージ数、分母の数はシフトレジスタの入力データ
のビット数を示す。

遅延フリップフロップ及びシフトレジスタにはシフト用
クロックパルスを特に図示し・ないが、１μＳ周期の主
クロツクハルスφ１ （詳しくは２相クロツＺパルス）
によってシフトされる。

発音割当て回路１３から供給されるキーコードＫＣのう
ちノートコードＮ、〜Ｎ４はノートデコーダ２３に加わ
り、該ノートコードＮ１〜Ｎ４が表わす音名に対応する
出力ラインにデコード出力を生じる。

定数メモリ２４は１オクターブ内の１２０音名Ｃ−Ｂの
周波数に比例する定数データＦを２進形式で予じめ記憶
したもので、前記ノートデコーダ２３の出力に応じてノ
ートコードＮ１〜Ｎ４が表わす音名に対応する定数デー
タＦが読み出される。

アキュムレータ２６はメモリ２４から読み出された定数
データＦを規則的時間間隔Ｔ毎に繰返し加算し、変数デ
ータｑＦを得る。

ｑは、時間間隔Ｔが経過する毎に、１．２．３．４、・
・・・・・・・・と順次増加する変数である。

アキュムレータ２６の出力ｑＦはビット位置切替え回路
２８に加えられ、オクターブ制御回路２７から与えられ
るオクターブ切替データＸの値に応じてその２進ビット
位置が左または右ヘシフトされる。

換言すれば、１オクターブ内の各音名周波数に対応して
規則的に変化する変数データｑＦに対してオクターブ切
替データＸを乗算し、該オクターブ切替データＸが指定
するオクターブ音域における当該音名の周波数に対応す
る変数データＸｑＦ を得る。

オクターブ切替データＸはオクターブコード８１〜Ｂ３
の内容にもとづいて発生される。

一般にデータＸの値はオクターブコードＢ１〜Ｂ３が指
定するオクターブ音域を実現しうる値となるが、フィー
トチェンジデータＦＦ１〜ＦＦ３の値に応じてコード８
１〜Ｂ３を変更し、オクターブ音域を適宜変更しうるよ
５になっている。

１オクターブのへたたりは周波数比が２：１であるので
、定数メモリ２４に記憶した音名の属するオクターブ音
域を基本オクターブとすると、発生しようとする音のオ
クターブ音域がこの基本オクターブよりもｎオクターズ
上のときはＸの値は２ｎであり、ｎオクターブ下のとき
はＸの値は２− ｎである。

すなわち、オクターブ単位の周波数の関係は２のベキ乗
であるため、２進ビット位置切替回路２８によってオク
ターブの切替制御を行なうことができるのである。

なお、この実施例ではビット位置切替え回路２８をアキ
ュムレータ２６の後に設けたが、アキュムレータ２６の
前に設けても上記と同様に変数データＸｑＦを得ること
ができる。

ところで、定数メモリ２４に記憶する定数データＦの値
は、前記基本オクターブにおける当該音名の周波数ｆと
、アキュムレータ２６において同じデータＦが１秒間に
加算される回数Ｎと、波形メモリ１５に記憶した波形１
周期分のアドレス数Ｍとによって定まる。

すなわち、という関係式によって定数データＦの１０進
値が決定される。

第（１）式にもとづいて求めた各音名に対応する定数デ
ータＦを２進数に変換し、この２進の定数データＦを定
数メモリ２４に予じめ記憶させておく。

変数データＸｑＦにおいて変数ｑの値は１秒後にＮとな
るので、前記数１）式は下記のように書き換えることが
できる。

従ってオクターブ切換データＸの値に比例して周波数が
切替わる。

前述のようにデータＸは２のベキで与えられるので、周
波数Ｘｆは基本オクターブの周波数ｆの２のベキ乗で切
替わることになり、オクターブ単位で発生音の周波数が
切替えられる。

すなわち発生音のオクターブ音域が選択される。

従って、ビット位置切替回路２８においてアキュムレー
タ２６の出力データｑＦのビット位置を左に（上位桁に
）シフトすると、データＸによって２ｎの乗算を行なう
ことになるので、シフトしたビット位置の数ｎだげオク
ターブが上がる。

また、同切替え回路２８においてデータｑＦのビット位
置を右に（下位桁に）シフトすると、データＸによって
２− ｎの乗算を行なうことになるので、シフトしたビ
ット位置の数ｎだげオクターブが下がる。

第３図において、ノートデコーダ２３は前記第１表に示
したような内容のノートコードＮ１〜Ｎ４を各音名Ｃ＃
〜Ｃ別にデコードし得るように論理が組まれたアンド回
路群２３Ａによって構成されている。

定数メモリ２４は、デコーダ２３の出力に応じて所定の
値の１０ビツトの２進定数データＦ（Ｆ１〜Ｆ１ｏ）を
得るように論理が組まれたオア回路群２４Ａと、鍵盤コ
ードに１．に２の内容に応じてオア回路群２４Ａの出力
を選択するゲート部２４Ｂとを具えている。

第４図に示すビット位置切替え回路２８は左シ※※フト
動作（２ｎの掛算）を行なうようになっているので、定
数メモリ２４には最低オクターブ音域における各１２音
の周波数に比例する定数データＦを記憶している。

但し、前記第１表に示した真の最低オクターブ音域はオ
クターブコードＢ１゜Ｂ２ ｔ Ｂ３の内容が’ ｏ
ｏ ｏ ”である第１オクターブ音域であるが、前述の
通り、この第１オクターブ音域に属する音はＣ２音だけ
である。

そこで、この実施例のウェーブゼネレータ１０ではオク
ターブコードＢ３ 、Ｂ２ ｊ Ｂｌの内容が°“００
１”である第２オクターブ音域を最低オクターブ（基本
オクターブ）として取扱うようにし、該第２オクターブ
音域に属する１２音名（Ｃ２＃ｔ Ｂ２ ｔ・・・・・
・・・・Ｂ２．Ｃ３）の周波数に対応する定数データＦ
をメモリ２４の各アドレスに夫々記憶させている。

そして、第１オクターブ音域に属する唯一の音、Ｃ２音
に関しても特別に定数データＦを記憶しておくようにし
ている。

すなわち、第２表に示すように基本オクターブ（第２オ
クターブ音域）に属するＣ音（Ｃ３）の−の値のデータ
がＣ２音の定数データＦとして読み出されるようにオア
回路群２４Ａにおいて論理が組まれている。

また、この実施例においては鍵盤種類別に若干具なる値
のデータＦをメモリ２４に記憶しているが、第２表には
下鍵盤音のみについて示した。

Ｃ２音に関する定数データＦはＣ２音のみに使用される
ので、ノートデコーダ２３においてノートコードＮ１〜
Ｎ４が０２音のものかあるいはそれ以外のＣ音のもので
あるｂ・を区別する必要がある。

そこで、Ｃ２音響用のアンド回路２９がアンド回路群２
３Ａに設げられている。

このアンド回路２９にはオクターブコードの各ビット８
１〜Ｂ３のデータをインバータで反転したデータ析〜魁
が加わっており、オクターブコードＢ１〜Ｂ３が第１オ
クターブ音域の場合、データ″’ ｏｏｏ”が反転され
て”１１１”となるのでアンド回路２９が動作可能とな
る。

従って、第１オクターブ音域のＣ音すなわちＣ２音のノ
ートコードＮ１〜Ｎ４が供給されると、アンド回路２９
の出力が１”となり、メモリ２４からＣ２音響用の定数
データＦが読み出される。

なお、定数メモリ２４から読み出された定数データＦは
すべて同一オクターブ音域（基本オクターブ）のものと
して取扱われるので、Ｃ２音に対応する第１オクターブ
音域を表わすオクターブコードＢ１〜Ｂ３を第２オクタ
ーブ音域のデータに変換する必要がある。

そのため、オクターブコードＢ１〜Ｂ３を第４図のノア
回路３０に入力し、ＯＯＯ”のとき該ノア回路３０から
生じる信号″１”をオア回路３１に加えてビットＢ１の
データを１”にする。

これにより、オクターブコードＢ３．Ｂ２．Ｂ１が”ｏ
ｏｏ”の場合″ｏｏｉ”に変換され、その後、オクター
ブ制御回路２７０３ビツトの全加算器２７Ａに入力され
る。

ノア回路３０の出力″１”はライン３２を経て第３図の
インバータ３４で反転され、ノートデコーダ２３のアン
ド回路３３に加わる。

アンド回路３３は第１オクターブ音域のＣ音（Ｃ２音）
以外のＣ音のノートコードＮ１〜Ｎ４をデコードするた
めの回路であり、Ｃ２音のノートコードＮ１〜Ｎ４が供
給された場合ライン３２からの信号”１”によって該ア
ンド回路３３が不動作となる。

この実施例においては、同じ音名でも所属鍵盤に応じて
若干異なる値の定数データＦがメモリ２４から読み出さ
れるようになっている。

第３図において、鍵盤コードに１．に２はデコーダ２４
Ｃでデコードされ、その内容に応じて上鍵盤信号ＵＥ、
下鍵盤信号ＩＪ、またはペダル鍵盤信号ＰＥが発生され
る。

オア回路群２４Ａからはノートデコ→゛２３の出力にも
とづいて同一音名に関する定数データＦが各鍵盤別に並
列的に読み出され、それらの定数データＦがゲート部２
４Ｂにおいて前記鍵盤信号ＵＥ、ＬＥ、ＰＥに応じて選
択される。

オア回路群２４Ａにおける入力接続態様を参照すれば明
らかなように、ビットＦ４ よりも下位のビットのデー
タが鍵盤別に異なっており、ビットＦ、よりも上位のビ
ットのデータは各鍵盤とも同一である。

従って、鍵盤毎の定数データＦの値の相違はごく僅かで
あり、この相違は、この定数データＦを使用して発生し
た楽音波形信号に対して僅かなピッチのずれをもたらす
。

この実施例では、前記第２表に示すように設定された下
鍵盤音の各音名Ｃ＃〜Ｃに関する定数データＦが正規の
ピッチの楽音波形を発生しうるようになっている。

従って、第６図に示すように下鍵盤音はピンチすれがＯ
セントである。

また、上鍵盤音の各音名に対応する定数データＦは正規
のピッチよりも幾分高いピッチの楽音波形を発生し得る
ような値に設定されており、しか゛も各音名のピッチず
れは一様ではなく、第６図に示すようにＣ＃からＣ音へ
と音高が上がるにつれてピッチずれ量は＋３．７セント
から＋１．８６セントまで下がるようになっている。

また、ペダル鍵盤音の各音名に対応する定数データＦは
正規のピッチよりも幾分低いピッチの楽音波形を発生し
うるような値に設定されている。

しかも第６図に示すようにＣ＃からＣ音へと音高が上が
るにつれてピッチずれ量は−３，７セントから１．８６
セントとへ移行するようになっている。

以上のように鍵盤別に定数データＦの値を若干異ならせ
るようにした理由は、同時に発生される楽音波形の位相
が完全に逆相になって発生音が打消されるような事態の
発生を防止するためである。

すなわち、異なる鍵盤間において同一音高の鍵が２つ同
時に押鍵されることはよ（あることであり、この場合両
鍵盤音を全く同一周波数で発生すると、雨音の位相が逆
相となった場合に音が打消されるという不都合が生じる
。

しかし、この実施例のように定数データＦの値を若干異
ならせれば、異なる鍵盤間において同一音高の鍵が同時
に押鍵された場合でも両押鍵音の位相が完全に逆相とな
ることは起り得す、音が打消されることはない。

ゲート部２４Ｂにおいては、鍵盤信号ＵＥ。

ＬＥまたはＰＥによって動作可能となったアンド回路を
経て定数データＦの各ビットデータＦ１〜Ｆ１ｏが選択
され、オア回路で各ビット別にまとめられる。

キーコードＮ１〜Ｎ４，８１〜Ｂ３．に１ 。Ｋ２は前
述のように各チャンネル別に時分割的に供給されるので
、定数メモリ２４からは各チャンネルに割当てられた音
の音名に対応する定数データＦ（Ｆ、〜Ｆ１ｏ） が
時分割的に読み出される。

読み出された定数データＦは第４図のアキュムレータ２
６に供給される。

アキュムレータ２６は２１ビツトの加算器群２６Ａと２
１ビツトの１２ステ一ジシフトレジスタ群２６Ｂとを有
する。

加算器群２６Ａの出力はアンド回路群２６Ｃを介してシ
フトレジスタ群２６Ｂで１２チャンネル時間遅延される
。

シフトレジスタ群２６Ｂの各ビット出力Ｑ１〜Ｑ２□（
ｑＦ ）はピット位置切替え回路２８に加わると共に、
加算器群２６Ａに帰還され、定数データＦ１〜Ｆ、。

（Ｆ） が加算される。従って各チャンネル別に時分
割的に定数データＦを累算することが可能になっており
、１つのチャンネルに関する定数データＦは１２チャン
ネル時間（１２μＳ）毎に繰返し加算される。

加算器群２６Ａの下位１０ビツトの加算器としては全加
算器が用いられており、定数データＦの各ビットデータ
Ｆ１〜Ｆ１ｏの下位１０ビツトの全加算器群に対する加
算入力となる。

加算器群２６Ａの上位１１ビツトの加算器には半加算器
が用いられてお述※す、これらの半加算器群においては
下位ビット加算器のキャリイ出力ＣＯからキャリイ入力
ＣＩに加わるキャリイ信号とシフトレジスタ群２６Ｂの
対応ビット位置から帰還されるデータが加算される。

アンド回路群２６Ｃは発音割当て回路１３から与えられ
るクリア信号ＣＣによって不動作となり、アキュムレー
タ２６の計算値をクリアする。

ピット位置切替え回路２８は、オクターブ切替え済みの
変数データＸｑＦの各ビットＳ、〜Ｓ１５を導き出すた
めの１５個の８人力型オア回路から戒るオア回路群２８
Ａと、このオア回路群２８Ａ内の各オア回路に対応して
夫々８個設けられた合計１２０個の２人力型アンド回路
から成るアンド回路群２８Ｂとを具えている。

アンド回路群２８Ｂにおいて各ビット８１〜８１５に対
応して夫々８個設けられているアンド回路は、オクター
ブ制御回路２７のデコーダ２７Ｂの８本の出力ラインの
信号によって夫々各別に動作可能とされるようになって
いる。

アキュムレータ２６の出力Ｑ１〜Ｑ２１はデコーダ２７
Ｂの８本の出力Ｘ２．Ｘ３・・・・・・・・・Ｘｏ、Ｘ
ｌに夫々対応して所定のビット８１〜Ｓ１５に振分けら
れるようにアンド回路群２８Ｂに入力される。

変数データｑＦの各ビットＱ１〜Ｑ２１０ビット位置が
デコーダ２７Ｂの各出力Ｘ２〜Ｘ１に対応して切替えら
れて変数データＸｑＦ（８１〜５１５）が得られる態様
は下記第３表の通りである。

デコーダ２７Ｂの各出力データＸ２．Ｘ３．Ｘ４・・・
・・・・・・Ｘｏ、Ｘ、はオクターブ切替データＸの値
に対応しており、データＸ２が最低オクターブ（第１表
に示した第２オクターブ音域）であり、データＸ３．Ｘ
４．Ｘ５．Ｘ６．Ｘ７．Ｘｏの順に順次１オクターブづ
つオクターブ音域が上がっていき、データＸ１ は最高
オクターブ音域を指定する。

従って、データＸ２によって変数ｑＦのビットＱ７〜Ｑ
２１が変数ＸｑＦのビットＳ１〜Ｓ１５に導びかれた状
態をシフト量Ｏ（ビット位置切替量Ｏ）とすると、デー
タＸ３．Ｘ４．・・・・・・・・・ＸｏまたはＸｌによ
って夫々左に１ビツト、２ビツト・・・・・・・・・６
ピツトまたは７ビツトシフトされることになる。

これは、データｑＦの値を２倍、４倍、・・・・・・・
・・２６倍または２７倍した変数データＸｑＦが得られ
ることを意味する。

オクターブ制御回路２７において、３ビツトの加算器２
７ＡはオクターブコードＢ３ ｔ Ｂ２１ Ｂｌにフィ
ートチェンジデータ、Ｆ Ｆ３． ＦＦ２． ＦＦ１を
加算してオクターブ音域を変更するためのものである。

フィートチェンジデータＦＦ３．ＦＦ２゜ＦＦ１の内容
とオクターブ変更量の関係は第４表※※の通りである。

フィートチェンジデータＦＦ３〜ＦＦ１は発生音のオク
ターブを切換える場合において図示しない装置から自動
的に供給される。

加算１２７Ａに入力されるオクターブコードＢ３ｔＢ２
ｔＢ１の内容は前記第１表に示した通りであるが、第１
オクターブ音域のコード″ＯＯＯ”が°゛００１”に変
更されているので、” ＯＯ１”から” １０１ ”の
範囲である。

従って加算器２７Ａから出力されるオクターブデータＢ
３＊。

Ｂ１１．Ｂ１＊は最低オクターブのものがという演算の
結果、” ００１ ” （１０進の１）という値になる
。

従って、オクターブデータＢ３＊。Ｂ１１．Ｂ、＊の１
０進値は、音域の低い順に、２．３．４．６．７．０．
１という値をとる。

デコーダ２７ＢはこのオクターブデータＢ３＊、Ｂ２＊
。

Ｂ１＊をその１０進値に対応して出力データＸ２゜Ｘ３
．Ｘ４．・・・・・・・・・Ｘｏ、Ｘｌにデコードする
。

従って１０進値２をデコードしたデータＸ２は最低オク
ターブに対応し、１０進値ｌをデコードしたデータＸ１
は最高オクターブに対応する。

加算器２７Ａとデコーダ２７Ｂとの間に挿入された１２
ステージ７３ビツトのシフトレジスタ２７Ｃはアキュム
レータ２６における１２チャンネル時間の遅延時間に同
期させるためのものである。

ビット位置切替え回路２８から出力される変数データＸ
ｑＦにおいてビット８１〜８１１のデータは２フイート
用２′の波形メモ１Ｊ１５Ａ（第１図）に、ビット８２
〜Ｓ１□は４フイート用ｌの波形メモリ１５Ｂに、ビッ
トＳ３〜Ｓ１３ は８フイート用８′の波形メモリ１５
Ｃに、ビットＳ４〜Ｓ１４は１６フイート用１６′の波
形メモリ１５Ｄに、ビットＳ。

〜Ｓ１５は３２フイート用３２′の波形メモリ１５Ｅに
夫々供給され、各メモリ１５Ａ〜１５Ｅのアドレス入力
となる。

従って、各波形メモリ１５Ａ〜１５Ｅには変数データＸ
ｑＦのビット位置を実質的にシフトしたデータが加わる
ことになり、各メモＩＪ１５Ａ〜１５Ｅに記憶した音源
波形１周期を読み出す時間が２のベキの関係で異なるこ
とになる。

従って、周波数がオクターブ関係で異なる各フィート２
′〜３２′の音源波形を同時に読み出すことができる。

勿論、各波形メモ１Ｊ１５Ａ〜１５Ｅのアドレス数は同
じであり、同一内容のメモリを使用することができる。

キーボルト発生回路２５は、第１図に示した音色制御用
の電圧制御型フィルタ１９のカットオフ周波数を発生音
の音高に応じて制御するためのキーボルト（音高電圧）
ＫＶを発生するものである３周知のように、発生音中の
高調波成分の関係をその音高（基本周波数）にかかわり
なく一定に保って一定の音色を得るためには、電圧制御
型フィルタのカットオフ周波数を発生音の音高に応じて
変化させる必要がある。

ところで、第１図に示した電子楽器においては、各チャ
ンネルで発生される複数の音の音源波形が多重化されて
ライン１７を経て１つの電圧制御型フィルタ１９に供給
されるようになっている。

従って、電圧制御型フィルタ１９に与えるキーポル）Ｋ
Ｖは複数の音のうち何れかを代表するものを用いる必要
がある。

この実施例においては高音優先によってキーポル）ＫＶ
を発生するようにしている。

高音優先といっても、細か（各鍵毎に優先順位をつげる
必要はなく、いくつかの音域に分けて、その音域に対応
するキーボルトＫＶを使用すれば所期の目的を達成する
ことができる。

そこで、この実施例のキーボルト発生回路２５において
は、半オクターブ毎にキーポル）ＫＶを発生し得るよう
に構成し、半オクターブ単位で高音優先順位を判断する
ようになっている。

そのため、第３図のキーボルト発生回路２５にはオフタ
ーフコード８１〜Ｂ３とノートコードの最上位ビットデ
ータＮ４ とが供給される。

前記第１表を参照すれば判かるよよに、ビットＮ４の値
は１オクターブの前半（Ｃ＃〜Ｆ＃）で”Ｏ”、後半（
Ｇ〜Ｃ）で１”である。

従って、４ビツトのデータＢ３．Ｂ２．Ｂ１．Ｎ４によ
って半オクターブ音域の区別をすることができる。

高音域はどデータＢ３゜Ｂ２．Ｂ１．Ｎ４の値は犬さい
ので、コンパレータ３５及び１次メモリ３９を使用して
データＢ３゜Ｂ２．Ｂ１．Ｎ４の値が最大のチャンネル
を検出することによって高音優先の判断を行なうように
している。

なお、第１図の分配回路１６においては上鍵盤音だけを
ライン１７を経て電圧制御型フィルタ１９に分配するも
のとしているので、キーボルト発生回路２５のアンド回
路群３６を上鍵盤信号ＵＥによって動作可能とし、上鍵
盤音に関するデータＢ３．Ｂ２．Ｂ１．Ｎ４を該アンド
回路群３６で選択するようにしている。

データＢ３ ｔ ８２ 、Ｂｌ ｔＮ４は遅延フリップ
フロップ群３７で同期化された後、遅延フリップフロッ
プ群３８及びコンパレータ３５の入力Ａに加わる。

１次メモリ３９はゲート部と遅延フリップ群とを有し、
パルス幅１μｓ（１チャンネル時間）、周期１２μ５（
１２チャンネル時間）のクロックパルスＳＹ１ （第７
図ａ参照）がオア回路４０を経てゲート部に加わると、
遅延フリップフロップ群３８からのデータを該１次メモ
リ３９に記憶させる。

１次メモリ３９に記憶したデータはコンパレータ３５の
入力Ｂに加わる。

コンパレータ３５は入力ＡとＢとを比較し、Ａ≧Ｂのと
き出力″′１″を生じる。

コンパレータ３５の出力ｎ １１１は遅延フリップフロ
ップ４１及びオア回路４０を経て１次メモリ３９のゲー
ト部に加わり、遅延フリップフロップ群３８からのデー
タを該１次メモリ３９に記憶させる。

例えば遅延フリップフロップ群３７から出力されるデー
タＢ３．Ｂ２．Ｂ１．Ｎ４のチャンネル時間が第７図す
のようになっているとすると、遅延フリップフロップ群
３８の出力データのチャンネル時間は１μｓ遅延されて
第１図Ｃのようになる。

クロックパルスＳＹ１が生じると、１次メモリ３９の古
い記憶がクリアされ、遅延フリップフロップ３８の出力
（図の例では第１２チヤンネルのデータ８３〜Ｎ４）が
該１次メモリ３９に記憶される。

この記憶はコンパレータ３５から出力”１”が生じない
限り、次のクロックパルスＳＹ１が発生するまで自己保
持される。

すなわち１次メモリ３９の記憶は絶えずクロックパルス
ＳＹ、のタイミングで一旦クリアされる。

遅延フリップフロップ３７からコンパレータ３５の入力
Ａに与えられる各チャンネルのデータ８３〜Ｎ４と１次
メモリ３９に記憶されたデータが各チャンネル時間毎に
比較され、コンパレータ３５の出力°“１″にもとづい
て１次メモリ３９の記憶は大きい値のデータに書替えら
れる。

例えば最初に１次メモリ３９に記憶した第１２チャンネ
ルのデータの値よりも第２チヤンネルのデータの方が大
きい場合は、第７図ｅに示すように遅延フリップフロッ
プ４１から出力“１”が生じ、第２チヤンネルのデータ
が１次メモリ３９に記憶され、同図ｄに示すように１μ
ｓ後に１次メモリ３９から出力されるようになる。

更に、第２チヤンネルのデータよりも第７チヤンネルの
データの方が大きい場合は第７図ｅに示すように遅延フ
リップフロップ群３８の第７チヤンネルのデータ出力タ
イミングに一致して遅延フリップフロップ４１から出力
°“１″が生じ、第７チヤンネルのデータが１次メモリ
３９に記憶される。

こうして次にクロックパルスＳＹ１が発生されるまでに
すなわち１２チャンネル時間の間にすべてのチャンネル
同士のデータの大小の比較が終了する。

従ってクロックパルスＳＹ１が発生したとき１次メモリ
３９に記憶しているデータが最大値であることになる。

２次メモリ４２はクロックパルスＳＹ１の発生タイミン
グで１次メモリ３９の最大値記憶データを選択するゲー
ト部と、この最大値データを記憶する遅延フリップフロ
ッグ群とを有し、クロックパルスＳＹ１の１周期（１２
チャンネル時間）の間この最大値データを自己保持する
（第１図ｆ参照）。

従って、コンパレータ３５及び１次メモリ３９等を用い
た時分割的な比較動作によって高音優先形式で選択され
た全押鍵中の最高音が属する半オクターブ音域のデータ
８３〜Ｎ４は、２次メモリ４２において直流化され、全
チャンネルを代表するデータとなる。

２次メモリ４２の記憶データ８３〜Ｎ４はデコーダ４３
において半オクターブ音域別にデコードされ、キーボル
トメモリ４４からデコードされた音域に対応するアナロ
グ電圧（キーポル）ＫＶ）が読み出される。

この実施例において半オクターブ音域のデータ８３〜Ｎ
４は、Ｃ２音のみが所属する第１オクターブ音域の後半
半オクターブ″ＯＯ０１”（１０進のｌ）から第６オク
ターブ音域の後半半オクターブ″１０１１”（１０進の
１１）までの１１通りの値をとり得る。

しかし最低音域″０００１”の音はＣ２音１音だけであ
るので、その上の音域（第２オクターブ音域の前半半オ
クターブ）のキーポル）ＫＶと同じ値のキーボルトＫＶ
をメモリ４４から読み出すようになっている。

従って、データＢ３〜Ｎ４の内容” ＯＯ０１”及びｏ
ｏｉｏ”のデコード出力１及び２はメモリ４４から同じ
ＯボルトのキーボルトＫＶを読み出す。

メモリ４４においては音域が高くなるにともなって高い
電圧のキーポル）ＫＶを読み出すように構成されている
。

なお、電子楽器において第１図に示したような電圧制御
型フィルタ１９を使用しない場合は、ウェーブゼネレー
タ１０内にキーボルト発生回路２５を設ける必要はない
。

この発明のウェーブゼネレータ１０は第１図に示したよ
うな構成の電子楽器に限らず、波形メモリに記憶した波
形の順次サンプル点振幅を繰返し読み出すことによって
所望周波数の波形信号を得るようにした装置に広く応用
することができる。

なお、以上の実施例では周波数に対応する定数デ竺りＦ
として１オクターブ内の各音（１２音）に対応するもの
だけをメモリに記憶するようにしたが、この発明はこれ
に限定されるものではなく所望オクターブ、例えば２オ
クターブ内の各音に対応する定数データＦをメモリに記
憶するようにしてもよい。

以上説明したようにこの発明によれば、周波数に対応す
る定数データＦとして所望オクターブ内の各音に対応す
るものだけをメモリに記憶しておけばよいので、メモリ
の記憶量が全鍵数に比べてはるかに縮小される。

【図面の簡単な説明】

第１図はこの発明のウェーブゼネレータの一実施例を電
子楽器の全体的構成と関連して示すブロック図、第２図
は第１図に示した発音割当て回路の動作を説明するため
のタイミングチャート、第３図及び第４図は第１図に示
したウェーブゼネレータ各部の詳細例を示す回路図、第
５図は各種回路素子の図示方法を説明するための図、第
６図は鍵盤別に定数データＦの値を僅かに異ならせるこ
とによって実現される各鍵盤音のピンチずれの状態を示
すグラフ、第７図はキーボルト発生回路における最高音
検出動作を説明するためのタイミングチャートである。 １０・・・・・・ウェーブゼネレータ、１５・・・・・
・波形メモリ、２４・・・°・°定数メモリ、２６・・
・・・・アキュムレータ、２８・・・・・・ビット位置
切替え回路。

Claims (1)

1. 【特許請求の範囲】 １ 複数の鍵を具える鍵盤と、前記鍵盤での鍵操作に対
   応して操作された鍵の音名およびオクターブを示す音名
   データおよびオクターブデータからなるキーデータを発
   生するキーデータ発生手段と、前記鍵盤の各錘をオクタ
   ーブに基づき複数のグループに分割し、この分割したグ
   ループのうち所望グループに含まれる各音に対応して発
   生すべき楽音周波数に対応する定数のデータをそれぞれ
   記憶する記憶手段と、前記記憶手段から前記音名データ
   に基づき定数のデータを読み出す読出し手段と、前記記
   憶手段から読み出された定数のデータの内容を前記オク
   ターブデータに応じて変更し、前記キーデータが示す鍵
   の楽音周波数に対応するデータを出力する変更手段とを
   具え、前記変更手段から出力されるデータに基づき対応
   する周波数の楽音波形を発生するようにした電子楽器の
   ウェーブゼネレータ。 ２ 前記変更手段が、前記記憶手段から読み出された定
   数のデータのビット位置を前記オクターブデータに応じ
   てシフトする回路を有する特許請求の範囲第１項記載の
   電子楽器のウェーブゼネレータ。 ３ 前記変更手段が、前記記憶手段から読み出された定
   数のデータを繰返し加算し累算データを送出するアキュ
   ムレータと、該累算データのビット位置を前記オクター
   ブデータに応じてシフトする回路とを有する特許請求の
   範囲第１項記載の電子楽器のウェーブゼネレータ。 ４ 鍵盤の各錘をオクターブに基づき複数のグループに
   分割し、この分割したグループのうち所望グループに含
   まれる各音に対応して発生すべき楽音周波数に対応する
   定数のデータをそれぞれ記憶する記憶装置と、この記憶
   装置の読出しに基づき得たデータを発生すべき音のオク
   ターブ音域及びフィートチェンジデータに応じて変更す
   る手段とを具え、発生すべき音の周波数に対応するデー
   タを得るようにした電子楽器のウェーブゼネレータ。 ５ 前記変更手段が、前記記憶装置から読み出された定
   数のデータのビット位置を発生すべきオクターブ音域及
   びフィートチェンジデータに応じてシフトする回路を有
   する特許請求の範囲第４項記載の電子楽器のウェーブゼ
   ネレータ。 ６ 前記変更手段が、前記記憶装置から読み出された定
   数のデータを繰返し累算し累算データを送出するアキュ
   ムレータと、該累算データのビット位置を発生すべき音
   のオクターブ音域及びフイートチェンジデータに応じて
   シフトする回路とを有する特許請求の範囲第４項記載の
   電子楽器のウェーブゼネレータ。