JPS62135895A - 電子楽器のウエ−ブゼネレ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、所望楽音周波数に対応する定数データを発
生し、この定数データに基づき楽音信号を発生するよう
にした電子楽器のウェーブゼネレータに関する。

〔従来の技術〕

波形メモリに記憶した波形の順次サンプル点振幅値を順
次読み出して楽音信号もしくは音源信号を得る場合、発
生すべき音の周波数に対応する定数を繰返し演算（加算
又は減算）し、その演算結果に応じて前記波形メモリの
読み出しアドレスを進める方式の電子楽器は既に公知で
ある。このような電子楽器において、従来は上述の周波
数に対応する定数を鍵盤の各音に個々に対応して記憶装
置に記憶させておくようにしていた（特開昭４９−１３
０２１３号公報参照）。

〔発明が解決しようとする問題点〕

従来の電子楽器では、周波数に対応する定数を鍵盤の各
音に個々に対応して記憶装置に記憶させておくようにし
ているため、例えば、鍵数が６１鍵であれば、６１の種
類の定数を記憶させておくことになり、該記憶装置に比
較的大きな容量が要求され、コスト高になるという問題
があった。

この発明は、上述の点に鑑みてなされたもので、周波数
に対応する定数を記憶する記憶装置を小容量化したウェ
ーブゼネレータを提供することを目的とする。

〔問題点を解決するための手段〕

この発明によれば複数の鍵を具える鍵盤と、前記鍵盤で
の鍵操作に対応して操作された鍵の音名およびオクター
ブを示す音名データおよびオクターブデータからなるキ
ーデータを発生するキーデータ発生手段と、前記鍵盤の
各線をオクターブに基づき複数のグループに分割し、こ
の分割したグループのうち所望グループに含まれる各音
に対応して発生すべき楽音周波数に対応する複数ビット
からなる定数のデータをそれぞれ記憶する記憶手段と、
前記記憶手段から前記音名データに基づき定数のデータ
を読み出す読出し手段と、前記記憶手段から読み出され
た定数のデータのビット位置を前記オクターブデータに
応じてシフトすることにより該データを変更し、前記キ
ーデータが示す鍵の楽音周波数に対応するデータを出力
する変更手段とを具え、前記変更手段から出力されるデ
ータに基づき対応する周波数の楽音信号を発生するよう
にしている。

〔作用〕

本発明では各線に対応する定数を全て記憶するのではな
く、鍵を複数のグループに分け、所望グループ内の各線
（各音）に対応する定数のみを記憶することによって記
憶装置の小容量化を図るとともに、記憶装置から読出し
た定数データの処理過程において対応するグループをも
加味した定数データに変更するようにしている。この定
数データ変更の１例としてはグループを表わす情報に応
じて定数データのビット位置を切替える。すなわち、定
数データのビット位置を切替える（シフトする）ことは
、その切替え位置（シフトｆｆ１）に応じて値が、例え
ば２倍、４倍、８倍、・・・・・・・・・もしくは１／
２．１／４．１／８．・・・・・・・・・に変換される
ことを意味する。これは、周波数が１オクターブ、２オ
クターブ、または３オクターブ、・・・・・・・・・だ
け上にまたは下に切替わることを意味する。従って、定
数データのビット位置の切替えによってオクターブ音域
の選択が行なわれる。

〔実施例〕

以下この発明の一実施例を添付図面にもとづいて詳細に
説明しよう。

第１図はこの発明のウェーブゼネレータ１０を使用した
電子楽器の一例を示す概略プロ・ツク図で、押鍵検出回
路１２は鍵盤１１に配された各線のキースイッチのオン
またはオフ動作を検出し、抑圧された鍵を識別する情報
を出力する。発音割当て回路１３は押鍵検出回路１２か
ら前記押圧された鍵を識別する情報を受入して、この情
報が表わす鍵の発音を同時最大発音数（例えば１２音）
に対応するチャンネルのいずれかに割当てる。発音割当
て回路１３は各チャンネルに対応する記憶位置を有し、
成る鍵の発音が割当てられたチャンネルに対応する記憶
位置にその鍵を表わすキーコードＫ　Ｃを記憶し、各チ
ャンネルに記憶したキーコードＫＣを時分割的に順次出
力する。鍵盤１１における各線を識別するために、第１
表に示すようにキーコードＫＣは鍵盤種類を表わす２ビ
ツトの鍵盤コードＫ　＋　、に２　、オクターブ音域を
表わす３ビツトのオクターブコードＢ、、Ｂ２．Ｂ３及
び１オクターブ内の１２の音名を表わす４ビツトのノー
トコードＮ１．Ｎ２．Ｎ３．Ｎ４の計９ビットのコード
によって構成される。

なお、この実施例においては、鍵盤１１の鍵域がＣ２音
からＣ７音までの範囲であるものとする。

そして、第１オクターブ音域のオクターブコード“００
０”は最低音の０２音にだけ使用されるものとしており
、そのコード８３〜Ｎ１は“０００１１１０”となる。

“００１”という値の第２オクターブ音域のオクターブ
コードＢ３゜Ｂ２．Ｂ１はＣ２＃音からＣ３音までに使
用し、以下同様に、低温側のＣ＃音から高音側のＣ音ま
でを１オクターブとして同一のオクターブコードＢ３．
Ｂ２．Ｂ、を使用するものとし、第６オクターブ音域“
１０１″のオクターブコードはＣ６＃〜Ｃ７音に使用さ
れる。

この実施例においては、複数の音を同時に発音可能とす
るために各種カウンタ、論理回路、記憶装置等を時分割
的に供用せしめるようにダイナミック論理的に構成しで
あるので、装置の動作を規制するクロックパルスの時間
関係は極めて重要である。第２図（ａ）は主にクロック
パルスφ１を示すグラフで、このパルスφ１は各チャン
ネルの時分割動作を制御するものであり、例えば１局（
マイクロ秒；　１０−６秒）の周期を有している。

チャンネル数が１２であるから、主クロツクパルスφ１
によって順次区切られる１μｓ幅のタイムスロットは第
１チヤンネル〜第１２チヤンネルに順次対応させられる
。第２図（ｂ）に示すように、各タイムスロットを順に
第１チャンネル時間〜第１２チャンネル時間ということ
にする。各チャンネル時間は循環して発生する。従って
、発音割当て回路１３で発音割当てされた鍵を表わすキ
ーコードＫ　Ｃは、割当てられたチャンネルの時間に一
致して順次時分割的に出力される。例えば、第１チヤン
ネルにペダル鍵盤の第２オクターブ音域のＣ音（ＣＧ）
が割当てられ、第２チヤンネルに上鍵盤の第５オクター
ブ音域のＧ音（Ｇ５）が割当てられ、第３チヤンネルに
上鍵盤の第５オクターブ音域のＣ音（ＣＧ）が割当てら
れ、第４チヤンネルに下鍵盤の第４オクターブ音域のＥ
音（Ｂ４）が割当てられており、第５〜第１２チヤンネ
ルには発音が割当てられていないとすると、発音割当て
回路１３から各チャンネル時間に同期して時分割的に出
力されるキーコードＫ　Ｃの内容は第２図（Ｃ）のよう
になる。第５チヤンネルから第１２チヤンネルの出力は
すべて“Ｏ“である。

また、発音割当て回路１３は押圧鍵が発音割当てされた
チャンネルにおいて発音がなされるべきであることを表
わすアタック開始信号（またはキーオン信号）ＡＳを各
チャンネル時間に同期して時分割的に出力する。更に、
各チャンネルに発音割当てされた鍵が離鍵され、これに
より発音が減衰状態となるべきことを表わすディケイ開
始信号（またはキーオフ信号）ＤＳを各チャンネル時間
に同期して時分割的に出力する。これらの信号ＡＳ、Ｄ
Ｓは楽音の振幅エンベロープ制御（発音制御）のために
利用される。更に、発音割当て回路１３では、エンベロ
ープ発生器１４からそのチャンネルにおける発音が終了
したことを表わすディケイ終了信号ＤＦを受入し、その
信号ＤＦにもとづいて当該チャンネルに関する各種記憶
をクリアし発音割当てを完全に解消するクリア信号ＣＣ
を出力する。第２図（ｃ）の例において、第１チヤンネ
ルと第２チヤンネルに割当てられた鍵が現在押圧中であ
り、第３チヤンネルと第４チヤンネルに割当てられた鍵
が離鍵されその発音が減衰状態であり、第４チヤンネル
においてはタイムスロットｔ１のとき発音終了してディ
ケイ終了信号ＤＦが発生され、１２チャンネル時間遅れ
たタイムスロッ＋ｔ２のときクリア信号ＣＣが出力され
るとすると、第２図（ｄ）〜（ｇ）に示すように各信号
Ａ’Ｓ、ＤＳ、ＤＦ、ＣＣが生じる。なお、タイムスロ
ットｔ２のときクリア信号ＣＣが出力されるので、第４
チヤンネルのアタック開始信号ＡＳとディケイ開始信号
ＤＳは消去される。このとき第２図（Ｃ）の第４チャン
ネル時間のキーコードＫＣが消去されるが、図では説明
の都合上そのまま描いである。

発音割当て回路１３から出力される各種信号ＫＣ，ＡＳ
、ＤＳ、ＣＣがどのチャンネルのものであるかは、第２
図に示したように、チャンネル時間によって区別できる
ようになっている。

発音割当て回路１３から出力されたキーコードＫＣはウ
ェーブゼネレータ１０に加わり、該ウェーブゼネレータ
１０からは、波形メモリ１５から楽音音源波形の順次サ
ンプル点振幅を読み出させるための変数データ（アドレ
スデータ）ＸｑＦが発生される。この実施例では波形メ
モリ１５はフィート数の異なる音源波形が並列的に読み
出されるようになっており、２フイート２′、４フイー
ト４′　、８フイート８’　　、１６フイート１６′　
、３２フイート３２′の音にそれぞれ対応してメモリ１
５Ａ〜１５Ｅが設けられている。

エンベロープ発生器１４は、発音割当て回路１３から与
えられる各種信号ＡＳ、ＤＳ、ＣＣ等にもとづいて、ア
タック・ディケイ等の特性をもつエンベロープ波形ＥＶ
を発生する。このエンベロープ波形ＥＶによって波形メ
モリ１５から読み出される音源波形信号に経時的な音量
振幅エンベロープ波く付加され、発音が制御される。

波形メモリ１５から読み出された各フィート２′〜３２
′の音源波形信号は分配回路１６に加わり、鍵盤種類な
どに応じてライン１７または１８に適宜分配される。ラ
イン１７に分配された音源波形信号は電圧制御型フィル
タ（ＶＣＦ）１９に加わり、音色制御がなされる。ライ
ン１８に分配された音源波形信号は音色フィルタ群２０
に加わり、音色制御がなされる。電圧制御型フィルタ１
９のフィルタ特性は制御電圧（図示せず）によって可変
され、音色フィルタ群２０のフィルタ特性は各種音色に
対応して固定されている。従って両系列において異なっ
た音質の音が作り出される。音色制御された楽音波形信
号はエクスプレッション等その他適宜の音制御回路２１
を経て、サウンドシステム２２から発音される。

ウェーブゼネレータ１０の詳細例は第３図及び第４図に
分割して示されている。ウェーブゼネレータ１０のうち
ノートデコーダ２３、定数メモリ２４、キーボルト発生
回路２５の詳細例は第３図に、オクターブ制御回路２７
、アキュムレータ２８、ビット位置切替え回路２６の詳
細例は第４図に示されている。

第３図及び第４図の回路において各種回路素子は第５図
に示すような手法で図示されている。第５図（ａ）はイ
ンバータ、同図（ｂ）、（ｃ）はアンド回路、同図（ｄ
）、（ｅ）はオア回路、同図（ｆ）は１ビツトの遅延フ
リップフロップを示す。アンド回路あるいはオア回路に
おいて入力数が少ない場合は同図（ｂ）、（ｄ）に示す
ような通常の表示図法を採用し、入力数が多い場合は同
図（ｃ）、（ｅ）の図法を採用する。同図（Ｃ）。

（ｅ）においては、回路の入力側に１本の入力線を描き
、複数の信号線をこの入力線に交叉させ、同回路に入力
されるべき信号の信号線と入力線との交叉点を丸印で囲
むようにしている。従って同図（ｃ）の場合、論理式は
Ｑ−Ａ−Ｂ−Ｄであり、同図（ｅ）の例の場合、論理式
はＱ−Ａ＋Ｂ＋Ｃである。また、第５図（ｇ）はシフト
レジスタを示し、ブロック中に括弧でくくって示した分
数の分子の数はシフトレジスタのステージ数、分母の数
はシフトレジスタの入力データのビット数を示す。遅延
フリップフロップ及びシフトレジスタにはシフト用クロ
ックパルスを特に図示しないが、１ｔｌｓ周期の主クロ
ツクパルスφ１　（詳しく　ｉ；ｔ　２１［１クロツク
パルス）によってシフトされる。

発音割当て回路１３から供給されるキーコードＫＣのう
ちノーコードＮ１〜Ｎ４はノートデコーダ２３に加わり
、該ノートコードＮ１〜Ｎ４が表わす音名に対応する出
力ラインにデコード出力を生じる。定数メモリ２４は１
オクターブ内の１２の音名Ｃ−Ｂの周波数に比例する定
数データＦを２進形式で予め記憶したもので、前記ノー
トデコーダ２３の出力に応じてノートコードＮ１〜Ｎ４
が表わす音名に対応する定数データＦが読み出される。

定数メモリ２４から読み出された定数データＦはビット
位置切替え回路２６に加えられ、オクターブ制御回路２
７から与えられるオクターブ切替データＸの値に応じて
その２進ビット位置が左または右ヘシフトされる。換言
すれば、ビット位置切替え回路２６において、定数メモ
リ２４から読み出された定数データＦに対してオクター
ブ制御回路２７から与えられるオクターブ切替えデータ
Ｘを乗算する演算がなされる。

ビット位１ｕ切替え回路２６の出力ＸＦはアキュムレー
タ２６に加えられる。アキュムレータ２６は切替え回路
２６から読み出されて定数データＸＦを規則的時間間隔
Ｔ毎に繰返し加算し、変数データＸｑＦを得る。ｑは、
時間間隔Ｔが経過する毎に、１，２，３，４．・・・・
・・・・・順次増加する変数である。すなわち、アキュ
ムレータ２６において、上記オクターブ切替データＸが
指定するオターブ音域における当該音名の周波数に対応
する変数データＸｑＦが得られる。

オクターブ切替データＸはオクターブコードＢ１〜Ｂ３
の内容にもとづいて発生される。一般にデータＸの値は
オクターブコードＢ１〜Ｂ３が指定するオクターブ音域
を実現しうる値となるがフィートチェンジデータＦＦ１
〜ＦＦ３の値に応じてコードＢ１〜Ｂ３を変更し、オク
ターブ音域を適宜変更しうるようになっている。１オク
ターブのへだたりは周波数比が２：１であるので、定数
メモリ２４に記憶した音名の属するオクターブ音域を基
本オクターブとすると、発生しようとする音のオクター
ブ音域がこの基本オクターブよりもｎオクターブ上のと
きはＸの値は２°であり、ｎオクターブ下がってのとき
はＸの値は２　である。

すなわち、オクターブ単位の周波数の関係は２のベキ乗
であるため、２進ビット位置切替回路２６によってオク
ターブの切替制御を行なうことができるのである。

ところで、定数メモリ２４に記憶する定数データＦの値
は、前記基本オクターブにおける当該音名の周波数ｆと
、アキュムレータ２８において同じデータＦが１秒間に
加算される回数Ｎと、波形メモリ１５に記憶した波形１
周期分のアドレス数Ｍとによって定まる。すなわち、 という関係式によって定数データＦの１０進値が決定さ
れる。第（１）式にもとづいて求めた各音名に対応する
定数データＦを２進数に変換し、この２進の定数データ
Ｆを定数メモリ２４に予め記憶させておく。

変数データＸｑＦにおいて変数ｑの値は１秒後にＮとな
るので、前記第（１）式は下記のように書き換えること
ができる。

ＸＦ−羨土二Ｍ　　　　　　　　　・・・（２）従って
オクターブ切換データＸの値に比例して周波数が切替わ
る。前述のようにデータＸは２のベキで与えられるので
、周波数Ｘｆは基本オクターブの周波数ｆの２のベキ乗
で切替わることになり、オクターブ単位で発生音の周波
数が切替えられる。すなわち発生音のオクターブ音域が
選択される。

従って、ビット位置切替回路２６において定数メモリ２
４の出力データＦのビット位置を左に（上位桁に）シフ
トすると、データＸによ７て２０の乗算を行なうことに
なるので、シフトしたビット位置の数ｎだけオクターブ
が上がる。また、同切替え回路２６においてデータＦの
ビット位置を右に（下位桁に）シフトすると、データＸ
によって２　の乗算を行なうことになるので、シフトし
たビット位置の数ｎだけオクターブが下がる。

第３図において、ノートデコーダ２３は前記第１表に示
したような内容のノートコードＮ１〜Ｎ４を各音名Ｃ＃
〜Ｃ別にデコードし得るように論理が組まれたアンド回
路群２３Ａによって構成されている。定数メモリ２４は
、デコーダ２３の出力に応じて所定の値の１０ビツトの
２進定数データＦ（Ｆ１〜Ｆ　１０　’Ｉを得るように
論理が組まれたオア回路群２４Ａと、鍵盤コードに１．
に２の内容に応じてオア回路群２４Ａの出力を選択する
ゲート部２４Ｂとを具えている。

第４図に示すビット位置切替え回路２６は左シフト動作
（２’の掛算）を行なうようになっているので、定数メ
モリ２４には最低オクターブ音域における各１２音の周
波数に比例する定数データＦを記憶している。但し、前
記第１表に示した真の最低オクターブ音域はオクターブ
コードＢ１゜Ｂ２．Ｂ３の内容が０００＃である第１オ
クターブ音域であるが、前述の通り、この第１オクター
ブ音域に属する音はＣ２音だけである。そこで、この実
施例のウェーブゼネレータ１０ではオクターブコードＢ
３．Ｂ２．Ｂ１の内容が“００１″である第２オクター
ブ音域を最低オクターブ（基本オクターブ）として取扱
うようにし、該第２オ＃ クターブ音域に属する１２音名（Ｃ２、Ｄ２゜・・・・
・・・・・Ｂ２．Ｃ３）の周波数に対応する定数データ
Ｆをメモリ２４の各アドレスにそれぞれ記憶させている
。そして、第１オクターブ音域に属する唯一の音、Ｃ２
音に関しても特別に定数データＦを記憶しておくように
している。すなわち、第２表に示すように基本オクター
ブ（第２オクターブ音域）に属するＣ音（Ｃ３）の１７
２の値のデータが０２音の定数データＦとして読み出さ
れるようにオア回路群２４Ａにおいて論理が組まれてい
る。また、この実施例においては鍵盤種類別に若干界な
る値のデータＦをメモリ２４に記憶しているが、第２表
には下鍵盤音のみについて示した。

Ｃ２音に関する定数データＦはＣ２音のみに使用される
ので、ノートデコーダ２３においてノートコードＮ１〜
Ｎ４が０２音のものかあるいはそれ以外のＣ音のもので
あるかを区別する必要がある。そこで、Ｃ２音響用のア
ンド回路２９がアンド回路群２３Ａに設けられている。

このアンド回路２９にはオクターブコードの各ビット８
１〜Ｂ３のデータをインバータで反転したデータ８１〜
Ｂ３が加わっており、オクターブコードＢ１〜Ｂ３が第
１オクターブ音域の場合、データ“０００″が反転され
て“１１１”となるのでアンド回路２９が動作可能とな
る。従って、第１オクターブ音域のＣ音すなわちＣ２音
のノートコードＮ１〜Ｎ４が供給されると、アンド回路
２９の出力が“１″となり、メモリ２４からＣ２音響用
の定数データＦが読み出される。

なお、定数メモリ２４から読み出された定数データＦは
すべて同一オクターブ音域（基本オクターブ）のものと
して取扱われるので、Ｃ２音に対応する第１オクターブ
音域を表わすオクターブコードＢ１〜Ｂ３を第２オクタ
ーブ音域のデータに変換する必要がある。そのため、オ
クターブコードＢ１〜Ｂ３を第４図のノア回路３０に入
力し、“０００″のとき該ノア回路３０から生じる信号
“１″をオア回路３１に加えてビットＢ１のデータを“
１″にする。これにより、オクターブコードＢ３．Ｂ２
．Ｂ１が“ＯＯＯ”の場合“００１“に変換され、その
後、オクターブ制御回路２７の３ビツトの全加算器２７
Ａに入力される。

ノア回路３０の出力“１”はライン３２を経て第３図の
インバータ３４で反転され、ノートデコーダ２３のアン
ド回路３３に加わる。アンド回路３３は第１オクターブ
音域のＣ音（Ｃ２音）以外のＣ音のノートコードＮ１〜
Ｎ４をデコードするための回路であり、Ｃ２音のノート
コードＮ１〜Ｎ４が供給された場合ライン３２からの信
号“１”によって該アンド回路３３が不動作となる。

この実施例においては、同じ音名でも所属鍵盤に応じて
若干具なる値の定数データＦがメモリ２４から読み出さ
れるようになっている。第３図において、鍵盤コードに
、、に２はデコーダ２４Ｃでデコードされ、その内容に
応じて上鍵盤信号ＵＥ、下鍵盤信号ＬＥ、またはペダル
鍵盤信号ＰＥが発生させる。オア回路群２４Ａからはノ
ートデコーダ２３の出力にもとづいて同一音名に関する
定数データＦが各鍵盤別に並列的に読み出され、それら
の定数データＦがゲート部２４Ｂにおいて前記鍵盤信号
ＵＥ、ＬＥ、ＰＥに応じて選択される。

オア回路群２４Ａにおける入力接続態様を参照すれば明
らかなように、ビットＦ４よりも下位のビットのデータ
が鍵盤別に異なっており、ビットＦ５よりも上位のビッ
トのデータは各鍵盤とも同一である。従って、鍵盤毎の
定数データＦの値の相違はごく僅かであり、この相違は
、この定数データＦを使用して発生した楽音波形信号に
対して僅かなピッチのずれをもたらす。この実施例では
、前記第２表に示すように設定された下鍵盤音の各音名
Ｃ＃〜Ｃに関する定数データＦが正規のピッチの楽音波
形を発生しうるようになっている。従って、第６図に示
すように下鍵盤音はピッチずれがθセントである。また
、下鍵盤音の各音名に対応する定数データＦは正規のピ
ッチよりも幾分高いピッチの楽音波形を発生し得るよう
な値に設定されており、しかも各音名のピッチずれは一
様ではなく、第６図に示すようにＣ＃からＣ音へと音高
が上がるにつれてピッチずれ量は＋３．７セントから＋
１，８６セントまで下がるようになっている。また、ペ
ダル鍵盤者の各音名に対応する定数データＦは正規のピ
ッチよりも幾分低いピッチの楽音波形を発生しうるよう
な値に設定されている。しかも第６図に示すようにＣ＃
からＣ音へと音高が上がるにつれてピッチずれ量は−３
，７セントから−１，８６セントとへ移行するようにな
っている。

以上のように鍵盤別に定数データＦの値を若干具ならせ
るようにした理由は、同時に発生される楽音波形の位相
が完全に逆相になって発生音が打消されるような事態の
発生を防止するためである。

すなわち、異なる鍵盤間において同一音高の鍵が２つ同
時に押鍵されることはよくあることであり、この場合両
鍵盤音を全く同一周波数で発生すると、雨音の位相が逆
相となった場合に音が打消されるという不都合が生じる
。しかし、この実施例のように定数データＦの値を若干
具ならせれば、異なる鍵盤間において同一音高の鍵が同
時に押鍵された場合でも両押鍵音の位相が完全に逆相と
なることは起り得す、音が打消されることはない。

ゲート部２４Ｂにおいては、鍵盤信号ＵＥ。

ＬＥまたはＰＨによって動作可能となったアンド回路を
経て定数データＦの各ビットデータＦ１〜Ｆ　１０が選
択され、オア回路で各ビット別にまとめられる。キーコ
ードＮ１〜Ｎ４．Ｂ、〜Ｂ３゜Ｋ１．に２は前述のよう
に各チャンネル別に時分割的に供給されるので、定数メ
モリ２４からは各チャンネルに割当てられた音の音名に
対応する定数データＦ（Ｆ１〜Ｆ　ｔｏ　）が時分割的
に読み出される。

読み出された定数データＦは第４図のビット位置切替え
回路２６に供給される。ビット位置切替え回路２６は１
７ステージシフトレジスタからなり、定数メモリ２４か
ら読み出された定数データＦ１〜Ｆ　１０はこのシフト
レジスタの第１ステージから第１０ステージに加えられ
る。また、ビット位置切替え回路２６には、オクターブ
制御回路２７のデコーダ２７Ｂの８本の出力信号Ｘ　２
　＋Ｋ３・・・・・・・・・ＸＯ，Ｘ、が加えられてい
る。ビット位置切替え回路２６は定数Ｘメモリ２４から
読み出された定数データＦ１〜Ｆ　１０をデコーダ２７
Ｂの出力信号Ｘ２．　　Ｋ３・・・・・・・・・ＸＯ，
Ｘ、に対応してシフトして定数データＸＦを得る。この
ビット位置切替え回路２６による定数データＸＦが得ら
れる態様は下記第３表の通りである。

デコーダ２７Ｂの各出力データｘ２．ｘ３゜Ｘ４・・・
・・・・・・ｘＯ，ｘ、はオクターブ切替データＸの値
に対応しており、データＸ２が最低オクターブ（第１表
に示した第２オクターブ音域）であり、データＸ３．Ｘ
４．Ｘ５．Ｘ６．Ｘ７．ｘｏの順に順次１オクターブづ
つオクターブ音域が上がっていき、データＸ１は最高オ
クターブ音域を指定する。従って、データＸ２によって
定数ｑＦのビットＦ１〜Ｆ　１０が定数ＸＦのビットＸ
ＦＩ〜ＸＦ１ｏに導かれた状態をシフト量０　（ビット
位置切替ｆｆ１ｏ）とすると、データｘ３．ｘ４．・・
・・・・・・・ＸｏまたはＸｌによってそれぞれ左に１
ビツト・、２ビツト・・・・・・・・・６ビツトまたは
７ビツトシフトされることになる。これは、定数Ｆの値
を２倍、４倍、・・・・・・・・・６倍または７倍した
変数データＸＦが得られることを意味する。

オクターブ制御回路２７において、３ビツトの加算器２
７ＡはオクターブコードＢ３．Ｂ２゜Ｂ１にフィートチ
ェンジデータＦＦ３．ＦＦ２゜ＦＦ、を加算してオクタ
ーブ音域を変更するためのものである。フィートチェン
ジデータＦＦ３゜ＦＦ２．ＦＦ＋の内容とオクターブ変
更工の関係は第４表の通りである。フィートチェンジデ
ータＦＦ３〜ＦＦ＋は発生音のオクターブを切換える場
合において図示しない装置から自動的に供給される。

第　　４　　表 加算器２７Ａに入力されるオクターブコードＢ３．Ｂ２
．Ｂ１の内容は前記第１表に示した通りであるが、第１
オクターブ音域のコード“０００”が００１“に変更さ
れているので、“００１″から“１０１”の範囲である
。従って加算器２７Ａから出力されるオクターブデータ
零　　　　　　＊ Ｂ３　　、Ｂ２　　、Ｂ、＊は最低オクターブのものが Ｂ３．　　Ｂ２．　　Ｂ　　１　＋ＦＦ３．　　ＦＦ２
．　　ＦＦ４−”００１”　　＋　“００１” という演算の結果、“０１０”　（１０進の２）という
値である。また、最高オクターブに関する零　　　＊ オクターブデータＢ３　　、Ｂ２　　、Ｂ１”は、Ｂ３
．　　Ｂ２．　　Ｂ　１　＋ＦＦ３．　　ＦＦ２．　　
ＦＦ　１−　“１０１″　＋　“　１００＃ という演算の結果、“００１”　（１０進の１）という
値になる。従って、オクターブデータＢ３＊。

＊ Ｂ２．Ｂ、＊の１０進値は、音域の低い順に、２．３，
４，６，７，０．１という値をとる。

デコーダ２７ＢはこのオクターブデータＢ３＊。

＊ Ｂ２　　、Ｂ、＊をその１０進値に対応して出力データ
ｘ２　、ｘ３　、ｘ４、−−−−−・、、−ｘｏ　、Ｘ
、にデコードする。従って１０進値２をデコードしたデ
ータＸ２は最低オクターブに対応し、１０進値１をデコ
ードしたデータＸ１は最高オクターブに対応する。加算
器２７　Ａとデコーダ２７Ｂとの間に挿入された１２ス
テージ／３ビツトのシフトレジスタ２７Ｃはアキュムレ
ータ２８における１２チヤンネル時間の遅延時間に同期
させるためのものである。

ビット位置切替え回路２６のののの出力ＸＦ（ＸＦ１〜
Ｘ　Ｆ　１７　）はアキュムレータ２８に加えられる。

アキュムレータ２８は２１ビツトの加算器群２８Ａと２
１ビツトの１２ステ一ジシフトレジスタ群２８Ｂとを有
する。加算器群２８Ａの出力はアンド回路群２８Ｃを介
してシフトレジスタ群２８Ｂで１２チャンネル時間遅延
される。シフトレジスタ群２８Ｂの各ビット出力Ｑ１〜
Ｑ　２１（ＸｑＦ）は加算器群２８Ａに帰還され、定数
データＸ　Ｆ　１〜Ｘ　Ｆ　１７　（Ｘ　Ｆ　）が加算
される。従って各チャンネル別に時分割的に定数データ
ＸＦを累算することが可能になっており、１つのチャン
ネルに関する定数データＸＦは１２チヤンネル時間（１
２ｇＳ）毎に繰返し加算される。加算器群２８Ａの下位
１７ビツトの加算器としては全加算器が用いられており
、定数データＸＦの各ビットデータＸＦ１〜Ｘ　Ｆ　１
７の下位１７ビツトの全加算器群に対する加算入力とな
る。加算器群２８Ａの上位４ビツトの加算器には半加算
器が用いられており、これらの半加算器群においては下
位ビット加算器のキャリイ出力ＣＯからキャリイ入力Ｃ
Ｉに加わるキャリイ信号とシフトレジスタ群２８Ｂの対
応ビット位置から帰還されるデータが加算される。アン
ド回路群２８Ｇは発音割当て回路１３から与えられるク
リア信号ＣＣによって不動作となり、アキュムレータ２
８の計算値をクリアする。

アキュムレータ２８から出力される変数データＸｑＦに
おいてビットＳ１〜Ｓ　ｉｔのデータは２フイート用２
′の波形メモリ１５Ａ（第１図）に、ビット８２〜Ｓ　
１２は４フイート用４′の波形メモリ１５Ｂに、ビット
Ｓ３〜Ｓ　１３は８フイート用８′の波形メモリ１５Ｃ
に、ビットＳ４〜Ｓ　１４は１６フイート用１６′の波
形メモリ１５Ｄに、ビットＳ５〜Ｓ　１５は３２フイー
ト用３２′の波形メモリ１５Ｅにそれぞれ供給され、各
メモリ１５Ａ〜１５Ｅにアドレス入力となる。従って、
各波形メモリ１５Ａ〜１５Ｅには変数データＸｑＦのビ
ット位置を実質的にシフトしたデータが加わることにな
り、各メモリ１５Ａ〜１５Ｅに記憶した音源波形１周′
期を読み出す時間が２のベキの関係で異なることになる
。従って、周波数がオクターブ関係で異なる各フィート
２′〜３２′の音源波形を同時に読み出すことができる
。勿論、各波形メモリ１５Ａ〜１５Ｅのアドレス数は同
じであり、同一内容のメモリを使用することができる。

キーボルト発生回路２５は、第１図に示した音色制御用
の電圧制御型フィルタ１９のカットオフ周波数を発生音
の音高に応じて制御するためのキーボルト（音高電圧）
ＫＶを発生するものである。

周知のように、発生音中の高調波成分の関係をその音高
（基本周波数）にかかわりなく一定に保って一定の音色
を得るためには、電圧制御型フィルタのカットオフ周波
数を発生音の音高に応じて変化される必要がある。とこ
ろで、第１図に示した電子楽器においては、各チャンネ
ルで発生される複数の音の音源波形が多重化されてライ
ン１７を経て１つの電圧制御型フィルタ１９に供給され
るようになっている。従って、電圧制御型フィルタ１９
に与えるキーボルトＫＶは複数の音のうち何れかを代表
するものを用いる必要がある。この実施例においては高
音優先によってキーボルトＫＶを発生するようにしてい
る。高音優先といっても、細か（各線毎に優先順位をつ
ける必要はなく、いくつかの音域に分けて、その音域に
対応するキーボルトＫＶを使用すれば所期の目的を達成
することができる。

そこで、この実施例のキーボルト発生回路２５において
は、半オクターブ毎にキーボルトＫ　Ｖを発生し得るよ
うに構成し、半オクターブ単位で高音優先順位を判断す
るようになっている。そのため、第３図のキーボルト発
生回路２５にはオクターブコードＢ１〜Ｂ３とノートコ
ードの最上位ビットデータＮ４とが供給される。前記第
１表を参照すれば判かるように、ビットＮ４の値は１オ
クターブの前半（Ｃ＃〜Ｆ＃）で“Ｏ”、後半（Ｇ〜Ｃ
）で“１″である。従って、４ビツトのデータＢ３．Ｂ
２．Ｂ１．Ｎ４によって半オクターブ音域の区別をする
ことができる。高音域はどデータＢ３．Ｂ２．Ｂ１．Ｎ
４の値は大きいので、コンパレータ３５及び１次メモリ
３９を使用してデータＢ３．Ｂ２．ＢＴ、Ｎ４の値が最
大のチャンネルを検出することによって高音優先の判断
を行なうようにしている。

なお、第１図の分配回路１６においては上鍵盤音だけを
ライン１７を経て電圧制御型フィルタ１９に分配するも
のとしているので、キーボルト発生回路２５のアンド回
路群３６を上鍵盤信号ＵＥによって動作可能とし、上鍵
盤音に関するデータＢ３．Ｂ２．Ｂ１．Ｎ４を該アンド
回路群３６で選択するようにしている。データＢ３．Ｂ
２、ＢＴ、Ｎ４は遅延フリップフロップ群３７で同期化
された後、遅延フリップフロップ群３８及びコンパレー
タ３５の入力Ａに加わる。

１次メモリ３９はゲート部と遅延フリップ群とを有し、
パルス幅１ｕｓ（１チヤンネル時間）、周期１２ｔＬ３
（１２チャンネル時間）のクロックパルスＳＹ１　（第
７図（ａ）参照）がオア回路４０を経てゲート部に加わ
ると、遅延フリップフロップ群３８からのデータを該１
次メモリ３９に記憶させる。１次メモリ３９に記憶した
データはコンパレータ３５の入力Ｂに加わる。コンパレ
ータ３５は入力ＡとＢとを比較し、Ａ：ａＢのとき出力
“１“を生じる。コンパレータ３５の出力“１”は遅延
フリップフロップ４１及びオア回路４０を経て１次メモ
リ３９のゲート部に加わり、遅延フリップフロップ群３
８からのデータを該１次メモリ３９に記憶させる。

例えば遅延フリップフロップ群３７から出力されるデー
タＢ３１　　Ｂ２１　　Ｂｔ　ｒ　　Ｎａのチャンネル
時間が第７図（ｂ）のようになっているとすると、遅延
フリップフロップ群３８の出力データのチャンネル時間
は１ｕｓ遅延されて第７図（ｃ）のようになる。クロッ
クパルスＳＹ１が生じると、１次メモリ３９の古い記憶
がクリアされ、遅延フリップフロップ３８の出力（図の
例では第１２チヤンネルのデータ８３〜Ｎ４）が該１次
メモリ３９に記憶される。この記憶はコンパレータ３５
から出力“１″が生じない限り、次のクロックパルスＳ
Ｙ＋が発生するまで自己保持される。すなわち１次メモ
リ３９の記憶は絶えずクロックパルスＳＹ１のタイミン
グで一旦クリアされる。

遅延フリップフロップ３７からコンパレータ３５の入力
Ａに与えられる各チャンネルのデータ８３〜Ｎ４と１次
メモリ３９に記憶されたデータが各チャンネル時間毎に
比較され、コンパレータ３５の出力“１”にもとづいて
１次メモリ３９の記憶は大きい値のデータに書替えられ
る。例えば最初に１次メモリ３９に記憶した第１２チヤ
ンネルのデータの値よりも第２チヤンネルのデータの方
が大きい場合は、第７図（ｅ）に示すように遅延フリッ
プフロップ４１から出力“１”が生じ、第２チヤンネル
のデータが１次メモリ３９に記憶され、同図（ｄ）に示
すように１ｔｌｓ後に１次メモリ３９から出力されるよ
うになる。更に、第２チヤンネルのデータよりも第７チ
ヤンネルのデータの方が大きい場合は第７図（ｅ）に示
すように遅延フリップフロック群３８の第７チヤンネル
のデータ出力タイミングに一致して遅延フリップフロッ
プ４１から出力”１”が生じ、第７チヤンネルのデータ
が１次メモリ３９に記憶される。

こうして次にクロックパルスＳＹ１が発生されるまでに
すなわち１２チャンネル時間の間にすべてのチャンネル
同士のデータの大小の比較が終了する。従ってクロック
パルスＳＹ１が発生したとき１次メモリ３９に記憶して
いるデータが最大値であることになる。

２次メモリ４２はクロックパルスＳＹ１の発生タイミン
グで１次メモリ３９の最大値記憶データを選択するゲー
ト部と、この最大値データを記憶する遅延フリップフロ
ップ群とを有し、クロックパルスＳＹ１の１周期（１２
チャンネル時間）の間この最大値データを自己保持する
（第７図（ｆ）参照）。

従って、コンパレータ３５及び１次メモリ３９等を用い
た時分割的な比較動作によって高音優先形式で選択され
た全押鍵中の最高音が属する半オクターブ音域のデータ
８３〜Ｎ４は、２次メモリ４２において直流化され、全
チャンネルを代表するデータとなる。

２次メモリ４２の記憶データ８３〜Ｎ４はデコーダ４３
において半オクターブ音域別にデコードされ、キニボル
トメモリ４４からデコードされた音域に対応するアナロ
グ電圧（キーボルトＫＶ）が読み出される。この実施例
において半オクターブ音域のデータ８３〜Ｎ４は、Ｃ２
音のみが所属する第１オクターブ音域の後半半オクター
ブ“０００１”　（１０進の１）から第６オクターブ音
域の後半半オクターブ１０１１’　　（１０進の１１）
までの１１通りの値をとり得る。しかし最低音域“００
０１”の音はＣ２音１音だけであるので、その上の音域
（第２オクターブ音域の前半半オクターブ）のキーボル
トＫＶと同じ値のキーボルトＫＶをメモリ４４から読み
出すようになっている。従って、データＢ３〜Ｎ４の内
容“０００１”及び“００１０”のデコード出力１及び
２はメモリ４４から同じ０ボルトのキーボルトＫＶを読
み出す。メモリ４４においては音域が高くなるにともな
って高い電圧のキーボルトＫＶを読み出すように構成さ
れている。

なお、電子楽器において第１図に示したような電圧制御
型フィルタ１９を使用しない場合は、ウェーブゼネレー
タ１０内にキーボルト発生回路２５を設ける必要はない
。

なお、以上の実施例では周波数に対応する定数データＦ
として１オクターブ内の各音（１２音）に対応するもの
だけをメモリに記憶するようにしたが、この発明はこれ
に限定されるものではなく所望オクターブ、例えば２オ
クターブ内の各音に対応する定数データＦをメモリに記
憶するようにしてもよい。

〔発明の効果〕

以上説明したようにこの発明によれば、周波数に対応す
る定数データとして所望オクターブ内の各音に対応する
ものだけをメモリに記憶しておけばよいので、メモリの
記憶容量が全鍵数分の定数データを記憶する従来の装置
に比べてはるかに縮小される。

【図面の簡単な説明】

第１図はこの発明のウェーブゼネレータの一実施例を電
子楽器の全体的構成と関連して示すブロック図、第２図
は第１図に示した発音割当て回路の動作を説明するため
のタイミングチャート、第３図及び第４図は第１図に示
したウェーブゼネレータ各部の詳細例を示す回路図、第
５図は各種回路素子の図示方法を説明するための図、第
６図は鍵盤別に定数データＦの値を僅かに異ならせるこ
とによって実現される各鍵盤音のピッチずれの状態を示
すグラフ、第７図はキーボルト発生回路における最高音
検出動作を説明するためのタイミングチャートである。 １０・・・ウェーブゼネレータ、１５・・・波形メモリ
、２４・・・定数メモリ、２６・・・アキュムレータ、
２８・・・ビット位置切替え回路。 丈　諭　冨　０　串　　彎 ＋１　や　　や　　　　　ＴＴ Ｓ−＋琶〈 あ　呂　因　胃　；　ｑ 手続補正書　　　　　　（ ２、発明の名称 電子楽器のｒクエーブゼネレータ ３、補正をする者 事件との関係　　　特許出願人 （４０７）日本楽器製造株式会社 ４、代理人 （〒１０４）東京都中央区銀座２丁目１１番２号銀座大
作ビル６階　電話０３−５４５−３５０８　（代表）５
、補正の対象 ）、補正の内容 ；１）本願の明細占、第８ページ第８行の「Ｃ２」をｒ
ｃ’２Ｊに訂正する。 （２）同、第８ページ第９行の「低温側」を「低音側」
に訂正する。 （３）同、第８ページ第１３行のｒＣ６’Ｊをｒｃ’６
Ｊに訂正する。 （４）同、第９ページ第１５行の１（Ｇ５）」をｒ（Ｇ
６）Ｊに訂正する。 （５）同、第９ページ第１８行のｒ　（Ｅ４　）　ｊを
ｒ　（Ｅ５　）　ｊに訂正する。 （６）同、第１２ページ第４行の「楽音音源」を「楽音
（音源）」に、「振幅」を「振幅値」に訂正する。 （７）同、第１６ページ第３行から第４行、第４行、第
９行の「アキュムレータ２６」を「アキュムレータ２８
」に訂正する。 （８）同、第１６ページ第５行の「読み出されて」を１
出力された」に訂正する。 （９）同、第１７ページ第５行の「下がっての」を「下
の」に訂正する。 （１０）同、第２６ページ第２０行から第２７ページ第
４行のＥビット位置切替え回路２６は１７ステージ〜加
えられる。」を削除する。 （１１）同、第２７ページ第８行の「定数Ｘ」を「定数
」に訂正する。 （１２）同、第２９ページ第８行の「定数、ＦＪを「定
数Ｆ」に訂正する。 （１３）同、第２９ページ第１２行の「左にｊを「定数
Ｆのビット位置が」に訂正する。 （１４）同、第２９ページ第１５行の「６倍または７倍
した変数」を「２６倍または２７倍した定数」に訂正す
る。 （１５）同、第３１ページ第１３行のｒ４．６Ｊをｒ４
，５．６ｊに訂正する。 （１６）同、第３１ページ第２０行から第３２ページ第
４行の［加算器２７Ａ　　〜ものである。」を削除する
。 （１７）同、第３２ページ第５行の「のののの」を「の
ｊに訂正する。 （１８）同、第３３ページ第１行の「ＸＦ１□の」を「
Ｆｘ１７が」に訂正する。 〈１９）同、第３６ページ第１８行の「フリップ群」を
「フリップフロップ群」に訂正する。 （２０）同、第４２ページ第１６行から第１７行の「２
６・・・〜切替え回路。」を「２６・・・ビット位置切
替え回路、２７・・・オクターブ制御回路、２８・・・
アキュムレータ。」に訂正する。 （２１）本願の図面の第４図を別紙の通り訂正する。

Claims (1)

1. 【特許請求の範囲】 複数の鍵を具える鍵盤と、 前記鍵盤での鍵操作に対応して操作された鍵の音名およ
   びオクターブを示す音名データおよびオクターブデータ
   からなるキーデータを発生するキーデータ発生手段と、 前記鍵盤の各鍵をオクターブに基づき複数のグループに
   分割し、この分割したグループのうち所望グループに含
   まれる各音に対応して発生すべき楽音周波数に対応する
   複数ビットからなる定数のデータをそれぞれ記憶する記
   憶手段と、 前記記憶手段から前記音名データに基づき定数のデータ
   を読み出す読出し手段と、 前記記憶手段から読み出された定数のデータのビット位
   置を前記オクターブデータに応じてシフトすることによ
   り該データを変更し、前記キーデータが示す鍵の楽音周
   波数に対応するデータを出力する変更手段と を具え、前記変更手段から出力されるデータに基づき対
   応する周波数の楽音信号を発生するようにした電子楽器
   のウェーブゼネレータ。