JPS585796A - 電子楽器のディレイビブラート制御装置 - Google Patents
電子楽器のディレイビブラート制御装置Info
- Publication number
- JPS585796A JPS585796A JP56103925A JP10392581A JPS585796A JP S585796 A JPS585796 A JP S585796A JP 56103925 A JP56103925 A JP 56103925A JP 10392581 A JP10392581 A JP 10392581A JP S585796 A JPS585796 A JP S585796A
- Authority
- JP
- Japan
- Prior art keywords
- vibrato
- output
- data
- supplied
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、デ4レイビブラート制御をデジタル的に行
う電子楽器のディレィビブラート制御方式に関する。
う電子楽器のディレィビブラート制御方式に関する。
従来、電子楽器に於て、音階に対応する周波数にビブラ
ートを付与する回路としては、アナリグ回路方式のもの
がある。そして、この回路としては、WOO(電圧制御
発振器)の発振周波数をビブラート信号に応じて変化せ
しめ、このVOOの出力を楽音信号作成部のクロックと
することにより、ビブラート制御を行う方法と、楽音信
号作成部から音階周波数信号が入力される1111)
(バケット・プリケート・デバイス′)素子をビブラー
ト信号に応じて遅延動作せしめることにより1ビブラー
ト制御を行う方法とに大別される。
ートを付与する回路としては、アナリグ回路方式のもの
がある。そして、この回路としては、WOO(電圧制御
発振器)の発振周波数をビブラート信号に応じて変化せ
しめ、このVOOの出力を楽音信号作成部のクロックと
することにより、ビブラート制御を行う方法と、楽音信
号作成部から音階周波数信号が入力される1111)
(バケット・プリケート・デバイス′)素子をビブラー
ト信号に応じて遅延動作せしめることにより1ビブラー
ト制御を行う方法とに大別される。
しかしながら、このようなアナリグ回路方式のものにあ
っては、温度上昇による誤差、部品のはらつき、あるい
は発振周波数のずれ等1不安定な要素が多くなり、また
、部品点数が多く、作成する工程に多大な労力、時間を
要し、更に1集積回路化に不適合である等、棚々の難点
がある。
っては、温度上昇による誤差、部品のはらつき、あるい
は発振周波数のずれ等1不安定な要素が多くなり、また
、部品点数が多く、作成する工程に多大な労力、時間を
要し、更に1集積回路化に不適合である等、棚々の難点
がある。
この発明は1以上の点を鑑みてなされたもので、音階周
波数情報とビブラート波形情報とをデジタル的に生成し
、このビブラート波形情報に基づきイ レ4ビブラート波形情報と上記音階周波数情報と以下、
この発明を図面に示す実施例に基づいて具体的に説明す
る0第1図は本実施例の主要回路図を示したもので、図
中符号1は、複数の演奏キーが配設されているキーボー
ドである。このキーボード1からは操作された演奏キー
に対応するキーコードが発生するようになっているOこ
のキーコードとは、当該演奏キーのオクターブとノード
(音階)を示している0 そして、このキーコードはキーアサイナ2を介してキー
コードレジスタ3に供給される。このキーコードレジス
タ3はりpツクφ1に従ってシフト動作を行う4段のシ
フトレジスタから成り、各シフトレジスタにはキーアサ
イナ2からのキーコードが割当てられ、そして、割当て
られたキーコードはその4段目の出力が
二。
波数情報とビブラート波形情報とをデジタル的に生成し
、このビブラート波形情報に基づきイ レ4ビブラート波形情報と上記音階周波数情報と以下、
この発明を図面に示す実施例に基づいて具体的に説明す
る0第1図は本実施例の主要回路図を示したもので、図
中符号1は、複数の演奏キーが配設されているキーボー
ドである。このキーボード1からは操作された演奏キー
に対応するキーコードが発生するようになっているOこ
のキーコードとは、当該演奏キーのオクターブとノード
(音階)を示している0 そして、このキーコードはキーアサイナ2を介してキー
コードレジスタ3に供給される。このキーコードレジス
タ3はりpツクφ1に従ってシフト動作を行う4段のシ
フトレジスタから成り、各シフトレジスタにはキーアサ
イナ2からのキーコードが割当てられ、そして、割当て
られたキーコードはその4段目の出力が
二。
廿分世吻ナキーアサイナ2を介してその1段目に与えら
れることで、循環保t′デされる。このように午−コー
ドレジスタ3を構成することにより、この実施例では最
大4つの演奏キーの同時操作して4チヤンネルまでのビ
ブラート情報出力回路を時分割処理により構成できるよ
うにしたものである。
れることで、循環保t′デされる。このように午−コー
ドレジスタ3を構成することにより、この実施例では最
大4つの演奏キーの同時操作して4チヤンネルまでのビ
ブラート情報出力回路を時分割処理により構成できるよ
うにしたものである。
そして、キーコードレジスタ3から出力されるキーコー
ドのうち、オクターブコードは楽音作成部(図示せず)
に供給されると共に、ノー)コードは周波数情報ROM
4に供給される。この周波数情報ROM4には最低オク
ターブ(第1オクタオクターブで2倍となる。)がデジ
タル的に記憶されており、この周波数情報はキーコード
レジスタ3からのキーコードに応じて読出され−例えば
10ピツFデータとしてアダー回路5のム入力端子(ム
O〜人−)に供給される。
ドのうち、オクターブコードは楽音作成部(図示せず)
に供給されると共に、ノー)コードは周波数情報ROM
4に供給される。この周波数情報ROM4には最低オク
ターブ(第1オクタオクターブで2倍となる。)がデジ
タル的に記憶されており、この周波数情報はキーコード
レジスタ3からのキーコードに応じて読出され−例えば
10ピツFデータとしてアダー回路5のム入力端子(ム
O〜人−)に供給される。
このアダー回路5は、そのム入力端子(ム・〜ム・5に
供給される周波数情報とその1入力端子(:se−ng
)に入力されるビブラート波形情報(後述する)とを加
算し、この加算の結果得られた周波数情報を上記楽音作
成部に供給する。この楽音作成部はキースートレジスタ
3からのオクターブコードとアダー回路5からの周波数
情報とに基づいて当該周波数情報を2ル倍(Sはオクタ
−ブを示す)に加算して、当該オクターブの周波数情報
を得るようになっている。なお、上記楽音作成部から出
力される楽音信号はスピーカ(図示せず)に送られて放
音されるものである。
供給される周波数情報とその1入力端子(:se−ng
)に入力されるビブラート波形情報(後述する)とを加
算し、この加算の結果得られた周波数情報を上記楽音作
成部に供給する。この楽音作成部はキースートレジスタ
3からのオクターブコードとアダー回路5からの周波数
情報とに基づいて当該周波数情報を2ル倍(Sはオクタ
−ブを示す)に加算して、当該オクターブの周波数情報
を得るようになっている。なお、上記楽音作成部から出
力される楽音信号はスピーカ(図示せず)に送られて放
音されるものである。
次に、上記ビプラー)波形情報の出力回路について説明
する。符号6はビブラートクリック発生部であり1キー
ロードレジスタ3の時分割処理の各周期(4チヤンネル
の時間)毎にビプラーFクリツタを生成する。即ち、ビ
ブラートクリック発生部6には、クリックφ1が4発出
力される毎に1発出力されるクリックφ鵞に従ってカラ
ン)アヅプされる4進カウンタ61を有している。この
4進カウンタ61の2ビツト出力は、直接および対応す
るインバータ62.63を介してデコーダ64に供給さ
れる◎このデコーダ64はノアグー4機能を有し、この
デコーダ64はノアゲー)65〜68を順次開成させる
。これら各アンドゲージ65〜68の他端には、対応す
るタイミング信号t1〜−4が与えられている。これら
各タイ尖ン〆信号はキーコードレジスタ3の時分割蝙理
のチャン車、Ill/1〜チャンネル4に同期している
・そして、ビブラーシクリック発生部6からは、アンド
ゲート65〜68が開成されるタイセングで一対応する
ビプラーシク四ツク0LK1#(L14がオアゲー)6
9を介して択一的に出力され、ビブラー)カウンタ部7
に供給される・ このビブラートカウンタ部7はビブラートタ讐ツク発生
部6からのビブラートクーラ1OXsK1〜0XlIC
4によって力☆ンシアップしてS+の内容をビプツーF
波形メモリ部8にアドレスデータとして出力するもので
、このビブラートカウンタ部7も4チヤンネルの時分割
動作を行う。即ち、ビブラートカウンタ部7にはキーコ
ードレジスタ3に同期して4チヤンネルの時分割動作を
行うビブラートレジスタ71を有している◎このビブラ
ートレジスタ71はり―ツク−1によってシフF動作を
行う4段のシフトレジスタから成り、その4段目の出力
は重み付け「l」、「2」、「4」1rsJ、「16J
の端子から5ビツシデータとして出力され、アダー回路
72に供°給される。このアダー回路72はビプツート
ク璽ツク発生部6からのビブラート波形情報oLx1〜
0−!4によってその内容を「+1」するもので、5ビ
ツトの結果データ(p・〜D4)を出力する。この結果
データ(D@〜′D4)はビブラートレジスター1のI
JRilのシフトレジスタに供給されると共に1ビプテ
ー)カウンタ部7から送出されるeしかして、上記デー
タD・〜p4のうち、最上位ビット(D4)は符号ビッ
ト、第2ピツ)(ns)、以下のピッFは−それ以下の
重み付けを有するビットである・そして1第3ビツト乃
至最下位ピッ)(11〜D・)はビプラー)波形メモリ
部8に対し、「0」〜r7Jの8ステツプのアドレスを
指定する。
する。符号6はビブラートクリック発生部であり1キー
ロードレジスタ3の時分割処理の各周期(4チヤンネル
の時間)毎にビプラーFクリツタを生成する。即ち、ビ
ブラートクリック発生部6には、クリックφ1が4発出
力される毎に1発出力されるクリックφ鵞に従ってカラ
ン)アヅプされる4進カウンタ61を有している。この
4進カウンタ61の2ビツト出力は、直接および対応す
るインバータ62.63を介してデコーダ64に供給さ
れる◎このデコーダ64はノアグー4機能を有し、この
デコーダ64はノアゲー)65〜68を順次開成させる
。これら各アンドゲージ65〜68の他端には、対応す
るタイミング信号t1〜−4が与えられている。これら
各タイ尖ン〆信号はキーコードレジスタ3の時分割蝙理
のチャン車、Ill/1〜チャンネル4に同期している
・そして、ビブラーシクリック発生部6からは、アンド
ゲート65〜68が開成されるタイセングで一対応する
ビプラーシク四ツク0LK1#(L14がオアゲー)6
9を介して択一的に出力され、ビブラー)カウンタ部7
に供給される・ このビブラートカウンタ部7はビブラートタ讐ツク発生
部6からのビブラートクーラ1OXsK1〜0XlIC
4によって力☆ンシアップしてS+の内容をビプツーF
波形メモリ部8にアドレスデータとして出力するもので
、このビブラートカウンタ部7も4チヤンネルの時分割
動作を行う。即ち、ビブラートカウンタ部7にはキーコ
ードレジスタ3に同期して4チヤンネルの時分割動作を
行うビブラートレジスタ71を有している◎このビブラ
ートレジスタ71はり―ツク−1によってシフF動作を
行う4段のシフトレジスタから成り、その4段目の出力
は重み付け「l」、「2」、「4」1rsJ、「16J
の端子から5ビツシデータとして出力され、アダー回路
72に供°給される。このアダー回路72はビプツート
ク璽ツク発生部6からのビブラート波形情報oLx1〜
0−!4によってその内容を「+1」するもので、5ビ
ツトの結果データ(p・〜D4)を出力する。この結果
データ(D@〜′D4)はビブラートレジスター1のI
JRilのシフトレジスタに供給されると共に1ビプテ
ー)カウンタ部7から送出されるeしかして、上記デー
タD・〜p4のうち、最上位ビット(D4)は符号ビッ
ト、第2ピツ)(ns)、以下のピッFは−それ以下の
重み付けを有するビットである・そして1第3ビツト乃
至最下位ピッ)(11〜D・)はビプラー)波形メモリ
部8に対し、「0」〜r7Jの8ステツプのアドレスを
指定する。
このビプツーF波形メモリ部8にはアダー回路72のj
13ピッF乃至最下位ビット(D・〜Dm)に対応する
排他的オアゲー)81〜83と1こう れよ#他的オアゲー)81〜83の出力がアドレスデー
タとして与えられる正弦波10M84を有している・排
他的オアゲー)81〜83の一端には、対応するデータ
p・〜DIが与えられていると共に、それらの他端には
データDsが与えられる。正弦波!LOM84には、第
2図に示す如き11!4肩期分の正弦波の波高値(振幅
値)が23(襲8)サンプル点に分割されてデジタル的
に記憶されている0そして、正弦波10M84を繰返し
アドレス指定することにより第3w7に示す如き1周期
分の波高値が続出される。即ち1ビプラ−F波形メモリ
部8の上記構成により1正弦波の1/4周期分の波高値
を読出す間に、排他的オアゲーF81〜83から出力さ
れるアドレスデータは1最小アドレス(”0OOJから
最大アドレス「111」に変化する。しかして、第3図
の正弦波に示す2ビツトのデータroof、roIJ、
rlOJz「11」は1アダ一回路72の最上位ビット
データD4、第2ビツシデータD3の出力内容と得られ
る正弦波の各部との対応関係を示したもので、最上位ビ
ットデータD4が@01のときには正の波高値(O〜1
.0)を示し11!た、@l#のときには負の波高値(
0〜−1,0)を示す。亥た1第2ビツトデータDIが
′″0″のときには、正弦波ROM84にはアドレスデ
ータ「000J→「111」が入力されており、他方1
1mのときには、アドレスデータrlllJ→l”0O
OJが入力されている。しかして、正弦波ROM84か
らはアドレス指定に伴って3ビツトのビプラー)波形情
報が出力される。
13ピッF乃至最下位ビット(D・〜Dm)に対応する
排他的オアゲー)81〜83と1こう れよ#他的オアゲー)81〜83の出力がアドレスデー
タとして与えられる正弦波10M84を有している・排
他的オアゲー)81〜83の一端には、対応するデータ
p・〜DIが与えられていると共に、それらの他端には
データDsが与えられる。正弦波!LOM84には、第
2図に示す如き11!4肩期分の正弦波の波高値(振幅
値)が23(襲8)サンプル点に分割されてデジタル的
に記憶されている0そして、正弦波10M84を繰返し
アドレス指定することにより第3w7に示す如き1周期
分の波高値が続出される。即ち1ビプラ−F波形メモリ
部8の上記構成により1正弦波の1/4周期分の波高値
を読出す間に、排他的オアゲーF81〜83から出力さ
れるアドレスデータは1最小アドレス(”0OOJから
最大アドレス「111」に変化する。しかして、第3図
の正弦波に示す2ビツトのデータroof、roIJ、
rlOJz「11」は1アダ一回路72の最上位ビット
データD4、第2ビツシデータD3の出力内容と得られ
る正弦波の各部との対応関係を示したもので、最上位ビ
ットデータD4が@01のときには正の波高値(O〜1
.0)を示し11!た、@l#のときには負の波高値(
0〜−1,0)を示す。亥た1第2ビツトデータDIが
′″0″のときには、正弦波ROM84にはアドレスデ
ータ「000J→「111」が入力されており、他方1
1mのときには、アドレスデータrlllJ→l”0O
OJが入力されている。しかして、正弦波ROM84か
らはアドレス指定に伴って3ビツトのビプラー)波形情
報が出力される。
このビブラート波形情報はビブラートの深さを設定部9
に供給される。この深さ設定部9にはマエエアルのビブ
ラート設定スイッチ91を有している。この設定スイッ
チ91の操作信号は、オン操作時にはXaaw (論理
値「O」)レベル、オフ操作時にはHjyA(論理値「
l」)レベルとなる信号であり、この操作信号は直接ト
ランス7アゲート9G1〜9G難にゲート信号として与
えられると共に、インバータ92を介してトランス77
ゲー)9G4〜9・藝にゲート信号として与えられる・
これら各)ランスフアゲ−)9G1〜9G・は、ゲート
信号がH1!為レベルのときに開成される。(以下のシ
ランスフアゲ−Fも同様である)。したがって、設定ス
イッチ91の操作信号がMty五レベル、即ち、設定ス
イッチ91のオフ時には、トランス77ゲー)9G1〜
9GSが開成され)また、rJowレベル、即ち、設定
スイッチ91のオン時には、トランスファゲート9G4
〜9G・が開成される。しかして1トランスフアゲ一ト
951〜9Gmは正弦波ROM84の3ビツト出力に対
応するラインXll〜X、I(ライン11が最上位ビッ
ト、ラインLmが第2ピツ)、ラインLmが最下位ビッ
トである)中に設けられている。そして、トランス7ア
ゲート9G4の一端はグランドレベルに接続され、他端
はライン1重に接続される。また、トランス77ゲー)
9GIの一端はラインLlに接続され、また、他端はツ
インL雪に接続される。更に、トランス77ゲー)9G
・の一端はライン13に接続され、また、他端はライン
LSaC按続される。したがって、トランス7アゲー)
9G4〜906の出力はトランス7アゲート9G1〜9
()lの出力に対応して下位側に1ビツシシ7)された
ものとなる◎そして、深さ設定部9から出力される3ビ
ツトデータは、比較部10に供給される。
に供給される。この深さ設定部9にはマエエアルのビブ
ラート設定スイッチ91を有している。この設定スイッ
チ91の操作信号は、オン操作時にはXaaw (論理
値「O」)レベル、オフ操作時にはHjyA(論理値「
l」)レベルとなる信号であり、この操作信号は直接ト
ランス7アゲート9G1〜9G難にゲート信号として与
えられると共に、インバータ92を介してトランス77
ゲー)9G4〜9・藝にゲート信号として与えられる・
これら各)ランスフアゲ−)9G1〜9G・は、ゲート
信号がH1!為レベルのときに開成される。(以下のシ
ランスフアゲ−Fも同様である)。したがって、設定ス
イッチ91の操作信号がMty五レベル、即ち、設定ス
イッチ91のオフ時には、トランス77ゲー)9G1〜
9GSが開成され)また、rJowレベル、即ち、設定
スイッチ91のオン時には、トランスファゲート9G4
〜9G・が開成される。しかして1トランスフアゲ一ト
951〜9Gmは正弦波ROM84の3ビツト出力に対
応するラインXll〜X、I(ライン11が最上位ビッ
ト、ラインLmが第2ピツ)、ラインLmが最下位ビッ
トである)中に設けられている。そして、トランス7ア
ゲート9G4の一端はグランドレベルに接続され、他端
はライン1重に接続される。また、トランス77ゲー)
9GIの一端はラインLlに接続され、また、他端はツ
インL雪に接続される。更に、トランス77ゲー)9G
・の一端はライン13に接続され、また、他端はライン
LSaC按続される。したがって、トランス7アゲー)
9G4〜906の出力はトランス7アゲート9G1〜9
()lの出力に対応して下位側に1ビツシシ7)された
ものとなる◎そして、深さ設定部9から出力される3ビ
ツトデータは、比較部10に供給される。
この比較部10は後で詳述するが、デ神しイカウンタ部
11から出力される3ビツシデータと深さ設定部9から
出力される3ビツトデータとの大小を比較し、その比較
の結果−小さい方のデータを選択的に出力するようにな
っている。
11から出力される3ビツシデータと深さ設定部9から
出力される3ビツトデータとの大小を比較し、その比較
の結果−小さい方のデータを選択的に出力するようにな
っている。
また、ディレィカウンタ部11はディレィビブラートの
遅延時間をカラン)し、3ビツトデータのカウント情報
を出力する・即ち、このディレィカウンタ部11にはデ
ィレィレジスタ11−1を有している。このディレィレ
ジスタ11−1はり田ツクφ1によってシフ)動作を行
う4段のシフFレジスタから成り、4チヤンネルの時分
割動作を行う・そして、ディレィレジスタ11−1の1
段目には、アンドゲート11−2〜11−4から3ビツ
トデータが供給される・しかして、ディレィレジスタ1
1−1の1段目には、各アンドグー)11−2〜11−
4の一端にキーアサイナ2からリンシ璽ツシのキーオン
信号KIITO3Fがインバー#11−3を介して与η
られ、押鍵と同時に「000Jの3ビツトデータがセラ
)される。また1デ4レイレジスタ11−1の4段目か
ら番よ、重み付けrIJ S r2J、「4」の端子
から3ピツ)データが出力され、アダー回路11−6に
供給される。このアダー回路11−6は1デイレイク田
ツクDTJOLKおよびり田ツクφ鳳が入力されている
アントゲ−)11−7の出力が与えられる毎に1その内
容を「+1」するもので、その結果データは対応するオ
アゲート11−8〜11−10に供給される。これら各
オアゲート11−8〜11−10の他端には≠アダー回
路11−6から出力されるキャリー信号00Uτが供給
されるOそして、各オアゲート11−8〜11−10の
出力は、対応するアントゲ−) 11−2〜11−4を
介してディレィレジスタ11−1の一段目に供給される
と共に、ディレィカウンタ部11から送用されて比較部
10に供給される0 には深さ設定部9から出面される3ビツシデータが供給
され、また、その1入力端子10〜Bmにはディレィカ
ウンタ部11から出力される3ビツトデータが供給され
る。そして、比較回路1〇−1は入力される両データの
大小を比較し、その比較の結果、ム入力端子ム・〜ム寓
に供給されるデータ(以降、ムと称する)が1入力端子
1・〜isに供給されるデータ(以降、1と称する〉よ
りも小さい場合には、ム〈1出力端子からI(!hレベ
ルの信号を出力し、また、データムがデータ1と痔しい
かあるいは大きい場合には、ム≧1出力端子からIty
Aレベルの信号を出力するようになっている。この比較
回路10−1のム〈1出力端子からの信号はアントゲ−
)1G−2に供給され、また、ム≧1出力端子からの信
号はアントゲ−)10−3に供給されるOこれら各アン
トゲ−) 1 G−2,10−3には、デ4レイビプツ
ー)を付与するか否かを制御する!ニエアルのスイッチ
10−4の操作信号がインバーター0’−!!を介
1jして供給されている。このスイッチ10−4の操
7作信号は、そのオン操作時にbowレベル、オフ
操作時にH直!ムレベルとなる信号である・そして、ア
ントゲ−)10−2の出力は、スイッチ1〇−4の操作
信号と共にオアゲー)10−6に供給される。このオア
ゲー)10−6の出力は、ラインX1mルー3中に設け
られたシランスフアゲ−Fゲー)11−8〜11’−1
0の出力を供給するライン14〜−6中に設けられたト
ランス7アゲー)10G4〜IOG・のゲートを制御す
る信号である。また1ライン、TJ4〜xI@はライン
ー1〜X1mに接続されている。そして、ラインー1〜
Ii1から出力される3ビツトデータは、補正部12に
供給される。
遅延時間をカラン)し、3ビツトデータのカウント情報
を出力する・即ち、このディレィカウンタ部11にはデ
ィレィレジスタ11−1を有している。このディレィレ
ジスタ11−1はり田ツクφ1によってシフ)動作を行
う4段のシフFレジスタから成り、4チヤンネルの時分
割動作を行う・そして、ディレィレジスタ11−1の1
段目には、アンドゲート11−2〜11−4から3ビツ
トデータが供給される・しかして、ディレィレジスタ1
1−1の1段目には、各アンドグー)11−2〜11−
4の一端にキーアサイナ2からリンシ璽ツシのキーオン
信号KIITO3Fがインバー#11−3を介して与η
られ、押鍵と同時に「000Jの3ビツトデータがセラ
)される。また1デ4レイレジスタ11−1の4段目か
ら番よ、重み付けrIJ S r2J、「4」の端子
から3ピツ)データが出力され、アダー回路11−6に
供給される。このアダー回路11−6は1デイレイク田
ツクDTJOLKおよびり田ツクφ鳳が入力されている
アントゲ−)11−7の出力が与えられる毎に1その内
容を「+1」するもので、その結果データは対応するオ
アゲート11−8〜11−10に供給される。これら各
オアゲート11−8〜11−10の他端には≠アダー回
路11−6から出力されるキャリー信号00Uτが供給
されるOそして、各オアゲート11−8〜11−10の
出力は、対応するアントゲ−) 11−2〜11−4を
介してディレィレジスタ11−1の一段目に供給される
と共に、ディレィカウンタ部11から送用されて比較部
10に供給される0 には深さ設定部9から出面される3ビツシデータが供給
され、また、その1入力端子10〜Bmにはディレィカ
ウンタ部11から出力される3ビツトデータが供給され
る。そして、比較回路1〇−1は入力される両データの
大小を比較し、その比較の結果、ム入力端子ム・〜ム寓
に供給されるデータ(以降、ムと称する)が1入力端子
1・〜isに供給されるデータ(以降、1と称する〉よ
りも小さい場合には、ム〈1出力端子からI(!hレベ
ルの信号を出力し、また、データムがデータ1と痔しい
かあるいは大きい場合には、ム≧1出力端子からIty
Aレベルの信号を出力するようになっている。この比較
回路10−1のム〈1出力端子からの信号はアントゲ−
)1G−2に供給され、また、ム≧1出力端子からの信
号はアントゲ−)10−3に供給されるOこれら各アン
トゲ−) 1 G−2,10−3には、デ4レイビプツ
ー)を付与するか否かを制御する!ニエアルのスイッチ
10−4の操作信号がインバーター0’−!!を介
1jして供給されている。このスイッチ10−4の操
7作信号は、そのオン操作時にbowレベル、オフ
操作時にH直!ムレベルとなる信号である・そして、ア
ントゲ−)10−2の出力は、スイッチ1〇−4の操作
信号と共にオアゲー)10−6に供給される。このオア
ゲー)10−6の出力は、ラインX1mルー3中に設け
られたシランスフアゲ−Fゲー)11−8〜11’−1
0の出力を供給するライン14〜−6中に設けられたト
ランス7アゲー)10G4〜IOG・のゲートを制御す
る信号である。また1ライン、TJ4〜xI@はライン
ー1〜X1mに接続されている。そして、ラインー1〜
Ii1から出力される3ビツトデータは、補正部12に
供給される。
次に、補正部12の構成について説明する。この補正部
12には、アダー回路12−1を有している。このアダ
ー回路12−1のム入力端子ム0〜ム露のうち、最上位
ビットの入力端子ム意にはグランドレベルが供給され、
また、第2ビツトの入力端子ム重にはラインL1から供
給される最上位ピッドデータが供給され、更に、最下位
ビットの入力端子ム・にはライン!I冨から供給される
第2ビツシデータが供給される。即ち、アダー回路12
−1の人入力端子ム・〜ム冨には、比較部10からの3
ビツトデータが下位側に1ビツトジアドされて供給され
る。このため、アダー回路12−1のム入力端子人e〜
人雪には比較回路10かもの3ビツトデータが1/!倍
されたデータが供給される。また、アダー回路12−1
の3入力端子B・〜B諺のうち、最上位ビットの入力端
子Blおよび第2ビツトの入力奢千B1には、グランド
レベルが夫々供給され、また、最下位ビットの入力端子
1・には、ラインー1から供給される最上位ビットデー
タが供給される。このため、アダー回路12−1の1入
力端子1・〜1重には比較回路10からの3ビツトデー
タが1/4倍されたデータが供給される。そして、アダ
ー回路12−117)、ム入力端子ムO〜ム茸に供給さ
れる3ビツトデータと1人力端子10〜1雪に供給され
る3ビツトデータとが加算されることによって1アダ一
回路12−1の1出力端子aS〜S・からは比較部10
からの3ビツトのデータを0.75倍にしたデータが出
力される◎ このアダー回路12−1のstB力端子BoN’sから
出力される3ビツシデータは、対応する)ランス7アゲ
ー)12()l〜12esは供給される0このシランス
フアゲ−)12G1〜12・■はデコーダ13から出力
される信号ON1 / IF”〜Bによってゲート制御
される。−このデコーダ13はキーコードレジスタ3の
4段目出力からのノートコードを解読してlオクターブ
の音階の高低を表]−一 わす信号a〜1/1〜Bを出力する。この信号]=−一 〇〜171〜Bは音階の音程が低いO〜1のときには、
論理値「1」、音程が高い1〜Bのときには、論理値「
0」となる信号である・ 干して1補正部12に放て、上記信号a〜1//−!l
は、インバータ12−2を介してトランス7アゲー)1
2G4〜12Gmにも供給され、各シランスフアゲ−)
12()4〜12G@のゲートを剣舞する。これら各ト
ランス7アゲー) 12G4〜128・は比較部10か
63ビツトデータが供給される。しかして、上記信号O
〜P/ ンwlにあ 応じてシランスフアゲート12@1〜12@86るいは
12・4〜12・・が開成されることで、補正部12か
らはトランス7アゲー)12es〜121mから出力さ
れる3ビツトデータあるいはトランスファグー4120
4〜12G番から出力される3ビツトデータが選択的に
出力され、対応する排他的オアゲー)14〜16に供給
される。
12には、アダー回路12−1を有している。このアダ
ー回路12−1のム入力端子ム0〜ム露のうち、最上位
ビットの入力端子ム意にはグランドレベルが供給され、
また、第2ビツトの入力端子ム重にはラインL1から供
給される最上位ピッドデータが供給され、更に、最下位
ビットの入力端子ム・にはライン!I冨から供給される
第2ビツシデータが供給される。即ち、アダー回路12
−1の人入力端子ム・〜ム冨には、比較部10からの3
ビツトデータが下位側に1ビツトジアドされて供給され
る。このため、アダー回路12−1のム入力端子人e〜
人雪には比較回路10かもの3ビツトデータが1/!倍
されたデータが供給される。また、アダー回路12−1
の3入力端子B・〜B諺のうち、最上位ビットの入力端
子Blおよび第2ビツトの入力奢千B1には、グランド
レベルが夫々供給され、また、最下位ビットの入力端子
1・には、ラインー1から供給される最上位ビットデー
タが供給される。このため、アダー回路12−1の1入
力端子1・〜1重には比較回路10からの3ビツトデー
タが1/4倍されたデータが供給される。そして、アダ
ー回路12−117)、ム入力端子ムO〜ム茸に供給さ
れる3ビツトデータと1人力端子10〜1雪に供給され
る3ビツトデータとが加算されることによって1アダ一
回路12−1の1出力端子aS〜S・からは比較部10
からの3ビツトのデータを0.75倍にしたデータが出
力される◎ このアダー回路12−1のstB力端子BoN’sから
出力される3ビツシデータは、対応する)ランス7アゲ
ー)12()l〜12esは供給される0このシランス
フアゲ−)12G1〜12・■はデコーダ13から出力
される信号ON1 / IF”〜Bによってゲート制御
される。−このデコーダ13はキーコードレジスタ3の
4段目出力からのノートコードを解読してlオクターブ
の音階の高低を表]−一 わす信号a〜1/1〜Bを出力する。この信号]=−一 〇〜171〜Bは音階の音程が低いO〜1のときには、
論理値「1」、音程が高い1〜Bのときには、論理値「
0」となる信号である・ 干して1補正部12に放て、上記信号a〜1//−!l
は、インバータ12−2を介してトランス7アゲー)1
2G4〜12Gmにも供給され、各シランスフアゲ−)
12()4〜12G@のゲートを剣舞する。これら各ト
ランス7アゲー) 12G4〜128・は比較部10か
63ビツトデータが供給される。しかして、上記信号O
〜P/ ンwlにあ 応じてシランスフアゲート12@1〜12@86るいは
12・4〜12・・が開成されることで、補正部12か
らはトランス7アゲー)12es〜121mから出力さ
れる3ビツトデータあるいはトランスファグー4120
4〜12G番から出力される3ビツトデータが選択的に
出力され、対応する排他的オアゲー)14〜16に供給
される。
これら排他的オアゲージ14〜16の他端には1ビプツ
一トカウンタ部7のアダー回路72から出力される符号
ビットデータD4が夫々供給される・この符号ビットデ
ータD4はアンドゲート17にも供給される。そして、
排他的オアゲー)14〜16の出力は、対応するアント
ゲ−)18〜20に供給される。これら各アンドゲート
17〜20の他端には、ビプラーシを付与するか否かを
制−するマニュアルのビブラートスイッチ21がインバ
ータ22を介して与えられる。このスイッチ21の操作
信号は、オン操作時にXaamレベル1オア操作時にH
igムレベルとなる。そして、アントゲ−)18〜2G
の出力はアダー回路5の1入力端子1・〜B諺に供給さ
れ1また1アンドゲート17の出力はアダー回路5のキ
ャリー入力端子に供給される〇 次に1上記実施例の動作につき説明する・先ず1第4[
を参照してビブラートクーツタ発生部6の動作につき説
明する。4進カウンタ61の内容は1りWツク−4(第
4図(4参照)によって「00」、rol」、rlOJ
、「11」、「OO」−へと変化する・そして3進カウ
ンタ61の内容が「00J→rllJS 「00J・・
・とカウントアツプされる毎に1各アンドゲート65〜
68は順次開成される◎即ち14進カウンタ61の内容
が:「00Jのときには、アンドゲート65が開成され
1「01」のときには、アントゲ−)66、rl。
一トカウンタ部7のアダー回路72から出力される符号
ビットデータD4が夫々供給される・この符号ビットデ
ータD4はアンドゲート17にも供給される。そして、
排他的オアゲー)14〜16の出力は、対応するアント
ゲ−)18〜20に供給される。これら各アンドゲート
17〜20の他端には、ビプラーシを付与するか否かを
制−するマニュアルのビブラートスイッチ21がインバ
ータ22を介して与えられる。このスイッチ21の操作
信号は、オン操作時にXaamレベル1オア操作時にH
igムレベルとなる。そして、アントゲ−)18〜2G
の出力はアダー回路5の1入力端子1・〜B諺に供給さ
れ1また1アンドゲート17の出力はアダー回路5のキ
ャリー入力端子に供給される〇 次に1上記実施例の動作につき説明する・先ず1第4[
を参照してビブラートクーツタ発生部6の動作につき説
明する。4進カウンタ61の内容は1りWツク−4(第
4図(4参照)によって「00」、rol」、rlOJ
、「11」、「OO」−へと変化する・そして3進カウ
ンタ61の内容が「00J→rllJS 「00J・・
・とカウントアツプされる毎に1各アンドゲート65〜
68は順次開成される◎即ち14進カウンタ61の内容
が:「00Jのときには、アンドゲート65が開成され
1「01」のときには、アントゲ−)66、rl。
」のと倉には、アントゲ−)67、rllJのときには
、アンドゲート68が夫々開成される・しかして、り!
ツター4は#1411H(峠に示す如く1タロツクφ3
が4発出力される毎に、1発出力され、また、第4図(
4〜0)に示されるタイミング信号−1〜t4は、第3
図<e>に示す如く、チャンネル1〜4に同期している
。その結果、4進″jj?ンタ61の内容が「00」の
ときには、第4図(A)に示す如く1チヤンネル1が指
定されるタイミングでビブラートクーツク0LK1が論
理値「1」となり、また5r01Jのときには1第4!
1U(t)に示す如く、チャンネル2が指定されるタイ
ミングでビブラートクーツク0XsK2が論理値「1」
となり、また、「10」のときには、#14図σ)に示
す如く、チャンネル3が指定されるタイミングでビプッ
ートクuツ1aTJK3が@理値「l」となり、更に1
「11」のときには、第4図(h″)に示す如く、チ
ャンネル4が指定されるタイミングでビブラートクーツ
ク1LK4が論理値「1」となる。このように、ビブラ
ー>paツpoxAK1〜0TJK4は、時分画処理の
各周期毎に、チャンネル1〜4の指定に対応して規則的
にオアゲート69から順次出力される。
、アンドゲート68が夫々開成される・しかして、り!
ツター4は#1411H(峠に示す如く1タロツクφ3
が4発出力される毎に、1発出力され、また、第4図(
4〜0)に示されるタイミング信号−1〜t4は、第3
図<e>に示す如く、チャンネル1〜4に同期している
。その結果、4進″jj?ンタ61の内容が「00」の
ときには、第4図(A)に示す如く1チヤンネル1が指
定されるタイミングでビブラートクーツク0LK1が論
理値「1」となり、また5r01Jのときには1第4!
1U(t)に示す如く、チャンネル2が指定されるタイ
ミングでビブラートクーツク0XsK2が論理値「1」
となり、また、「10」のときには、#14図σ)に示
す如く、チャンネル3が指定されるタイミングでビプッ
ートクuツ1aTJK3が@理値「l」となり、更に1
「11」のときには、第4図(h″)に示す如く、チ
ャンネル4が指定されるタイミングでビブラートクーツ
ク1LK4が論理値「1」となる。このように、ビブラ
ー>paツpoxAK1〜0TJK4は、時分画処理の
各周期毎に、チャンネル1〜4の指定に対応して規則的
にオアゲート69から順次出力される。
しかして−ビブラートカウンタ部7では、電源オン時に
ビブラートレジスタ71の各チャンネルの内容は「0O
OOOJにセッシされる・この状態に於て1ビプラード
クpツタ0IIICI〜0XaK4がアダー回路72に
供給されると、ビブラートレジスタ71からのrooo
ooJのデータがアダー1il1172にて「+1コさ
れる。そして、この加算動作はビブラートクーツクax
Jx1〜CJXtK4に対応して各チャンネル毎に行な
われ、各チャンネルが−通り担定されると、各チャンネ
ルの内容は全てl”0OOOIJとなる。以下、同様に
、ビブラートレジスタ72の各チャンネルの内容は、対
応するビブラートクーツク0LKI〜OX、14によっ
て順次「+1」される。従って、アダー回路72から出
力されるデータは「ooooOJ→「1llllJs
rOooooJ−のように変化テ゛ する。そして、その下位4ビツトのゼータはビプツー)
波形メモリ部8に供給される。
ビブラートレジスタ71の各チャンネルの内容は「0O
OOOJにセッシされる・この状態に於て1ビプラード
クpツタ0IIICI〜0XaK4がアダー回路72に
供給されると、ビブラートレジスタ71からのrooo
ooJのデータがアダー1il1172にて「+1コさ
れる。そして、この加算動作はビブラートクーツクax
Jx1〜CJXtK4に対応して各チャンネル毎に行な
われ、各チャンネルが−通り担定されると、各チャンネ
ルの内容は全てl”0OOOIJとなる。以下、同様に
、ビブラートレジスタ72の各チャンネルの内容は、対
応するビブラートクーツク0LKI〜OX、14によっ
て順次「+1」される。従って、アダー回路72から出
力されるデータは「ooooOJ→「1llllJs
rOooooJ−のように変化テ゛ する。そして、その下位4ビツトのゼータはビプツー)
波形メモリ部8に供給される。
このビブラート波形メモリ部8はアダー回路72からの
データにてアドレス指定される。即ち、アダー回路72
から下位3ピツトデータDO#D1が排他的オアゲート
81〜83に与えられた場合に展て、第2ビツトのデー
タ DIがrOJであれば、データD(1−DIが「0
00」〜「111」に変化するに応じて正弦波ROM8
4からは位相角がθ〜1/!の間の波高値データが続出
される。
データにてアドレス指定される。即ち、アダー回路72
から下位3ピツトデータDO#D1が排他的オアゲート
81〜83に与えられた場合に展て、第2ビツトのデー
タ DIがrOJであれば、データD(1−DIが「0
00」〜「111」に変化するに応じて正弦波ROM8
4からは位相角がθ〜1/!の間の波高値データが続出
される。
また、第2ビツトのデータDIがrlJであれば、正弦
波ROM84に供給されるアダー回路72の下位3ビッ
トデータ:D@ND!は、排他的オアゲート81〜83
にて論理レベルが反転される。その結果、排他的オアゲ
ート81〜83の出力はオール1からオール0の方向へ
変化し、正弦波ROM84からは位相向がπ4〜にの間
の波高値データが読出される。そして、正弦波ROM8
4は4チヤンネルの時分割に動作せしめられ、各チャン
ネル毎にビブラート波形情報が各チャンネルで異なる位
相をもって続出される。
波ROM84に供給されるアダー回路72の下位3ビッ
トデータ:D@ND!は、排他的オアゲート81〜83
にて論理レベルが反転される。その結果、排他的オアゲ
ート81〜83の出力はオール1からオール0の方向へ
変化し、正弦波ROM84からは位相向がπ4〜にの間
の波高値データが読出される。そして、正弦波ROM8
4は4チヤンネルの時分割に動作せしめられ、各チャン
ネル毎にビブラート波形情報が各チャンネルで異なる位
相をもって続出される。
そして、正弦波ROM84かも続出されたビブラート波
形情報は、深さ股定部9に供給される・このとき、股定
スイッチ91がオフされている場合には1トランス7ア
ゲート9G1〜9asが開成される。この場合、正弦波
ROM84から出力されるビブラート波形情報は、その
まま深さ設定部9から送出される。また、設定スイッチ
91がオンされている場合には、トランス7アゲート9
G4〜9G・が開成される。この場合、正弦波ILOM
S4から出力されるビブラート波形情報は、下位側に1
ビツトシフトされる。その結果、設定スイッチ81のオ
ン操作で正弦波!LOM84からm出されたビブラート
波形情報の波高値は1/2に設定される。
形情報は、深さ股定部9に供給される・このとき、股定
スイッチ91がオフされている場合には1トランス7ア
ゲート9G1〜9asが開成される。この場合、正弦波
ROM84から出力されるビブラート波形情報は、その
まま深さ設定部9から送出される。また、設定スイッチ
91がオンされている場合には、トランス7アゲート9
G4〜9G・が開成される。この場合、正弦波ILOM
S4から出力されるビブラート波形情報は、下位側に1
ビツトシフトされる。その結果、設定スイッチ81のオ
ン操作で正弦波!LOM84からm出されたビブラート
波形情報の波高値は1/2に設定される。
そして、深さ設定部9から出力されるビブラート波形情
報は1比較部IOに供給される◎この比軟部10に於て
、デ4レイビプラーFスイッチ1〇−4のオフ操作時に
は、その操作信号が論理値「1」となっている。このた
め、トランス77ゲー)10()1〜IQGIはスイッ
チ10−4の操作信号によって開成される。この時、イ
ンバーター0−5の出力は論理値「0」てあり、アンド
ゲート1G−2,10−3は閉成されている・したがつ
て、スイッチ10−4のオフ操作時には、比較回路10
−1の比較結果に拘らず、深さ設定部9からのビブラー
ト波形情報は比較部1Gからその11出力される。
報は1比較部IOに供給される◎この比軟部10に於て
、デ4レイビプラーFスイッチ1〇−4のオフ操作時に
は、その操作信号が論理値「1」となっている。このた
め、トランス77ゲー)10()1〜IQGIはスイッ
チ10−4の操作信号によって開成される。この時、イ
ンバーター0−5の出力は論理値「0」てあり、アンド
ゲート1G−2,10−3は閉成されている・したがつ
て、スイッチ10−4のオフ操作時には、比較回路10
−1の比較結果に拘らず、深さ設定部9からのビブラー
ト波形情報は比較部1Gからその11出力される。
しかして、スイッチ10−4がオン状態になってμると
、比較部10は深さ設定部9からのビブラート波形情報
からディレィカウンタ部11の出力に応じたディレィビ
ブラート波形情報を得る。即ち、スイッチ10−4のオ
ン操作には。
、比較部10は深さ設定部9からのビブラート波形情報
からディレィカウンタ部11の出力に応じたディレィビ
ブラート波形情報を得る。即ち、スイッチ10−4のオ
ン操作には。
インバータ1O−5の出力が論理値「1」となり、アン
ドゲート10−2.10−3か開成される。この時、比
較回路1O−IK於て、入力データA、Bの大小を比較
した結果、A<Bであると判断された場合には、そのA
<B出力端子からH1ghレベルの信号が出力され、ア
ント。
ドゲート10−2.10−3か開成される。この時、比
較回路1O−IK於て、入力データA、Bの大小を比較
した結果、A<Bであると判断された場合には、そのA
<B出力端子からH1ghレベルの信号が出力され、ア
ント。
ゲー)10−2.オアゲート10−6を介してトランス
ファゲート10G重〜l0GIK供給される。このため
、深さ設定部9かものビブラート波形情報かトランスフ
アゲ−)10GI〜toGs&介して比較部10から送
出される。
ファゲート10G重〜l0GIK供給される。このため
、深さ設定部9かものビブラート波形情報かトランスフ
アゲ−)10GI〜toGs&介して比較部10から送
出される。
また、比較回路1O−1に於て、A≧Bであると判断さ
れた場合には、その人≧B出力端子から)I1ghレベ
ルの信号が出力され、アンドゲート1O−3を介してト
ランスファゲート10G4〜xoGsに供給される。こ
のため、ディレィカウンタ部11からのカウント情報が
トランスファゲート10G4〜too@v介して比較部
10から送出される。
れた場合には、その人≧B出力端子から)I1ghレベ
ルの信号が出力され、アンドゲート1O−3を介してト
ランスファゲート10G4〜xoGsに供給される。こ
のため、ディレィカウンタ部11からのカウント情報が
トランスファゲート10G4〜too@v介して比較部
10から送出される。
しかして、ディレィカウンタ部11からのカウント情報
は1次の如きものである。即ち、ディレィカウンタ部1
1にキーオン信号KBYONが与えられると、キーオン
信号KEYONはインノ(−タ11−5によりて反転さ
れて論理値「0」となる。このため、押鍵と同時にディ
レィレジスタ11−1の1段目には、 [oooJの
データがセットされる。そして、セットされた「000
」のデータに、クロック81によるディレィレジスタ1
1−1のシフト動作により1.アダー回路11−6に供
給される。このアダー回路11−6に供給されたデータ
に、第5図(b)に示すブイレイクミックDLCLKに
同期して「+IJずつ更新される。
は1次の如きものである。即ち、ディレィカウンタ部1
1にキーオン信号KBYONが与えられると、キーオン
信号KEYONはインノ(−タ11−5によりて反転さ
れて論理値「0」となる。このため、押鍵と同時にディ
レィレジスタ11−1の1段目には、 [oooJの
データがセットされる。そして、セットされた「000
」のデータに、クロック81によるディレィレジスタ1
1−1のシフト動作により1.アダー回路11−6に供
給される。このアダー回路11−6に供給されたデータ
に、第5図(b)に示すブイレイクミックDLCLKに
同期して「+IJずつ更新される。
危お、ディレィクロックDLCLKはクロック−(第5
図(11)参照)が例え[10発出力される毎に1発出
力されるものである。しかして、アダー回路11−6の
内容に応じた3ビツトのデータに。
図(11)参照)が例え[10発出力される毎に1発出
力されるものである。しかして、アダー回路11−6の
内容に応じた3ビツトのデータに。
オアゲー)11−8〜11−10な介して送出さtN、
る。このオアゲート11−8〜It−10の出力は、ア
ダー回路11−6からキャリー信号ゝC0UTが出力さ
れると、オール「1」となる。そして、オアゲー)11
−8〜11−10から出力される「111」のデータは
、ディレィレジスタ11−1の1段目に供給された後、
アダー回路11−6に供給される。このため、アダー回
路11−6からは再びキャリー信号C0UTが出力され
るようになる。以下、同様の動作が繰り返されることに
より、オアゲー)11−8〜11−10の出力Urll
lJレベルな維持するようになる。したがって、ディレ
ィカウンタ部11の出力レベルは、押鍵と同時にセット
された[o O04のデータが「111」にカウントア
ツプされるまでの間は増大し、そして、rlllJにカ
ウントアップされた後は一宇なものと愈る。
る。このオアゲート11−8〜It−10の出力は、ア
ダー回路11−6からキャリー信号ゝC0UTが出力さ
れると、オール「1」となる。そして、オアゲー)11
−8〜11−10から出力される「111」のデータは
、ディレィレジスタ11−1の1段目に供給された後、
アダー回路11−6に供給される。このため、アダー回
路11−6からは再びキャリー信号C0UTが出力され
るようになる。以下、同様の動作が繰り返されることに
より、オアゲー)11−8〜11−10の出力Urll
lJレベルな維持するようになる。したがって、ディレ
ィカウンタ部11の出力レベルは、押鍵と同時にセット
された[o O04のデータが「111」にカウントア
ツプされるまでの間は増大し、そして、rlllJにカ
ウントアップされた後は一宇なものと愈る。
このようなディレィカウンタ部11の出力が比較部門0
に供給されることにより、比較部9から出力されるビブ
ラート波形情報に基づき放音される集音は、g/c^図
に示すディレィビブラートが付与される。なお、この第
6図で横軸は時間、縦軸は周波数を示すものであり、換
言すれば、縦軸はラード波形情報Aがディレィカウンタ
部11からのカウント情報Bのレベルでカットされたも
のとなる。そして、ディレィビブラートの遅延時間Tに
ディレィカウンタ部かその力パント1情11ABが最大
レベルに達するまでであり、この実施例では、ブレイク
ミックDLCLKの8発分、クロックの4の80発分に
相当する。
に供給されることにより、比較部9から出力されるビブ
ラート波形情報に基づき放音される集音は、g/c^図
に示すディレィビブラートが付与される。なお、この第
6図で横軸は時間、縦軸は周波数を示すものであり、換
言すれば、縦軸はラード波形情報Aがディレィカウンタ
部11からのカウント情報Bのレベルでカットされたも
のとなる。そして、ディレィビブラートの遅延時間Tに
ディレィカウンタ部かその力パント1情11ABが最大
レベルに達するまでであり、この実施例では、ブレイク
ミックDLCLKの8発分、クロックの4の80発分に
相当する。
しかして、比較部10より出力されるビブラート波形情
報は、補正部12に供給される。このとき、キーコード
レジスタ3から出力されるノートコードが音階CNFの
場合には、デコーダ13か1−一 ら出力される信号C−F/F−Bは、論理値rlJとな
る。このため、補正部12に於ては、トランスファゲー
ト12G1〜12G$が開成される。
報は、補正部12に供給される。このとき、キーコード
レジスタ3から出力されるノートコードが音階CNFの
場合には、デコーダ13か1−一 ら出力される信号C−F/F−Bは、論理値rlJとな
る。このため、補正部12に於ては、トランスファゲー
ト12G1〜12G$が開成される。
これによって、アダー回路12−1のβ出力端子86N
8mからは、比較部10の出力データが0.75倍され
たデータが出力される。また、キーコードレジスタ3か
ら出力されるノートコードが音階Fφ〜Bの場合には、
デコーダ13から出力される信号C,,F/F”−Bは
、論理値「0」となる。このため、補正部12に於いて
は、インバータ12−2の出力が論理値rlJとなり、
トランス7アゲー)12G*〜12G−が開成され、逆
に、トランスファゲート1 zGt〜tzGsは閉成さ
れる。
8mからは、比較部10の出力データが0.75倍され
たデータが出力される。また、キーコードレジスタ3か
ら出力されるノートコードが音階Fφ〜Bの場合には、
デコーダ13から出力される信号C,,F/F”−Bは
、論理値「0」となる。このため、補正部12に於いて
は、インバータ12−2の出力が論理値rlJとなり、
トランス7アゲー)12G*〜12G−が開成され、逆
に、トランスファゲート1 zGt〜tzGsは閉成さ
れる。
これによって、比較部10からの出力デー−が1倍され
たデータが出力される。このように、補正部12では比
較部10の出力データY音階の音程が低いΩ〜Fのとき
には0.75倍、tた音階の音程が高%th F”m
Bのときには1倍に補正する。これにより、ビブラート
の深さは音階の高低に応じて変化されず、略一定なもの
となる。
たデータが出力される。このように、補正部12では比
較部10の出力データY音階の音程が低いΩ〜Fのとき
には0.75倍、tた音階の音程が高%th F”m
Bのときには1倍に補正する。これにより、ビブラート
の深さは音階の高低に応じて変化されず、略一定なもの
となる。
そして、このように補正部12によって補正されたビブ
ラート波形情報は、排他的オアゲート14〜16に供給
される。このとき、アダー回路72の符号ビットのデー
タD4が「0」である場合には、補正W612の出力が
そのまま排他的オアデー)14〜16を介して出力され
、tた。「1」である場合には、補正部12の出力が排
他的オアゲ’−)14〜16にて反転されて出力される
。そして、排他的オアゲート14〜16の出力はアント
91、\ \ ゛ ゲート18〜20を介してアダー回路5のB入
力端子B・〜B1に供給される。これと同時に、アダー
回路72からの符号ビットのデータD4は。
ラート波形情報は、排他的オアゲート14〜16に供給
される。このとき、アダー回路72の符号ビットのデー
タD4が「0」である場合には、補正W612の出力が
そのまま排他的オアデー)14〜16を介して出力され
、tた。「1」である場合には、補正部12の出力が排
他的オアゲ’−)14〜16にて反転されて出力される
。そして、排他的オアゲート14〜16の出力はアント
91、\ \ ゛ ゲート18〜20を介してアダー回路5のB入
力端子B・〜B1に供給される。これと同時に、アダー
回路72からの符号ビットのデータD4は。
アンドゲート1フを介してアダー回路5のキャリー入力
端子C1nに供給される。この符号ビットのデータD4
が「l」のときKは、アダー回路5のB入力端子B・〜
Blに供給される3ビツトデータは、その各ビットのレ
ベルY反転し、かつその値に「+IJしたデータ(2の
補数表現)となる。
端子C1nに供給される。この符号ビットのデータD4
が「l」のときKは、アダー回路5のB入力端子B・〜
Blに供給される3ビツトデータは、その各ビットのレ
ベルY反転し、かつその値に「+IJしたデータ(2の
補数表現)となる。
したがりて、アダー回路5から出力される周波数情報は
、アダー回路72から出力される符号ピッには1位相角
に〜2πめ部分の正弦波に相当するものとなる。そして
、アダー回路5からの周波数情1lip、キーコードレ
ジスタ3からのオクターブコードと共に、楽音作成部に
供給される。この楽音作成部は入力される最低オクター
ブの周波数情イも 報?オクターブコードによって加算(,2n4#)シて
。
、アダー回路72から出力される符号ピッには1位相角
に〜2πめ部分の正弦波に相当するものとなる。そして
、アダー回路5からの周波数情1lip、キーコードレ
ジスタ3からのオクターブコードと共に、楽音作成部に
供給される。この楽音作成部は入力される最低オクター
ブの周波数情イも 報?オクターブコードによって加算(,2n4#)シて
。
当該オクターブの周波数情報を得る。
いま、上述した動作な数式を用いて表現するとFvtm
(t)−(F+g (1) X朝ルP’IHXy (T
N) ) X 2 ”F’emt、ム! マI■(t)
−(F+MIN(# (1))OEFつ:’H,DF
JAYCNT(すXy (TN) ) X2” となる。
(t)−(F+g (1) X朝ルP’IHXy (T
N) ) X 2 ”F’emt、ム! マI■(t)
−(F+MIN(# (1))OEFつ:’H,DF
JAYCNT(すXy (TN) ) X2” となる。
ここで、 Fvgi(1) は楽音にビブラートを付
与したときの当該楽音の周波数情報s yswtム!マ
II(1)はディレィビブラートを付与したときの当該
楽音の周波数情@、Fは楽音にビブラートを付与しない
ときの尚該楽音の周波数情報、5(1)は正弦波凡OM
B4から出力さ1する波高憚データ(時間−によって変
化する波形データ)、ngp’ruは深さ設定部IK於
ける深さ設定値、y(TN)は補正部12に於ける補正
値、MIN(A、B)はAとBの値のうちの小の値、D
ELAYCNT (t)はディレィカウンタの出力、S
はオクターブである。
与したときの当該楽音の周波数情報s yswtム!マ
II(1)はディレィビブラートを付与したときの当該
楽音の周波数情@、Fは楽音にビブラートを付与しない
ときの尚該楽音の周波数情報、5(1)は正弦波凡OM
B4から出力さ1する波高憚データ(時間−によって変
化する波形データ)、ngp’ruは深さ設定部IK於
ける深さ設定値、y(TN)は補正部12に於ける補正
値、MIN(A、B)はAとBの値のうちの小の値、D
ELAYCNT (t)はディレィカウンタの出力、S
はオクターブである。
このように本実施例の電子楽器に於ては、ビブラート制
御をデジタル的に行うことが可能である。
御をデジタル的に行うことが可能である。
また、ビブラートの深さ七可変したり、ディレィビブラ
ートを付与することで、演奏者の好みによる快いビブラ
ートな得ることができる。tた。4チヤンネルの時分割
処理により、同時に4つの楽51rK対して異なる位相
のビブラートな付与することができる。
ートを付与することで、演奏者の好みによる快いビブラ
ートな得ることができる。tた。4チヤンネルの時分割
処理により、同時に4つの楽51rK対して異なる位相
のビブラートな付与することができる。
次に、この発明の他の実施例な第7図を参照して説明す
る。第7図はビブラートクロック発生部部 の変化例を示し、第1図と同一構成のものは、同一符号
をもって示し、その説明な省略する0本実施例のビブラ
ートクロック発生部600はテコーダ@4KIL数デー
タな入力するようにしたものである。即ち、ビブラート
クロック発生部600には、りaツタa4によりてジッ
ト動作を行うγビットの4シフトレジスタ601を有し
ている。このシフトレジスタ601の1ビツト出力およ
び7ビツト出力は排他的オアゲート602に供給される
。仁の排他的オアゲート602の出力はオアゲ−)60
3V介してシフトレジスタ601の1ビツト目に転送さ
れる。tた。シフトレジスタ60101ビツト目には、
電源オン時に出力されるワンショットのトリガ信号がオ
アデー)601v介して与えられることにより、論理値
「1」がセットされる。そして、シフトレジスタ601
の1ビツト出力および排他的オアゲート602の出力は
。
る。第7図はビブラートクロック発生部部 の変化例を示し、第1図と同一構成のものは、同一符号
をもって示し、その説明な省略する0本実施例のビブラ
ートクロック発生部600はテコーダ@4KIL数デー
タな入力するようにしたものである。即ち、ビブラート
クロック発生部600には、りaツタa4によりてジッ
ト動作を行うγビットの4シフトレジスタ601を有し
ている。このシフトレジスタ601の1ビツト出力およ
び7ビツト出力は排他的オアゲート602に供給される
。仁の排他的オアゲート602の出力はオアゲ−)60
3V介してシフトレジスタ601の1ビツト目に転送さ
れる。tた。シフトレジスタ60101ビツト目には、
電源オン時に出力されるワンショットのトリガ信号がオ
アデー)601v介して与えられることにより、論理値
「1」がセットされる。そして、シフトレジスタ601
の1ビツト出力および排他的オアゲート602の出力は
。
直接および対応するインバータ62,684?介してデ
コーダ64に供給される。
コーダ64に供給される。
しかして、電源なオンすると、レジスタ60101ビツ
ト目には、論理値「1」がセットされる。
ト目には、論理値「1」がセットされる。
このとき、シフトレジスタ601の各ビットの内容は夫
々論理値「0」と女っている。この状態で。
々論理値「0」と女っている。この状態で。
シフトレジスタ601のシフト聯作が開始されることに
よp、排他的オアゲート60キの出力およびシフトレジ
スタ601の1ビツト出力から成る2ビツトデータは、
乱数データとなり、この乱数データがデコーダ64に供
給される。このため。
よp、排他的オアゲート60キの出力およびシフトレジ
スタ601の1ビツト出力から成る2ビツトデータは、
乱数データとなり、この乱数データがデコーダ64に供
給される。このため。
アンドゲート65〜68の出力をビブラートクロックと
して用埴ることにより、各楽音のビブラートの位相をラ
ンダムに変化せしめることかでき。
して用埴ることにより、各楽音のビブラートの位相をラ
ンダムに変化せしめることかでき。
これによって自由なビブラート効果な得ることができる
。
。
次に、この発明の他の実施例について第8図。
第9図を参照して説明する。なお、第8図に於いて、第
1図と同一のものは同一符号な4って示し。
1図と同一のものは同一符号な4って示し。
その説明を省略する。wEB図に於て、符号90はビブ
ラートの深さを設定する深さ設定部であり。
ラートの深さを設定する深さ設定部であり。
第1図に示す実施例と異なり、深さ設定部90は例えば
rOJ〜「7」の深さ設定値tスイッチ操作等の手段に
より、適宜設定可能に構成されている。この深さ設定部
90からはrOJ〜「7」の設定@に応じて「000」
〜「111」の3ビツトデータな出力し、比較回路10
−1のA入力端子に供給する。そして、上記実施例と同
様に、比較回路1O−1のB入力端子には、ディレィカ
ウンタ部11からの出力データが供給されており。
rOJ〜「7」の深さ設定値tスイッチ操作等の手段に
より、適宜設定可能に構成されている。この深さ設定部
90からはrOJ〜「7」の設定@に応じて「000」
〜「111」の3ビツトデータな出力し、比較回路10
−1のA入力端子に供給する。そして、上記実施例と同
様に、比較回路1O−1のB入力端子には、ディレィカ
ウンタ部11からの出力データが供給されており。
そして、その比較結果に応じて深さ設定部90からの出
力データとディレィカウンタ部11からの出力データと
を選択的に出力する。この比較部10からの出力データ
は乗算器100に供給される。
力データとディレィカウンタ部11からの出力データと
を選択的に出力する。この比較部10からの出力データ
は乗算器100に供給される。
この乗算器5oovcB*プラート波形メそり部8から
のビブラート波形情報が供給されており、このビブラー
ト波形情報と比較部90からの出力データとを乗算し、
その結果データを補正部12に供給する。なお、符号1
0−7は第1図のトランスファゲート10G1〜l0G
−に相当するトランスファゲート群、符号10−8は第
1図のトランスファゲート10G4〜10G@に相当す
小トランス7アゲート群、符号110TrL第1図の排
他的オアゲート14〜16tC相当するゲート回路。
のビブラート波形情報が供給されており、このビブラー
ト波形情報と比較部90からの出力データとを乗算し、
その結果データを補正部12に供給する。なお、符号1
0−7は第1図のトランスファゲート10G1〜l0G
−に相当するトランスファゲート群、符号10−8は第
1図のトランスファゲート10G4〜10G@に相当す
小トランス7アゲート群、符号110TrL第1図の排
他的オアゲート14〜16tC相当するゲート回路。
符号120は第1図のアンドゲート17〜20に相歯す
るアンドゲート群である。
るアンドゲート群である。
次に1本実施例の動作について説明する。比較部10に
於ては、深さ設定部90の出力データとディレィカウン
タ部11の出力データとの大小な比較し、この比較の結
果、小さい方のデータを送出する。したがって、比較部
10からはディレィカウンタ部11の出力データが深さ
設定部9oの設定[に達するまでは、ディレィカウンタ
部11の出力データが送出され、それ以降は深さ設定部
90の出力データが送出される。そして、比較部10か
ら送出されたデータは1乗算器100に供給され、ヒフ
ラード波形メモリ部8からのビブラート波形情報と乗算
される。その結果1乗算器100からは第9図に示すデ
ィレィビブラート波形が得られる。このディレィビブラ
ート波形の遅延時間T′は、比較部10の出力データC
vcよって可変される。即ち、この比較部10の出力デ
ータCは。
於ては、深さ設定部90の出力データとディレィカウン
タ部11の出力データとの大小な比較し、この比較の結
果、小さい方のデータを送出する。したがって、比較部
10からはディレィカウンタ部11の出力データが深さ
設定部9oの設定[に達するまでは、ディレィカウンタ
部11の出力データが送出され、それ以降は深さ設定部
90の出力データが送出される。そして、比較部10か
ら送出されたデータは1乗算器100に供給され、ヒフ
ラード波形メモリ部8からのビブラート波形情報と乗算
される。その結果1乗算器100からは第9図に示すデ
ィレィビブラート波形が得られる。このディレィビブラ
ート波形の遅延時間T′は、比較部10の出力データC
vcよって可変される。即ち、この比較部10の出力デ
ータCは。
イビブラート波形の遅延時間Tが変化する。
いま、上述した動作を数式な用φて表現すると。
FemcAy vts(す=(F+s(g)XDBPI
HXy(TN月×81となる。なお、この式に現われる
各項は上述したとおりのものである。
HXy(TN月×81となる。なお、この式に現われる
各項は上述したとおりのものである。
このように1本実施例で得られるディレィビブラート波
形は、第9図に示すように、清めらかなものとな9.快
いビブラートを得ることができる。
形は、第9図に示すように、清めらかなものとな9.快
いビブラートを得ることができる。
また、ディレィビブラートの遅延時間T’−&適宜変更
可能であるから、所望のディレィビブラートを得ること
ができる。
可能であるから、所望のディレィビブラートを得ること
ができる。
なお、上記嚢施例に於ては1周波数情報ROMに最低オ
クターブの各音階の周波数情報を記憶するようにしたが
、各オクターブ毎の周波数情報を記憶するものでもよい
。また、上記実施例では。
クターブの各音階の周波数情報を記憶するようにしたが
、各オクターブ毎の周波数情報を記憶するものでもよい
。また、上記実施例では。
正弦波RかMKx/4周期の正弦波の波高値データを記
憶させたが、正弦波の波高値データを一周期にわたって
記憶するものでもよ−。また、その他三角波などの波高
値データな出力するようにしても&−0更に、ビブラー
ト深さ設定部の設定値なIA倍に設定するようにしたが
、その設定値は任意である。
憶させたが、正弦波の波高値データを一周期にわたって
記憶するものでもよ−。また、その他三角波などの波高
値データな出力するようにしても&−0更に、ビブラー
ト深さ設定部の設定値なIA倍に設定するようにしたが
、その設定値は任意である。
また、上記実施例では1時升割処理な4チヤンネルとし
たが1分割するチャンネル数嬬任意であに限定されるも
のでなく、ビブラートの変化框音階信号の変化に比べて
かなりおそくても曳いため。
たが1分割するチャンネル数嬬任意であに限定されるも
のでなく、ビブラートの変化框音階信号の変化に比べて
かなりおそくても曳いため。
マイクa )aセッサ等を用いて処理するようにしても
3に″′・、2 また、上#r実施例の補正部は、比較部10の出力1i
10.75倍に補正するようにしたが、この補正値はこ
れに限定されない。また、上述した実施例では、1オク
ターブ1に2分割して補正するようにしたが、それ以上
に分割して、補正するようにしても良い。
3に″′・、2 また、上#r実施例の補正部は、比較部10の出力1i
10.75倍に補正するようにしたが、この補正値はこ
れに限定されない。また、上述した実施例では、1オク
ターブ1に2分割して補正するようにしたが、それ以上
に分割して、補正するようにしても良い。
この発明は1以上詳述した如く、音階周波数情報とビブ
ラート波形情報とをデジタル的に生成しこのビブラート
波形情報に基づきディレィビブラート波形情報を生成し
、このディレィビブラート波形情報と上記音階周波数情
報とを合成するようにしたから、ディレィビブラート制
御をデジタル的に行うことができる。従って、安定した
自由なディレィビブラートな得る仁とかでき、また、デ
ジタル回路の構成で、LaI化か可能とな9,11造戸
スト、製造工程が大幅に縮減できる等、実用上極めて有
効である。
ラート波形情報とをデジタル的に生成しこのビブラート
波形情報に基づきディレィビブラート波形情報を生成し
、このディレィビブラート波形情報と上記音階周波数情
報とを合成するようにしたから、ディレィビブラート制
御をデジタル的に行うことができる。従って、安定した
自由なディレィビブラートな得る仁とかでき、また、デ
ジタル回路の構成で、LaI化か可能とな9,11造戸
スト、製造工程が大幅に縮減できる等、実用上極めて有
効である。
第1図はこの発明の一実施例による要部の回路構成図、
第2図は正妓波ROM#C記憶されている1/4周期の
正弦波を示す図、第3図は正弦波ROMから出力される
1周期分の正弦波を示す図、第4図(a)〜(h)Hビ
ブラートクロック発生部の動作な示すタイムチャート、
1IIs図(1)、 (b)はブイレイクミックDLC
LKとりaツク114との関係を示した図、算6図はデ
ィレィビブラート波形な示す1第7図はこの発明の他の
実施例を示すビブラートクロック発生部の回路構成図、
第S図はこの発明の更に他の実施例を示す要部の回路構
成図、第9図は第8図の実施例に於けるディレィビブラ
ート波形を示す図である。 1−*−ホー V、a ・Jl波数情lllROM、s
−・・アダー回路、6,600・・・ビブラートクロ
ック発生部、7・・・ビブラートカウンタ部%8・・・
ビブラート波形メモリ部、9.90・・・深さ設定部、
10・・・比較部、11・・・ディレィカウンタ部、1
00・・・乗算器。 特許出願人 カシオ計算機株式会社 手続補IF書(方式) 昭和%年/7月瀉日 特許庁長官島田春樹 殿 1、 事件の表示 昭和56年特許願第103925 ’号2、発明の名称 電子楽器のディレィビブラート制御方式3、 補正をす
る者 事件との関係 特許出願人 明細書の「4、図面の簡単な説明」の橢6、補正の内容 願書添付の明細書の「4、図面の簡単な説明」の欄を下
記の通り訂正する。 記 4、 vA面の簡単な説明 第1図はこの発明の一実施例による要部の回路構11G
SL第2gIは正弦波ROMに記憶されている1/4R
期の正弦波を示す図、第3図は正弦波10Mから出力さ
れる1屑期分の正弦波を示す図、第4図(@)〜<h>
はビブラー)りpツク発生部の動作を示すタイムチャー
ド1第5m(→、(h)はディレィタレツクDXsOX
aKとり冒ツタQ4との関係を示した図、第6図はデイ
レイビブラート波形を示す図、第7[はこの発明の他の
実施例を示すビブラートクルツタ発生部の回路構成図、
第8図はこの発明の更に他の実施例を示す要部の回路構
成図、第9図は第8図の実施例に於けるデイレイビブフ
ート波形を示す図である。 1・・・キーボード、4・・・周波数情報ROM、5・
・・アダー回路、6.600・・・ビブラートクルツタ
発生部、7・−ビプツートカウンタ部、8・・・ビブラ
ート波形メモリ部、9.90・・・深さ設定部%10・
・・比較部、11・・・ディレィカウンタ部、100・
・・乗算器◇
第2図は正妓波ROM#C記憶されている1/4周期の
正弦波を示す図、第3図は正弦波ROMから出力される
1周期分の正弦波を示す図、第4図(a)〜(h)Hビ
ブラートクロック発生部の動作な示すタイムチャート、
1IIs図(1)、 (b)はブイレイクミックDLC
LKとりaツク114との関係を示した図、算6図はデ
ィレィビブラート波形な示す1第7図はこの発明の他の
実施例を示すビブラートクロック発生部の回路構成図、
第S図はこの発明の更に他の実施例を示す要部の回路構
成図、第9図は第8図の実施例に於けるディレィビブラ
ート波形を示す図である。 1−*−ホー V、a ・Jl波数情lllROM、s
−・・アダー回路、6,600・・・ビブラートクロ
ック発生部、7・・・ビブラートカウンタ部%8・・・
ビブラート波形メモリ部、9.90・・・深さ設定部、
10・・・比較部、11・・・ディレィカウンタ部、1
00・・・乗算器。 特許出願人 カシオ計算機株式会社 手続補IF書(方式) 昭和%年/7月瀉日 特許庁長官島田春樹 殿 1、 事件の表示 昭和56年特許願第103925 ’号2、発明の名称 電子楽器のディレィビブラート制御方式3、 補正をす
る者 事件との関係 特許出願人 明細書の「4、図面の簡単な説明」の橢6、補正の内容 願書添付の明細書の「4、図面の簡単な説明」の欄を下
記の通り訂正する。 記 4、 vA面の簡単な説明 第1図はこの発明の一実施例による要部の回路構11G
SL第2gIは正弦波ROMに記憶されている1/4R
期の正弦波を示す図、第3図は正弦波10Mから出力さ
れる1屑期分の正弦波を示す図、第4図(@)〜<h>
はビブラー)りpツク発生部の動作を示すタイムチャー
ド1第5m(→、(h)はディレィタレツクDXsOX
aKとり冒ツタQ4との関係を示した図、第6図はデイ
レイビブラート波形を示す図、第7[はこの発明の他の
実施例を示すビブラートクルツタ発生部の回路構成図、
第8図はこの発明の更に他の実施例を示す要部の回路構
成図、第9図は第8図の実施例に於けるデイレイビブフ
ート波形を示す図である。 1・・・キーボード、4・・・周波数情報ROM、5・
・・アダー回路、6.600・・・ビブラートクルツタ
発生部、7・−ビプツートカウンタ部、8・・・ビブラ
ート波形メモリ部、9.90・・・深さ設定部%10・
・・比較部、11・・・ディレィカウンタ部、100・
・・乗算器◇
Claims (1)
- 【特許請求の範囲】 a) 音階に対応する周波数情報をディジタル的に出力
する周波数情報出力手段と、ビブラート波形情報をデジ
タル的に出力するビブラート波形情報出力手段と一発音
開始時から所定の時間カウント手段と、このデイレイビ
ブラーF変換手段の出力と上記周波数情報出力手段の出
力とを合成する合成手段とを具備し、上記合成手段の出
力に応じてイ デ4レイビプラー)制御を行うことを特徴とする子1 電子楽器のチイレイビブラート制御方式。 Q) 上記特許請求の範囲第1項記載に於て、上記周波
数情報出力手段、ビブラート波形情報出力手段およびカ
ウント手段は、複数チャンネルに時分割動作せしめられ
、各チャンネル毎にデ子しイビ0)上記特許請求の範囲
第2項記載に於て、上記ビブラート波形情報出力手段は
、各チャンネル毎に位相が夫々異なるビブラート波形情
報を出力することを特徴とする電子楽器のデイレイビプ
ツー)制御方式。 (4)上記特許請求の範囲第2項記載に於て、上記ビブ
ラート波形情報出力手段は、各チャンネル毎に位相が夫
々異なるビブラート波形情報を出力することを特徴とす
る電子楽器のデ千レイビブラート制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56103925A JPS585796A (ja) | 1981-07-02 | 1981-07-02 | 電子楽器のディレイビブラート制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56103925A JPS585796A (ja) | 1981-07-02 | 1981-07-02 | 電子楽器のディレイビブラート制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS585796A true JPS585796A (ja) | 1983-01-13 |
JPH0314197B2 JPH0314197B2 (ja) | 1991-02-26 |
Family
ID=14367000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56103925A Granted JPS585796A (ja) | 1981-07-02 | 1981-07-02 | 電子楽器のディレイビブラート制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS585796A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6079331A (en) * | 1997-10-24 | 2000-06-27 | Fuji Photo Film Co., Ltd. | Plate making device and printer and printing system using the plate making device |
US6082263A (en) * | 1997-10-24 | 2000-07-04 | Fuji Photo Film Co., Ltd. | Plate making device and printer and printing system using the plate making device |
US7032514B2 (en) | 2000-06-26 | 2006-04-25 | Fuji Photo Film Co., Ltd. | Planographic printing method, original printing plate and printing press |
-
1981
- 1981-07-02 JP JP56103925A patent/JPS585796A/ja active Granted
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6079331A (en) * | 1997-10-24 | 2000-06-27 | Fuji Photo Film Co., Ltd. | Plate making device and printer and printing system using the plate making device |
US6082263A (en) * | 1997-10-24 | 2000-07-04 | Fuji Photo Film Co., Ltd. | Plate making device and printer and printing system using the plate making device |
US7032514B2 (en) | 2000-06-26 | 2006-04-25 | Fuji Photo Film Co., Ltd. | Planographic printing method, original printing plate and printing press |
Also Published As
Publication number | Publication date |
---|---|
JPH0314197B2 (ja) | 1991-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4336736A (en) | Electronic musical instrument | |
US4184403A (en) | Method and apparatus for introducing dynamic transient voices in an electronic musical instrument | |
EP0149896B1 (en) | Method and apparatus for dynamic reproduction of transient and steady state voices in an electronic musical instrument | |
US4114496A (en) | Note frequency generator for a polyphonic tone synthesizer | |
KR940005988B1 (ko) | 악음파형 발생장치 | |
US4602545A (en) | Digital signal generator for musical notes | |
US4733591A (en) | Electronic musical instrument | |
JPS585796A (ja) | 電子楽器のディレイビブラート制御装置 | |
US4205574A (en) | Electronic musical instrument with variable pulse producing system | |
US4205577A (en) | Implementation of multiple voices in an electronic musical instrument | |
US4286491A (en) | Unified tone generation in a polyphonic tone synthesizer | |
US4526079A (en) | Automatic rhythm performance device for electronic musical instruments | |
US4450746A (en) | Flute chorus generator for a polyphonic tone synthesizer | |
US4526081A (en) | Extended harmonics in a polyphonic tone synthesizer | |
JP2935053B2 (ja) | 電子楽器 | |
JP2900082B2 (ja) | 楽音発生装置 | |
JPS585798A (ja) | 電子楽器のビブラート制御装置 | |
US4228714A (en) | Multiplex chime generator | |
US4716805A (en) | Ensemble effect for a musical tone generator using stored waveforms | |
JPH0522918B2 (ja) | ||
JPS585797A (ja) | 電子楽器のビブラ−ト制御方式 | |
JPS6137639B2 (ja) | ||
JPH0786755B2 (ja) | 電子楽器 | |
JPS62135895A (ja) | 電子楽器のウエ−ブゼネレ−タ | |
JPH0584534B2 (ja) |