JPS585796A - 電子楽器のディレイビブラート制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、デ４レイビブラート制御をデジタル的に行
う電子楽器のディレィビブラート制御方式に関する。

従来、電子楽器に於て、音階に対応する周波数にビブラ
ートを付与する回路としては、アナリグ回路方式のもの
がある。そして、この回路としては、ＷＯＯ（電圧制御
発振器）の発振周波数をビブラート信号に応じて変化せ
しめ、このＶＯＯの出力を楽音信号作成部のクロックと
することにより、ビブラート制御を行う方法と、楽音信
号作成部から音階周波数信号が入力される１１１１）　
（バケット・プリケート・デバイス′）素子をビブラー
ト信号に応じて遅延動作せしめることにより１ビブラー
ト制御を行う方法とに大別される。

しかしながら、このようなアナリグ回路方式のものにあ
っては、温度上昇による誤差、部品のはらつき、あるい
は発振周波数のずれ等１不安定な要素が多くなり、また
、部品点数が多く、作成する工程に多大な労力、時間を
要し、更に１集積回路化に不適合である等、棚々の難点
がある。

この発明は１以上の点を鑑みてなされたもので、音階周
波数情報とビブラート波形情報とをデジタル的に生成し
、このビブラート波形情報に基づきイ レ４ビブラート波形情報と上記音階周波数情報と以下、
この発明を図面に示す実施例に基づいて具体的に説明す
る０第１図は本実施例の主要回路図を示したもので、図
中符号１は、複数の演奏キーが配設されているキーボー
ドである。このキーボード１からは操作された演奏キー
に対応するキーコードが発生するようになっているＯこ
のキーコードとは、当該演奏キーのオクターブとノード
（音階）を示している０ そして、このキーコードはキーアサイナ２を介してキー
コードレジスタ３に供給される。このキーコードレジス
タ３はりｐツクφ１に従ってシフト動作を行う４段のシ
フトレジスタから成り、各シフトレジスタにはキーアサ
イナ２からのキーコードが割当てられ、そして、割当て
られたキーコードはその４段目の出力が　　　　　　　
　　二。

廿分世吻ナキーアサイナ２を介してその１段目に与えら
れることで、循環保ｔ′デされる。このように午−コー
ドレジスタ３を構成することにより、この実施例では最
大４つの演奏キーの同時操作して４チヤンネルまでのビ
ブラート情報出力回路を時分割処理により構成できるよ
うにしたものである。

そして、キーコードレジスタ３から出力されるキーコー
ドのうち、オクターブコードは楽音作成部（図示せず）
に供給されると共に、ノー）コードは周波数情報ＲＯＭ
４に供給される。この周波数情報ＲＯＭ４には最低オク
ターブ（第１オクタオクターブで２倍となる。）がデジ
タル的に記憶されており、この周波数情報はキーコード
レジスタ３からのキーコードに応じて読出され−例えば
１０ピツＦデータとしてアダー回路５のム入力端子（ム
Ｏ〜人−）に供給される。

このアダー回路５は、そのム入力端子（ム・〜ム・５に
供給される周波数情報とその１入力端子（：ｓｅ−ｎｇ
）に入力されるビブラート波形情報（後述する）とを加
算し、この加算の結果得られた周波数情報を上記楽音作
成部に供給する。この楽音作成部はキースートレジスタ
３からのオクターブコードとアダー回路５からの周波数
情報とに基づいて当該周波数情報を２ル倍（Ｓはオクタ
−ブを示す）に加算して、当該オクターブの周波数情報
を得るようになっている。なお、上記楽音作成部から出
力される楽音信号はスピーカ（図示せず）に送られて放
音されるものである。

次に、上記ビプラー）波形情報の出力回路について説明
する。符号６はビブラートクリック発生部であり１キー
ロードレジスタ３の時分割処理の各周期（４チヤンネル
の時間）毎にビプラーＦクリツタを生成する。即ち、ビ
ブラートクリック発生部６には、クリックφ１が４発出
力される毎に１発出力されるクリックφ鵞に従ってカラ
ン）アヅプされる４進カウンタ６１を有している。この
４進カウンタ６１の２ビツト出力は、直接および対応す
るインバータ６２．６３を介してデコーダ６４に供給さ
れる◎このデコーダ６４はノアグー４機能を有し、この
デコーダ６４はノアゲー）６５〜６８を順次開成させる
。これら各アンドゲージ６５〜６８の他端には、対応す
るタイミング信号ｔ１〜−４が与えられている。これら
各タイ尖ン〆信号はキーコードレジスタ３の時分割蝙理
のチャン車、Ｉｌｌ／１〜チャンネル４に同期している
・そして、ビブラーシクリック発生部６からは、アンド
ゲート６５〜６８が開成されるタイセングで一対応する
ビプラーシク四ツク０ＬＫ１＃（Ｌ１４がオアゲー）６
９を介して択一的に出力され、ビブラー）カウンタ部７
に供給される・ このビブラートカウンタ部７はビブラートタ讐ツク発生
部６からのビブラートクーラ１ＯＸｓＫ１〜０ＸｌＩＣ
４によって力☆ンシアップしてＳ＋の内容をビプツーＦ
波形メモリ部８にアドレスデータとして出力するもので
、このビブラートカウンタ部７も４チヤンネルの時分割
動作を行う。即ち、ビブラートカウンタ部７にはキーコ
ードレジスタ３に同期して４チヤンネルの時分割動作を
行うビブラートレジスタ７１を有している◎このビブラ
ートレジスタ７１はり―ツク−１によってシフＦ動作を
行う４段のシフトレジスタから成り、その４段目の出力
は重み付け「ｌ」、「２」、「４」１ｒｓＪ、「１６Ｊ
の端子から５ビツシデータとして出力され、アダー回路
７２に供°給される。このアダー回路７２はビプツート
ク璽ツク発生部６からのビブラート波形情報ｏＬｘ１〜
０−！４によってその内容を「＋１」するもので、５ビ
ツトの結果データ（ｐ・〜Ｄ４）を出力する。この結果
データ（Ｄ＠〜′Ｄ４）はビブラートレジスター１のＩ
ＪＲｉｌのシフトレジスタに供給されると共に１ビプテ
ー）カウンタ部７から送出されるｅしかして、上記デー
タＤ・〜ｐ４のうち、最上位ビット（Ｄ４）は符号ビッ
ト、第２ピツ）（ｎｓ）、以下のピッＦは−それ以下の
重み付けを有するビットである・そして１第３ビツト乃
至最下位ピッ）（１１〜Ｄ・）はビプラー）波形メモリ
部８に対し、「０」〜ｒ７Ｊの８ステツプのアドレスを
指定する。

このビプツーＦ波形メモリ部８にはアダー回路７２のｊ
１３ピッＦ乃至最下位ビット（Ｄ・〜Ｄｍ）に対応する
排他的オアゲー）８１〜８３と１こう れよ＃他的オアゲー）８１〜８３の出力がアドレスデー
タとして与えられる正弦波１０Ｍ８４を有している・排
他的オアゲー）８１〜８３の一端には、対応するデータ
ｐ・〜ＤＩが与えられていると共に、それらの他端には
データＤｓが与えられる。正弦波！ＬＯＭ８４には、第
２図に示す如き１１！４肩期分の正弦波の波高値（振幅
値）が２３（襲８）サンプル点に分割されてデジタル的
に記憶されている０そして、正弦波１０Ｍ８４を繰返し
アドレス指定することにより第３ｗ７に示す如き１周期
分の波高値が続出される。即ち１ビプラ−Ｆ波形メモリ
部８の上記構成により１正弦波の１／４周期分の波高値
を読出す間に、排他的オアゲーＦ８１〜８３から出力さ
れるアドレスデータは１最小アドレス（”０ＯＯＪから
最大アドレス「１１１」に変化する。しかして、第３図
の正弦波に示す２ビツトのデータｒｏｏｆ、ｒｏＩＪ、
ｒｌＯＪｚ「１１」は１アダ一回路７２の最上位ビット
データＤ４、第２ビツシデータＤ３の出力内容と得られ
る正弦波の各部との対応関係を示したもので、最上位ビ
ットデータＤ４が＠０１のときには正の波高値（Ｏ〜１
．０）を示し１１！た、＠ｌ＃のときには負の波高値（
０〜−１，０）を示す。亥た１第２ビツトデータＤＩが
′″０″のときには、正弦波ＲＯＭ８４にはアドレスデ
ータ「０００Ｊ→「１１１」が入力されており、他方１
１ｍのときには、アドレスデータｒｌｌｌＪ→ｌ”０Ｏ
ＯＪが入力されている。しかして、正弦波ＲＯＭ８４か
らはアドレス指定に伴って３ビツトのビプラー）波形情
報が出力される。

このビブラート波形情報はビブラートの深さを設定部９
に供給される。この深さ設定部９にはマエエアルのビブ
ラート設定スイッチ９１を有している。この設定スイッ
チ９１の操作信号は、オン操作時にはＸａａｗ　（論理
値「Ｏ」）レベル、オフ操作時にはＨｊｙＡ（論理値「
ｌ」）レベルとなる信号であり、この操作信号は直接ト
ランス７アゲート９Ｇ１〜９Ｇ難にゲート信号として与
えられると共に、インバータ９２を介してトランス７７
ゲー）９Ｇ４〜９・藝にゲート信号として与えられる・
これら各）ランスフアゲ−）９Ｇ１〜９Ｇ・は、ゲート
信号がＨ１！為レベルのときに開成される。（以下のシ
ランスフアゲ−Ｆも同様である）。したがって、設定ス
イッチ９１の操作信号がＭｔｙ五レベル、即ち、設定ス
イッチ９１のオフ時には、トランス７７ゲー）９Ｇ１〜
９ＧＳが開成され）また、ｒＪｏｗレベル、即ち、設定
スイッチ９１のオン時には、トランスファゲート９Ｇ４
〜９Ｇ・が開成される。しかして１トランスフアゲ一ト
９５１〜９Ｇｍは正弦波ＲＯＭ８４の３ビツト出力に対
応するラインＸｌｌ〜Ｘ、Ｉ（ライン１１が最上位ビッ
ト、ラインＬｍが第２ピツ）、ラインＬｍが最下位ビッ
トである）中に設けられている。そして、トランス７ア
ゲート９Ｇ４の一端はグランドレベルに接続され、他端
はライン１重に接続される。また、トランス７７ゲー）
９ＧＩの一端はラインＬｌに接続され、また、他端はツ
インＬ雪に接続される。更に、トランス７７ゲー）９Ｇ
・の一端はライン１３に接続され、また、他端はライン
ＬＳａＣ按続される。したがって、トランス７アゲー）
９Ｇ４〜９０６の出力はトランス７アゲート９Ｇ１〜９
（）ｌの出力に対応して下位側に１ビツシシ７）された
ものとなる◎そして、深さ設定部９から出力される３ビ
ツトデータは、比較部１０に供給される。

この比較部１０は後で詳述するが、デ神しイカウンタ部
１１から出力される３ビツシデータと深さ設定部９から
出力される３ビツトデータとの大小を比較し、その比較
の結果−小さい方のデータを選択的に出力するようにな
っている。

また、ディレィカウンタ部１１はディレィビブラートの
遅延時間をカラン）し、３ビツトデータのカウント情報
を出力する・即ち、このディレィカウンタ部１１にはデ
ィレィレジスタ１１−１を有している。このディレィレ
ジスタ１１−１はり田ツクφ１によってシフ）動作を行
う４段のシフＦレジスタから成り、４チヤンネルの時分
割動作を行う・そして、ディレィレジスタ１１−１の１
段目には、アンドゲート１１−２〜１１−４から３ビツ
トデータが供給される・しかして、ディレィレジスタ１
１−１の１段目には、各アンドグー）１１−２〜１１−
４の一端にキーアサイナ２からリンシ璽ツシのキーオン
信号ＫＩＩＴＯ３Ｆがインバー＃１１−３を介して与η
られ、押鍵と同時に「０００Ｊの３ビツトデータがセラ
）される。また１デ４レイレジスタ１１−１の４段目か
ら番よ、重み付けｒＩＪ　Ｓ　　ｒ２Ｊ、「４」の端子
から３ピツ）データが出力され、アダー回路１１−６に
供給される。このアダー回路１１−６は１デイレイク田
ツクＤＴＪＯＬＫおよびり田ツクφ鳳が入力されている
アントゲ−）１１−７の出力が与えられる毎に１その内
容を「＋１」するもので、その結果データは対応するオ
アゲート１１−８〜１１−１０に供給される。これら各
オアゲート１１−８〜１１−１０の他端には≠アダー回
路１１−６から出力されるキャリー信号００Ｕτが供給
されるＯそして、各オアゲート１１−８〜１１−１０の
出力は、対応するアントゲ−）　１１−２〜１１−４を
介してディレィレジスタ１１−１の一段目に供給される
と共に、ディレィカウンタ部１１から送用されて比較部
１０に供給される０ には深さ設定部９から出面される３ビツシデータが供給
され、また、その１入力端子１０〜Ｂｍにはディレィカ
ウンタ部１１から出力される３ビツトデータが供給され
る。そして、比較回路１〇−１は入力される両データの
大小を比較し、その比較の結果、ム入力端子ム・〜ム寓
に供給されるデータ（以降、ムと称する）が１入力端子
１・〜ｉｓに供給されるデータ（以降、１と称する〉よ
りも小さい場合には、ム〈１出力端子からＩ（！ｈレベ
ルの信号を出力し、また、データムがデータ１と痔しい
かあるいは大きい場合には、ム≧１出力端子からＩｔｙ
Ａレベルの信号を出力するようになっている。この比較
回路１０−１のム〈１出力端子からの信号はアントゲ−
）１Ｇ−２に供給され、また、ム≧１出力端子からの信
号はアントゲ−）１０−３に供給されるＯこれら各アン
トゲ−）　１　Ｇ−２，１０−３には、デ４レイビプツ
ー）を付与するか否かを制御する！ニエアルのスイッチ
１０−４の操作信号がインバーター０’−！！を介　　
　１ｊして供給されている。このスイッチ１０−４の操
　　７作信号は、そのオン操作時にｂｏｗレベル、オフ
操作時にＨ直！ムレベルとなる信号である・そして、ア
ントゲ−）１０−２の出力は、スイッチ１〇−４の操作
信号と共にオアゲー）１０−６に供給される。このオア
ゲー）１０−６の出力は、ラインＸ１ｍルー３中に設け
られたシランスフアゲ−Ｆゲー）１１−８〜１１’−１
０の出力を供給するライン１４〜−６中に設けられたト
ランス７アゲー）１０Ｇ４〜ＩＯＧ・のゲートを制御す
る信号である。また１ライン、ＴＪ４〜ｘＩ＠はライン
ー１〜Ｘ１ｍに接続されている。そして、ラインー１〜
Ｉｉ１から出力される３ビツトデータは、補正部１２に
供給される。

次に、補正部１２の構成について説明する。この補正部
１２には、アダー回路１２−１を有している。このアダ
ー回路１２−１のム入力端子ム０〜ム露のうち、最上位
ビットの入力端子ム意にはグランドレベルが供給され、
また、第２ビツトの入力端子ム重にはラインＬ１から供
給される最上位ピッドデータが供給され、更に、最下位
ビットの入力端子ム・にはライン！Ｉ冨から供給される
第２ビツシデータが供給される。即ち、アダー回路１２
−１の人入力端子ム・〜ム冨には、比較部１０からの３
ビツトデータが下位側に１ビツトジアドされて供給され
る。このため、アダー回路１２−１のム入力端子人ｅ〜
人雪には比較回路１０かもの３ビツトデータが１／！倍
されたデータが供給される。また、アダー回路１２−１
の３入力端子Ｂ・〜Ｂ諺のうち、最上位ビットの入力端
子Ｂｌおよび第２ビツトの入力奢千Ｂ１には、グランド
レベルが夫々供給され、また、最下位ビットの入力端子
１・には、ラインー１から供給される最上位ビットデー
タが供給される。このため、アダー回路１２−１の１入
力端子１・〜１重には比較回路１０からの３ビツトデー
タが１／４倍されたデータが供給される。そして、アダ
ー回路１２−１１７）、ム入力端子ムＯ〜ム茸に供給さ
れる３ビツトデータと１人力端子１０〜１雪に供給され
る３ビツトデータとが加算されることによって１アダ一
回路１２−１の１出力端子ａＳ〜Ｓ・からは比較部１０
からの３ビツトのデータを０．７５倍にしたデータが出
力される◎ このアダー回路１２−１のｓｔＢ力端子ＢｏＮ’ｓから
出力される３ビツシデータは、対応する）ランス７アゲ
ー）１２（）ｌ〜１２ｅｓは供給される０このシランス
フアゲ−）１２Ｇ１〜１２・■はデコーダ１３から出力
される信号ＯＮ１　／　ＩＦ”〜Ｂによってゲート制御
される。−このデコーダ１３はキーコードレジスタ３の
４段目出力からのノートコードを解読してｌオクターブ
の音階の高低を表］−一 わす信号ａ〜１／１〜Ｂを出力する。この信号］＝−一 〇〜１７１〜Ｂは音階の音程が低いＯ〜１のときには、
論理値「１」、音程が高い１〜Ｂのときには、論理値「
０」となる信号である・ 干して１補正部１２に放て、上記信号ａ〜１／／−！ｌ
は、インバータ１２−２を介してトランス７アゲー）１
２Ｇ４〜１２Ｇｍにも供給され、各シランスフアゲ−）
１２（）４〜１２Ｇ＠のゲートを剣舞する。これら各ト
ランス７アゲー）　１２Ｇ４〜１２８・は比較部１０か
６３ビツトデータが供給される。しかして、上記信号Ｏ
〜Ｐ／　ンｗｌにあ 応じてシランスフアゲート１２＠１〜１２＠８６るいは
１２・４〜１２・・が開成されることで、補正部１２か
らはトランス７アゲー）１２ｅｓ〜１２１ｍから出力さ
れる３ビツトデータあるいはトランスファグー４１２０
４〜１２Ｇ番から出力される３ビツトデータが選択的に
出力され、対応する排他的オアゲー）１４〜１６に供給
される。

これら排他的オアゲージ１４〜１６の他端には１ビプツ
一トカウンタ部７のアダー回路７２から出力される符号
ビットデータＤ４が夫々供給される・この符号ビットデ
ータＤ４はアンドゲート１７にも供給される。そして、
排他的オアゲー）１４〜１６の出力は、対応するアント
ゲ−）１８〜２０に供給される。これら各アンドゲート
１７〜２０の他端には、ビプラーシを付与するか否かを
制−するマニュアルのビブラートスイッチ２１がインバ
ータ２２を介して与えられる。このスイッチ２１の操作
信号は、オン操作時にＸａａｍレベル１オア操作時にＨ
ｉｇムレベルとなる。そして、アントゲ−）１８〜２Ｇ
の出力はアダー回路５の１入力端子１・〜Ｂ諺に供給さ
れ１また１アンドゲート１７の出力はアダー回路５のキ
ャリー入力端子に供給される〇 次に１上記実施例の動作につき説明する・先ず１第４［
を参照してビブラートクーツタ発生部６の動作につき説
明する。４進カウンタ６１の内容は１りＷツク−４（第
４図（４参照）によって「００」、ｒｏｌ」、ｒｌＯＪ
、「１１」、「ＯＯ」−へと変化する・そして３進カウ
ンタ６１の内容が「００Ｊ→ｒｌｌＪＳ　「００Ｊ・・
・とカウントアツプされる毎に１各アンドゲート６５〜
６８は順次開成される◎即ち１４進カウンタ６１の内容
が：「００Ｊのときには、アンドゲート６５が開成され
１「０１」のときには、アントゲ−）６６、ｒｌ。

」のと倉には、アントゲ−）６７、ｒｌｌＪのときには
、アンドゲート６８が夫々開成される・しかして、り！
ツター４は＃１４１１Ｈ（峠に示す如く１タロツクφ３
が４発出力される毎に、１発出力され、また、第４図（
４〜０）に示されるタイミング信号−１〜ｔ４は、第３
図＜ｅ＞に示す如く、チャンネル１〜４に同期している
。その結果、４進″ｊｊ？ンタ６１の内容が「００」の
ときには、第４図（Ａ）に示す如く１チヤンネル１が指
定されるタイミングでビブラートクーツク０ＬＫ１が論
理値「１」となり、また５ｒ０１Ｊのときには１第４！
１Ｕ（ｔ）に示す如く、チャンネル２が指定されるタイ
ミングでビブラートクーツク０ＸｓＫ２が論理値「１」
となり、また、「１０」のときには、＃１４図σ）に示
す如く、チャンネル３が指定されるタイミングでビプッ
ートクｕツ１ａＴＪＫ３が＠理値「ｌ」となり、更に１
　「１１」のときには、第４図（ｈ″）に示す如く、チ
ャンネル４が指定されるタイミングでビブラートクーツ
ク１ＬＫ４が論理値「１」となる。このように、ビブラ
ー＞ｐａツｐｏｘＡＫ１〜０ＴＪＫ４は、時分画処理の
各周期毎に、チャンネル１〜４の指定に対応して規則的
にオアゲート６９から順次出力される。

しかして−ビブラートカウンタ部７では、電源オン時に
ビブラートレジスタ７１の各チャンネルの内容は「０Ｏ
ＯＯＯＪにセッシされる・この状態に於て１ビプラード
クｐツタ０ＩＩＩＣＩ〜０ＸａＫ４がアダー回路７２に
供給されると、ビブラートレジスタ７１からのｒｏｏｏ
ｏｏＪのデータがアダー１ｉｌ１１７２にて「＋１コさ
れる。そして、この加算動作はビブラートクーツクａｘ
Ｊｘ１〜ＣＪＸｔＫ４に対応して各チャンネル毎に行な
われ、各チャンネルが−通り担定されると、各チャンネ
ルの内容は全てｌ”０ＯＯＯＩＪとなる。以下、同様に
、ビブラートレジスタ７２の各チャンネルの内容は、対
応するビブラートクーツク０ＬＫＩ〜ＯＸ、１４によっ
て順次「＋１」される。従って、アダー回路７２から出
力されるデータは「ｏｏｏｏＯＪ→「１ｌｌｌｌＪｓ　
　ｒＯｏｏｏｏＪ−のように変化テ゛ する。そして、その下位４ビツトのゼータはビプツー）
波形メモリ部８に供給される。

このビブラート波形メモリ部８はアダー回路７２からの
データにてアドレス指定される。即ち、アダー回路７２
から下位３ピツトデータＤＯ＃Ｄ１が排他的オアゲート
８１〜８３に与えられた場合に展て、第２ビツトのデー
タ　ＤＩがｒＯＪであれば、データＤ（１−ＤＩが「０
００」〜「１１１」に変化するに応じて正弦波ＲＯＭ８
４からは位相角がθ〜１／！の間の波高値データが続出
される。

また、第２ビツトのデータＤＩがｒｌＪであれば、正弦
波ＲＯＭ８４に供給されるアダー回路７２の下位３ビッ
トデータ：Ｄ＠ＮＤ！は、排他的オアゲート８１〜８３
にて論理レベルが反転される。その結果、排他的オアゲ
ート８１〜８３の出力はオール１からオール０の方向へ
変化し、正弦波ＲＯＭ８４からは位相向がπ４〜にの間
の波高値データが読出される。そして、正弦波ＲＯＭ８
４は４チヤンネルの時分割に動作せしめられ、各チャン
ネル毎にビブラート波形情報が各チャンネルで異なる位
相をもって続出される。

そして、正弦波ＲＯＭ８４かも続出されたビブラート波
形情報は、深さ股定部９に供給される・このとき、股定
スイッチ９１がオフされている場合には１トランス７ア
ゲート９Ｇ１〜９ａｓが開成される。この場合、正弦波
ＲＯＭ８４から出力されるビブラート波形情報は、その
まま深さ設定部９から送出される。また、設定スイッチ
９１がオンされている場合には、トランス７アゲート９
Ｇ４〜９Ｇ・が開成される。この場合、正弦波ＩＬＯＭ
Ｓ４から出力されるビブラート波形情報は、下位側に１
ビツトシフトされる。その結果、設定スイッチ８１のオ
ン操作で正弦波！ＬＯＭ８４からｍ出されたビブラート
波形情報の波高値は１／２に設定される。

そして、深さ設定部９から出力されるビブラート波形情
報は１比較部ＩＯに供給される◎この比軟部１０に於て
、デ４レイビプラーＦスイッチ１〇−４のオフ操作時に
は、その操作信号が論理値「１」となっている。このた
め、トランス７７ゲー）１０（）１〜ＩＱＧＩはスイッ
チ１０−４の操作信号によって開成される。この時、イ
ンバーター０−５の出力は論理値「０」てあり、アンド
ゲート１Ｇ−２，１０−３は閉成されている・したがつ
て、スイッチ１０−４のオフ操作時には、比較回路１０
−１の比較結果に拘らず、深さ設定部９からのビブラー
ト波形情報は比較部１Ｇからその１１出力される。

しかして、スイッチ１０−４がオン状態になってμると
、比較部１０は深さ設定部９からのビブラート波形情報
からディレィカウンタ部１１の出力に応じたディレィビ
ブラート波形情報を得る。即ち、スイッチ１０−４のオ
ン操作には。

インバータ１Ｏ−５の出力が論理値「１」となり、アン
ドゲート１０−２．１０−３か開成される。この時、比
較回路１Ｏ−ＩＫ於て、入力データＡ、Ｂの大小を比較
した結果、Ａ＜Ｂであると判断された場合には、そのＡ
＜Ｂ出力端子からＨ１ｇｈレベルの信号が出力され、ア
ント。

ゲー）１０−２．オアゲート１０−６を介してトランス
ファゲート１０Ｇ重〜ｌ０ＧＩＫ供給される。このため
、深さ設定部９かものビブラート波形情報かトランスフ
アゲ−）１０ＧＩ〜ｔｏＧｓ＆介して比較部１０から送
出される。

また、比較回路１Ｏ−１に於て、Ａ≧Ｂであると判断さ
れた場合には、その人≧Ｂ出力端子から）Ｉ１ｇｈレベ
ルの信号が出力され、アンドゲート１Ｏ−３を介してト
ランスファゲート１０Ｇ４〜ｘｏＧｓに供給される。こ
のため、ディレィカウンタ部１１からのカウント情報が
トランスファゲート１０Ｇ４〜ｔｏｏ＠ｖ介して比較部
１０から送出される。

しかして、ディレィカウンタ部１１からのカウント情報
は１次の如きものである。即ち、ディレィカウンタ部１
１にキーオン信号ＫＢＹＯＮが与えられると、キーオン
信号ＫＥＹＯＮはインノ（−タ１１−５によりて反転さ
れて論理値「０」となる。このため、押鍵と同時にディ
レィレジスタ１１−１の１段目には、　　［ｏｏｏＪの
データがセットされる。そして、セットされた「０００
」のデータに、クロック８１によるディレィレジスタ１
１−１のシフト動作により１．アダー回路１１−６に供
給される。このアダー回路１１−６に供給されたデータ
に、第５図（ｂ）に示すブイレイクミックＤＬＣＬＫに
同期して「＋ＩＪずつ更新される。

危お、ディレィクロックＤＬＣＬＫはクロック−（第５
図（１１）参照）が例え［１０発出力される毎に１発出
力されるものである。しかして、アダー回路１１−６の
内容に応じた３ビツトのデータに。

オアゲー）１１−８〜１１−１０な介して送出さｔＮ、
る。このオアゲート１１−８〜Ｉｔ−１０の出力は、ア
ダー回路１１−６からキャリー信号ゝＣ０ＵＴが出力さ
れると、オール「１」となる。そして、オアゲー）１１
−８〜１１−１０から出力される「１１１」のデータは
、ディレィレジスタ１１−１の１段目に供給された後、
アダー回路１１−６に供給される。このため、アダー回
路１１−６からは再びキャリー信号Ｃ０ＵＴが出力され
るようになる。以下、同様の動作が繰り返されることに
より、オアゲー）１１−８〜１１−１０の出力Ｕｒｌｌ
ｌＪレベルな維持するようになる。したがって、ディレ
ィカウンタ部１１の出力レベルは、押鍵と同時にセット
された［ｏ　Ｏ０４のデータが「１１１」にカウントア
ツプされるまでの間は増大し、そして、ｒｌｌｌＪにカ
ウントアップされた後は一宇なものと愈る。

このようなディレィカウンタ部１１の出力が比較部門０
に供給されることにより、比較部９から出力されるビブ
ラート波形情報に基づき放音される集音は、ｇ／ｃ＾図
に示すディレィビブラートが付与される。なお、この第
６図で横軸は時間、縦軸は周波数を示すものであり、換
言すれば、縦軸はラード波形情報Ａがディレィカウンタ
部１１からのカウント情報Ｂのレベルでカットされたも
のとなる。そして、ディレィビブラートの遅延時間Ｔに
ディレィカウンタ部かその力パント１情１１ＡＢが最大
レベルに達するまでであり、この実施例では、ブレイク
ミックＤＬＣＬＫの８発分、クロックの４の８０発分に
相当する。

しかして、比較部１０より出力されるビブラート波形情
報は、補正部１２に供給される。このとき、キーコード
レジスタ３から出力されるノートコードが音階ＣＮＦの
場合には、デコーダ１３か１−一 ら出力される信号Ｃ−Ｆ／Ｆ−Ｂは、論理値ｒｌＪとな
る。このため、補正部１２に於ては、トランスファゲー
ト１２Ｇ１〜１２Ｇ＄が開成される。

これによって、アダー回路１２−１のβ出力端子８６Ｎ
８ｍからは、比較部１０の出力データが０．７５倍され
たデータが出力される。また、キーコードレジスタ３か
ら出力されるノートコードが音階Ｆφ〜Ｂの場合には、
デコーダ１３から出力される信号Ｃ，，Ｆ／Ｆ”−Ｂは
、論理値「０」となる。このため、補正部１２に於いて
は、インバータ１２−２の出力が論理値ｒｌＪとなり、
トランス７アゲー）１２Ｇ＊〜１２Ｇ−が開成され、逆
に、トランスファゲート１　ｚＧｔ〜ｔｚＧｓは閉成さ
れる。

これによって、比較部１０からの出力デー−が１倍され
たデータが出力される。このように、補正部１２では比
較部１０の出力データＹ音階の音程が低いΩ〜Ｆのとき
には０．７５倍、ｔた音階の音程が高％ｔｈ　Ｆ”ｍ　
Ｂのときには１倍に補正する。これにより、ビブラート
の深さは音階の高低に応じて変化されず、略一定なもの
となる。

そして、このように補正部１２によって補正されたビブ
ラート波形情報は、排他的オアゲート１４〜１６に供給
される。このとき、アダー回路７２の符号ビットのデー
タＤ４が「０」である場合には、補正Ｗ６１２の出力が
そのまま排他的オアデー）１４〜１６を介して出力され
、ｔた。「１」である場合には、補正部１２の出力が排
他的オアゲ’−）１４〜１６にて反転されて出力される
。そして、排他的オアゲート１４〜１６の出力はアント
９１、＼ ＼　゛　ゲート１８〜２０を介してアダー回路５のＢ入
力端子Ｂ・〜Ｂ１に供給される。これと同時に、アダー
回路７２からの符号ビットのデータＤ４は。

アンドゲート１フを介してアダー回路５のキャリー入力
端子Ｃ１ｎに供給される。この符号ビットのデータＤ４
が「ｌ」のときＫは、アダー回路５のＢ入力端子Ｂ・〜
Ｂｌに供給される３ビツトデータは、その各ビットのレ
ベルＹ反転し、かつその値に「＋ＩＪしたデータ（２の
補数表現）となる。

したがりて、アダー回路５から出力される周波数情報は
、アダー回路７２から出力される符号ピッには１位相角
に〜２πめ部分の正弦波に相当するものとなる。そして
、アダー回路５からの周波数情１ｌｉｐ、キーコードレ
ジスタ３からのオクターブコードと共に、楽音作成部に
供給される。この楽音作成部は入力される最低オクター
ブの周波数情イも 報？オクターブコードによって加算（，２ｎ４＃）シて
。

当該オクターブの周波数情報を得る。

いま、上述した動作な数式を用いて表現するとＦｖｔｍ
（ｔ）−（Ｆ＋ｇ　（１）　Ｘ朝ルＰ’ＩＨＸｙ　（Ｔ
Ｎ）　）　Ｘ　２　”Ｆ’ｅｍｔ、ム！　マＩ■（ｔ）
−（Ｆ＋ＭＩＮ（＃　　（１））ＯＥＦつ：’Ｈ，ＤＦ
ＪＡＹＣＮＴ（すＸｙ　（ＴＮ）　）　Ｘ２” となる。

ここで、　Ｆｖｇｉ（１）　　は楽音にビブラートを付
与したときの当該楽音の周波数情報ｓ　ｙｓｗｔム！マ
ＩＩ（１）はディレィビブラートを付与したときの当該
楽音の周波数情＠、Ｆは楽音にビブラートを付与しない
ときの尚該楽音の周波数情報、５（１）は正弦波凡ＯＭ
Ｂ４から出力さ１する波高憚データ（時間−によって変
化する波形データ）、ｎｇｐ’ｒｕは深さ設定部ＩＫ於
ける深さ設定値、ｙ（ＴＮ）は補正部１２に於ける補正
値、ＭＩＮ（Ａ、Ｂ）はＡとＢの値のうちの小の値、Ｄ
ＥＬＡＹＣＮＴ　（ｔ）はディレィカウンタの出力、Ｓ
はオクターブである。

このように本実施例の電子楽器に於ては、ビブラート制
御をデジタル的に行うことが可能である。

また、ビブラートの深さ七可変したり、ディレィビブラ
ートを付与することで、演奏者の好みによる快いビブラ
ートな得ることができる。ｔた。４チヤンネルの時分割
処理により、同時に４つの楽５１ｒＫ対して異なる位相
のビブラートな付与することができる。

次に、この発明の他の実施例な第７図を参照して説明す
る。第７図はビブラートクロック発生部部 の変化例を示し、第１図と同一構成のものは、同一符号
をもって示し、その説明な省略する０本実施例のビブラ
ートクロック発生部６００はテコーダ＠４ＫＩＬ数デー
タな入力するようにしたものである。即ち、ビブラート
クロック発生部６００には、りａツタａ４によりてジッ
ト動作を行うγビットの４シフトレジスタ６０１を有し
ている。このシフトレジスタ６０１の１ビツト出力およ
び７ビツト出力は排他的オアゲート６０２に供給される
。仁の排他的オアゲート６０２の出力はオアゲ−）６０
３Ｖ介してシフトレジスタ６０１の１ビツト目に転送さ
れる。ｔた。シフトレジスタ６０１０１ビツト目には、
電源オン時に出力されるワンショットのトリガ信号がオ
アデー）６０１ｖ介して与えられることにより、論理値
「１」がセットされる。そして、シフトレジスタ６０１
の１ビツト出力および排他的オアゲート６０２の出力は
。

直接および対応するインバータ６２，６８４？介してデ
コーダ６４に供給される。

しかして、電源なオンすると、レジスタ６０１０１ビツ
ト目には、論理値「１」がセットされる。

このとき、シフトレジスタ６０１の各ビットの内容は夫
々論理値「０」と女っている。この状態で。

シフトレジスタ６０１のシフト聯作が開始されることに
よｐ、排他的オアゲート６０キの出力およびシフトレジ
スタ６０１の１ビツト出力から成る２ビツトデータは、
乱数データとなり、この乱数データがデコーダ６４に供
給される。このため。

アンドゲート６５〜６８の出力をビブラートクロックと
して用埴ることにより、各楽音のビブラートの位相をラ
ンダムに変化せしめることかでき。

これによって自由なビブラート効果な得ることができる
。

次に、この発明の他の実施例について第８図。

第９図を参照して説明する。なお、第８図に於いて、第
１図と同一のものは同一符号な４って示し。

その説明を省略する。ｗＥＢ図に於て、符号９０はビブ
ラートの深さを設定する深さ設定部であり。

第１図に示す実施例と異なり、深さ設定部９０は例えば
ｒＯＪ〜「７」の深さ設定値ｔスイッチ操作等の手段に
より、適宜設定可能に構成されている。この深さ設定部
９０からはｒＯＪ〜「７」の設定＠に応じて「０００」
〜「１１１」の３ビツトデータな出力し、比較回路１０
−１のＡ入力端子に供給する。そして、上記実施例と同
様に、比較回路１Ｏ−１のＢ入力端子には、ディレィカ
ウンタ部１１からの出力データが供給されており。

そして、その比較結果に応じて深さ設定部９０からの出
力データとディレィカウンタ部１１からの出力データと
を選択的に出力する。この比較部１０からの出力データ
は乗算器１００に供給される。

この乗算器５ｏｏｖｃＢ＊プラート波形メそり部８から
のビブラート波形情報が供給されており、このビブラー
ト波形情報と比較部９０からの出力データとを乗算し、
その結果データを補正部１２に供給する。なお、符号１
０−７は第１図のトランスファゲート１０Ｇ１〜ｌ０Ｇ
−に相当するトランスファゲート群、符号１０−８は第
１図のトランスファゲート１０Ｇ４〜１０Ｇ＠に相当す
小トランス７アゲート群、符号１１０ＴｒＬ第１図の排
他的オアゲート１４〜１６ｔＣ相当するゲート回路。

符号１２０は第１図のアンドゲート１７〜２０に相歯す
るアンドゲート群である。

次に１本実施例の動作について説明する。比較部１０に
於ては、深さ設定部９０の出力データとディレィカウン
タ部１１の出力データとの大小な比較し、この比較の結
果、小さい方のデータを送出する。したがって、比較部
１０からはディレィカウンタ部１１の出力データが深さ
設定部９ｏの設定［に達するまでは、ディレィカウンタ
部１１の出力データが送出され、それ以降は深さ設定部
９０の出力データが送出される。そして、比較部１０か
ら送出されたデータは１乗算器１００に供給され、ヒフ
ラード波形メモリ部８からのビブラート波形情報と乗算
される。その結果１乗算器１００からは第９図に示すデ
ィレィビブラート波形が得られる。このディレィビブラ
ート波形の遅延時間Ｔ′は、比較部１０の出力データＣ
ｖｃよって可変される。即ち、この比較部１０の出力デ
ータＣは。

イビブラート波形の遅延時間Ｔが変化する。

いま、上述した動作を数式な用φて表現すると。

ＦｅｍｃＡｙ　ｖｔｓ（す＝（Ｆ＋ｓ（ｇ）ＸＤＢＰＩ
ＨＸｙ（ＴＮ月×８１となる。なお、この式に現われる
各項は上述したとおりのものである。

このように１本実施例で得られるディレィビブラート波
形は、第９図に示すように、清めらかなものとな９．快
いビブラートを得ることができる。

また、ディレィビブラートの遅延時間Ｔ’−＆適宜変更
可能であるから、所望のディレィビブラートを得ること
ができる。

なお、上記嚢施例に於ては１周波数情報ＲＯＭに最低オ
クターブの各音階の周波数情報を記憶するようにしたが
、各オクターブ毎の周波数情報を記憶するものでもよい
。また、上記実施例では。

正弦波ＲかＭＫｘ／４周期の正弦波の波高値データを記
憶させたが、正弦波の波高値データを一周期にわたって
記憶するものでもよ−。また、その他三角波などの波高
値データな出力するようにしても＆−０更に、ビブラー
ト深さ設定部の設定値なＩＡ倍に設定するようにしたが
、その設定値は任意である。

また、上記実施例では１時升割処理な４チヤンネルとし
たが１分割するチャンネル数嬬任意であに限定されるも
のでなく、ビブラートの変化框音階信号の変化に比べて
かなりおそくても曳いため。

マイクａ　）ａセッサ等を用いて処理するようにしても
３に″′・、２ また、上＃ｒ実施例の補正部は、比較部１０の出力１ｉ
１０．７５倍に補正するようにしたが、この補正値はこ
れに限定されない。また、上述した実施例では、１オク
ターブ１に２分割して補正するようにしたが、それ以上
に分割して、補正するようにしても良い。

この発明は１以上詳述した如く、音階周波数情報とビブ
ラート波形情報とをデジタル的に生成しこのビブラート
波形情報に基づきディレィビブラート波形情報を生成し
、このディレィビブラート波形情報と上記音階周波数情
報とを合成するようにしたから、ディレィビブラート制
御をデジタル的に行うことができる。従って、安定した
自由なディレィビブラートな得る仁とかでき、また、デ
ジタル回路の構成で、ＬａＩ化か可能とな９，１１造戸
スト、製造工程が大幅に縮減できる等、実用上極めて有
効である。

【図面の簡単な説明】

第１図はこの発明の一実施例による要部の回路構成図、
第２図は正妓波ＲＯＭ＃Ｃ記憶されている１／４周期の
正弦波を示す図、第３図は正弦波ＲＯＭから出力される
１周期分の正弦波を示す図、第４図（ａ）〜（ｈ）Ｈビ
ブラートクロック発生部の動作な示すタイムチャート、
１ＩＩｓ図（１）、　（ｂ）はブイレイクミックＤＬＣ
ＬＫとりａツク１１４との関係を示した図、算６図はデ
ィレィビブラート波形な示す１第７図はこの発明の他の
実施例を示すビブラートクロック発生部の回路構成図、
第Ｓ図はこの発明の更に他の実施例を示す要部の回路構
成図、第９図は第８図の実施例に於けるディレィビブラ
ート波形を示す図である。 １−＊−ホー　Ｖ、ａ　・Ｊｌ波数情ｌｌｌＲＯＭ、ｓ
　−・・アダー回路、６，６００・・・ビブラートクロ
ック発生部、７・・・ビブラートカウンタ部％８・・・
ビブラート波形メモリ部、９．９０・・・深さ設定部、
１０・・・比較部、１１・・・ディレィカウンタ部、１
００・・・乗算器。 特許出願人 カシオ計算機株式会社 手続補ＩＦ書（方式） 昭和％年／７月瀉日 特許庁長官島田春樹　殿 １、　事件の表示 昭和５６年特許願第１０３９２５　’号２、発明の名称 電子楽器のディレィビブラート制御方式３、　補正をす
る者 事件との関係　　　特許出願人 明細書の「４、図面の簡単な説明」の橢６、補正の内容 願書添付の明細書の「４、図面の簡単な説明」の欄を下
記の通り訂正する。 記 ４、　　ｖＡ面の簡単な説明 第１図はこの発明の一実施例による要部の回路構１１Ｇ
ＳＬ第２ｇＩは正弦波ＲＯＭに記憶されている１／４Ｒ
期の正弦波を示す図、第３図は正弦波１０Ｍから出力さ
れる１屑期分の正弦波を示す図、第４図（＠）〜＜ｈ＞
はビブラー）りｐツク発生部の動作を示すタイムチャー
ド１第５ｍ（→、（ｈ）はディレィタレツクＤＸｓＯＸ
ａＫとり冒ツタＱ４との関係を示した図、第６図はデイ
レイビブラート波形を示す図、第７［はこの発明の他の
実施例を示すビブラートクルツタ発生部の回路構成図、
第８図はこの発明の更に他の実施例を示す要部の回路構
成図、第９図は第８図の実施例に於けるデイレイビブフ
ート波形を示す図である。 １・・・キーボード、４・・・周波数情報ＲＯＭ、５・
・・アダー回路、６．６００・・・ビブラートクルツタ
発生部、７・−ビプツートカウンタ部、８・・・ビブラ
ート波形メモリ部、９．９０・・・深さ設定部％１０・
・・比較部、１１・・・ディレィカウンタ部、１００・
・・乗算器◇

Claims (1)

1. 【特許請求の範囲】 ａ）　音階に対応する周波数情報をディジタル的に出力
   する周波数情報出力手段と、ビブラート波形情報をデジ
   タル的に出力するビブラート波形情報出力手段と一発音
   開始時から所定の時間カウント手段と、このデイレイビ
   ブラーＦ変換手段の出力と上記周波数情報出力手段の出
   力とを合成する合成手段とを具備し、上記合成手段の出
   力に応じてイ デ４レイビプラー）制御を行うことを特徴とする子１ 電子楽器のチイレイビブラート制御方式。 Ｑ）　上記特許請求の範囲第１項記載に於て、上記周波
   数情報出力手段、ビブラート波形情報出力手段およびカ
   ウント手段は、複数チャンネルに時分割動作せしめられ
   、各チャンネル毎にデ子しイビ０）上記特許請求の範囲
   第２項記載に於て、上記ビブラート波形情報出力手段は
   、各チャンネル毎に位相が夫々異なるビブラート波形情
   報を出力することを特徴とする電子楽器のデイレイビプ
   ツー）制御方式。 （４）上記特許請求の範囲第２項記載に於て、上記ビブ
   ラート波形情報出力手段は、各チャンネル毎に位相が夫
   々異なるビブラート波形情報を出力することを特徴とす
   る電子楽器のデ千レイビブラート制御方式。