JPS585797A

JPS585797A - 電子楽器のビブラ−ト制御方式

Info

Publication number: JPS585797A
Application number: JP56103926A
Authority: JP
Inventors: 邦雄佐藤
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1981-07-02
Filing date: 1981-07-02
Publication date: 1983-01-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は、ビブラート制御をデジタル的に行う電子楽
器のビブラート制御方式に関する。

従来、電子楽器に於て、音階に対応する周波数にビブラ
ートを付与する回路としては、アナログ回路方式のもの
がある。そして、この回路としては、七〇〇（＠圧制御
発振器）の発振周波数をビブラート信号に応じて変化せ
しめ、この七〇〇の出力を楽音信号作成部のクロックと
することにより、ビブラート制御を行う方法と、楽音信
号作成部から音階周波数信号が入力されるＢＢＤ　（バ
ケット・ブリケート・デバイス）素子をビブラート信号
に応じて遅吐動作せしめることにより、ビブラート制御
を行う方法とに大別される。

しかしながら、このようなアナログ回路方式のものにあ
っては、温度上昇による誤差、部品のばらつき、あるい
は発振周波数のずれ等、不安定な要素が多くなり、また
、部品点数が多くなり、作成する１稚に多大な労力、時
間を要し、更に、集積回路化には不適合である等、種々
の難点がある。

そこで、デジタル技術を用いることも考えられるが１こ
の場合、楽音を表現する２進データとビブラートを表現
する２進データとを乗算する乗算器を必要とする。しか
しながら、このような乗算器は、如何なる演算方式のも
のを用いたとしてもハードウェアが非常に大となり、電
子楽器を集積化する上で不都合であり、　また一般に乗
算の演算に要する時間が長い為好ましくない。

この発明は、以上の点に愈みてなされたもので、音階周
波数情報とビブラート波形情報とをデジタル的に生成し
、このビブラート波形情報を音階の高低に応じて補正し
、補正されたビブラート波形情報と音階周波数情報とを
合成することにより、乗算器を用いることなくビブラー
ト制御をデジタル的に行うようにした電子楽器のビブラ
ート制御方式を提供することにある。

以下、この発明を図面に示す実施例に基づいて具体的に
説明する。第１図は、本実施例の主要（ロ）略図を示し
たもので、図中符号１は、次数の演奏キーが配役されて
いるキーボードである。このキーボード１からは操作さ
れた演奏キーに対応するキーコードが発生Ｃるようにな
っている。このキーコードとは、当該演奏キーのオクタ
ーブとノート（ｆ階）を示している。

そして、このキーコードはキーアサイナ２を介してキー
コードレジスタ３＃こ供給される。このキーコードレジ
スタ３はクロックψｌに従ってシフト動作を行う４段の
シフトレジスタから成り、各シフトレジスタにはキーア
サイナ２からのキーコードが割当てられ、そして、割当
てられたキーコードはその４段目の出力がキーアサイナ
２を介してその１段目ｊこ与えられることで、ｍｓ保持
される。このようにキーコードレジスタ３を構成するこ
とにより、この実施例では最大４つの演奏キーの同時操
作に対応して４チヤンネルまでのビブラート情報出力回
路を時分割処理により構成できるようにしたものである
。

そして、キーコードレジスタ３から出力されるキーコー
ドのうち、オクターブコードは楽音作成部（図示せず）
に供給されると共に、ノートコードは周波数情報ル０Ｍ
４４こ供給される。この周波数情報ＫＯＭ４には鍾低オ
クターブ（第１オクターブ）に対応する各音階の周波数
情報（即ち、位相角を示す情報であり、半音間でｔ２．
／”２−倍となり、オクターブで２倍となる。）がデー
ジタル的にＳ己憚されており、この周波数情報はキーコ
ードレジスタ３からのキーコードに応じて続出され、例
えばｌＯビットデータとしてアダー回路５のＡ入力端子
（Ａ　Ｏ％Ａ　Ｉ　）に供給される。

このアダー回路５は、その人入力端子（Ａｏ〜λ・）に
供給される周波数情報とそのＢ入力端子（Ｂｏ−ａｇ）
に入力されるビブラート波形情報（孝述する）とを加算
し、この加算の結果得られた周波数情報を上記楽音作成
部に供給する。この某音作成部はキーコードレジスタ３
からのオクターブコードとアダー回路５からの周波数情
報とに基づいて当該周波数情報を２．倍（ｎはオクター
ブコードを示す）に加算して、当該オクターブの周波数
情報を得るようになっている。なお、上記楽音作成部か
ら出力される楽音信号はスピーカ（図示せず）に送られ
て放音されるものである。

次に、上記ビブラート波形情報の出力回路について説明
する。符号６はビブラートクロ、り発生部であり、キー
コードレジスタ３の時分割処理の各周期（４チヤンネル
の時間）毎にビブラートクロックを生成する。即ち、ビ
ブラートクロック発生部６には、クロックψ１が４発出
力される毎に１発出力されるクロックψ４に従ってカウ
ントアツプされる４進カウンタ６１を有している。この
４進カウンタ６１の２ビツト出力は、直接および対応す
るインバータ６２．６３を介してデコーダ６４に供給さ
れる。このデコーダ６４はノアゲート機能を有し、この
デコード出力は対応するアンドゲート６５〜６８を順次
開成させる０これら各アンドゲート６５〜６８の他端に
は、対応するタイミング信号ｔ＋−ｗｔ４が与えられて
いる。これら各タイミング４６号はキーコードレジスタ
３の・時分割処理のチャンネル１〜チヤンネル４に同期
している。そして、ビブラートクロック発生部６からは
、アンドゲート６５〜６８が開成されるタイミングで、
対応するビブラートクロックＣＬＫＩ〜ＣＬＫ４がオア
ゲート６９を介して択一的に出力され、ビブラートカウ
ンタ部７に供給される。

このビブラートカウンタ部７はビブラートクロック発生
部６からのビブラートクロックＣＬＫＩ〜ＣＬＫ４によ
ってカウントアツプして、その内容をビブラート波形メ
モリ部８にアドレスデータとして出力するもので、この
ビブラートカウンタ部７も４チヤンネルの時分割動作を
行う。即ち、ビブラートカウンタ部７にはキーコードレ
ジスタ３に同期して４チヤンネルの時分割動作を行うビ
ブラートレジスタ７１を有している。このビブラートレ
ジスタ７１はクロックψ１によってシフト動作を行う４
段のシフトレジスタから成り、その４段目の出力は重み
付け「１」、「２」、「４」、ｒ８Ｊ、ｒ１６Ｊの端子
から５ビツトデータとして出力され、アダー回路７２に
供給される。このアダー回路７２はビブラートクロック
発生部６からのビブラートクロックＣＬＫＩ〜ＣＬＫ４
によってその内容を［＋１１するもので、５ビツトの結
果データ（Ｄｏ−Ｄ４）を出力する。この結果データ（
Ｄｏ〜Ｄ４）はビブラートレジスタ７１の１段目のシフ
トレジスタに供給されると共に、ビブラートカウンタ部
７から送出されろ。しかして、上記データＤ　Ｏ−％−
Ｄ　４のうち、耐上位ビット（Ｄ４）は符号ビットとさ
れ、第２ビツト（Ｄｓ）以下のビットはそれ以下の重み
付けを有するビットである。そして、第３ビツト乃至最
下位ビット（Ｄ２〜Ｄｏ）はビブラート波形メモリ部８
４こ対し、「０］〜「７」ｏ）８ステツプのアドレスを
指定する。

このビブラート波形メモリ部８にはアダー回路７２の第
３ビツト乃至最下位ビット（Ｄ　ｏ　−Ｄ　２）に対応
する排他的オアゲート８１〜８３と、これら排他的オア
ゲート８１〜８３の出力がアドレスデータとして与えら
れる正弦ｇｌＬＯＭ８４を有している０排他的オアゲー
ト８１〜８３の一端には、対応するデータＤ　Ｏ％　Ｄ
　ｔが与えられていると共に、それらの他端にはデータ
Ｄ３が与えられる。

正弦波ｉ（，０Ｍ８４には、第２図に示す如き、１／４
３：周期分の正弦波の波高値（振幅値）が２＊（＝８）サン
プル点に分割されてデジタル的に記憶されている。そし
て、正弦波ＲＯＭ８４を繰返しアドレス指定することに
より第３図に示す如き１周期分の波高値が読出される。

即ち、ビブラート波形メモリｓ８の上記構成により、正
弦波の１／４周期分の波高１１１８絖出す間に、排他的
オアゲート８１〜８３から出力されるアドレスデータは
、最小アドレスｒ０００Ｊから最大アドレスｒｌｌｌＪ
に変化する。しかして、第３図の正弦波に示す２ビツト
のデータｒ００Ｊ、ｒｏＩＪ、ｒｌＯＪ、ｒｌｌ」は、
アダー回路７２の鐘上位ビットデータＤ９、第２ビツト
データＤ３の出力内容と得られる正弦波の各部との対応
関係を示したもので、最上位ビットデータＤ４が１０′
″のときには正の波高値（θ〜１．０）を示し、また、
１１′″のときには負の波高値（θ〜−１，０）を示す
。また、第２ビツトデータＤ８が１０′″のときには、
正弦波Ｒ，ＪＭ８４にはアドレスデータｒｏ　００　Ｊ
→「グ１１１」が入力されており、他方、′１”のとき
には、アドレスデータｒｌｌｌＪ→ｒ０００Ｊが入力さ
れている。しかして、正弦波ＲＯＭ８４からはアドレス
指定に伴りて３ビツトのビブラート波形情報が出力され
る。

このビブラート波形情報はビブラートの深すを設定する
深さ設定部９に供給される。この深さ設定部９にはマニ
ュアルのビブラー１−ｉＲ定スイッチ９１を有している
。この設定スイッチ９１の操作信号は、オン操作時には
ＬＯＷ（論理ｆｕｆｆｉｒＯＪ）レベル、オフ操作時に
はＨｉ　ｇ　ｈ　（論理値「１」）レベルとなる信号で
あり、この操作信号は直接トランスファゲート９Ｇｔ〜
９０ｍにゲート信号として与えられると共に、インバー
タ９２を介してトランスファゲート９Ｇ４〜９０ｇにゲ
ート信号として与えられる。これら各トランスファゲー
ト９Ｇ１〜９Ｇｓは、ゲート信号がＨｉｇｈレベルのと
きに開成される。（以下のトランスファゲートも同様で
ある）したがりて、設定スイッチ９１の操作信号がＨｉ
ｇｈレベル、即ち、設定スイッチ９１のオフ時には、ト
ランスファゲート９Ｇ１〜９０ｍが開成され、また、Ｌ
ＯＷレベル、即ち、設定スイッチ９１のオン時には、ト
ランスフアゲ−）　９　Ｇ　ａ〜９０ｇが開成される。

しかして、トランスフアゲ−）９Ｇ１〜９０ｍは正弦波
Ｒ，０Ｍ８４の３ビツト出力に対応するラインＬｚ−Ｌ
ｓ（ラインＬＩか最上位ビット、ラインＬ！が第２ビツ
ト、ラインＬ３が最下位ビットである）中に設けられて
いる。そして、トランスファゲート９Ｇ４の一端はグラ
ンドレベルに接続され、他端はラインＬｔに接続される
。また、トランスフアゲ−）９０ｓの一端はラインＬ１
に接続され、また、他端はラインＬｘに接続される。更
に、トランスファゲート９Ｇ６の一端はラインＬ！に接
続され、また、他端はラインＬｓに接続される。したが
って、トランスファゲート９Ｇ４〜９０６の出力はトラ
ンスファゲート９　Ｇ　ｓ〜９０ｍの出力に対応して下
位側に１ビツトシフトされたものとなる。

そして、深さ設定部９から出力される３ビツトデータは
、比較部１０に供給される。

この比較部１０は後で詳述するが、ディレィカウンタ部
１１から出力される３ビツトデータと深さ設定部９から
出力される３ビツトデータとの大小を比較し、その比較
の結果、小さい方のデータを選択的に出力するようにな
っている。

また、ディレィカウンタ部１１はディレィビブラートの
遅延時間をカウントし、３ビツトデータのカウント情報
を出力する。即ち、このディレィカウンタ部１１にはデ
ィレィレジスタ１１−１を有している。このディレィレ
ジスタ１１−１はクロックφｌによってシフト動作を行
う４段のシフトレジスタから成り、４チヤンネルの時分
割動作を行う。そして、ディレィレジスタ１１−１の１
段目には、アンドゲート１１−２〜１１−４から３ビツ
トデータが供給される。しかして、ディレィレジスター
１−１の１段目には、各アントゲ−）１１−２〜１１−
４の一端にキーアサイナ２からワンシ璽ットのキーオン
信号ＫＥＹＯＮがインバータ１１−５を介して与えられ
、押鍵と同時にｒｏｏｏＪの３ビツトデータがセットさ
れる。また、ディレィレジスター１−１の４段目からは
、重み付け「１］、「２」、「４１の端子から３ビツト
データが出力され、アダー回路１１−６に供給される。

このアダー回路１１−６は、ディレィクロックＤＬＣキ
におよびクロックψ１が入力されているアントゲ−）１
１−７の出力が与えられる毎に、その内容を「＋１」す
るもので、その結果データは対応するオアデー）１１−
８〜１ｌ−１Ｏに供給される。これら各オアゲート１１
−８〜１１−１０の他端には、アダー回路１１−６から
出力されるキャリー信号Ｃ０ＵＴが供給される。

そして、各オアゲート１１−８〜１１−１０の出力は、
対応するアンドゲート１１−２〜１１−４を介してディ
レィレジスタ１１−１の一段目に供給されると共に、デ
ィレィカウンタ部１１から送出されて比較部１０に供給
される。

この比較部１０には比較回路１０−１を有している。こ
の比較回路１０−１のＡ入力端子Ａｏ〜Ａｔには深さ設
定部９から出力される３ビツトデータが供給され、また
、そのＢ入力端子ＢＯ〜Ｂ１にはディレィカウンタ部１
１から出力される３ビツトデータが供給される。そして
、比較回路１〇−１は入力される両データの大小を比較
し、その比較の結果、Ａ入力端子Ａｏ〜Ａｔに供給され
るデータ（以降、人と称する）がＢ入力端子Ｂｏ〜Ｂ２
に供給されるデータ（以降、Ｂと称する）よりも小さい
場合には、Ａ＜８出力端子からＨｉｇｈレベルの信号を
出力し、また、データ人がデータＢと等しいかあ゛るい
は大きい場合には、Ａ≧Ｂ出力端子からｉ（ｉｇｈレベ
ルの信号を出力するようになっている。この比較回路１
０−１のＡ＜Ｂ出力端子からの信号はアントゲ−）１０
−２に供給され、また、Ａ≧Ｂ出力端子からの信号はア
ンドゲート１０−３に供給される。これら各アンドゲー
ト１０−２．１ｏ−３には、ディレィビブラートを付与
するか否かを制御するマニ瓢アルのスイッチ１０−４の
操作信号がインバータ１０−５を介して供給されている
。このスイッチ１０−４の操作信号は、そのオン操作時
にＬＯＷレベル、オフ操作時にＨｉｇｈレベルとなる信
号である。そして、アンドゲート１０−２の出力は、ス
イッチ１０−４の操作信号と共にオアデー）１０−６に
供給される◎このオアゲート１０−６の出力は、ライン
Ｌｔ〜Ｌ３中に設けられたトランスフアゲ−）　１０　
Ｇ　１〜ＩＯＧｍのゲートを制御する信号である・また
、アンドゲート１０−３の出力は、オアゲート１１−８
〜１１−１０の出力を供給するラインＬ４〜Ｌ・中に設
けられたトランスフアゲ−）１０Ｇ４〜１０Ｇ６のゲー
トを制御する信号である。なお、ラインＬ４〜Ｌ・はラ
インＬ１〜Ｌｍに接続されている。そして、ラインＬ１
〜Ｌ３から出力される３ビツトデータは、補正部１２に
供給される。

次に、補正部１２の構成について説明する。この補正部
１２には、アダー回路１２−１を有している。このアダ
ー回路１２−１のＡ入力端子Ａ。

〜Ａ！のうち、最上位ビットの入力端千人！にはグラン
ドレベルが供給され、また、第２ビツトの入力端子ＡＩ
にはラインＬ１から供給される最上位ビットデータが供
給され、更に、最下位ビットの入力端子Ａｏにはライン
Ｌｘから供給される第２ビツトデータが供給される。即
ち、アダー回路１２−１のＡ入力端子Ａｏ−ｗＡ＊には
、比較部１０からの３ビツトデータが下位側に１ビツト
シフトされて供給される。このため、アダー回路１２−
１のＡ入力端子Ａｏ−Ａｓには比較回路１０からの３ビ
ツトデータが１／２倍されたデータが供給される。また
、アダー回路１２−１のＢ入力端子Ｂｅ−ｗＢ雪のうち
、最上位ビットの入力端子Ｂ雪および第２ビツトの入力
端子Ｂ１には、グランドレベルが夫々供給され、また、
最下位ビットの入力端子Ｂｏには、ラインＬ亀から供給
される最上位ビットデータが供給される。このため、ア
ダー回路１２−１のＢ入力端子Ｂｅ−Ｂｔには比較回路
１０からの３ビツトデータが１／４倍されたデータが供
給される。そして、アダー回路１２−１のＡ入力端子Ａ
　ｏ　Ｓ−Ａ　ｓに供給される３ビツトデータとＢ入力
端子Ｂｅ−Ｂｓに供給される３ビツトデータとが加算さ
れることによって、アダー回路１２−１のＳ出力端子Ｓ
！〜Ｓｏからは比較部１０からの３ビツトのデータを０
．７５倍にしたデータが出力される。このアダー回路１
２−１の８出力端子８０−、−８１から出力される３ビ
ツトデータは、対応するトランスファゲート１２Ｇｚ〜
１２Ｇ畠に供給される。

このトランスフアゲ−）１２Ｇｓ〜１２Ｇｌはデコーダ
１３から出力される信号Ｃ〜Ｆ／Ｆφ〜Ｂによってゲー
ト制御される。このデコーダ１３はキーコードレジスタ
３の４段目出力からのノートコードを解読して１オクタ
ーブの音階の高低を表わす信号Ｃ，Ｆ／Ｆ◆〜Ｂを出力
する。この信号Ｃ−Ｆ／ｉ””〜Ｂは音階の音程が低い
Ｃ−Ｆのときには、論理値「１」、音程が高いＦφ〜Ｂ
のとき（こは、論理値「０」となる信号である。

そして、補正部１２に於て、上記信号Ｃ−Ｆ／Ｆφ〜Ｂ
は、インバータ１２−２を介してトランスファゲート１
２Ｇ４〜１２０＠にも供給され、各トランスファゲート
１２　Ｇ　４〜１２Ｇ６のゲートを制御する。これら各
トランスファゲート１２Ｇ４〜１２０・は比較部１０か
ら３ビーツトデータが供給される。しかして、上記信号
Ｃ，Ｆ／Ｆφ〜Ｂに応じてトランスファゲート１２Ｇ１
〜１２Ｇｓあるいは１２Ｇ４〜１２Ｇ−が開成されるこ
とで、補正部１２からはトランスファゲート１２Ｇ１〜
１２０ｍから出力される３ビツトデータあるいはトラン
スフアゲ−）　１２　Ｇ　４〜１２Ｇ−から出力される
３ビツトデータが選択的に出力され、対応する排他的オ
アゲート１４〜１６に供給される。

これら各排他的オアゲート１４〜１６の他端には、ビブ
ラートカウンタ部７のアダー回路７２から出力される符
号ビットデータＤ４が夫々供給される。この符号ビット
データＤ４はアンドゲート１７にも供給される。そして
、排他的オアゲート１４〜１６の出力は、対応するアン
ドゲート１８〜２０に供給される。これら各アンドゲー
ト１７〜２０の他端には、ビブラートを付与するか否か
を制御するマニユアルのビブラートスイッチ２１がイン
バータ２２を介して与えられる。このスイッチ２１の操
作信号は、オン操作時にＬＯＷレベル、オフ操作時にＨ
ｉ　ｇｈレベルとなる。そして、アンドゲート１８〜２
０の出力はアダー回路５４Ｂ入力端子ＢｏｘＢｔに供給
され、また、アンドゲート１７の出力はアダー回路５の
キャリー入力端子に供給される。

次に、上記実施例の動作につき説明する。先ず、第４図
を参照してビブラートクロック発生部６の動作につき説
明する。４進カウンタ６１の内容は、クロックφ４（第
４図（ｂ）参照）によって「００」、「０１」、「１０
」、「１１」、「００１・・・・・・へと変化する。そ
して、この４進カウンタ６１の内容が「００」→ｒｌ　
Ｉ　Ｊ　ｒｏ　０　Ｊ−・・・・・・とカウントアツプ
される毎に、各アンドゲート６５〜ｉ８は順次開成され
る。即ち、４進カウンタ６１の内容が「００」のときに
は、アンドゲート６５が開成され、「０１」のときには
、アンドゲート６６、「１０」のときには、アンドゲー
ト６７、「１１」のときには、アンドゲート６８が夫々
開成される。

しかして、クロックψ４は第４図（ａ）に示す如く、ク
ロックψ１が４発出力される毎に、１発出力され、また
、第４図（ｄ）〜（ｇ）に示されるタイミング信号１１
〜ｔ４は、第３図（Ｃ）に示す如く、チャンネル１〜４
に同期している。その結果、４進カウンタ６１の内容が
「００」のときには、第４図（ｈ）に示す如く、チャン
ネル１が指定されるタイミングでビブラートクロックＣ
ＬＫＩが論理値ｒｌＪとなり、また、ｒｏｌｌ’のとき
には、ｗｃ４図（１＋に示す如く、チャンネル２が指定
されるタイミングでビブラートクロックＣＬＫ２が論理
値「１」となり、また、「１０」のときには、第４図（
ｊ）に示す如く、チャンネル３が指定されるタイミング
でビブラートクロックＣＬＫ３が論理値「１」となり、
更に、「１１」のときには、第４図へ）に示す如く、チ
ャンネル４が指定されるタイミングでビブラートクロッ
クＣＬＫ４が論理値ｒｌＪとなる。仁のように、ビブラ
ートクロ、りＣＬＫＩ〜ＣＬＫ４は、時分割処理の各周
期毎に、チャンネル１〜４の指定に対応して規則的にオ
アゲート６９から順次出力される。

しかして、ビブラートカウンタ部７では、電源オン時に
ビブラートレジスタ７１の各チャンネルの内容はｒｏｏ
ｏｏＯＪにセットされる。この状態に於て、ビブラート
クロックＣＬ、Ｋｌ〜ＣＬＫ４がアダー回路７２に供給
されると、ビブラートレジスタ７１からのｒｏｏｏｏｏ
Ｊのデータがアダー回路７２にて「＋１」される。そし
て、この加算動作はビブラートクロックＣＬＫＩ〜ＣＬ
、に４に対応して各チャンネル毎に行なわれ、各チャン
ネルが−通り指定されると、各チャンネルの内容は全て
ｒｏｏｏｏｌＪとなる。以下、同様に、ビブラートレジ
スタ７２の各チャンネルの内容は、対応するビブラート
クロックＣＬＫＩ〜ＣＬＫ４によりて順次「＋１」され
る。従って、アダー回路、７２から出力されるデータは
ｒ０００００Ｊ→ｒ１１１１Ｎ、ｒｏｏｏｏｏＪ・・・
・・・・・・のように変化する。そして、その下位４ビ
ツトのデータはビブラート波形メモリ部８に供給される
。

このビブラート波形メモリ部８はアダー回路７２からの
データにてアドレス指定される。即ち、アダー回路７２
から下位３ビットデータＤｏ−％−ＤＩが排他的オアゲ
ート８１〜８３に与えられた場合に於て、第２ビ、トの
データＤ３がｒＯＪであれば、データＤｏ−ｗＤｔかｒ
ｏｏｏｌ〜ｒｌ　１１１に変化するに応じて正弦波ＲＯ
Ｍ８４からは位相角がθ〜７ｔ／２の間の波＾値データ
が続出される。

また、第２ビツトのデータＤ３が「１」であれば、正弦
波ＲＯＭ８４に供給されるアダー回路７２の下位３ビツ
トデータＤｏ〜Ｄ２は、排他的オアゲート８１〜８３に
て浦埋レベルが反転される。その結果、排他的オアゲー
ト８１〜８３の出力はオール１からオール０の方向へ変
化し、正弦波ＲＯＭ８４からは位相角が７１：／２〜亀
の間の波高値データが続出される。そして、正弦波ＲＯ
Ｍ８４は４チヤンネルの時分割に動作せしめられ、各チ
ャンネル毎にビブラート［形情報が各チャンネルで異な
る位相をもって続出される。

そして、正弦波ＲＯＭ８４から読出されたビブラート波
形情報は、深さ設定ｓ９に供給される。

このとき、設定スイッチ９１がオフされている場合には
、トランスファゲート９Ｇ１〜９ＧｓがＨｉ成される０
この場合、正弦波ＲＯＭ８４から出力されるビブラート
波形情報は、そのまま深さ設定部９から送出される。ま
た、設定スイッチ９１がオンされている場合には、トラ
ンスファゲート９Ｇ４〜９Ｇ−が開成される。この場合
、正弦波ａＯＭ８４から出力されるビブラート波形情報
は、下位側に１ビツトシフトされる。その結果、設定ス
イッチ９１のオン操作で正弦波ＲＯＭ８４から読出され
たビブラート波形情報の波高値は１／２に設定される。

そして、深さ設定部９から出力されるビブラート波形情
報は、比較部１０に供給される。この比較部１０に於て
、ディレィビブラートスイッチ１０−４のオフ操作時に
は、その操作信号が論理値「１」となっている。このた
め、トランスフアゲ−）１０Ｇｔ〜ＩＯＧ纂はスイッチ
１０−４の操作信号によって開成される。この時、イン
ノ（−タ１０−５の出力は論理ｉ［ｒＯＪであり、アン
ドゲート１０−２．１０−３は閉成されている。した９
からのビブラート波形情報は比較部１０からそのまま出
力される。

しかして、スイッチ１０−４がオン状態になっていると
、比較部１０は深さ設定ｓ９からのビブラート波形情報
からディレィカウンタ部１１の出力に応じたディレィビ
ブラート［形情報を得るＯ即ち、スイッチ１６−４のオ
ン操作時には、インバータ１０−５の出力が論理１１　
ｒ　Ｉ　Ｊとなり、アントゲ−）１０−２．１０−３が
開成される。この時、比較回路１０−１に於て、入力デ
ータＡ・Ｂの大小を比較した結果、Ａ（Ｂであると判断
された場合には、そのＡ＜Ｂ出力端子からｌ（ｉｇｈレ
ベルの信号が出力され、アンドゲート１０−２、オアゲ
ート１０−６を介してトランスファゲート１０　Ｇ　Ｉ
−１００ｍに供給される。このため、深さ設定部９から
のビブラート波形情報がトランスフアゲ−）１０Ｇｔ〜
１０ｏｓを介して比較部１０から送出される。また、比
較回路１０−１に於て、Ａ≧Ｂであると判断された場合
には、その人≧Ｂ出力端子からＨｉ　ｇｈレベルの信号
が出力され、アンドゲート１０−３を介してトランスフ
アゲ−）１０Ｇ４〜１００６に供給される０このため、
ディレィカウンタ部１１からのカウント情報がトランス
ファゲート１０Ｇ４〜ＩＯＧ・を介して比較部１０から
送出される０しかして、ディレィカウンタ部１１からのカウント情報
は、次の如きものである。即ち、ディレィカウンタ部１
１にキーオン領号ＫＢＹＯＮが与えられると、キーオン
信号Ｋ］ｊＹＯＮはインバータ１１−５によって反転さ
れて論理値「０」となる。このため、押鍵と同時にディ
レィレジスタ１１−１の１段目には、ｒｏ　００　Ｊの
データがセットされる。そして、セットされ九ｒ０００
Ｊのデータは、クロックψ皿によるディレィレジスター
１−１のシフト動作により、アダー回路１１−６に供給
される。このアダー回路１１−６に供給されたデータは
、第５図（ｂ）に示すディレィクロックＤＬＣＬＫに同
期して「＋１」ずつ更新される。

なお、ディレィクロックＤＬＣＬＫはクロックφ４（第
５図（ａ）参照）が例えば１０発出力される毎に１発出
力されるものである。しかして、アダー回路１１−６の
内容に応じた３ビツトのデータは、オアゲート１１−８
〜１１−１０を介して送出される。このオアゲート１１
−８〜１１−１０の出力は、アダー回路１１−６からキ
ャリー信号Ｃ０ＵＴが出力されると、オール「１」とな
る。そして、オアゲート１１−８〜１１−１０から出力
されるｒｌｌｌＪのデータは、ディレィレジスター１−
１の１段目に供給された後、アダー回路１１−６に供給
される。このため、アダー回路１１−６からは再びキャ
リー信号Ｃ０ＵＴが出力される（２よう惨なる。以下、同様の動作が繰り返されることによ
り、オアゲート１１−８〜１１−１０の出力は「１１１
Ｊレベルを維持するようになる。したがって１デイレイ
力ウンタ部１１の出力レベルは、押鍵と同時にセットさ
れたｊ−０００４のデータがｒｌｌｌＪにカウントアツ
プされるまでの間は増大し、そして、ｒｌｌｌＪにカウ
ントアツプされた後は一定なものとなる。

このようなディレィカウンタ部１１の出力が比較部１０
に供給されることにより、比較部９から出力されるビブ
ラート波形情報に基づき、放音される楽音は、＃！６図
に示すディレィビブラートが付与される。なお、この第
６図で横軸は時間、縦軸は周波数を示すものであり、換
言すれば、縦軸は周波数情報の大きさを示すことになる
。このディレィビブラート波形は、深さ設定部９からの
、ビブラート波形情報Ａがディレィカウンタ部１１から
のカウント情報Ｂのレベルでカットされたものとなる。

そして、ディレィビブラートの遅延時間Ｔはディレィカ
ウンタ部からのカウント情報Ｂが最大レベル曇こ達する
までであり、この実施例では、ディレィクロックＤＬＣ
ＬＫの８発分、クロックψ４の８０発分に相当する。

しかして、比較部１０より出力されるビブラート波形情
報は、補正部１２に供給される。このとき、キーコード
レジスタ３から出力されるノートコードが音階Ｃ〜Ｆの
場合には、デコーダ１３から出力される信号Ｃ，Ｆ／Ｆ
＊〜Ｂは、論理値「１１となる。このため、補正部１２
に於ては、トランスファゲート１２Ｇｓ〜１２０ｍが開
成される。これによって、アダー回路１２−１の８出力
端子Ｓｏ−８ｍからは、比較部１０の出力データが０．
７５倍されたデータが出力される。また、キーコードレ
ジスタ３から出力されるノートコードが音階Ｆφ〜Ｂの
場合には、デコーダ１３から出力される信号Ｃ，Ｆ／Ｆ
φ〜Ｂは、論理値「０］となる。このため、補正部１２
に於いては、インバータ１２−２の出力が論理値「１」
となり、トランスファゲート１２Ｇ４〜１２Ｇ・が開成
され、逆に、トランスファゲート１２Ｇ１〜１２０ｍは
閉成される。これによって、比較部１０からの出力デー
タが１倍されたデータが出力される。このように、補正
部１２では比較部１０の出力データを音階の音程が低い
Ｃ〜Ｆのときには０．７５倍、また音階の音程が高いＦ
φ〜Ｂのときには１倍に補正する。これにより、ビブラ
ートの深さは音階の高低に応じて変化されず、略一定な
ものとなる。

そして、このように補正部１２によりて補正されたビブ
ラート波形情報は、排他的オアゲート１４〜１６に供給
される。このとき、アダー回路７２の符号ビットのデー
タＤ４が「０」である場合には、補正部１２の出力がそ
のまま排他的オアゲート１４〜１６を介して出力され、
また、「１」である場合には、補正部１２の出力が排他
的オアゲート１４〜１６１こて反転されて出力される。

そして、排他的オアゲート１４〜１６の出力はアンドゲ
ート１８〜２０を介してアダー−路５のＢ入力端子Ｂｅ
−ｗＢｔに供給される。これと同時に、アダー回路７２
からの符号ビットのデータＤ４は、アンドゲート１７を
介してアダー回路５のキャリー入力端子Ｃｔｎに供給さ
れる。この符号ビットのデータＤ４が「１」のときには
、アダー回路５のＢ入力端子ＢｅへＢ２に供給される３
ビツトデータは、その各ビットのレベルを反転し、かつ
その値にｒ＋ＩＪしたデータ（２の補数表現）となる。

したがって、アダー回路５から出力される周波数情報は
、アダー回路７２から出力される符号ビットのデータＤ
４がｒＯＪのときには、位相角θ〜′７ｒ−の部分の正
弦波に相当し、また、「１」のときには、位相角χ〜２
及の部分の正弦波に相当するものとなる。そして、アダ
ー回路５からの周波数情報は、キーコードレジスタ３か
らのオクターブコードと共に、楽音作成部に供給される
。この楽音作成部は入力される最低オクターブの周波数
情報をオクターブコードによって加算（２１１倍）して
、当該オクターブの周波数情報を得る。

いま、上述した動作を数式を用いて表現するとＦ　Ｖ　
［Ｂ（ｔ）　＝（Ｆ−１１ｃ（ｔ）ＸＤＢＰＴＨＸｙ　
（ＴＮ）、）Ｘ２’ ＦＤＩＬ＆Ｙ　　ｖｒｓ（ｔ）＝（Ｆ＋ＭＩＮ（ｘ（ｔ
）ＸＤＥＰＴＨ，ＤＨＬＡＹＣＮＴ（ｔ））Ｘｙ（ＴＮ
））×２′′となる。

ここで、ｋ″Ｖ　Ｉ　Ｂ　ｌｔｌは聚曽にビブラートを
付与したときの当該楽音の周波数情［Ｄ　ｉｌｔ　Ｌム
Ｙｖ　ｔ　ａｌｌ！Ｊティレイビブラートを付与したと
きの当該楽音の周波数情報、Ｆは楽音にビブラートを付
与しないときの当該楽音の周波数情報、”（ｔ）は正弦
波１（，０Ｍ８４から出力される波高値データ（は補正
部１２に於ける補正値、ＭＩＮ（Ａ、Ｂ）ある。

このように本実施例の電子楽器に於ては、ビブラート制
御をデジタル的に行うことが可能である。

また、ビブラートの深さを可変したり、ディレィビブラ
ートを付与することで、演奏者の好みによる快いビブラ
ートを得ることができる。また、４チヤンネルの時分割
処理により、同時に４つの楽音に対して異なる位相のビ
ブラートを付与することができる。

次に、この発明の他の実施例を第７図を参照して説明す
る。第７図はビブラートクロック発生部の変形例を示し
、第１図と同一構成のものは、同一符号をもって示し、
その説明を省略する。本実施例のビブラートクロック発
生部６００はデコーダ６４に乱数データを入力するよう
にしたものである。即ち、ビブラートクロック発生部６
００には、クロックψ４によってシフト動作を行う７ビ
ツトのシフトレジスタ６０１を有している。このシフト
レジスタ６０１の１ビツト出力および７ビツト出力は排
他的オアデー）６０２に供給される。

この排他的オアゲート６ｏ２の出力はオアゲート６０３
を介してシフトンジスタロ０１の１ビツト目に転送され
る。また、シフトレジスタ６０１０）１ビツト目には、
電源オン時に出力ぎれるワンシｗａｙトのトリガ信号が
オアゲート６ｏ３を介して与えられることにより、論理
値「１」かセットされる。そして、シフトレジスタ６０
１の１ビツト出力および排他的オアゲート６ｏ２の出方
は、直接および対応するインバータ６２．６３を介して
デコーダ６４に供給される。

しかして、電源をオンすると、レジスタ６０１の１ビツ
ト目には、論理値「１」がセットされる。

このとき、シフトレジスタ６０１の各ビットの内容は夫
々論理値「０」となりでいる。この状態で、シフトレジ
スタ６０１のシフト動作が開始されることにより、排他
的オアゲート６０４の出力およびシフトレジスタ６０１
の１ビツト出力から成る２ビツトデータは、乱数データ
となり、この乱数データがデコーダ６４に供給される。

このため、アンドゲート６５〜６８の出力をビブラート
クロックとして用いることにより、各楽音のビブラート
の位相をランダムに変化させることができ、自然なビブ
ラート効果を得られる。

なお、上記実施例に於ては、周波数情報ＲＯＭに最低オ
クターブの各音階の周波数情報を記憶するようにしたが
、各オクターブ毎の周波数情報を記憶するものでよい。

また、上記実施例では、正弦波几ＯＭに１／４周期の正
弦波の波高修データを、記憶させたが、正弦波の波高値
データを一周期にわたって記憶するものでもよい。また
、その他三角波などの波高値データを出力するようにし
ても良い。更に、ビブラート深さ設定部の設定値を１／
２倍に設定するようにしたが、その設定値は任意である
。

また、上記実施例では、時分割処理を４チヤン法に限定
されるものでなく、ビブラートの変化は音階信号の変化
に比べてかなりおそくても良いため、マイクロプロセッ
サ等を用いて処理するようにしても良い。

また、上記実施例の補正部は、比較部１ｏの出力を０．
７５倍に補正するようにしたが、この補正値はこれに限
定されない。また、上述した実施例では、１オクターブ
を２分割して補正するようにしたが、それ以上に分割し
て、補正するようにしても良い。

この発明は、以上好運した如く、音階周波数情報とビブ
ラート波形情報とをデジタル的に生成し、このビブラー
ト波形情報を音階の高低に応じて補正し、この補正され
たビブラート波形情報と音階周波数情報とを合成するよ
うにしたから、乗算器を用いることなくビブラート制御
をデジタル的に行うことができる。従って、安定した自
由なビブラートを付与することができ、また、デジタル
回路の構成で、ＬＳＩ化が可能となり、製造コスト、製
造工程が大幅に縮減でき、しかも、乗算器を使用しない
ので、ハードウェアの大型化を防止できる。

【図面の簡単な説明】

第１図はこの発明の一爽施例による要部の回路構成図、
第２図は正弦波ＲＯＭに記憶されている１／４周期の正
弦波を示す図、第３図は正弦波ＲＯＭから出力される１
周期分の正弦数を示す図、ｔ４４図（ａ）〜伽）はビブ
ラートクロック発生部の動作を示すタイムチャート、第
５図（麿）、（ｂ）はディレィクロックＤＬＣＬＫとク
ロックφ４との関係を示した図、第６図はディレィビブ
ラート波形を示す図、第７図はこの発明の他の実施例を
示すビブラートクロック発生部の回路構成図である。１・・・・・・・・・キーボード、４・・・・・・・・
・周波数情報ＲＯＭ。５・・・・・・・・・アダー回路、６．６００・曲回ビ
ブラートクロック発生部、７・・・・・・・・・ビブラ
ートカウンタ部、８・・・・・・・・・ビブラート波形
メモリ部、９・・・・・・・・・深さ設定部、１０・・
・・・・・・・比較部、１１・・・・・・・・・ディレ
ィカウンタ部、１２・・・・・・・・・補正部、１３・
・・・・・・・・デコーダ。特ｉ出願人カシオ計算機株式会社

Claims

【特許請求の範囲】

（１）音階に対応する周波数情報をデジタル的に出力す
る周波数情報出力手段と、ビブラート波形情報をデジタ
ル的に出力するビブラート波形情報出力手段と、このビ
ブラート波形情報出力手段の出力を音階の高低に応じて
補正する補正手段と、この補正手段の出力と上記周波数
情報出力手段の出力とを合成する合成手段とを具備し、
上記合成手段の出力に応じてビブラート制御を行うこと
を特徴とする電子楽器のビブラート制御方式。
（２）上記特許請求の範囲第１項の記載に於て、上記周
波数情報出力手段および上記ビブラート波形出力手段は
、複数チャンネルに時分割動作せしめられ、各チャンネ
ル毎にビブラート制御を行うことを特徴とする電子楽器
のビブラート制御方式。
（３）上記特許請求の範囲第２項の記載−ζ於て、上記
ビブラート波形情報出力手段は、各チャンネル毎に位相
が夫々異なるビブラート波形情報を出力することを特徴
とする電子楽器のビブラート制御方式。
（４）上記特許請求の範囲第２項記載に於て、上記ビブ
ラート波形情報出力手段は、各チャンネル毎に位相がラ
ンダムに変化するビブラート波形情報を出力することを
特徴とする電子楽器のビブラート制御方式。