JPS6352399B2

JPS6352399B2 -

Info

Publication number: JPS6352399B2
Application number: JP57084232A
Authority: JP
Inventors: Kinji Kawamoto; Kazuhiro Murase; Tetsuhiko Kaneaki; Masataka Nikaido
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1982-05-18
Filing date: 1982-05-18
Publication date: 1988-10-18
Also published as: JPS58200294A

Description

【発明の詳細な説明】本発明は、電子楽器に用いる楽音信号の種々の
包絡線信号をデイジタルデータとして生成する包
絡線信号発生装置に関し、特に、少量のデータで
広範な形状の信号が発生できるようにしたもので
ある。

第１図は、本発明の周波数制御装置を採用した
電子楽器のブロツク図である。１は鍵盤部、２は
音色タブレツトスイツチやビブラート効果のオン
フオフスイツチ、ビブラート効果の深さを設定す
るボリユームなどにより構成される操作部、３は
中央処理装置（CPU）で、コンピユータなどに
用いられているものと同様のもの、４は読み書き
可能な記憶装置（ランダムアクセスメモリ、通常
RAMと呼ぶ）、５はCPU３の動作を決定するプ
ログラムが格納された読み出し専用記憶装置（リ
ードオンリーメモリ、通常ＲＭと呼ぶ）、７は
音色の合成するためのパラメータのうちエンベロ
ープパラメータを記憶しているROM、６は音色
の合成を行なうためのパラメータのうち周波数に
関するデータを記憶しているROMである。８は
本発明の周波数制御装置、９は特願昭56−165189
号のような正弦波発生器、１０は包絡線信号発生
器、１１は、正弦波と包絡線信号を表わすエンベ
ロープデータを掛け合わせる掛算器、１２は時分
割多重化されている掛算結果のうち、所定のもの
を加え合わせたり、時分割多重の順序と入れかえ
るタイムスロツト制御装置、１３は時分割多重化
された位相変調器、１４はデイジタルアナログ変
換器、１５，１６は電気音響変換器である。

鍵盤部１、操作部２、CPU３、RAM４、
ROM５、ROM６、ROM７、周波数制御装置
８、包絡線信号発生器１０は、データバス、アド
レスバスおよびコントロール線で結合されてい
る。このようにデータバスとアドレスバスとコン
トロール線とで結合する方法そのものは、ミニコ
ンピユータやマイクロコンピユータを中心とした
構成方法として公知のものである。データバスと
しては８〜16本位用いられ、このバス線上をデー
タが一方向でなく多方向に時分割的に送受信され
る。アドレスバスも複数本たとえば16本用意さ
れ、通常はCPU３がアドレスコードを出力し、
他の部分がアドレスコードを受け取る。コントロ
ール線は、通常、メモリ・リクエスト線
（）、Ｉ／リクエスト線（ＩRQ）、リ
ード線（）、ライト線（）などが用いられ
る。

は、メモリを読み書きすることを示し、
ＩRQは入出力装置（Ｉ／）の内容を取り出
しすることを示し、はメモリやＩ／からデ
ータを読み出すタイミングを示し、Ｒはメモリ
やＩ／にデータを書き込むタイミングを示す。
このようなコントロール線を用いたものとして
は、ザイログ社のマイクロプロセツサZ80があげ
られる。

つぎに第１図の電子楽器の動作について述べ
る。鍵盤部１は、複数の鍵スイツチを複数の群に
分けて、群内の鍵スイツチのＮ−FF状態を
一括してデータバスに送ることができるように構
成される。たとえば、５オクターブの鍵盤の場合
61鍵を６鍵（半オクターブ）ずつの10群と１鍵の
みの１群の11群に分け、各群にアドレスコードを
１つずつ割りつける。アドレスラインに、上記各
群のうちの１つを示すアトレスコードが到来し、
ＩRQとが印加されると、鍵盤部１はその
アドレスコードを解読して、対応する群内のキー
スイツチのＮ−FFを示す６ビツトまたは１
ビツトのデータをデータバスに出力する。これら
は、デコーダ、バスドライバおよび若干のゲート
回路を用いて構成することができる。操作部２の
うち、タブレツトスイツチについては、鍵盤部１
と同様の構成をとることができる。ボリユームの
設定状態については、ボリユームの出力する電圧
をアナログデイジタル変換器によりデイジタルコ
ードに変換し、これを、アドレスコードとコント
ロール線ＩRQとにより読み出すようにす
る。

CPU３はその内部にあるプログラムカウンタ
のコードに対応するＲＭ５のアドレスから命令
コードを読み取り、これを解読して、算術演算、
論理演算、データの読み込みと書き込み、プログ
ラムカウンタの内容の変更による命令のジヤンプ
などの作業を行なう。これらの作業の手順はＲ
Ｍ５に書き込まれている。まずCPU３はROM５
より鍵盤部１のデータを取り込むための命令を読
み取り鍵盤部１の各鍵のＮ−FFを示すコー
ドを各群ごとに取り込んで行く。そして、押鍵さ
れている鍵コードを、楽音発生部の有限のチヤン
ネルに割り当ててゆく。

つぎにCPU３は、操作部２よりデータを取り
込むための一群の命令を順次ＲＭ５から読み取
り、これらを解読して、操作部２に対応するアド
レスコードとコントロール信号ＩRQとを
出力し、データバスに操作部２のスイツチやボリ
ユームの状態を表現するコードを出力させ、
CPU３内に読み込む。そして、どの音色の楽音
信号を合成すべきかをCPU３は知る。

以上で、楽音発生部のどのチヤンネルにどの周
波数をもつたどの音色を発生させるべきかが明確
になつたので、CPU３は、各音色の周波数に関
するデータを記憶しているROM６より、所望の
音色の周波数パラメータを格納してあるアドレス
コードとコントロール線信号ととを出
力してデータバスに所望の周波数パラメータを読
み出してCPU３内に取り込み、周波数制御装置
８に書き込む。書き込むためには、周波数制御装
置８の内部に設けられたデータレジスタに対応す
るアドレスコードをCPU３を出力し、同時にＩ
ＯRQととを出力すると、信号の立上り
時にデータバス上に出力されている周波数パラメ
ータを表わすデータが上記データレジスタに書き
込まれる。

つぎに、出力すべき音色の内容を表わす音色パ
ラメータをＲＭ７より読み出し、エンベロープ
発生器１０の内部のレジスタに書き込む。つぎに
周波数制御装置８とエンベロープ発生器１０の両
方に、発音出力指令を与えると、周波数制御装置
８は、飛越数Ｊを正弦波発生器９に与え、包絡線
信号発生器１０はエンベロープデータを発生す
る。正弦波発生器９の出力する飛越数Ｊに比例し
た周波数をもつた正弦波データとエンベロープデ
ータは掛算されて、エンベロープが正弦波に付与
される。正弦波データとエンベロープデータとは
それぞれ時分割多重化されて発生する。時分割多
重は、例えば、160多重とし、１チヤンネル当り
20の正弦波を割り当て、８チヤンネル設けること
にする。通常は、20本の正弦波の合成により、ひ
とつの楽音を合成することになる。したがつて、
フーリエ級数の式で知られるとおり、20の正弦波
データを加算することになる。このためのタイム
スロツト間のデータ加算を、タイムスロツト変換
器１２で実施する。タイムスロツト変換器は、
160のタイムスロツトで時分割多重されて入力さ
れる、エンベロープデータで変調された正弦波デ
ータ列のうち、所定のデータを加算しタイムスロ
ツトの数を減らしたり、あるいは、特願昭57−
202790号の時分割多重変換装置のようにタイムス
ロツトの変換を行なうものである。時分割多重位
相変調器１３は、特願昭56−182083「デイジタル
楽音変調装置」のように、時分割多重で複数種の
変調を同時に実施するものである。時分割多重位
相変調装置１３の出力はアナログデイジタル変換
器１４によりアナログ信号に直されて、電気音響
変換器１５，１６より出力される。

第１図では図示を省いたが、タイムスロツト変
調器１２や時分割多重位相変調装置１３に対して
も、アドレスバス、データバス、コントロール線
を介してCPU３と結合して、操作部２によつて
行なわれる音色や変調効果の設定に対応して、タ
イムスロツトの変換や変調条件を変えて設定する
ようにすることができる。

第１図において包絡線信号へ発生器１０はＲ
Ｍ７にアドレスと読出指令信号とを出力して所望
のデータを直接読み取ることもできるようにして
いる。

第２図は、本発明の包絡線信号発生装置の実施
例のブロツク図である。第２図において、７は上
述のパラメータＲＭであつて、その内部には包
絡線信号のサンプル値を圧縮したデータが記憶さ
れている。２０はサンプル演算器、２１はタブレ
ツトインタフエース、２２は鍵インタフエース、
２３は補間計算器である。

タブレツトインタフエース２１とパラメータ
ROM７には、第１図のCPUより音色コードが供
給される。音色コードのうちの上位３ビツトは、
８種類の楽器のうちの１つを指定するコードとし
てパラメータＲＭ７の上位アドレスに印加さ
れ、パラメータＲＭ７のうちの上記指定された
楽器音のパラメータが格納されている領域を選択
する。音色コードの下位ビツトには、音色のモー
ド、たとえば、エンベロープ形状が、オルガン型
かピアノ型かなどを示すデータが含まれており、
タブレツトインタフエース２１を介してサンプル
演算器２０に供給される。タブレツトインタフエ
ース２１は、データラツチを含むもので、CPU
３がデータラツチに音色コードを書き込み、その
後、必要なタイミングにおいてサンプル演算器２
０が読み出す。CPU３は鍵インタフエース２２
に対して、発生させようとする音の高さを表わす
ノートオクターブデータと、その音高の鍵がON
かOFFかを表わす鍵Ｎ−FF信号とを供給し、
内部のラツチに書き込む。サンプル演算器２０
は、内部の所定のタイミングにしたがつてタブレ
ツトインタフエース２１と鍵インタフエース２２
の保持しているデータを読み出し、このデータに
もとづいて、パラメータＲＭ７に対し、アドレ
スデータを出力して、その内容を読み出し、サン
プルを演算によつて生成し、補間計算器２３に供
給する。補間演算器２３は、つぎつぎに供給され
る包絡線サンプルの途中を補間演算たとえば、直
線補間して、なめらかに変化する包絡線サンプル
を出力する。

第３図は、本発明において適用するサンプル演
算を説明するための包絡線信号とそれらのサンプ
ル値の例を示すものである。第３図ｂは、発生さ
せようとする包絡線をdB尺度で描いたものであ
つて、最大値を0dB、最小値を−80dBとしてい
る。

この曲線上の黒点S₀，S₁，S₂……は、時間間隔
T_i＝Ｔおよび2Tでサンプリングしたサンプル値
を表わす。このようなデータをもとに、各サンプ
ル値のdB尺度上の差分値をとると第３図ａの
（ΔE₀、ΔE₁、ΔE₂、……）ようになる。第３図ｃ
は、第３図ｂの黒点で示すサンプル値を、dB尺
度からリニア尺度の値（LE₀、LE₁、LE₂、……）
に変換し、それぞれの点の間を点線状の直線で結
んだものである。本発明では、第３図ａに示した
dB差分値ΔE₀、ΔE₁、ΔE₂、……をパラメータＲ
ＯＭ７に記憶しておく。これらのdB差分値を順
次読み出して累算してゆくことにより、dB尺度
上の包絡線サンプルS₀，S₁，S₂，……を得る。つ
ぎにdB尺度上の包絡線サンプルを対数−直線変
換してリニア尺度上の包絡線サンプルLE₀，LE₁，
LE₂，……を得る。

この包絡線サンプルのサンプル周期は、上記T_i
＝Ｔや2Tなどであるが、この周期は、最終的に
出力される楽音サンプルの周期T_sより大きい。
したがつて楽音のサンプル周期に対応した時刻で
の包絡線サンプルをつぎつぎに生成するために、
サンプルLE₀，LE₁，LE₂，……の隣接する２つ
のサンプルの間を直線補間演算し、周期T_sごと
に第３図ｃの点線で示したような形状をもつ包絡
線サンプルを得る。

第４図は本発明の実施例のブロツク図で、第３
図に述べた演算手順を実現する。第４図において
読出演算制御部２５は、音色コード、ノートオク
ターブデータ、鍵ONOFFデータを読み込み、こ
れらのデータにしたがつて、音色コードと、ノー
トオクターブデータに対応する包絡線信号を表わ
すdB差分値ΔE_iを格納してある番地のアドレス
ADを順次発生し、読出指令信号RDを出力して、
パラメータＲＭ７よりdB差分値ΔE_iを出力端子
Ｄに読み出し、ラツチ３０に格納する。加減算
器３２は、ΔE_iとゼロを加算してΔE_iを出力しこ
れを加減算器３２の一方の入力に供給する。加減
器３３の出力は、レジスタ３４に格納されると共
に、対数−直線変換器３５に供給される。加減算
器３３の他の入力にはレジスタ３４の出力が供給
される。レジスタ３４は、１ワードのラツチであ
る。加減算器３３とレジスタ３４とは、ΔE_iを累
算して、 S_o＝_o-1 〓ⁱ⁼¹ ΔE_i ……(1) を生成し出力する累算器として働く。対数−直線
変換器３５は、入力コードS_oに対して、直線化さ
れた出力コードLE_oを生成する読み出し専用メモ
リ（ROM）である。入力が８ビツト、出力が16
ビツトとすると256×16＝4096ビツトのＲＭに
なる。包絡線サンプルLE_oは、レジスタ３６に加
えられ、１サンプル時間遅延される。そして、減
算器３７において、ΔLE_o＝LE_o−LE_o-1が演算さ
れる。減算器３７の出力ΔLE_oは、ビツトシフト
レジスタ３８において下位に所定ビツトだけシフ
トされ、加減算器３９の一方の入力に供給され
る。加減算器３９の出力は、シフトレジスタ４０
で、楽音サンプル周期T_sだけ遅延されて加減器
３９の他方の入力に供給される。

ビツトシフトレジスタ３８は一種の割算器で、 δ_o＝（LE_o−LE_o-1）／（T_o-1／T_s） ……(2) （ｎ＝２、３、４、……）を実行する。

T_o-1／T_s＝2^P ……(3) のように２のでき乗であれば、Ｐビツトシフトす
ることが、割算に相当する。

δ_oを2^P回累算すると、 ΔLE_o＝LE_o−LE_o-1 （ｎ＝２、３、４……） (4) になる。したがつて、LE_o-1からLE_oの間を、
T_o-1の時間で直線補間できる。補間された包絡
線サンプルは LE_o,j＝LE_o-1＋ｊ（LE_o−LE_o-1）／（T_o-1／T_s）（ｊ＝１、……、T_o-1／T_s） ……(5) と表わすことができる。

S_o、LE_o、ΔLE_o、δ_oの生成は、T_i周期で実行
される。したがつて、ラツチ３０、レジスタ３
４，３６、ビツトシフトレジスタ３８の記憶はT_i
ごとのラツチパルスが読出演算制御部２５より出
力されて、更新される。ビツトシフトレジスタ３
８のシフトビツト数Ｐは、読出演算制御部２５か
ら出力されるT_i／T_sに対応したＰを表わすコー
ドにより複数通りのシフトされた出力コード
ΔLE_o、ΔLE_o／２、ΔLE_o／2²、……から選択さ
れ、その出力がラツチされる。

レジスタ４０は、周期T_sごとにその内容が更
新されるため、周期T_sごとにラツチパルスが読
出演算制御部２５より供給される。

第５図は、簡単化された包絡線データ｛ΔE_i｝
（ｉ＝１、２、３、……、Ｎ）の例である。dB差
分値ΔE_iがパラメータＲＭ内のアドレス１〜Ｎ
に配置されている。先頭の番地０には、レリーズ
アドレスRADが格納されている。今、簡単化す
るために、第３図ｂのT_i（ｉ＝１、２、３、……）
が皆等しい場合について説明する。読出演算制御
部２５に入力される鍵ＮFF信号が“１”に
なり押鍵されると、まず、番地０を示すアドレス
ADがＲＭ７に出力され、RDが“０”になつ
て、番地０に格納されているレリーズアドレス
RADを読み出し、これを内部のレジスタに格納
しておく。そのつぎにADを１増やし、かつRD
を“０”にして１番地のΔE₁をラツチ３０に書き
込む。初期状態としてレジスタ３０，３４，３
６，３８，４０にゼロが格納してあつたとする
と、S₁＝０、LE₁＝０、ΔLE₁＝０、δ₁＝０であ
つた。したがつて加減算器３３の出力はS₂＝ΔE₁
となる。このあとは、先に述べた手順で演算が実
施される。ｉが１つ進むごとにアドレスADが１
ずつ増加する。

鍵を押しつづけるとT_iはどんどん進むが、T_i＝
T₁₅の直前になると、アドレスAD9増加を停止
し、ビツトシフトレジスタ３８の内容をクリアし
てゼロにし、直前の累算値を保持するようにすれ
ば包絡線信号はLF₁₅を維持したままになる。そ
の後、鍵ＮFF信号が“０”になつて鍵がは
なされたことがわかると、T_i＝T₁₅に対応して、
ΔE₁₅を読み出して、S₁₅〜S₁₆の減衰過程に入るよ
うにする。T₁₅はレリーズの開始点で、これに対
応するΔE₁₅が格納されている番地をレリーズア
ドレスRADとする。

T_i＝T₁₅になる前に、鍵ＮFF信号が“０”
になると、アドレスADが１増加する代りにRAD
に書きかえられて出力され、ΔE₁₅が読み出され
る。そしてそのあとは、RAD＋１、RAD＋２、
……とレリーズ過程を進むようにする。このよう
にすると、どの時刻に鍵がFFになつても、そ
の時点あるいはそれにもつとも近い所定の時点で
RADに飛ぶことができ、鍵FF後、速やかにレ
リーズに入つてゆく。しかも、dB差分値を用い
ているから、つながりがなめらかになる。たとえ
ばS₁₂からS₁₅へ飛ぶと、約5dBの不連続になる
が、ΔE₁₁からΔE₁₅に飛べば、S₁₂のあとに、S₁₅
〜S₂₀がもとのデータにくらべ5dB低下してなめ
らかにつながることになる。したがつて、飛ぶ前
後のつながりが、どんな包絡線形状でも、不連続
を生じない。また、dB尺度上にあるから、レリ
ーズ過程の単位時間当りのdB変化（dB尺度上の
傾斜）は保たれる。したがつて、楽音の減衰の時
間変化の聴いた感じは、どの時点で鍵をFFに
しても、同じものになる。

以上述べた動作を実現する読出演算制御部２５
は、アドレスADを制御するレジスタ、RADを格
納するレジスタ、アドレスを増減したり、変更し
たりする演算装置、いわゆるALU、および、こ
れらをコントロールするプログラムの入つたＲ
Ｍとその解読器など、マイクロコンピユータにお
いて用いられている要素回路を用いて、マイクロ
コンピユータの順序制御と同様の手法で実現する
ことができる。

第５図では１通りのdB差分値よりなる包絡線
データを示している。この一群のデータを、鍵盤
のオクターブが異なるごとに別々にもつたり、さ
らに１オクターブ内のノートが異なるごとに別々
にもつことができる。このように別々のデータを
持つておくと、各音域の鍵に対して最適な包絡線
を使用することができ、優れた音色がどの音域で
もつくり出せる。このために、第４図におけるノ
ートオクターブデータを受け取り、このデータに
よつてパラメータＲＭのアドレスADを変更し
て、第５図の０〜Ｎ番地と別の番地に格納された
同種の形式のデータを選択するようにもできる。

第５図のデータ形式では、T_iを一定としたが、
一般に楽音の立上りでは包絡線の変化が激しいの
で、T_iをを小さくして、サンプル点を多くするの
が良い。T_iの大きさをｉによつて変更できるよう
にするには、第６図のようなデータ形式にすれば
良い。第６図では０番地にレリーズアドレス
RAD、１番地にスロープデータSLOPE、２番地
にポイントインタバルPIとポイントナンバPN、
その後３〜７番地にΔE₁〜ΔE₅が格納されてい
る。つぎにPIとPN、そのあとにΔE₆〜ΔE₁₄が格
納され、最後のグループとして、RAD番地にPI
とPN、その後にΔE₁₂、ΔE₁₉が格納されている。
RADは第５図で述べたもの、SLPEは、立上り
部の平均的増分を示すデータでΔE₁〜ΔE₅に対し
共通に加算されるものである。PIは、サンプル
点間の間隔T_iを示すコード、PNはサンプル点間
隔T_iが何ポイント続くかを示すコードである。第
３図ｂの包絡線であれば、２番地のPIはT₁を指
定し、PNは５である。８番地ではPIはT₆（＝
2T₁）でPNは９である。レリーズアドレスRAD
では、PIなT₁を指定しPNは５である。

第４図の実施例において第６図のデータ形式の
パラメータＲＭを読み出す手順を説明する。鍵
がＮになると、まず０番地のRADをRADレジ
スタに格納する。つぎにスロープデータSLPE
を読み出しレジスタ３１（第４図）に格納する。
その後PIとPNを読出しPIレジスタとPNレジス
タに格納する。つぎに３番地よりΔE₁を読み出し
レジスタ３０に格納する。そして、PNを１だけ
減じ。PIに従つて決まるT_i／T_sに対応するビツ
トシフト用のコードをビツトシフトレジスタ３８
に供給する。このようにすれば、区間T₁の間の
包絡線サンプルLE_1,jが計算される。T₁の終了直
前に、４番地からΔE₂を読出しレジスタ３０に格
納し、PNを１だけ減じる。このようにして７番
地まで進むとPN＝０になつているから、つぎは
PIとPNが格納されていることがわかる。したが
つて８番地を読み出し、PIレジスタとPNレジス
タに格納する。そして、その後ΔE₆を読み出しレ
ジスタ３０に格納すると共にラツチ３１をクリア
する。さらにPN−１を求め、PIのコードに従つ
て、T₆（＝2T₁）に対応するビツトシフト用のコ
ードをビツトシフトレジスタ３８に供給する。
RAD−１番地に達するとPNがゼロになるから、
つぎにPIとPNが格納されていることがわかる。
そこで８番地と同様の操作により、今度はレリー
ズ過程に入る。RADがレリーズ過程であること
はRADレジスタのデータと現アドレスとの比較
により判定できるから、ΔE₁₉を読み出すとその
あとは、続いて同じΔE₁₉を読み出すようにする
ことができる。鍵ONが続けば、RAD番地の前で
停止するようにすればよい。鍵がRADより前の
状態でFFになつたときは、ADレジスタの内容
をRADに書きかえてレリーズ過程に入ればよい。

第６図のようにSLPEデータを設けると、
ΔE₁〜ΔE₅の立上り部のデータ長を小さくするこ
とができ、データ圧縮できる。SLＰデータは
第３図ｂの包絡線形状の平均傾斜を示し、ΔE₁〜
ΔE₅はその傾斜からのずれ分になる。レリーズ過
程でRADに逆傾斜すなわち負のスロープデータ
を設けてもよい。

第６図のデータ形式のパラメータＲＭを読み
出す読出演算制御装置２５はその内部に、第７図
に示すようなPIレジスタ、PNレジスタ、ADレ
ジスタ、RADレジスタなどを備え、さらにALU
（算術論理演算器）、これらの動作手順を指示する
ＲＭ、プログラムカウンタ、命令解読器などマ
イクロコンピユータで周知の回路を用いて構成す
ることができる。また、マイクロコンピユータで
周知の回路を用いて構成することができる。ま
た、マイクロコンピユータそのものを使つて構成
することも可能である。

上記説明では、１通りの包絡線信号をつくり出
す場合について説明した。楽音は一般に複数の周
波数成分より成りたつているから、複数の包絡線
信号を必要とする。また、単旋律だけでなく複音
を出す場合にも、それぞれの音に対して別々に包
絡線信号が必要になる。このためには、第４図の
実施例において、レジスタ３４，３６，４０の内
部に、複数個のレジスタを設け、加減算器３３，
３９、減算器３７、対数−直線変換器３５、ビツ
トシフトレジスタ３８を時分割多重化して使用す
るようにすればよい。レジスタ３４，３６，４０
は多重化数の段数を備えたシフトレジスタでも良
い。読出演算制御部２５の動作手順も、多重化数
に対応して時分割動作するように構成すればよ
い。

第８図は、第４図で説明した本発明の包絡線信
号発生装置のサンプル演算器の部分をマイクロプ
ロセツサと同様に、加減算器を時分割で使い、か
つ、種々のデータをバスライン上で伝送し、演算
手順をプログラム制御により実行するようにした
実施例である。

第８図において、５０はアドレスコントローラ
で第１図のCPU３からアドレスコードADR、デ
ータDB、入出力指令信号ＩRQ、書込指令信
号を受けて、パラメータＲＭ７にアドレス
ADを送出し、パラメータＲＭ７からアドレス
ADにより指定されたデータをデータバスRDBよ
り読み込む。５１はタイミングパルスジエネレー
タ（TPG）で、マスタクロツク周波数から内部
に必要なパルス信号をつくり出す。TPG５１は、
クロツク発振器とカウンタとゲートを用いれば構
成できる。５２はシーケンサで、アドレスや後述
する書込指令信号や読出指令信号などを、演算手
順にしたがい出力させるための手順を記憶したＲ
ＯＭである。５３は命令解読器で、シーケンサ５
２が出力する命令コードを入力とし、アドレスコ
ード、書込指令信号、読出指令信号を出力させ
る。

５４は、トレモロ変調レジスタで、トレモロ変
調を生じさせる周期的変動データの差分値をデー
タバスRDBにより受け入れWR１の立上りで記
憶する。Ｃ１が“１”のとき、内容をＡバスに
出力する。スロープレジスタ５５はデータバス
RDBよりスロープデータを受け入れ２の立
上りで記憶する。OC２が“１”のときＡバスに
出力する。AD１にはスロープレジスタ５５の中
にある120個のレジスタのうちの１つを指定する
アドレスコードが与えられる。５６はdB差分レ
ジスタで120個のデータレジスタより成り、AD
１によりそのうちの１つが指定される。そして
WR３の立上りで、データバスRDBよりdB差分
データを受け入れて記憶し、Ｃ３が“１”のと
き、その内容をＢバスに出力する。５７はエンベ
ロープレジスタで120個のデータレジスタより成
り、アドレスコードAD２によりそのうちの１つ
が指定され、Ｃバスより供給されるデータS_oを
WR４の立上りで記憶する。OC４が“１”のと
きdB尺度上の包絡線サンプルデータS_oをＡバス
に出力する。５８は対数−直線変換器で、Ｃバス
より供給されるデータS_oを５の立上りでラツ
チし、対数−直線変換された包絡線サンプルLE_o
を、OC５が“１”のときにＡバスに出力する。
５９は、包絡線サンプルレジスタで120個のレジ
スタより成りアドレスコードAD３によりその１
つが指定され、Ｃバスより供給される包絡線サン
プルLE_oが、６の立上りでラツチされ、OC６
が“１”のときＢバスに出力される。６０はワー
キングレジスタ（WREG）で２ワードのレジス
タにより構成され、アドレスコードAD３により
そのうちの１つが構成され、Ｃバスより供給され
るデータを７の立上りで内部に記憶し、Ｃ
７Ａが“１”のときにＡバスにその内容を出力
し、Ｃ７Ｂが“１”のときにＢバスにその内容
を出力する。６１は加減算器でＡバスとＢバスの
各入力データを演算して、Ｃバスに出力する。加
減算の切り換え選択は命令解読器５３より指定さ
れる。

６２は差分包絡線データレジスタでΔLE_oを記
憶する。20個のレジスタより成りそのうちの１つ
がアドレスコードAD４により選択され、１
０の立上り時点で加減算器６１が出力するΔLE_o
を内部に記憶する。６３は差分包絡線データレジ
スタで120個のデータレジスタより成りそのうち
の１つがアドレスデータAD５により指定され、
WR８が立上がるときに入力データが記憶され
Ｃ８が“１”のときに出力される。６４は入力デ
ータを所定のビツト数だけシフトするためのシフ
トゲートである。何ビツトシフトするかは、
SHIFT信号により指定される。シフトされた信
号は、データδ_oに対応する。６５は累算用の加減
算器である。６６は、加減算器６５の出力を受け
て記憶するレジスタで120個のレジスタから成る。
アドレスデータAD５によりそのうちの１つが指
定され、９の立上りで記憶し、Ｃ９が
“１”のときに出力する。

第８図の実施例では、１音当り20次の周波数成
分に対応する20個の包絡線信号を、８チヤンネル
すなわち８音分同時に発生するように20×８＝
160の160重の時分割多重動作をするようにしてい
る。８音のうちの何音目かをＫ＝１〜８で表わ
し、20次のうちの何番目かをＩ＝１〜20を表わ
す。

演算の手順をつぎに説明する。先に用いた添字
ｎの代りに、ここではｉを用いる。

WREG←SLOPE（Ｋ、Ｉ）＋ΔE_i（Ｋ、Ｉ） (6) WREG←WREG＋S_i（Ｋ、Ｉ） (7) S_i+1（Ｋ、Ｉ）←WREG＋ΔAM_i（Ｋ、Ｉ） (8) ＬＧ／LIN←WREG＋ΔAM_i（Ｋ、Ｉ） (9) ΔLE_i+1（Ｋ、Ｉ）←WREG−LE_i（Ｋ、Ｉ） (10) LE_i+1（Ｋ、１）←ＬＧ／LIN (11) まず(6)式により、SLOPE（Ｋ、Ｉ）をスロープ
レジスタ５５より読み出し、dB差分データΔE_i
（Ｋ、Ｉ）をdB差分レジスタ５６より読出して加
算し、ワーキングレジスタ６０に格納する。つぎ
に(7)式のようにワーキングレジスタ６０の内容
と、エンベロープレジスタ５７の内容S_i（Ｋ、Ｉ）
とを読出して加算し、ワーキングレジスタ６０に
格納する。つぎに(8)式にしたがい、ワーキングレ
ジスタ６０の内容と、トレモロ変調レジスタ５４
の内容ΔAM_i（Ｋ、Ｉ）とを読み出して加算し、
新たなエンベロープサンプルS_i+1（Ｋ、Ｉ）を得、
これをエンベロープレジスタ５７の（Ｋ、Ｉ）番
地に格納する。また(9)式により、同じ答を、対数
−直線変換器５８の入力ラツチに書込む。つぎ
に、(10)式にしたがい、対数−直線変換器５８の出
力と包絡線サンプルレジスタ５９の出力を読み出
し、その差ΔLE_i+1をとつて、差分包絡線データ
レジスタ６２の(I)番地に書き込む。つぎに(11)式に
したがい対数−直線変換器５８の出力である
LE_i+1（Ｋ、Ｉ）を包絡線サンプルレジスタ５９の
（Ｋ、Ｉ）番地に書き込む。上記説明および(6)〜
(11)式において、（Ｋ、Ｉ）は、８×20＝160ワード
のレジスタのうちの１つを指示する。ｉは正の整
数で鍵Ｎを検出した後を１として順次増加する
サンプル番号である。

上記計算手順を実行するには、先に説明したア
ドレスコードAD１〜４、書込指令信号WR４〜
７，１０、読出指令信号Ｃ１〜６，７Ａ，７Ｂ
を(6)〜(11)式を、まずＫ＝１において、Ｉ＝１〜20
に対して実行し、つぎにＫ＝２、…、８としてゆ
き、一順すると、また最初にもどるようにするこ
とにより、ｉを１つずつ進めてゆくことができ
る。差分包絡線データレジスタ６２は、Ｉ＝１〜
20の20ワードのレジスタから成る。したがつて、
Ｉ＝１〜20の新しい20個のΔLE_i+1（Ｋ、Ｉ）が求
まると、そのあと、この新しいΔLE_i+1（Ｋ、Ｉ）
は、差分包絡線データレジスタ６３の内部の対応
する20個の番地のレジスタの転送される。この転
送の速度は、差分包絡線データレジスタ６３の読
出速度、すなわち、アドレスコードAD５の更新
速度に一致していなければならない。またこの速
度は、最終的にエンベロープデータLE_i,jが出力さ
れる周期に対応する。差分包絡線データレジスタ
６３のアドレスAD５は常に160を周期として循
環的に変化し、ΔLE_i（Ｋ、Ｉ）がアドレスコード
AD５で決まる（Ｋ、Ｉ）にしたがつて、つぎつ
ぎ出力される。シフトゲート６４はΔLE_i（Ｋ、
Ｉ）を所定ビツト数だけシフトして、δ_i（Ｋ、Ｉ）
を出力し、加減算器６５とレジスタ６６により累
算してゆく。

第９図は第８図の実施例に用いるパラメータ
ROM７のデータの例である。番地０は、パーカ
ツシブかノーマルエンベロープかなど音の基本性
質を示すＭDEコードと、Ｉ＝１〜20の20本の
包絡線のうち最大何本を出力するかを指定する高
調波制限コードより成る。番地１は先述のレリー
ズアドレスである。番地２〜21は、20本の包絡線
信号に対応する各タイムスロツトが、何番目のエ
ンベロープデータを使用するかを指定するデータ
のテーブルである。22〜41番地は20個のスロープ
データである。42番地は立上り部分のポイントイ
ンタバルPIとポイントナンバーPNである。43〜
62、63〜82、……、103〜122番地は各20個ずつ
PN個グループのdB差分データである。123番地
はつぎのPIとPNである。124〜143、144〜163、
164〜183、……、204〜223は各20個ずつのdB差
分データである。以降同様の配列となつている。
このような構成のパラメータが複数セツト用意さ
れている。それぞれのセツトは特定の音色の特定
の音域に対応して設けられている。

第８図のアドレスコントローラ５０にCPU３
（第１図）からアドレスコード、データ、制御信
号ＩRQ、が供給されて、音色コード、ノ
ートオクターブデータ、鍵ＮFFデータが供
給されると、それらのデータをもとにして、パラ
メータROMの内の指示された音色領域の中のノ
ートオクターブに対応するパラメータセツトが入
つている領域のスタートアドレスが判る。（この
スタートアドレスは、CPU３から直接与えるよ
うにしてもよい。）このスタートアドレスをパラ
メータＲＭへアドレスバスADを介して供給
し、データをRDBより読み出して、アドレスコ
ントローラ５０の内部のレジスタに格納する。つ
ぎつぎにアドレスを進めて、０〜21番地のデータ
を取り込む。つぎにスロープデータを22〜41番地
より読出してスロープデータレジスタ５５に格納
する。つぎに42番地のPIとPNをアドレスコント
ローラ５０内の所定のレジスタに格納する。つぎ
に43〜62番地のdB差分データΔE₁（Ｋ、Ｉ）をdB
差分レジスタ５６に格納する。以上のデータを読
み込んだので(6)〜(11)式の演算が先述の手順で行な
える。モード、高調波制限コード、レリーズアド
レス、タイムスロツト／包絡線番号テーブル、
PI、PNなどは、各チヤンネルごとに必要なの
で、それぞれを格納するレジスタをアドレスコン
トローラの内部に備えている。

第９図において、高調波制限コードＭは１〜20
の数で、この数Ｍを越え20以下の包絡線サンプル
としてゼロを出力するように指定する。このため
には、（Ｍ＋１）〜20に対してはΔE_iとして負の
大きい数を適用することにより、ΔLE_iとして負
の大きい数とし、シスト量を小さくとつておくこ
とにより、δ_iを負の大きな数とする。このように
することにより、加減算器６５における累積値を
負数としてしまう。

一方、一般に包絡線サンプルは通常ゼロか正の
値でよい。したがつて、加減算器６５の演算結果
が負のときは、これを検出して、ゼロを強制的に
出力するように制御線６８を設けている。このよ
うにすれば、不用な包絡線サンプルをゼロとする
ことができる。

第９図においてタイムスロツト／包絡線番号テ
ーブルは、Ｉ＝１〜20のタイムスロツトの任意の
タイムスロツトの包絡線のdB差分データΔE_i（Ｋ、
Ｉ）をＩが異なる他のデータΔE_i（Ｋ、I′）（I′≠
Ｉ）で代用する際に、ＩとI′の対応表を与えるも
のである。このようにしておくと、ΔE_i（Ｋ、Ｉ）
としては、Ｉ＝１〜20の全部をもつ必要がなく、
Ｉ＝１〜10を準備しておき、Ｉ＝11〜20について
は、Ｉ＝１〜10のうちの適切なもの、形状の似て
いるものを選択するようにできる。このために
は、Ｉ＝11〜20の計算において、Ｉ＝１〜10に対
応するΔE_i（Ｋ、Ｉ）の格納されているアドレス
を出力するようなアドレス変換操作を行なえばよ
い。このようなアドレスの変換は、マイクロコン
ピユータやミニコンピユータの相対番地や間接番
地の操作と同様の操作により実現できる。

第８図のトレモロ変調レジスタ５４に供給する
データは、周期的に変動する波形の差分PCMデ
ータをROMに格納したものを読出すようにすれ
ばよい。

以上のように、第８図に示したマイクロプロセ
ツサ構造のサンプル演算器を用いることによつて
バスラインに接続したレジスタ群と加減算器など
により、プログラムによつて所定の演算ができ
る。(6)〜(11)式の手順は１つの例であつて、一部の
データを省いたり、あるいは、手順を変更するこ
とにより種々の実施例を構成できる。

アドレスコントローラ５０、タイミングパルス
ジエネレータ５１、シーケンサ５２、命令解読器
５３は、既に種々のマイクロプロセツサで知られ
ているので、その詳細については省く。

上記説明において、鍵ONの状態が続くと、レ
リーズアドレスRADの手前で一定の包絡線サン
プルを出しつづけるようにしたが、RAD−１に
到達するとそのあとから、さらに手前のアドレス
に飛ばすことにより、たとえば第３図ｂで説明す
れば、S₆〜S₁₅を繰り返すようにアドレスの操作
を行なつてもよい。また、S₆〜S₁₅を繰返すので
なく、S₁₅からS₆〜S₁₅の間のアドレスに適当にぶ
ようにしてもよい。このようなアドレスの操作
は、擬似ランダムシーケンス発生器の出力するラ
ンダムコードをアドレスに加算または減算するこ
とによつて実現することができる。

レリーズ過程の一種として、楽器ではダンパー
をかけたり、ミユーテイングを高速でかけたりす
ることが要求される。このような要求が発生した
場合、dB差分データを負の大きい値にすること
により、累算により急速な減衰を実現できる。こ
のためには、ΔE_iとして所定の値を書き込むよう
な手順をつくつておけば良い。

第１０図は、第８図の実施例のタイミングを示
す図である。第１０図Ａは、正弦波波形のサンプ
ル並びを示すもので、ある１つの正弦波波形のサ
ンプル周期は20μsである。第１０図Ｂは、20μsの
中を拡大したもので、この中に８×20＝160個の
タイムスロツトがあり、160個のサンプルが存在
する。各サンプルは、125nsきざみで処理される。
チヤンネル１（CH１）には、20個のサンプルが
ある。CH２〜８も同様である。一方、第１０図
Ｃは、Ａに同期しながら、差分包絡線サンプル
ΔLE_i,jの計算を行なうタイミングである。160μs
を単位とするチヤンネルタイムスロツトCHSが
１〜８まで設けられている。CHS１では、チヤ
ンネル１のΔLE_i（１、Ｉ）の計算が行なわれ、以
下順に対応するチヤネルの計算が行なわれる。
160×８＝1280μs（1.28ｍｓ）周期で各チヤンネル
のΔLE_i計算が繰り返される。第１０図Ｄは、各
チヤンネルタイムスロツトCHSの内部を表わし
たもので、側としてCHS１を拡大している。
CHS１の中には、、5μsを単位として、処理タイ
ムスロツトPTSが１〜32まである。PTS(I)、Ｉ
＝１〜20では、チヤンネル１における、20個のス
ペクトル（正弦波形）に対応する差分包絡線サン
プルΔLE_i（Ｋ、Ｉ）を計算する。そして、PTS２
１の前半の2.5μsにおいて、計算された20個の
ΔLE_i（Ｋ、Ｉ）値を第１０図Ｆに示すように
125nsきざみで、差分包絡線レジスタ６３（第８
図）へ転送する。この転送のタイミングは、
CHS１〜８で異なる。たとえば、CHS８では
PST２４の後半で実行される。第１０図Ｅは、
各処理タイムスロツトPTS１〜２０の中味を拡
大したものである。PTS１〜２０は、それぞれ、
命令タイムスロツトITS１〜６の６つの部分に分
かれている。それぞれは830nsの長さである。こ
れらの命令タイムスロツトITSにおいて前記(6)〜
(11)式の命令が実行される。PTS１〜２０の間は、
第８図の実施例において、加減算器６１を中心と
する演算が行なわれる。PTS２１〜３２の間に、
第８図におけるΔAM_i（Ｋ、Ｉ）、SLOPE（Ｋ、
Ｉ）、ΔE_i（Ｋ、Ｉ）を中心とするデータの新たな
書き込みをデータバスDBを介して行なう。

第３図の包絡線の形状において、パーカツシブ
形の場合、指数関数で減衰する場合には、ΔEは
減衰過程においては、ｉにかかわらず一定の値で
良いことになるから、減衰過程における代表値と
して、一種のΔEを持つだけで良くなり、大幅な
データ圧縮ができることになる。

第４図の対数−直線変換器３５の変換特性とし
て、入力S_oが小さいとき、たとえば−80dB以下
に相当する入力コードに対しては、LE_oとしてゼ
ロを出力するように、ＲＭを構成してもよい。

以上のように本発明によれば、次のような優れ
た効果が得られる。

(1) 包絡線サンプルをデイジタルデータとして記
憶し、これをもとに、補間演算しているので、
まばらな包絡線サンプルをもとにして、なめら
かに連続する包絡線信号データが得られる。

(2) 差分PCMデータを包絡線サンプルのdB表示
尺度上でとるようにしているから、指数的減衰
過程が、dB差分の加減算で実現でき、乗算器
を必要としない。

(3) dB尺度上の包絡線サンプルS_iを対数直線変
換しているが、乗算器を使う場合にくらべ小規
模のＲＭのみで良く、その後で直線補間を行
なうので、楽音の時間変化が折線状のなめらか
で不連続のない形にできる。

【図面の簡単な説明】

第１図は本発明を採用した電子楽器のブロツク
図、第２図は本発明の基本構成を示すブロツク
図、第３図は本発明の包絡線信号発生装置の扱う
包絡線信号波形を示す図、第４図は本発明の実施
例の要部のブロツク図、第５図、第６図は本発明
に用いるデータのフオーマツトの一例を示す図、
第７図はアドレス演算レジスタを示す図、第８図
は本発明の他の実施例のブロツク図、第９図はそ
のデータのフオーマツトの一例を示す図、第１０
図はそのタイミングチヤートを示す図である。７……記憶器、２０……サンプル演算器、２３
……補間計算器。

Claims

【特許請求の範囲】１楽音の包絡線信号を記憶したデイジタル型の
記憶器と、上記記憶器から包絡線信号を順次読出
して包絡線サンプルを生成するサンプル演算器
と、上記包絡線サンプルの相隣るものの間を補間
演算する補間計算器とを備え、上記記憶器が記憶
しているデータは、包絡線信号を対数変換した値
でありかつ立下り区間においては差分値を記憶し
ておき、さらに、記憶器は、包絡線信号の立上り
と立下り区間の少なくとも一方において傾斜に対
応したスロープデータを記憶し、サンプル演算器
は、上記スロープデータにより指定されるスロー
プ値を、上記立上りと立下り区間において包絡線
サンプルに加えることにより急峻な包絡線信号を
生成し得るようにした包絡線信号発生装置。２特許請求の範囲第１項の記載において、包絡
線サンプルの生成周期を可変にすると共に、生成
周期に応じて補間演算区間を可変とした包絡線信
号発生装置。３特許請求の範囲第１項の記載において、記憶
器に記憶されたデイジタルデータの読み出しを、
鍵OFF時には、レリーズ過程のアドレスに飛ぶ
ようにした包絡線信号発生装置。４特許請求の範囲第１項の記載において、記憶
器に記憶されたデイジタルデータの読み出しを、
鍵ONが長時間続くときに、データのアドレスが
ランダムに変化するようにしたことを特徴とする
包絡線信号発生装置。５特許請求の範囲第１項の記載において、サン
プル演算器と補間演算器を時分割多重動作させ、
複数の包絡線信号を発生するようにした包絡線信
号発生装置。