JP2723041B2 - 楽音発生装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、波形メモリを有する
楽音波形発生装置（音源）に関し、簡易な構成で、種々
の動作モードでの楽音波形の発生を行なうことのできる
楽音波形発生装置に関する。

【０００２】

【従来の技術】従来より電子楽器においては、楽音波形
発生、エンベロープ波形発生および楽音制御用の各種制
御関数発生などのために波形発生装置が用いられてい
る。このような波形発生装置として、例えば、所定の波
形の順次サンプル点の波形振幅値を記憶した波形メモリ
を備えるとともに、発生すべき楽音の音高に対応する周
波数情報（定数）Ｆを累算器で順次累算し、順次出力さ
れる累算値ｑＦ（ｑ＝１，２，３，…）の整数部Ｉをア
ドレスとしてその波形メモリを読出し、波形データとし
て出力するものがある。これにより、所望の音高の楽音
波形が出力される。

【０００３】ここで、上記の方式では周波数情報Ｆ（い
わゆるＦナンバ）の累算値ｑＦ（ｑ＝１，２，３，…）
の整数部Ｉだけをアドレスとして波形メモリを読出して
いるので、時間軸は量子化されることになる。すなわ
ち、累算値ｑＦの小数部は無視されてしまう。また、波
形メモリの各アドレスに記憶されている波形振幅値はデ
ィジタルデータであり、所定時間間隔ごとのとびとびの
値である。したがって、アドレス信号Ｉ（整数）によっ
て波形メモリから読み出される楽音波形は量子化ノイズ
を含んでいる。

【０００４】これを改善するため、いわゆる補間法を用
いて、複数のサンプル点における振幅値に基づいて任意
の位置の振幅値を演算で求める方式が提案されている。
例えば、特公昭５９−１７８３８号公報には、アドレス
信号の整数部によって指示される各基本的サンプル点の
波形振幅値をもとにして、隣合う基本的サンプル点の間
の波形振幅値を内挿補間法によって演算出力する波形発
生装置が開示されている。

【０００５】

【発明が解決しようとする課題】上記の特公昭５９−１
７８３８号公報に開示された波形発生装置によれば、メ
モリ容量を抑えかつ時間軸の精度が高く量子化ノイズの
少ない波形を発生することができる。

【０００６】ところで、電子楽器が発音する楽音の中に
は高精度の楽音波形を用いる必要があるものもあるが、
逆にそれ程の精度を必要としないものもある。例えば、
リズム音などはそれ程高精度のピッチで波形データを読
み出す必要はなく、補間法により高精度の波形データを
求める必要はない。

【０００７】そこで、高精度のピッチで波形データを読
み出して再生する仕組みと、低い精度のピッチで波形デ
ータを読み出して再生する仕組みの両方を備えた楽音波
形発生装置が考えられる。しかし、読み出しの精度に応
じた仕組みをそれぞれ設けるのでは、装置の構成が複雑
になってしまう。

【０００８】さらに、波形データを読み出して１つの楽
音を再生する場合でも、読み出した楽音波形に各種の関
数を用いた処理を施して楽音を加工することが通常行な
われるが、そのような各種の関数を用いた処理ごとにそ
れらの処理を行なうための構成を設けたのでは、装置が
複雑化しコスト高となる。

【０００９】この発明は、上述の従来技術に鑑み、各種
の動作モードに応じた楽音発生の動作を簡単な構成で実
現することのできる楽音波形発生装置を提供することを
目的とする。

【００１０】

【課題を解決するための手段】この目的を達成するた
め、請求項１に係る楽音発生装置は、第１の動作モード
と第２の動作モードとを指定する動作モード指定手段
と、複数の時分割チャンネルを有し、指定された動作モ
ードに応じた楽音発生動作を時分割に行なう楽音発生手
段と、複数の時間関数を発生する関数演算手段とを備
え、前記楽音発生手段は、前記第１の動作モードが指定
された場合には、１つの時分割チャンネルの時間内で１
つの楽音を発生するとともに、前記関数演算手段から発
生される複数の時間関数に基づいて前記１つの楽音の異
なる複数の楽音特性を制御し、前記第２の動作モードが
指定された場合には、前記第１の動作モードで１つの楽
音を発生する１つの時分割チャンネルに相当する時間内
で複数の楽音を発生するとともに、前記関数演算手段か
ら発生される複数の時間関数に基づいて前記複数の楽音
の楽音特性を各楽音ごとに独立に制御することを特徴と
する。

【００１１】請求項２に係る発明は、請求項１におい
て、前記第１の動作モードにおいて前記関数演算手段か
ら発生される複数の時間関数は、複数段階ステートを持
つエンベロープ関数、および単一の目標値に向かって変
化する補間関数を含むようにしたことを特徴とする。

【００１２】請求項３に係る発明は、１つの楽音の発生
に必要な複数の関数を時分割動作により所定タイミング
ごとに生成し、該複数の関数の値を出力する関数発生手
段と、前記関数発生手段から出力された複数の関数の値
を記憶する記憶手段と、前記関数発生手段における関数
の生成タイミングとは異なるタイミングであって、前記
複数の関数の各関数ごとに異なるタイミングにおいて、
前記記憶手段に記憶された複数の関数の各値を読み出
し、該関数の値に基づいて少なくとも１つの楽音波形を
形成出力する波形発生手段とを備えたことを特徴とす
る。

【００１３】請求項４に係る発明は、請求項３におい
て、前記関数発生手段は、エンベロープ関数およびフィ
ルタ係数を時分割で発生出力するものであり、前記波形
発生手段は、波形信号を発生し、時分割動作で、前記関
数発生手段から出力されたエンベロープ関数により該波
形信号のエンベロープを制御してエンベロープ付与を行
なうとともに、前記関数発生手段から出力されたフィル
タ係数を用いたフィルタ演算を該波形信号に施して楽音
波形として出力するものであることを特徴とするもので
ある。

【００１４】請求項５に係る発明は、請求項４におい
て、前記関数発生手段における前記エンベロープ関数の
発生演算と前記フィルタ係数の発生演算は、何れも現在
値を目標値に徐々に近づけていく補間演算であり、前記
エンベロープ付与は前記エンベロープ関数を前記波形信
号のサンプル値データに乗じる演算を含み、前記フィル
タ演算は前記フィルタ係数を前記波形信号のサンプル値
データに乗じる演算を含むようにしたことを特徴とす
る。

【００１５】請求項６に係る発明は、請求項３におい
て、前記関数発生手段は、その時分割動作により、楽音
の発生開始からの時間経過に応じて値の変化する、互い
に独立した形状の、複数の時間関数を発生し、該複数の
時間関数は、前記波形発生手段で形成される楽音のそれ
ぞれ異なる特性をリアルタイム制御するようにしたこと
を特徴とする。

【００１６】請求項７に係る発明は、複数時分割チャン
ネルの各時分割チャンネル毎に、楽音波形の元となるサ
ンプル値データを供給する波形供給手段と、前記各時分
割チャンネル毎に、複数の異なる制御関数を発生する関
数発生手段と、前記各時分割チャンネル毎に、前記波形
供給手段より供給されたサンプル値データに、複数の異
なる処理を施し前記各時分割チャンネルの楽音波形を形
成し出力する波形加工手段とを含んでおり、前記複数時
分割チャンネルに基づく動作で複数の楽音波形を生成す
る楽音波形発生装置であって、前記波形加工手段の施す
複数の処理は、それぞれ所定の演算時間を要し、かつ、
それぞれ異なる前記制御関数に基づいて発生する楽音の
異なる楽音特性を制御するような処理であり、前記波形
加工手段では、前記複数時分割チャンネルの中の所定の
チャンネルの前記複数の処理の間に、前記所定のチャン
ネルとは異なる別のチャンネルの前記複数の処理の中の
少なくとも１つの処理を実行するようにしてなることを
特徴とする。

【００１７】

【作用】請求項１に係る発明において、楽音発生手段
は、第１の動作モードが指定された場合には、１つの時
分割チャンネルの時間内で１つの楽音を発生するととも
に、関数演算手段から発生される複数の時間関数に基づ
いて前記１つの楽音の異なる複数の楽音特性を制御し、
前記第２の動作モードが指定された場合には、前記第１
の動作モードで１つの楽音を発生する１つの時分割チャ
ンネルに相当する時間内で複数の楽音を発生するととも
に、前記関数演算手段から発生される複数の時間関数に
基づいて前記複数の楽音の楽音特性を各楽音ごとに独立
に制御する。したがって、指定された動作モードに応じ
て、発生する楽音数およびエンベロープなどの楽音特性
の制御態様を異ならせることができる。また、共通の関
数演算手段を、動作モードに応じて異なる楽音特性の制
御に使用することができる。

【００１８】請求項３に係る発明では、関数発生手段と
波形発生手段との間に記憶手段が設けてあり、この記憶
手段を介して複数の関数の各値が転送される。したがっ
て、関数発生手段と波形発生手段とを非同期に動作させ
ることができる。また、各関数ごとに異なるタイミング
で各関数の値が読み出されるので、楽音信号を生成する
際の手順に応じて、各関数の値が必要とされるタイミン
グで各関数の値を読み出すことができる。そのため、タ
イミング合わせのために各関数の値を一時的に記憶して
おくラッチなどが不必要となり、構成を簡素化できる。
１つの関数発生手段により、楽音のそれぞれ異なる特性
を制御する複数の時間関数を発生するので、各楽音特性
の制御ごとに独立した関数発生手段を設けるのに比べ、
構成を小規模化することができる。

【００１９】請求項４に係る発明では、楽音の音量エン
ベロープ処理と音色フィルタ処理を行なうブロックが、
大きく見ると関数発生手段と演算手段の２つの要素に分
離して構成されており、関数発生手段からエンベロープ
関数とフィルタ係数が、演算手段の音量エンベロープ付
与と音色フィルタ演算のタイミングに合せて供給される
ようになっている。すなわち、エンベロープ乗算とフィ
ルタ演算とを共通の構成で行なうことができる。請求項
５に係る発明では、エンベロープ関数の発生演算とフィ
ルタ係数の発生演算は、何れも現在値を目標値に徐々に
近づけていく補間演算であり、時分割で回路を共用する
ことにより回路の簡略化が図れる。また、音量エンベロ
ープの付与と音色フィルタ演算は、波形のサンプル値に
それぞれエンベロープ関数とフィルタ係数を乗じる演算
を含んでおり、これも（その乗算の部分を）時分割で回
路を共用することにより簡略化される。しかも、エンベ
ロープ関数とフィルタ係数は、共に関数発生手段から演
算手段（の乗算部）へ供給されるので、供給するための
バスラインを時分割で共用できる。請求項６に係る発明
では、関数発生手段から発生される複数の時間関数によ
り、楽音のそれぞれ異なる特性がリアルタイム制御され
る。

【００２０】

【００２１】請求項７に係る発明によれば、波形サンプ
ルに楽音特性を制御する複数の加工処理を施して楽音波
形を形成する加工手段で、複数の時分割チャンネル動作
を実行させる場合において、前記複数の加工処理を各チ
ャンネル毎に別々に行なうのではなく、各処理に必要な
演算時間に合せて複数チャンネルの処理を相互に重ねて
行なうことができるようにしたので、各時分割チャンネ
ルあたりの全加工処理の演算所要時間が短縮され、加工
手段の単位時間当たりの演算処理能力をより有効に活用
することができる。例えば、短縮された演算所要時間に
よって、時分割チャンネルの数をさらに増加させるため
に使用することもできるし、チャンネル数を変えない場
合は、各時分割チャンネルにおける加工処理の数を増加
させ、よりきめ細かい楽音制御ができるようにすること
もできる。

【００２２】言い換えると、従来、波形加工手段は、特
定の発音チャンネルの処理が完結した後に、次の発音チ
ャンネルの処理を行なうようにしていたので、処理に時
間を要したが、この発明によれば、ある発音チャンネル
において他の発音チャンネルの処理を行なうようにして
いるので、処理時間を短縮できる。

【００２３】

【実施例】以下、図面を用いてこの発明の実施例を説明
する。

【００２４】図１は、この発明の一実施例に係る波形発
生装置を音源に適用した電子楽器のブロック構成図であ
る。この図の電子楽器は、複数の鍵を有し押鍵された鍵
に対応するキーコードを出力する鍵盤１０１、楽音の音
色を指定するための音色指定スイッチ１０２、鍵盤１０
１から出力されるキーコードに応じた周波数を示すＦナ
ンバ（周波数情報）ＦＮや音色スイッチ１０２の指定に
応じた音色の楽音波形を生成するために各種のパラメー
タなどを生成出力するマイコン１０３、マイコン１０３
からの指示に基づき楽音波形を生成出力する音源１０
４、あらかじめＰＣＭ化してある楽音波形データおよび
リズム音波形データなどを記憶した波形メモリ１０５、
音源１０４から出力される楽音信号ＯＵＴＤをディジタ
ル／アナログ（Ｄ／Ａ）変換するＤ／Ａ変換器１０６、
並びにＤ／Ａ変換器１０６から出力されるアナログ楽音
信号に基づいて楽音を発生するサウンドシステム１０７
を備えている。

【００２５】音源１０４は、マイコン１０３から出力さ
れる各種のデータをそれぞれのレジスタ部に書き込むた
めのインターフェース１１１を有する。各レジスタ部の
データは楽音信号生成部１１８に入力する。楽音信号生
成部１１８は、入力データに基づいて波形メモリ１０５
をアクセスし所定の波形データを出力する。この音源１
０４は、通常モードとリズムモードの２つの動作モード
を有している。通常モードにおいて、音源１０４は３２
チャンネル（第０チャンネルから第３１チャンネル）の
ＰＣＭ音源（実際にはＰＣＭとＦＭとを合成した波形を
出力する）として機能する。リズムモードにおいて、音
源１０４は３０チャンネルのＰＣＭ音源および８チャン
ネルのリズム音源として機能する。

【００２６】また、各チャンネルの処理は時分割で行な
われるようになっている。特に、リズムモードにおける
リズム音の波形データは、通常モードの第３０チャンネ
ルおよび第３１チャンネルの処理タイミングにおいてリ
ズム音８チャンネル分の処理をするように構成されてい
る。このような時分割の処理の詳細は後述する。時分割
処理は、タイミング発生部１２０から出力される各種の
タイミング信号に基づいて行なわれる。タイミング発生
部１２０については図２を参照して後述する。

【００２７】インターフェース１１１を介してデータが
書き込まれるレジスタとしては、以下のようなものがあ
る。 （１）モード（ＲＭ）レジスタ（図１付番１１２）：１
ビットのレジスタである。このレジスタの値が「０」の
とき通常モード、「１」のときリズムモードであること
を示す。 （２）ノートオン（ＮＯＮ）レジスタ（図１付番１１
３）：ＰＣＭ音の生成を指示する１ビットのレジスタで
ある。ＰＣＭ音源の各チャンネルに対応して３２個設け
られている。ある鍵が押鍵されたときマイコン１０３は
その押鍵を検出して、ＰＣＭ音源による楽音発生のため
のチャンネルを割り当てる。そして、割り当てたチャン
ネルに対応するＮＯＮレジスタを「１」とする。離鍵す
ると「０」に戻される。

【００２８】（３）リズムオン（ＲＯＮ）レジスタ（図
１付番１１３）：リズム音の生成を指示する１ビットの
レジスタである。リズム音源の各チャンネルに対応して
８個設けられている。リズム音を発音すべきとき、マイ
コン１０３は、リズム音発生のためのチャンネルを割り
当てる。そして、割り当てたチャンネルに対応するＲＯ
Ｎレジスタを「１」とする。 （４）Ｆナンバ（ＦＮ）レジスタ（図１付番１１４）：
２５ビットのレジスタであり、ＰＣＭ音源の各チャンネ
ルに対応して３２個設けられている。ある鍵が押鍵され
たとき、マイコン１０３は、割り当てたチャンネルに対
応するＦＮレジスタに、押鍵キーコードに対応するＦナ
ンバを設定する。Ｆナンバは順次累算され、その累算値
はスタートアドレス（次のＳＡレジスタに格納されてい
る）に加算されて、波形メモリの順次読出しアドレスと
なる。

【００２９】（５）スタートアドレス（ＳＡ）レジスタ
（図１付番１１４）：波形メモリの読出しアドレスのス
タートアドレスを格納するレジスタである。ＰＣＭ音源
の各チャンネルに対応して３２個さらにリズム音源の各
チャンネルに対応して８個設けられている。 （６）リズム読出しスピード（ＲＳＰ）レジスタ（図１
付番１１４）：波形メモリに格納されているリズム音の
波形データを読出すときの読出しスピードを格納する２
ビットのレジスタである。いわばＰＣＭ音源のＦナンバ
に対応するものである。リズム音源の各チャンネルに対
応して８個設けられている。 （７）振幅変調深さ（ＡＭＤ）レジスタ（図１付番１１
５）：ＬＦＯ（低周波発振器）の振幅変調の深さを制御
するパラメータを格納するレジスタである。 （８）ピッチ変調深さ（ＰＭＤ）レジスタ（図１付番１
１５）：ＬＦＯのピッチ変調の深さを制御するパラメー
タを格納するレジスタである。

【００３０】（９）レートレジスタ部（図１付番１１
６）：この実施例の音源の楽音生成部１１８が有するエ
ンベロープジェネレータ（以下、ＥＧと呼ぶ）は複数の
機能を実現するマルチファンクションＥＧとなってい
る。レートレジスタ部１１６は、このマルチファンクシ
ョンＥＧに与えるパラメータＲＡＴＥを作成する。マル
チファンクションＥＧは時分割の各タイミングで別々の
機能を実現するようになっており、したがって所定のタ
イミングでそのときＥＧが実現する機能に対応するパラ
メータがＲＡＴＥとして出力されるようになっている。
レートレジスタ部１１６の詳細な構成は図６を参照して
後述する。 （１０）ターゲットレジスタ部（図１付番１１７）：タ
ーゲットレジスタ部１１７は、マルチファンクションＥ
Ｇに与えるパラメータＴＡＲＧＥＴを作成する。マルチ
ファンクションＥＧが各機能を実現する時分割の各タイ
ミングで、対応するパラメータがＴＡＲＧＥＴとして出
力されるようになっている。ターゲットレジスタ部１１
７の詳細な構成は図７を参照して後述する。

【００３１】なお、上記のレジスタの記号はレジスタそ
のものを表すとともにそのレジスタに記憶されたデータ
をも表すものとする。例えば、ＲＭというときはモード
レジスタを示すとともにそのレジスタに記憶されたデー
タとしてのモード値をも表すものとする。以下に説明す
る他のレジスタなどについても同様とする。

【００３２】また、これらのレジスタへのデータの書き
込みはどのような方式およびタイミングで行なわれても
よい。

【００３３】図２は、図１のタイミング発生部１２０の
詳細なブロック構成を示す。タイミング発生部１２０
は、３ビットのカウンタ２０２、５ビットのカウンタ２
０３およびリズムタイミング発生部２０４を内部に備え
たタイミング発生器２０１を有する。タイミング発生器
２０１にはクロック信号φ０，φ１，φ２，φ３が入力
する。クロック信号φ０はこの装置における一番高い周
波数で「０」と「１」が切り替わるクロックパルスであ
る。クロック信号φ１はクロック信号φ０を２倍に分周
したクロックパルス、クロック信号φ２はクロック信号
φ１を２倍に分周したクロックパルス、クロック信号φ
３はクロック信号φ２を２倍に分周したクロックパルス
である。

【００３４】３ビットカウンタ２０２は、クロック信号
φ０に基づいて「０」から「７」までを繰返しカウント
する。３ビットのカウント値はスロットタイムＳＬＴと
して出力される。すなわち、スロットタイムＳＬＴは１
０進で、「０」、「１」、「２」、…「７」、「０」、
「１」、…というように出力される。３ビットのスロッ
トタイムＳＬＴの最下位ビットをＳＬＴ０、次のビット
をＳＬＴ１、最上位ビットをＳＬＴ２とする。

【００３５】５ビットカウンタ２０３は、３ビットカウ
ンタ２０２からのキャリー信号を入力し、「０」から
「３１」までを繰返しカウントする。５ビットのカウン
ト値はチャンネルタイムＣＨＴとして出力される。すな
わち、チャンネルタイムＣＨＴは１０進で、「０」、
「１」、「２」、…「３１」、「０」、「１」、…とい
うように出力される。５ビットのチャンネルタイムＣＨ
Ｔの最下位ビットをＣＨＴ０、その次からの各ビットを
順にＣＨＴ１，ＣＨＴ２，ＣＨＴ３、最上位ビットをＣ
ＨＴ４とする。

【００３６】上記の３ビットカウンタ２０２を下位、５
ビットカウンタ２０３を上位として８ビットのカウンタ
として考えれば、「０」から「２５５」を繰返しカウン
トするカウンタとなる。

【００３７】タイミング発生器２０１は、入力したクロ
ック信号に基づきそれぞれ所定のタイミングで、キーオ
ンディレイタイミング信号ＴＯＮＤ、ＬＦＯタイミング
信号ＴＬＦＯ、ＰＣＭのＥＧタイミング信号ＴＰＥ、Ｆ
ＭのＥＧタイミング信号ＴＦＥ、ＦＭの変調度レベル補
間タイミング信号ＴＭＩ、ＰＣＭのレベル補間タイミン
グ信号ＴＰＩ、ＦＭのレベル補間タイミング信号ＴＦ
Ｉ、およびフィルタ係数処理タイミング信号ＴＤＦを発
生する。

【００３８】リズムタイミング発生部２０４は、モード
ＲＭをイネーブル信号として入力する。そして、モード
ＲＭが「１」のとき（リズムモード）リズム音発生のた
めにそれぞれ所定のタイミングで、リズム音ＥＧタイミ
ング信号ＴＲＥ、リズム音補間タイミング信号ＴＲＩお
よびリズム読出しタイミング信号ＲＴを発生する。モー
ドＲＭが「０」のとき（通常モード）はこれらのリズム
音発生のためのタイミング信号は発生しない。

【００３９】ＯＲ回路２０７は、リズム音ＥＧタイミン
グ信号ＴＲＥとリズム音補間タイミング信号ＴＲＩとの
論理和を算出する。その結果は、リズム演算タイミング
信号ＴＲとして出力される。また、ＯＲ回路２０７の出
力はインバータ２０８で反転され、インバータ２０８の
出力に基づいてゲート２０５が開閉される。したがっ
て、モードＲＭが「１」でリズム音発生のためのタイミ
ング信号が発生されるときには、上述のリズム音以外の
楽音発生のためのタイミング信号ＴＯＮＤ、ＴＬＦＯ、
ＴＰＥ、ＴＦＥ、ＴＭＩ、ＴＰＩ、ＴＦＩおよびＴＤＦ
は出力されない。

【００４０】ＯＲ回路２０６は、ＰＣＭのＥＧタイミン
グ信号ＴＰＥ、ＦＭのＥＧタイミング信号ＴＦＥおよび
リズム音ＥＧタイミング信号ＴＲＥの論理和を算出す
る。その結果は、ＥＧ演算タイミング信号ＴＥＧとして
出力される。

【００４１】図３は、図２のタイミング発生部１２０が
出力する各種のタイミング信号を示すタイミング図であ
る。これらのタイミング信号が出力される各タイミング
において、楽音信号生成部１１８内のＥＧは別々の機能
を実行するようになっているので、図３はＥＧの現在処
理データを示しているということもできる。

【００４２】図３において、チャンネルタイムＣＨＴと
スロットタイムＳＬＴとを縦に並べて括弧でくくった並
び（「０」から「２５５」の値が繰返されている並び）
は、図２のタイミング発生部１２０が出力するチャンネ
ルタイムＣＨＴを上位、スロットタイムＳＬＴを下位と
した８ビットの値を示す。ＳＬＴの並び（「０」から
「７」の値が繰返されている並び）はタイミング発生部
１２０が出力するスロットタイムＳＬＴの値を、ＣＨＴ
の並び（「０」から「３１」の値が繰返されている並
び）はタイミング発生部１２０が出力するチャンネルタ
イムＣＨＴの値を、それぞれ示している。

【００４３】この実施例の音源は、とびとびのタイムス
ロットで１つのチャンネルの処理を行なう。例えば図３
を参照して、第２８チャンネルにおけるＰＣＭでの波形
発生に関する処理は、以下のようなタイミングで行なわ
れる。 ＣＨＴ＝３０，ＳＬＴ＝０のとき、キーオンディレイ
タイミング信号ＴＯＮＤが発生され、これに基づいてＥ
Ｇではキーオンディレイ処理が行なわれる。 ＣＨＴ＝３０，ＳＬＴ＝４のとき、ＬＦＯタイミング
信号ＴＬＦＯが発生され、これに基づいてＥＧではＬＦ
Ｏ処理が行なわれる。 ＣＨＴ＝３１，ＳＬＴ＝０のとき、ＰＣＭのＥＧタイ
ミング信号ＴＰＥが発生され、これに基づいてＥＧでは
ＰＣＭのＥＧ処理（エンベロープ発生処理）が行なわれ
る。

【００４４】ＣＨＴ＝３１，ＳＬＴ＝４のとき、ＦＭ
のＥＧタイミング信号ＴＦＥが発生され、これに基づい
てＥＧではＦＭのＥＧ処理（エンベロープ発生処理）が
行なわれる。 ＣＨＴ＝０，ＳＬＴ＝０のとき、ＦＭの変調度レベル
補間タイミング信号ＴＭＩが発生され、これに基づいて
ＥＧではＦＭ音源の変調度レベルの補間処理が行なわれ
る。 ＣＨＴ＝０，ＳＬＴ＝４のとき、ＰＣＭのレベル補間
タイミング信号ＴＰＩが発生され、これに基づいてＥＧ
ではＰＣＭのレベルの補間処理が行なわれる。 ＣＨＴ＝１，ＳＬＴ＝０のとき、ＦＭのレベル補間タ
イミング信号ＴＦＩが発生され、これに基づいてＥＧで
はＦＭのレベルの補間処理が行なわれる。 ＣＨＴ＝１，ＳＬＴ＝４のとき、フィルタ係数処理タ
イミング信号ＴＤＦが発生され、これに基づいてＥＧで
は演算部のディジタルフィルタのフィルタ係数の補間処
理が行なわれる。

【００４５】同様にして例えば第２９、第３０、および
第３１チャンネルにおける処理タイミングも図示したよ
うに発生される。ここで、第２９チャンネルの各タイミ
ング信号ＴＯＮＤなどはスロットタイムＳＬＴが「１」
および「５」のときに発生され、第３０チャンネルの各
タイミング信号はスロットタイムＳＬＴが「２」および
「６」のときに発生され、第３１チャンネルの各タイミ
ング信号はスロットタイムＳＬＴが「３」および「７」
のときに発生されるようになっている。

【００４６】図のように、スロットタイムＳＬＴが
「０」および「４」のときにタイミング信号が発生され
るチャンネルの並びおよびこれらのスロットをＡスロッ
トと呼び、同様にスロットタイムＳＬＴが「１」および
「５」の部分をＢスロット、スロットタイムＳＬＴが
「２」および「６」の部分をＣスロット、スロットタイ
ムＳＬＴが「３」および「７」の部分をＤスロットと呼
ぶものとする。

【００４７】Ａスロットは、第０、第４、第８、第１
２、第１６、第２０、第２４、および第２８の各チャン
ネルのタイミング信号を発生するスロットである。Ｂス
ロットは、第１、第５、第９、第１３、第１７、第２
１、第２５、および第２９の各チャンネルのタイミング
信号を発生するスロットである。Ｃスロットは、第２、
第６、第１０、第１４、第１８、第２２、第２６、およ
び第３０の各チャンネルのタイミング信号を発生するス
ロットである。Ｄスロットは、第３、第７、第１１、第
１５、第１９、第２３、第２７、および第３１の各チャ
ンネルのタイミング信号を発生するスロットである。

【００４８】上述したように、この実施例の音源ではリ
ズムモードのときに通常ＰＣＭで波形発生処理するタイ
ミングの一部をリズム音の波形発生のために用いるよう
にしている。具体的には、リズムモードのとき、Ｃスロ
ットの第３０チャンネルとＤスロットの第３１チャンネ
ルの各タイミングをリズム音の波形発生処理のタイミン
グ信号に置き換えている。すなわち、通常モード時（Ｒ
Ｍ＝０）にはＰＣＭ音源の第３０チャンネルと第３１チ
ャンネルの波形発生のために上述のタイミング信号ＴＯ
ＮＤなどが発生されるが、リズムモード時（ＲＭ＝１）
にはＣスロットの第３０チャンネルの８つのタイミング
は以下のように用いられる。

【００４９】ＣＨＴ＝０，ＳＬＴ＝２のとき、リズム
音第０チャンネルについてのＥＧタイミング信号ＴＲＥ
が発生され、これに基づいてリズム音のエンベロープ発
生処理が行なわれる。 ＣＨＴ＝０，ＳＬＴ＝６のとき、リズム音第０チャン
ネルのレベル補間に関するタイミング信号ＴＲＩが発生
され、これに基づいてリズム音の補間済みのレベルデー
タを発生する処理が行なわれる。 同様にして、ＣＨＴ＝１，ＳＬＴ＝２のとき、リズム
音第１チャンネルのリズム音ＥＧ処理、ＣＨＴ＝１，Ｓ
ＬＴ＝６のとき、リズム音第１チャンネルのリズム音レ
ベル補間処理、ＣＨＴ＝２，ＳＬＴ＝２のとき、リズム
音第２チャンネルのリズム音ＥＧ処理、ＣＨＴ＝２，Ｓ
ＬＴ＝６のとき、リズム音第２チャンネルのリズム音レ
ベル補間処理、ＣＨＴ＝３，ＳＬＴ＝２のとき、リズム
音第３チャンネルのリズム音ＥＧ処理、ＣＨＴ＝３，Ｓ
ＬＴ＝６のとき、リズム音第３チャンネルのリズム音レ
ベル補間処理が、それぞれ行なわれる。

【００５０】また同様に、リズムモード時には、Ｄスロ
ットの第３１チャンネルの８つのタイミングは以下のよ
うに用いられる。 ＣＨＴ＝１，ＳＬＴ＝３のとき、リズム音第４チャン
ネルについてのＥＧタイミング信号ＴＲＥが発生され、
これに基づいてリズム音のエンベロープ発生処理が行な
われる。 ＣＨＴ＝１，ＳＬＴ＝７のとき、リズム音第４チャン
ネルのレベル補間に関するタイミング信号ＴＲＩが発生
され、これに基づいてリズム音の補間済みのレベルデー
タを発生する処理が行なわれる。 同様にして、ＣＨＴ＝２，ＳＬＴ＝３のとき、リズム
音第５チャンネルのリズム音ＥＧ処理、ＣＨＴ＝２，Ｓ
ＬＴ＝７のとき、リズム音第５チャンネルのリズム音レ
ベル補間処理、ＣＨＴ＝３，ＳＬＴ＝３のとき、リズム
音第６チャンネルのリズム音ＥＧ処理、ＣＨＴ＝３，Ｓ
ＬＴ＝７のとき、リズム音第６チャンネルのリズム音レ
ベル補間処理、ＣＨＴ＝４，ＳＬＴ＝３のとき、リズム
音第７チャンネルのリズム音ＥＧ処理、ＣＨＴ＝４，Ｓ
ＬＴ＝７のとき、リズム音第７チャンネルのリズム音レ
ベル補間処理が、それぞれ行なわれる。

【００５１】なお、上述したように例えば第２８チャン
ネルの処理はチャンネルタイムＣＨＴが「３０」の位置
から開始され、第２９チャンネルの処理はチャンネルタ
イムＣＨＴが「３１」の位置から開始されるというよう
に、チャンネルタイムＣＨＴの値と処理チャンネルはず
れている。これは、後に図４で説明する波形メモリ１０
５を読み出す読み出し部４０２中の図示しないアドレス
カウンタのタイミングを示しており、波形メモリ１０５
から読出され補間されたＰＣＭの波形データが送出され
る間にこれに対応した時間おくれが発生している事を示
す。また、各チャンネルにおけるＰＣＭの波形の発生の
ために８つの機能の実行を４つごとのタイムスロットで
行なうようにしたのは、回路を構成している乗算器など
の遅延に応じたものである。このようにスロットを分散
させて構成しているため、ディレイ回路を各所に設けて
タイミングを強制的に合せる状況を減らすことができ、
ディレイ回路の数を抑えることができた。

【００５２】図４は、図１の楽音信号生成部１１８の詳
細なブロック構成を示す。この実施例の楽音信号生成部
１１８は、乗算器４０１、読出し部４０２、補間部４０
３、演算部４０４、マルチファンクションＥＧ４０５、
ＬＦＯラッチ４０６、波形整形部４０７、波形整形部４
０８、セレクタ４０９、係数生成部４１０、およびチャ
ンネル累算部４１１を備えている。

【００５３】楽音信号生成部１１８に入力したＦナンバ
ＦＮは、乗算器４０１に入力し波形整形部４０７の出力
と乗算される。マルチファンクションＥＧ４０５はＬＦ
Ｏの機能を有しており、マルチファンクションＥＧ４０
５からのＬＦＯ出力はラッチ４０６を介して波形整形部
４０７に入力する。波形整形部４０７は、ラッチ４０６
からのＬＦＯ出力をピッチ変調深さを示すパラメータＰ
ＭＤに基づいて加工し、乗算器４０１へと出力する。以
上より、乗算器４０１の出力はピッチ変調深さＰＭＤが
反映されたＦナンバＦＮとなり、このＦナンバＦＮが読
出し部４０２に入力する。

【００５４】読出し部４０２には、スタートアドレスＳ
Ａその他の信号が入力する。読出し部４０２は、入力し
たＦナンバＦＮを累算して波形メモリをアクセスするた
めのアドレスＡＤを順次出力する。波形メモリ１０５に
は、ＰＣＭ方式であらかじめ記憶された楽音の波形デー
タとリズム音の波形データとが格納されている。したが
って、読出し部４０２はＰＣＭの波形データの読出しア
ドレスを発生するとともに、リズムモードのときにはリ
ズム音の波形データの読出しアドレスも発生するように
なっている。

【００５５】さらに、この実施例の音源では波形メモリ
１０５から４点のサンプルデータを読出しそれを補間す
ることによって、ＰＣＭの波形発生を行なうようにして
いる。そのため、読出し部４０２は補間のための少数部
データＦＲＡＣを出力する。なお、リズム音の波形デー
タは補間を行なう必要がないので（それ程の精度を必要
としないので）、波形メモリから読出したデータをその
まま流すようにしている。

【００５６】読出し部４０２からのアドレスＡＤにした
がって、波形メモリ１０５からサンプルデータＷＳＤ
（４点分）が読み出される。補間部４０３は、読み出さ
れたサンプルデータＷＳＤおよび読出し部４０２から出
力された小数部データＦＲＡＣを入力し、４点のサンプ
ルデータを用いた補間を行ないＰＣＭの楽音波形データ
を出力する。リズム音の波形データは、ＰＣＭの楽音波
形データの出力タイミングと同様のタイミングで出力さ
れるように所定の遅延がなされた後、そのまま出力され
る。補間部４０３からの波形データ出力ＩＷＤは、演算
部４０４に入力する。

【００５７】一方、マルチファンクションＥＧ４０５は
複数の機能を実現する。これらの機能は、上述した各種
のタイミング信号が送出されるタイミングでそれぞれ実
行されるようになっている。マルチファンクションＥＧ
４０５は所定のタイミングにおいて所定の機能を実現す
るための出力データを係数生成部４１０に送出する。係
数生成部４１０は、やはり所定のタイミングでそのとき
に実現すべき機能に対応する係数ＣＯＥＦを演算部４０
４に送出する。演算部４０４では、係数生成部４１０か
らの係数ＣＯＥＦに応じて演算処理（例えばエンベロー
プの付与など）を行ない、最終的な波形データＭＴＤを
生成出力する。なお、これらのマルチファンクションＥ
Ｇ４０５、係数生成部４１０および演算部４０４の動作
機能については後に詳しく説明する。

【００５８】演算部４０４から出力された波形データＭ
ＴＤは、チャンネル累算部４１１に入力して、チャンネ
ル累算され最終的な音源１０４の出力としてＤ／Ａ変換
器１０６（図１）に入力する。

【００５９】マルチファンクションＥＧ４０５はＬＦＯ
としても機能する。マルチファンクションＥＧ４０５か
ら出力されるＬＦＯ出力はラッチ４０６でラッチされ、
上述したように波形整形部４０７に入力するとともに、
波形整形部４０８にも入力する。波形整形部４０７は、
ラッチ４０６からのＬＦＯ出力を周波数変調深さを示す
パラメ−タＰＭＤ（マルチファンクションＥＧ４０５か
ら供給）に基づいて加工し乗算器４０１に出力する。波
形整形部４０８は、ラッチ４０６からのＬＦＯ出力を振
幅変調深さを示すパラメータＡＭＤ（マルチファンクシ
ョンＥＧ４０５から供給される）に基づいて加工し、そ
の出力はセレクタ４０９を介して係数生成部４１０に入
力する。そして、係数生成部４１０で生成する係数に波
形整形部４０８からのＬＦＯ出力を反映させることによ
り、ＰＣＭの波形データに所定の振幅変調をかけるよう
になっている。

【００６０】次に図５を参照して、読出し部４０２につ
いて説明する。読出し部４０２は、ＰＣＭのアドレスカ
ウンタ部５０１とリズムのアドレスカウンタ部５０２を
有する。ＰＣＭのアドレスカウンタ部５０１は、フルア
ダー５１１、ハーフアダー５１２、ゲート５１３、２１
ビット×６４ステージの記憶領域を有する遅延回路であ
るシフトレジスタ５１４、および１７ビット×３２ステ
ージの記憶領域を有する遅延回路であるシフトレジスタ
５１５を備えている。

【００６１】ＦナンバＦＮはフルアダー５１１に入力
し、ＰＣＭのアドレスカウンタ部５０１の出力３８ビッ
トのうちの下位２５ビットと加算される。フルアダー５
１１のキャリー信号はハーフアダー５１２のキャリーイ
ンに入力する。ハーフアダー５１２は、キャリーインが
入力したとき、ＰＣＭのアドレスカウンタ部５０１の出
力３８ビットのうちの上位１３ビットを桁上げ処理（カ
ウントアップ）する。フルアダー５１１の出力（下位２
５ビット）とハーフアダー５１２の出力（上位１３ビッ
ト）は、ゲート５１３に入力する。

【００６２】ゲート５１３は、ノートオンレジスタＮＯ
Ｎの所定の時分割ｃｈの値が「０」から「１」に変化し
たのに応じて、ディレイノ−トオン信号ＤＮＯＮが立ち
上がるタイミングで生成される該ｃｈのノ−トオンパル
スＮＯＮＰによって閉じられ、シフトレジスタ５１４及
び５１５の該ｃｈのカウント値を０にクリアする。ゲー
ト５１３の出力の下位２１ビットは６４ステージのシフ
トレジスタ５１４に入力し、上位１７ビットは３２ステ
ージのシフトレジスタ５１５に入力する。

【００６３】シフトレジスタ５１４は入力した２１ビッ
トのデータをクロック信号φ２にしたがって順次次のス
テージへとシフトしていく。クロック信号φ２は、図
２，３で説明したように１チャンネルタイム（ＣＨＴが
１つの値を保持する間）当り２回出力されるクロック信
号である。したがって、シフトレジスタ５１４では、２
１ビット下位データが、１チャンネルタイム当り２回シ
フトされる。

【００６４】シフトレジスタ５１５は入力した１７ビッ
トのデータをクロック信号φ３にしたがって順次次のス
テージへとシフトしていく。クロック信号φ３は、図
２，３で説明したように１チャンネルタイム当り１回出
力されるクロック信号である。したがって、シフトレジ
スタ５１５では、１７ビット上位データが、１チャンネ
ルタイム当り１回シフトされる。以上のようにクロック
を供給する事により、アドレスカウンタ５０１は各３２
の時分割ｃｈに３８ビット構成のカウンタと２１ビット
構成のカウンタを１つずつ持つ事になる。

【００６５】なお、下位２１ビットと上位１７ビットに
分けてシフトレジスタを設けているのは、あるチャンネ
ルでは上位１７ビットが不要の場合があるためである。
例えば、ＦＭの位相を計算する場合、最大でサイン波の
波形データの１周期分を読み出せれば十分であるので、
この場合は上位１７ビットが不要になる。ここでは３８
ビットカウンタはＰＣＭの波形メモリ読出し用に、２１
ビットカウンタはＦＭ演算の位相デ−タとして供給され
る。

【００６６】シフトレジスタ５１４およびシフトレジス
タ５１５からの出力（合わせて３８ビット）は、その下
位２５ビットがフルアダー５１１へ、その上位１３ビッ
トがハーフアダー５１２へ入力している。このようなル
ープ回路によりＦナンバＦＮの累算を行なっている。ま
た、シフトレジスタ５１４およびシフトレジスタ５１５
からの３８ビットの出力のうち上位２３ビットは、波形
メモリをアクセスするアドレスの整数部としてセレクタ
５０３へ入力する。また、下位１５ビットは、波形メモ
リをアクセスするアドレスの少数部ＦＲＡＣとして出力
される。さらに、下位２１ビット中の上位１２ビットは
ＦＭの位相データＰＨＡＳＥとして出力される。

【００６７】一方、リズムのアドレスカウンタ部５０２
は、デコーダ５２１、ゲート５２２、フルアダー５２
３、ハーフアダー５２４、ゲート５２５、および１９ビ
ット×８ステージの記憶領域を有する遅延回路であるシ
フトレジスタ５２６を備えている。

【００６８】デコーダ５２１は、２ビットのリズム読出
しスピードＲＳＰをデコードする。リズム読出しスピー
ドＲＳＰが「００」のときデコ−ダ５２１より「０００
１Ｂ」がフルアダ−５２３に供給され、このリズムアド
レスカウンタ部５０２から出力されるアドレスは、クロ
ックφ１が８回クロック信号を出力したとき歩進され
る。同様に、リズム読出しスピードＲＳＰが「０１」の
ときは「００１０Ｂ」が供給されクロック信号４回に１
回アドレス歩進され、リズム読出しスピードＲＳＰが
「１０」のときは「０１００Ｂ」が供給されクロック信
号２回に１回アドレス歩進され、リズム読出しスピード
ＲＳＰが「１１」のときは「１０００Ｂ」が供給されク
ロック信号φ１ごとに毎回アドレス歩進される。ここ
に、Ｂの記号は「バイナリ」（２進数）のデ−タである
事を示している。

【００６９】ゲート５２２は、リズム読出しタイミング
ＲＴにしたがって、ゲートを開閉する。リズム読出しタ
イミングＲＴは、リズムモードにおいてチャンネルタイ
ムＣＨＴが「３０」または「３１」のとき「１」、それ
以外のときは「０」である。したがって、リズムモード
でチャンネルタイムＣＨＴが「３０」または「３１」の
ときのみ、デコーダ５２１の出力がゲート５２２を介し
てフルアダー５２３に入力する。

【００７０】フルアダー５２３は４ビットのフルアダー
であり、一方の入力がシフトレジスタ５２６からの下位
４ビットで、他方の入力がゲート５２２からの４ビット
である。ゲート５２２からの４ビットは、リズム読出し
スピードＲＳＰが「００」のとき「１」となるラインが
４ビットフルアダー５２３の最下位ビット（２の０乗ビ
ット）に接続されている。したがって、リズム読出しス
ピードＲＳＰが「００」のとき、フルアダー５２３はシ
フトレジスタ５２６からの下位４ビットに４ビットデー
タ「０００１」を加算することとなる。

【００７１】リズム読出しスピードＲＳＰが「０１」の
とき「１」となるゲート５２２からの出力ラインは、４
ビットフルアダー５２３の最下位ビットの次のビット
（２の１乗ビット）に接続されている。したがって、リ
ズム読出しスピードＲＳＰが「０１」のとき、フルアダ
ー５２３はシフトレジスタ５２６からの下位４ビットに
４ビットデータ「００１０」を加算することとなる。

【００７２】リズム読出しスピードＲＳＰが「１０」の
とき「１」となるゲート５２２からの出力ラインは、４
ビットフルアダー５２３のさらにその次のビット（２の
２乗ビット）に接続されている。したがって、リズム読
出しスピードＲＳＰが「１０」のとき、フルアダー５２
３はシフトレジスタ５２６からの下位４ビットに４ビッ
トデータ「０１００」を加算することとなる。

【００７３】リズム読出しスピードＲＳＰが「１１」の
とき「１」となるゲート５２２からの出力ラインは、４
ビットフルアダー５２３の最上位ビット（２の３乗ビッ
ト）に接続されている。したがって、リズム読出しスピ
ードＲＳＰが「１１」のとき、フルアダー５２３はシフ
トレジスタ５２６からの下位４ビットに４ビットデータ
「１０００」を加算することとなる。

【００７４】フルアダー５２３のキャリー信号はハーフ
アダー５２４のキャリーインに入力する。ハーフアダー
５２４は、キャリーインが入力したとき、シフトレジス
タ５２６の出力１９ビットのうちの上位１５ビットを桁
上げ処理（カウントアップ）する。フルアダー５２３の
出力（下位４ビット）とハーフアダー５２４の出力（上
位１５ビット）は、ゲート５２５に入力する。

【００７５】ゲート５２５は、各時分割リズムｃｈにお
いてリズムオンレジスタＲＯＮが「０」から「１」に変
化したタイミングで発生するリズムオンパルスＲＯＮＰ
により閉じられその時分割ｃｈのカウント値を「０」に
クリアする。ゲート５２５の出力１９ビットは８ステー
ジのシフトレジスタ５２６に入力する。シフトレジスタ
５２６は入力した１９ビットのデータをクロック信号φ
１にしたがって順次次のステージへとシフトしていく。
クロック信号φ１は、図２，３で説明したように１チャ
ンネルタイム当り４回出力されるクロック信号である。
したがって、シフトレジスタ５２６では、１９ビットデ
ータが、１チャンネルタイム当り４回シフトされる。

【００７６】シフトレジスタ５２６からの１９ビットの
出力は、その下位４ビットがフルアダー５２３へ、その
上位１５ビットがハーフアダー５２４へ入力している。
このようなループ回路によりデコーダ５２１からの出力
の累算を行なっている。シフトレジスタ５２６からの１
９ビットの出力のうち上位１６ビットは、波形メモリ内
のリズム音波形をアクセスするアドレスとしてセレクタ
５０３へ入力する。ここで、セレクタ５０３への入力は
２３ビットとするため、下位７ビットはすべて「０」と
される。

【００７７】セレクタ５０３は、リズム読出しタイミン
グＲＴが「０」のときＰＣＭのアドレスカウンタ部５０
１からの入力を選択出力し、リズム読出しタイミングＲ
Ｔが「１」のときリズムのアドレスカウンタ部５０２か
らの入力を選択出力する。セレクタ５０３からの２３ビ
ット出力は、加算器５０５に入力し補間カウンタ５０４
から出力される２ビットデータと加算される。

【００７８】補間カウンタ５０４は、リズム読出しタイ
ミングＲＴが「０」のとき、順次１０進の「０」「１」
「２」「３」を出力する。したがって、セレクタ５０３
から出力される１つのＰＣＭのアドレスデータについ
て、その値に「０」「１」「２」「３」をそれぞれ加算
した４つの連続するアドレスが生成出力される。この４
つの連続するアドレスデータは、加算器５０６において
それぞれＰＣＭ波形のスタートアドレスと加算され、最
終的な波形メモリ中のＰＣＭ波形をアクセスするための
アドレスデータが４つ連続して出力される。

【００７９】一方、補間カウンタ５０４は、リズム読出
しタイミングＲＴが「１」のとき、１０進の「０」を出
力する。したがって、セレクタ５０３から出力されるリ
ズム音のアドレスデータは、加算器５０６においてリズ
ム波形のスタートアドレスと加算され、波形メモリ中の
リズム波形をアクセスするための最終的なアドレスデー
タとして出力される。

【００８０】上述の補間カウンタ５０４などは１チャン
ネルタイム当りクロック信号が４回出力されるタイミン
グ（φ１）に基づいて動作している。したがって、ＰＣ
Ｍの楽音波形発生用のアドレスは連続する４つのアドレ
スが１チャンネルタイミングで出力される。この４つの
アドレスは、後述するようにＰＣＭ波形データを補間法
により求めるときに用いる４サンプルのアドレスであ
る。また、リズム音については１チャンネルタイム当り
４回、アドレス出力される。したがって、４音分の独立
したリズム音のアドレスデータが１チャンネルタイミン
グで出力される。

【００８１】図６は、このような読出し部４０２からの
アドレスデータの出力タイミングを示す。ＰＣＭの楽音
波形発生時には、１チャンネルタイミングの区間で、補
間用の４つのサンプルをアクセスするための４つの連続
した値のアドレスデータｐ０，ｐ１，ｐ２，ｐ３が順次
出力されている。また、リズム音の波形発生時には、１
チャンネルタイミングの区間で、４音分のリズム音サン
プルをアクセスするための４つの互いに独立したアドレ
スデータｒ０，ｒ１，ｒ２，ｒ３が順次出力されてい
る。

【００８２】これに応じて、図４の波形メモリ１０５か
ら読出されるＰＣＭのサンプルデータは連続する４つの
サンプルデータＷＳＤが１チャンネルタイミングの区間
で順次補間部４０３に入力し、リズム音のサンプルデー
タは４音分の４つのサンプルデータＷＳＤが１チャンネ
ルタイミングの区間で補間部４０３に入力することにな
る。なお、波形メモリには、特願平３−２３６，５４２
号で開示されたビット処理がほどこされて記憶されてお
り、補間部に入力するまでに約２ｃｈ半の時間遅れが存
在する。

【００８３】次に、図７を参照して補間部４０３を説明
する。補間部４０３は従来より知られている連続した４
点のサンプルを用いた内挿補間法（例えば特公昭５９−
１７８３８）によりＰＣＭ波形を生成出力するととも
に、リズム音の波形データは所定の遅延時間ののち出力
する。補間部４０３は、係数メモリ７０１、補助カウン
タ７０２、乗算器７０３、累算器７０４、ラッチ７０
５、ゲート７０６、アンド（ＡＮＤ）回路７０７、イン
バータ７０８、ディレイ回路７０９、およびゲート７１
０を備えている。

【００８４】係数メモリ７０１には種々の少数部ＦＲＡ
Ｃの各値に対する４つの係数Ａ０（ＦＲＡＣ）〜Ａ３
（ＦＲＡＣ）が記憶されている。補助カウンタ７０２
は、波形メモリ１０５から連続して出力される４つのサ
ンプルデータＷＳＤの出力タイミングに同期してｋ＝
０，１，２，３をそれぞれ出力する。そして、係数メモ
リ７０１は、第１の入力端子に入力される少数部ＦＲＡ
Ｃと第２の入力端子に入力される補助カウンタ７０２の
係数値ｋ（ｋ＝０，１，２，３）をアドレス信号として
入力し、これらの値に応じて４つの係数Ａｋ（ＦＲＡ
Ｃ）が順次読出される。

【００８５】乗算器７０３は、係数メモリ７０１から順
次出力される４つの計数Ａｋ（ＦＲＡＣ）と波形メモリ
１０５から連続して出力される４つのサンプルデータＷ
ＳＤとを順次乗算して、累算器７０４に出力する。累算
器７０４はこれらの４つの乗算結果を累算する。これに
より、４つのサンプルからの補間が実行されたことにな
る。なお、累算器は４つのサンプルデータを用いた累算
が終了すると、累算結果を補間済みＰＣＭ波形デ−タと
して出力するとともに、次の累算のためクリアされるよ
うになっている。累算器７０４から出力された補間済み
のＰＣＭ波形データは、ラッチ７０５でラッチされ、ゲ
ート７０６を介して、出力される。

【００８６】一方、補間部４０３に入力したリズム音の
波形データは、ディレイ回路７０９で所定時間遅延せら
れたのち、ゲート７１０を介して出力される。ディレイ
回路７０９の遅延時間は所定値が設定されており、ＰＣ
Ｍ波形の補間処理の処理時間と同じだけリズム音の方を
遅らせて、ＰＣＭ波形データとリズム音波形データとが
同様のタイミングで送出されるようになっている。

【００８７】ＡＮＤ回路７０７は、モードＲＭとリズム
演算タイミングＴＲ（図２参照）との論理積をとる。モ
ードＲＭが「１」でかつリズム演算タイミングＴＲが
「１」のとき、すなわちリズムモードでかつリズム音波
形形成のための演算を行なうタイミングであるときは、
ＡＮＤ回路７０７は「１」を出力する。このＡＮＤ回路
７０７の「１」出力は、ゲート７１０を開き、これによ
り補間部４０３はリズム音の波形データを出力する。ま
た、このＡＮＤ回路７０７の「１」出力は、インバータ
７０８で反転されて「０」となり、ゲート７０６を閉じ
る。したがって、このときＰＣＭ波形データは出力され
ない。

【００８８】上記以外のタイミングにおいては、ＡＮＤ
回路７０７は「０」を出力する。このＡＮＤ回路７０７
の「０」出力はゲート７１０を閉じるから、リズム音の
波形データは出力されない。また、このＡＮＤ回路７０
７の「０」出力は、インバータ７０８で反転されて
「１」となり、ゲート７０６を開ける。したがって、こ
のときＰＣＭ波形データが出力される。

【００８９】補間部４０３からのこれらの波形データの
出力のタイミングは図３に示した。すなわち、図３の
「補間済みＰＣＭ波形」で示した並びが、当該チャンネ
ルの補間済みＰＣＭ波形データが補間部４０３から出力
されるタイミングを示す。例えば、チャンネルタイムＣ
ＨＴが「０」のチャンネルタイミングで第２８チャンネ
ルのＰＣＭ波形データが、チャンネルタイムＣＨＴが
「１」のチャンネルタイミングで第２９チャンネルのＰ
ＣＭ波形データが、…というように出力される。チャン
ネルカウンタのカウント値ＣＨＴ（アドレスカウンタの
カウントタイミングを示す）から見ると４ｃｈ分の時間
遅れが生じているが、これは前述した波形デ−タのビッ
ト処理、４サンプル補間処理などによるものである。

【００９０】また、「メモリ読出しリズム波形」で示し
た並びが、リズム音の波形データの出力タイミングを示
す。上述したように、リズムモードのときのリズム音波
形発生処理はＰＣＭの第３０および第３１チャンネルの
区間で実行されるから、ＰＣＭの第３０および第３１チ
ャンネルの区間でリズム音の波形データが出力されるよ
うになっている。ｒ０，ｒ１，…，ｒ７はそれぞれ、リ
ズム音の第０チャンネル、リズム音の第１チャンネル、
…、リズム音の第７チャンネルの波形データを示す。

【００９１】次に図８を参照して、図４のマルチファン
クションＥＧ４０５を説明する。マルチファンクション
ＥＧ４０５は、ディレイノートオンＤＮＯＮ発生部８０
１、ＥＧステート発生部８０２、セレクタ制御部８０
３、加算器８０４、遅延回路８０５、セレクタ８０６、
２５５ステージを有するシフトレジスタ８０７、および
検出器８０８を備えている。加算器８０４には、図１の
レートレジスタ部１１６からパラメータＲＡＴＥが入力
する。遅延回路８０５には、図１のターゲットレジスタ
部１１７からパラメータＴＡＲＧＥＴが入力する。

【００９２】マルチファンクションＥＧ４０５の動作を
詳しく説明する前に、これらのレジスタ部の構成および
そこから出力されるパラメータについて説明する。

【００９３】図９は、図１のレートレジスタ部１１６の
詳細なブロック構成を示す。レートレジスタ部１１６
は、ディレイタイムレジスタ９０１、Ｔ−Ｒ変換器９０
９、ＬＦＯレートレジスタ９０２、ＰＣＭのＥＧレート
レジスタ９０３、ＦＭのＥＧレートレジスタ９０４、Ｆ
Ｍの変調度補間レートレジスタ９０５、ＰＣＭレベル補
間レートレジスタ９０６、ＦＭレベル補間レートレジス
タ９０７、ＤＣＦ係数補間レートレジスタ９０８、リズ
ム音のＥＧレート発生部９１０、セレクタ９１１、およ
びリズム音のレベル補間レートレジスタ９１２を備えて
いる。

【００９４】ディレイタイムレジスタ９０１は、ＥＧ４
０５がノートオンディレイ機能を実行するときのレート
を規定する各時分割ｃｈのディレイタイムＴを記憶す
る。ＬＦＯレートレジスタ９０２は、ＥＧ４０５がＬＦ
Ｏ出力を発生するときの各時分割ｃｈのＬＦＯのレート
を記憶する。ＰＣＭのＥＧレートレジスタ９０３は、Ｅ
Ｇ４０５がＰＣＭのエンベロープを発生するときの各時
分割ｃｈのエンベロープの各レート（すなわち、アタッ
クレート、第１ディケイレート、第２ディケイレート、
およびリリースレート）を記憶する。ＦＭのＥＧレート
レジスタ９０４は、ＥＧ４０５が各時分割ｃｈのＦＭの
エンベロープを発生するときのエンベロープの各レート
（すなわち、アタックレート、第１ディケイレート、第
２ディケイレート、およびリリースレート）を記憶す
る。

【００９５】ＦＭの変調度補間レートレジスタ９０５
は、ＥＧ４０５がＦＭの変調度補間処理を行なうときの
各時分割ｃｈの補間レートを記憶する。ＰＣＭレベル補
間レートレジスタ９０６は、ＥＧ４０５がＰＣＭのレベ
ル補間処理を行なうときの各時分割ｃｈの補間レートを
記憶する。ＦＭレベル補間レートレジスタ９０７は、Ｅ
Ｇ４０５がＦＭのレベル補間処理を行なうときの各時分
割ｃｈの補間レートを記憶する。ＤＣＦ係数補間レート
レジスタ９０８は、ＥＧ４０５が演算部のディジタルフ
ィルタのフィルタ係数の補間処理を行なうときの各時分
割ｃｈの補間レートを記憶する。

【００９６】８つのレジスタ９０１〜９０８は、それぞ
れチャンネル数分だけの記憶領域を有している。例え
ば、ディレイタイムレジスタ９０１は、第０チャンネル
のディレイタイムレジスタ、第１チャンネルのディレイ
タイムレジスタ、…、および第３１チャンネルのディレ
イタイムレジスタの３２個のレジスタの集合である。他
のレジスタ９０２〜９０８も同様である。ただし、ＰＣ
ＭのＥＧレートレジスタ９０３およびＦＭのＥＧレート
レジスタ９０４は、１つのチャンネル当りの記憶領域で
４つのレート、すなわちアタックレート、第１ディケイ
レート、第２ディケイレート、およびリリースレートを
記憶するようになっている。

【００９７】８つのレジスタ９０１〜９０８には、それ
ぞれチャンネルタイムＣＨＴ（５ビット）が入力してい
る。また、図２のタイミング発生部１２０で発生される
８つのタイミング信号、すなわちキーオンディレイタイ
ミング信号ＴＯＮＤ、ＬＦＯタイミング信号ＴＬＦＯ、
ＰＣＭのＥＧタイミング信号ＴＰＥ、ＦＭのＥＧタイミ
ング信号ＴＦＥ、ＦＭの変調度レベル補間タイミング信
号ＴＭＩ、ＰＣＭのレベル補間タイミング信号ＴＰＩ、
ＦＭのレベル補間タイミング信号ＴＦＩ、およびフィル
タ係数処理タイミング信号ＴＤＦが、それぞれ入力して
いる。

【００９８】そして、各レジスタ９０１〜９０８のデー
タは、各チャンネルにおけるこれらのタイミング信号が
発生されるタイミングで、パラメータＲＡＴＥとして送
出される。

【００９９】例えば図３を参照して、第２８チャンネル
のキーオンディレイタイミング信号ＴＯＮＤはＣＨＴ＝
３０，ＳＬＴ＝０のとき発生されるが、そのタイミング
でディレイタイムレジスタ９０１は第２８チャンネルに
ついてのディレイタイムを出力する。出力されたディレ
イタイムはＴ−Ｒ変換器によりレートに変換される。す
なわち、ディレイタイムをＴとしたときレートＲは、Ｒ
＝１／Ｔで算出され、その値がパラメータＲＡＴＥとし
て出力される。

【０１００】同様に、第２８チャンネルのＬＦＯタイミ
ング信号ＴＬＦＯはＣＨＴ＝３０，ＳＬＴ＝４のとき発
生されるが、そのタイミングでＬＦＯレートレジスタ９
０２は第２８チャンネルについてのＬＦＯレートを出力
する。出力されたＬＦＯレートがパラメータＲＡＴＥと
なる。

【０１０１】ＰＣＭのＥＧレートレジスタ９０３からは
１チャンネル当り４つのレートデータが読み出されるの
で、その区別をするためにＥＧステートＥＧＳＴが入力
している。ＥＧステートＥＧＳＴは、図８のＥＧ４０５
内のＥＧステート発生部８０２から発生される信号であ
る。ＥＧステートＥＧＳＴは、現在エンベロープのどの
状態の波形を出力しているかを示す。すなわち、ＥＧ４
０５が、現在、アタック部の波形を出力しているならＥ
ＧＳＴは「０」、第１ディケイ部の波形を出力している
ならＥＧＳＴは「１」、第２ディケイ部あるいはサステ
ィン部の波形を出力しているならＥＧＳＴは「２」、リ
リース部の波形を出力している（または無音状態）なら
ＥＧＳＴは「３」、という値をとる。

【０１０２】第２８チャンネルのＰＣＭのＥＧタイミン
グ信号ＴＰＥはＣＨＴ＝３１，ＳＬＴ＝０のとき発生さ
れるが、そのタイミングでかつＥＧステートＥＧＳＴが
「０」のときＰＣＭのＥＧレートレジスタ９０３は第２
８チャンネルにおけるエンベロープのアタックレートを
出力する。同様に、タイミング信号ＴＰＥのタイミング
でＥＧステートＥＧＳＴが「１」「２」「３」のときＰ
ＣＭのＥＧレートレジスタ９０３は第２８チャンネルに
おけるエンベロープの第１ディケイレート、第２ディケ
イレート、およびリリースレートを、それぞれ出力す
る。出力されたこれらのレートデータがパラメータＲＡ
ＴＥとして出力されることとなる。

【０１０３】ＦＭのＥＧレートレジスタ９０４から４つ
のレートデータが出力されるタイミングは、上述のＰＣ
ＭのＥＧレートレジスタ９０３と同様である。ただし、
ＦＭのＥＧレートレジスタ９０４からは、ＦＭのＥＧタ
イミング信号ＴＦＥが発生されるタイミングでＥＧステ
ートＥＧＳＴの値に応じたレートデータがパラメータＲ
ＡＴＥとして出力される。

【０１０４】他のレジスタ９０５〜９０８もディレイタ
イムレジスタ９０１やＬＦＯレートレジスタ９０２で説
明したのと同様に、それぞれのタイミング信号の発生タ
イミングで、それぞれのデータがパラメータＲＡＴＥと
して出力される。

【０１０５】リズム音のＥＧレート発生部９１０には、
チャンネルタイムＣＨＴの下位２ビットＣＨＴ０，ＣＨ
Ｔ１、ＥＧステートＥＧＳＴおよびリズムＥＧタイミン
グＴＲＥが入力する。リズム音のＥＧレート発生部９１
０は、リズムＥＧタイミングＴＲＥのタイミングでリズ
ム音のＥＧレートデータを出力する。特に、図３に示し
たように、リズムＥＧタイミングＴＲＥが出力されるタ
イミングにおいては、チャンネルタイムＣＨＴの下位２
ビットＣＨＴ０とＣＨＴ１の値によって以下のようにリ
ズム音チャンネルが特定できる。

【０１０６】ＣＨＴ０＝０，ＣＨＴ１＝０のときは、
ＣＨＴ＝０または４のいずれかであるから、出力すべき
リズム音ＥＧレートデータはリズム音第０チャンネルま
たはリズム音第７チャンネルのデータである。 ＣＨＴ０＝０，ＣＨＴ１＝１のときは、ＣＨＴ＝１と
いうことだから、出力すべきリズム音ＥＧレートデータ
はリズム音第１チャンネルまたはリズム音第４チャンネ
ルのデータである。 ＣＨＴ０＝１，ＣＨＴ１＝０のときは、ＣＨＴ＝２と
いうことだから、出力すべきリズム音ＥＧレートデータ
はリズム音第２チャンネルまたはリズム音第５チャンネ
ルのデータである。 ＣＨＴ０＝１，ＣＨＴ１＝１のときは、ＣＨＴ＝３と
いうことだから、出力すべきリズム音ＥＧレートデータ
はリズム音第３チャンネルまたはリズム音第６チャンネ
ルのデータである。

【０１０７】そこで、上記の各ＣＨＴ０，ＣＨＴ１に応
じて、リズム音第０、第１、第２、あるいは第３チャン
ネルのリズム音ＥＧレートデータは「（０，１，２，
３）」と図示されている出力端から出力し、リズム音第
７、第４、第５、あるいは第６チャンネルのリズム音Ｅ
Ｇレートデータは「（７，４，５，６）」と図示されて
いる出力端から出力する。これらの出力は、それぞれセ
レクタ９１１の端子Ａおよび端子Ｂに入力する。セレク
タ９１１は、スロットタイムＳＬＴが「２」のとき（す
なわち図３におけるＣスロットのとき）端子Ａの入力を
選択出力し、スロットタイムＳＬＴが「３」のとき（す
なわち図３におけるＤスロットのとき）端子Ｂの入力を
選択出力するようになっている。したがって、図３で説
明したリズム音発生のための各チャンネルのタイミング
信号ＴＲＥが発生されるときに、対応するチャンネルの
リズム音ＥＧレートデータがパラメータＲＡＴＥとして
出力されることとなる。

【０１０８】ここで、出力されるリズム音ＥＧレートデ
ータは、リズム音１チャンネル当り４つのレートデータ
である。その区別をするためにＥＧステートＥＧＳＴが
入力している。すなわち、現在、リズム音のアタック部
の波形を出力しているなら、ＥＧＳＴは「０」であり、
このときリズム音のＥＧレート発生部９１０はリズム音
のエンベロープのアタックレートを出力する。同様に、
リズム音の第１ディケイ部の波形を出力しているならＥ
ＧＳＴは「１」、リズム音の第２ディケイ部あるいはサ
スティン部の波形を出力しているならＥＧＳＴは
「２」、リズム音のリリース部の波形を出力している
（または無音状態）ならＥＧＳＴは「３」となり、この
ときリズム音のＥＧレート発生部９１０はリズム音のエ
ンベロープの第１ディケイレート、第２ディケイレー
ト、およびリリースレートを、それぞれ出力する。

【０１０９】リズム音のレベル補間レートレジスタ９１
２は、リズム音のレベル補間を行なうレートを記憶す
る。リズム音のレベル補間レートは、８つのリズム音チ
ャンネルとも共通の値を用いる。したがって、リズム音
補間タイミング信号ＴＲＩのタイミングで、このリズム
音レベル補間レートレジスタ９１２に記憶してある値
が、パラメータＲＡＴＥとして出力されるように構成さ
れている。

【０１１０】次に、図１０を参照して、図１のターゲッ
トレジスタ部１１７について説明する。ターゲットレジ
スタ部１１７は、デコーダ１００１、ＯＲ回路１００
２、ｍａｘ（最大値）発生器１００３、ｍｉｎ（最小
値）発生器１００４、ＰＣＭのＥＧ目標レジスタ１００
５、ＦＭのＥＧ目標レジスタ１００６、ＦＭの変調レベ
ルデータレジスタ１００７、ＰＣＭレベルデータレジス
タ１００８、ＦＭレベルデータレジスタ１００９、ＤＣ
Ｆ係数データレジスタ１０１０、リズム音のＥＧ目標値
発生部１０１１、セレクタ１０１２、リズム音のレベル
データレジスタ１０１３、およびセレクタ１０１４を備
えている。

【０１１１】ｍａｘ発生器１００３は、ＥＧ４０５がノ
ートオンディレイ機能を実行するときの目標値、ＥＧ４
０５がＬＦＯ出力を発生するときの目標値、およびＥＧ
４０５がＰＣＭ、ＦＭ、リズムの各エンベロープ波形の
うちアタック部分の波形を発生するときの目標値となる
定数を記憶する。ｍｉｎ発生器１００４は、ＥＧ４０５
がＰＣＭ、ＦＭ、リズムの各エンベロープ波形のうちリ
リース部分の波形を発生するときの目標値となる定数を
記憶する。ｍａｘ発生器１００３およびｍｉｎ発生器１
００４に記憶する目標値は、全チャンネルで同じ値を用
いるのでそれぞれ記憶領域は１つである。

【０１１２】ＯＲ回路１００２には、キーオンディレイ
タイミング信号ＴＯＮＤ、ＬＦＯタイミング信号ＴＬＦ
Ｏ、およびデコーダ１００１からの第０出力端子からの
出力信号が入力する。デコーダ１００１は、ＥＧ演算タ
イミング信号ＴＥＧを入力するとともに、ＥＧステート
ＥＧＳＴを入力する。そして、ＥＧ演算タイミングにお
いて、ＥＧステートＥＧＳＴの値（「０」「１」「２」
「３」）に応じて第０出力端子、第１出力端子、第２出
力端子、および第３出力端子（デコーダ１００１で、そ
れぞれ、「０」「１」「２」「３」と記されている出力
端子）に「１」を出力する。したがって、エンベロープ
のアタック部を出力するタイミングではデコーダ１００
１の第０出力端子が「１」となり、第１ディケイ部では
第１出力端子が「１」となり、第２ディケイ部では第２
出力端子が「１」となり、そしてリリース部では第３出
力端子が「１」となる。これら以外の場合は各出力端子
は「０」である。

【０１１３】以上より、ＯＲ回路１００２は、ＥＧ４０
５がノートオンディレイ機能を実行するタイミング、Ｌ
ＦＯ出力機能を実行するタイミング、およびＰＣＭ、Ｆ
Ｍ、リズムの各エンベロープのアタック部を出力するタ
イミングで、「１」をｍａｘ発生器１００３に出力す
る。ｍａｘ発生器１００３は、これに応じてこれらの各
機能を実行するにあたっての目標値となる定数を発生
し、パラメータＴＡＲＧＥＴとして出力する。

【０１１４】ｍｉｎ発生器１００４には、デコーダ１０
０１の第３端子出力が入力する。ｍｉｎ発生器１００４
は、この入力のタイミング、すなわちＥＧ４０５がエン
ベロープのリリース部を出力するタイミングで、そのリ
リース波形の目標値となる定数を発生し、パラメータＴ
ＡＲＧＥＴとして出力する。

【０１１５】６つのレジスタ１００５〜１０１０は、そ
れぞれチャンネル数分だけの記憶領域を有している。例
えば、ＰＣＭのＥＧ目標レジスタ１００５は、第０チャ
ンネルの目標値を記憶する記憶領域、第１チャンネルの
目標値を記憶する記憶領域、…、および第３１チャンネ
ルの目標値を記憶する記憶領域の３２個の記憶領域の集
合である。他のレジスタ１００６〜１０１０も同様であ
る。

【０１１６】なお、ＰＣＭのＥＧ目標レジスタ１００５
およびＦＭのＥＧ目標レジスタ１００６は、１つのチャ
ンネル当りの記憶領域で２つの目標値、すなわち第１デ
ィケイ部の目標値である第１ディケイレベル、および第
２ディケイ部の目標値である第２ディケイレベルを記憶
するようになっている。ＦＭの変調レベルデータレジス
タ１００７、ＰＣＭレベルデータレジスタ１００８、Ｆ
Ｍレベルデータレジスタ１００９、およびＤＣＦ係数デ
ータレジスタ１０１０は、それぞれ、上述の１つの記憶
領域で１つの１つのチャンネルにおける目標値１つを記
憶している。

【０１１７】６つのレジスタ１００５〜１０１０には、
それぞれチャンネルタイムＣＨＴ（５ビット）が入力し
ている。また、図２のタイミング発生部１２０で発生さ
れる６つのタイミング信号、すなわちＰＣＭのＥＧタイ
ミング信号ＴＰＥ、ＦＭのＥＧタイミング信号ＴＦＥ、
ＦＭの変調度レベル補間タイミング信号ＴＭＩ、ＰＣＭ
のレベル補間タイミング信号ＴＰＩ、ＦＭのレベル補間
タイミング信号ＴＦＩ、およびフィルタ係数処理タイミ
ング信号ＴＤＦが、それぞれ入力している。そして、各
レジスタ１００５〜１０１０の記憶データは、各チャン
ネルにおけるこれらのタイミング信号が発生されるタイ
ミングで、パラメータＴＡＲＧＥＴとして送出される。

【０１１８】ＰＣＭのＥＧ目標レジスタ１００５からは
１チャンネル当り２つの目標値データが読み出されるの
で、その区別をするためにデコーダ１００１の第１端子
および第２端子出力Ｓ１２（２ビット）が入力してい
る。この出力信号Ｓ１２により、ＥＧ４０５がエンベロ
ープの第１ディケイ部を出力していること、あるいは第
２ディケイ部を出力していることが検出できる。そし
て、ＰＣＭのＥＧ目標レジスタ１００５は、第１ディケ
イ部出力のとき第１ディケイレベルを、第２ディケイ部
出力のとき第２ディケイレベルを、それぞれパラメータ
ＴＡＲＧＥＴとして出力するようになっている。

【０１１９】ＦＭのＥＧ目標レジスタ１００６も上記の
ＰＣＭのＥＧ目標レジスタ１００５と同様であり、デコ
ーダ１００１の出力信号Ｓ１２に応じて、第１ディケイ
部出力のときＦＭの第１ディケイレベルを、第２ディケ
イ部出力のときＦＭの第２ディケイレベルを、それぞれ
パラメータＴＡＲＧＥＴとして出力するようになってい
る。

【０１２０】リズム音のＥＧ目標値発生部１０１１に
は、チャンネルタイムＣＨＴの下位２ビットＣＨＴ０，
ＣＨＴ１、デコーダ１００１の出力信号Ｓ１２およびリ
ズムＥＧタイミングＴＲＥが入力する。リズム音のＥＧ
目標値発生部１０１１は、各リズムｃｈのステ−トが第
１ディケイ部または第２ディケイ部の場合、リズムＥＧ
タイミングＴＲＥのタイミングでリズム音のＥＧ目標値
データを出力する。出力の方式は、上記図９のリズム音
のＥＧレート発生部９１０およびセレクタ９１１と同様
である。すなわち、各ＣＨＴ０，ＣＨＴ１に応じて、リ
ズム音第０、第１、第２、あるいは第３チャンネルのリ
ズム音ＥＧ目標値データは「（０，１，２，３）」と図
示されている出力端から出力し、リズム音第７、第４、
第５、あるいは第６チャンネルのリズム音ＥＧ目標値デ
ータは「（７，４，５，６）」と図示されている出力端
から出力する。これらの出力は、それぞれセレクタ１０
１２の端子Ａおよび端子Ｂに入力する。セレクタ１０１
２は、スロットタイムＳＬＴが「２」のとき（すなわち
図３におけるＣスロットのとき）端子Ａの入力を選択出
力し、スロットタイムＳＬＴが「３」のとき（すなわち
図３におけるＤスロットのとき）端子Ｂの入力を選択出
力するようになっている。したがって、図３で説明した
リズム音発生のための各チャンネルのタイミング信号Ｔ
ＲＥが発生されるときに、対応するチャンネルのリズム
音ＥＧ目標値データがパラメータＴＡＲＧＥＴとして出
力されることとなる。

【０１２１】ここで、出力されるリズム音ＥＧ目標値デ
ータは、リズム音１チャンネル当り２つの目標値データ
である。その区別をするためにデコーダ１００１の出力
信号Ｓ１２が入力している。すなわち、現在、リズム音
の第１ディケイ部のエンベロ−プ波形を出力しているな
ら、リズム音のＥＧ目標値発生部１０１１はリズム音の
エンベロープの第１ディケイレベルを出力する。同様
に、リズム音の第２ディケイ部を出力しているなら、リ
ズム音のＥＧレート発生部１０１１はリズム音のエンベ
ロープの第２ディケイレベルを出力する。

【０１２２】リズム音のレベルデータレジスタ１０１３
は、リズム音の各チャンネルのレベルを記憶する。リズ
ム音補間タイミング信号ＴＲＩのタイミングで、このリ
ズム音レベルデータレジスタ１０１３に記憶してある値
が、パラメータＴＡＲＧＥＴとして出力されるように構
成されている。セレクタ１０１４と協働する方式は、上
記のリズム音のＥＧ目標値発生部１０１１およびセレク
タ１０１２と同様であるので省略する。ただし、出力す
るリズム音のレベルデータはチャンネルごとに１つであ
るから、リズム音のレベルデータレジスタ１０１３には
出力信号Ｓ１２は入力されない。

【０１２３】次に、図１１〜図１４の説明図を参照し
て、図８のマルチファンクションＥＧ４０５の機能を詳
細に説明する。

【０１２４】図１１は、マルチファンクションＥＧ４０
５のノートオンディレイ機能を説明するための説明図で
ある。「カウント値」は、ＥＧ４０５が現在処理してい
るデータを示す。データ自体は２進数のディジタル値で
あるが、これ以降の説明図では、この図と同様に、その
データの示す値のアナログ量として時間に対する変化を
図に示している。具体的には、ＥＧ４０５のシフトレジ
スタ８０７の最終段の値であり、加算器８０４および検
出器８０８に入力する値のことである。

【０１２５】図８を参照して、２５５ステージを有する
シフトレジスタ８０７は、クロック信号φ０にしたがっ
てシフトしていく。したがって、このシフトレジスタ８
０７の最終ステージに接続された１ステージの遅延回路
でもある加算器８０４と合せると、現在から過去に遡っ
て２５６クロック（φ０で）分のデータが記憶されてい
ることとなる。図３により、これは第０〜第３１チャン
ネルの各機能（チャンネルごとに８つ）に対応する一連
のデータである。

【０１２６】図１１を参照して、ＥＧ４０５は、あるチ
ャンネルのキーオンディレイタイミング信号ＴＯＮＤの
タイミングで当該チャンネルのＮＯＮレジスタ（図１付
番１１３）を参照する。ＮＯＮレジスタが「０」の間
（例えば付番１１０１の位置）、セレクタ制御部８０３
は、セレクタ８０６が定数ｍｉｎ（最小値）を選択出力
するように制御する。これにより、セレクタ８０６は定
数ｍｉｎをシフトレジスタ８０７の第１ステージに現在
のカウント値として書き込む。次に、鍵盤１０１の鍵が
押下され、これに伴ってあるチャンネルが割り当てられ
ると、そのチャンネルのＮＯＮレジスタは「１」とな
る。

【０１２７】ＮＯＮレジスタが「１」になると、セレク
タ制御部８０３は、そのチャンネルのキーオンディレイ
タイミング信号ＴＯＮＤのタイミングで、セレクタ８０
７が加算器８０４からの入力を選択出力するように制御
する（付番１１０２）。このとき、図９および図１０で
説明したように、パラメータＲＡＴＥとしてはレートＲ
（＝１／ディレイタイムＴ）が、パラメータＴＡＲＧＥ
Ｔとしては目標値となる定数ｍａｘが、ＥＧ４０５に入
力している。したがって、加算器８０４では先に書き込
まれている最小値の定数ｍｉｎにレートＲを加算する処
理が行なわれる。加算器８０４の加算結果は、セレクタ
８０６を介してシフトレジスタ８０７に書き込まれる。

【０１２８】さらに、クロックが進み次にこのチャンネ
ルのキーオンディレイタイミング信号ＴＯＮＤのタイミ
ングとなったときも、ＮＯＮレジスタが「１」の間は、
同様にしてシフトレジスタ８０７に記憶されている対応
するデータにレートＲを加算しシフトレジスタ８０７に
書き込む。このようにして、シフトレジスタ８０７の当
該記憶データ（カウント値）を徐々に累算（レートＲで
のカウントアップ）していく（付番１１０３）。

【０１２９】一方、目標値であるパラメータＴＡＲＧＥ
Ｔ（定数ｍａｘ）が検出器８０８に入力しており、検出
器８０８は加算器８０４に入力するシフトレジスタ８０
７の最終段の値と目標値ＴＡＲＧＥＴとを比較してい
る。そして、シフトレジスタ８０７の最終段の値が目標
値ＴＡＲＧＥＴに至ったとき（付番１１０４）、検出信
号ＯＶＥＲを「０」から「１」に立ち上げる。セレクタ
制御部８０３は、この検出信号ＯＶＥＲの立ち上がりに
基づいて、セレクタ８０６が定数ｍａｘ（最大値）を選
択出力するように切り換える。したがって、これ以降、
ＮＯＮレジスタが「０」となったことが検出されるまで
（付番１１０５）は、シフトレジスタ８０７の記憶デー
タは定数ｍａｘが保持される。

【０１３０】また、検出信号ＯＶＥＲは、ＤＮＯＮ発生
部８０１に入力する。ＤＮＯＮ発生部８０１は、この検
出信号ＯＶＥＲの立上がりのタイミングでノートオンパ
ルスＮＯＮＰを出力する（付番１１０６）。ＤＮＯＮ発
生部８０１は、検出信号ＯＶＥＲをそのままディレイノ
ートオンＤＮＯＮとしても出力する。これらのディレイ
ノートオンＤＮＯＮ、ノートオンパルスＮＯＮＰなどに
よって、ＰＣＭ波形の楽音のアタック部の開始や、リリ
ース部の開始が制御される。すなわち、ノートオンパル
スＮＯＮＰにてＰＣＭのアドレスカウンタはリセットさ
れ、またＰＣＭのエンベロープ波形のアタック部がスタ
ートすると、ディレイノートオン信号の立ち下がりにて
エンベロープ波形のリリース部がスタートする。

【０１３１】次に、押下されていた鍵盤１０１の鍵が離
鍵され、これに伴って割り当てられていたチャンネルの
ＮＯＮレジスタは「０」となる。ＮＯＮレジスタが
「０」になると、セレクタ制御部８０３は、そのチャン
ネルのキーオンディレイタイミング信号ＴＯＮＤのタイ
ミングで、セレクタ８０７が定数ｍｉｎ（最小値）を選
択出力するように制御する（付番１１０７）。また、検
出器８０８は、検出信号ＯＶＥＲを「０」に立ち下げ、
その立ち下げのタイミングでノートオフパルスＮＯＦＰ
を出力する。

【０１３２】ノートオンディレイ機能を実行するとき、
ＥＧ４０５は以上のように動作する。

【０１３３】図１２は、マルチファンクションＥＧ４０
５のＬＦＯ波形発生機能を説明するための説明図であ
る。この図を参照して、ＥＧ４０５のセレクタ制御部８
０３は、各チャンネルのＬＦＯタイミング信号ＴＬＦＯ
のタイミングで、セレクタ８０７が加算器８０４からの
入力を選択出力するように制御する。このとき、パラメ
ータＲＡＴＥとしてはＬＦＯレートがＥＧ４０５に入力
している。したがって、加算器８０４では先に書き込ま
れている値にＬＦＯレートを加算する処理が行なわれ
る。加算器８０４の加算結果は、セレクタ８０６を介し
てシフトレジスタ８０７に書き込まれる。

【０１３４】さらに、クロックが進み次にこのチャンネ
ルのＬＦＯタイミング信号ＴＬＦＯのタイミングとなっ
たときも、同様にしてシフトレジスタ８０７に記憶され
ている値にＬＦＯレートを加算しシフトレジスタ８０７
に書き込む。このようにして、シフトレジスタ８０７の
当該記憶データを徐々に累算（ＬＦＯレートでのカウン
トアップ）していく（付番１２０１）。

【０１３５】一方、目標値であるパラメータＴＡＲＧＥ
Ｔとして定数ｍａｘが検出器８０８に入力しており、検
出器８０８は加算器８０４に入力するシフトレジスタ８
０７の最終段の値とこの目標値ＴＡＲＧＥＴとを比較し
ている。そして、シフトレジスタ８０７の最終段の値が
目標値ＴＡＲＧＥＴに至ったとき（付番１２０２）、検
出信号ＯＶＥＲを「０」から「１」に立ち上げる。セレ
クタ制御部８０３は、この検出信号ＯＶＥＲに基づい
て、セレクタ８０６が定数ｍｉｎ（最小値）を選択出力
するように切り換える。したがって、これ以降は、この
最小値ｍｉｎを初期値としてＬＦＯレートの累算が再び
行なわれる（付番１２０３）。ＬＦＯ出力のタイミング
では、基本的には上記のような動作が繰り返される。

【０１３６】一方、鍵盤１０１のある鍵が押下され、こ
れに伴ってノートオンパルスＮＯＮＰが発生されたと
き、セレクタ制御部８０３はこれを検出して、セレクタ
８０６が定数ｍｉｎ（最小値）を選択出力するように切
り換える（付番１２０４）。したがって、ノートオンパ
ルスＮＯＮＰによっても、ＬＦＯ出力は最小値ｍｉｎに
初期化され、以降ＬＦＯレートの累算が再び行なわれ
る。

【０１３７】ＬＦＯ波形発生機能を実行するとき、ＥＧ
４０５は以上のように動作する。なお、このように出力
されるＬＦＯ波形は所定のタイミングでシフトレジスタ
８０７から取り出されて、図４のＬＦＯラッチ４０６に
ラッチされる。そして、波形整形部４０７，４０８で波
形整形され、それぞれ振幅変調およびピッチ変調に用い
られる。図１２には、波形整形部４０７，４０８で整形
後の波形１２０５（三角波）も示した。波形整形部４０
７，４０８における波形整形は、ＬＦＯラッチ４０６の
最上位ビットを参照し、これが「１」のとき全ビットを
反転させる処理である。

【０１３８】図１３は、マルチファンクションＥＧ４０
５のエンベロープ波形発生機能を説明するための説明図
である。ＥＧ４０５が発生するエンベロープとしては３
種類ある。ＰＣＭのＥＧタイミング信号ＴＰＥのタイミ
ングにおけるＰＣＭのエンベロープ発生、ＦＭのＥＧタ
イミング信号ＴＦＥのタイミングにおけるＦＭのエンベ
ロープ発生、およびリズム音ＥＧタイミング信号ＴＲＥ
のタイミングにおけるリズム音のエンベロープ発生であ
る。

【０１３９】まず、ＰＣＭのエンベロープ発生を例にと
り説明する。図１３を参照して、ＥＧ４０５のセレクタ
制御部８０３は、あるチャンネルのＥＧタイミング信号
ＴＰＥのタイミングで、現在の状態が無音状態（ＥＧス
テートＥＧＳＴ＝３）のときは（付番１３０１）、セレ
クタ８０７が定数ｍｉｎ（最小値）を選択出力するよう
に制御する。このとき、検出器８０８に入力するパラメ
ータＴＡＲＧＥＴも最小値の定数ｍｉｎである。したが
って、検出器８０８は検出信号ＯＶＥＲとして「１」を
出力している（付番１３０２）。

【０１４０】次に、鍵盤１０１のある鍵が押下され、こ
れに伴ってノートオンパルスＮＯＮＰが発生されたと
き、ＥＧステート発生器８０２はノートオンパルスＮＯ
ＮＰに応じてＥＧステートＥＧＳＴを「０」（アタック
部出力状態）とし、またセレクタ制御部８０３はこれを
検出して、セレクタ８０６が加算器８０４からの入力を
選択出力するように切り換える（付番１３０３）。ＥＧ
ステートＥＧＳＴが「０」となると、図９，１０で説明
したように、パラメータＲＡＴＥとしてアタックレート
ＡＲが、パラメータＴＡＲＧＥＴとして目標値となる定
数ｍａｘ（最大値）が、ＥＧ４０５に入力することとな
る。

【０１４１】したがって、加算器８０４では先に書き込
まれている最小値の定数ｍｉｎにアタックレートＡＲを
加算する処理が行なわれる。加算器８０４の加算結果
は、セレクタ８０６を介してシフトレジスタ８０７に書
き込まれる。また、検出器８０８に入力するパラメータ
ＴＡＲＧＥＴが定数ｍａｘ（最大値）になるので、検出
信号ＯＶＥＲは「０」となる。

【０１４２】さらに、クロックが進み次にこのチャンネ
ルのＰＣＭ音源ＥＧタイミング信号ＴＰＥのタイミング
となったときも、同様にしてシフトレジスタ８０７に記
憶されている現在値にアタックレートＡＲを加算しシフ
トレジスタ８０７に書き込む。このようにして、シフト
レジスタ８０７の当該記憶データ（カウント値）を徐々
に累算（アタックレートＡＲでのカウントアップ）して
いく（付番１３０４）。これにより、エンベロープのア
タック部の波形が生成される。

【０１４３】一方、このように累算されていくカウント
値が目標値ＴＡＲＧＥＴ（定数ｍａｘ）に至ったとき
（付番１３０５）、検出器８０８は検出信号ＯＶＥＲと
して〓「１」を出力する。ＥＧステート発生部８０２
は、この検出信号ＯＶＥＲを入力して、ＥＧステートＥ
ＧＳＴを「０」から「１」（第１ディケイ部の出力状
態）にする。ＥＧステートＥＧＳＴが「１」になると、
図９，１０で説明したように、パラメータＲＡＴＥとし
て第１ディケイレート１ＤＲが、パラメータＴＡＲＧＥ
Ｔとして目標値となる第１ディケイレベル１ＤＬが、Ｅ
Ｇ４０５に入力することとなる。

【０１４４】したがって、検出器８０８は、カウント値
（この時点で定数ｍａｘに至っている）と第１ディケイ
レベル１ＤＬとを比較するようになり、検出信号ＯＶＥ
Ｒは「０」となる（付番１３０６）。セレクタ制御部８
０３は、引き続きセレクタ８０６が加算器８０４からの
入力を選択出力するように制御する。したがって、これ
以降は、最大値ｍａｘを初期値として第１ディケイレー
ト１ＤＲを累算していく処理が行われ、これによりエン
ベロープの第１ディケイ部の波形が生成される（付番１
３０６）。なお、第１ディケイレート１ＤＲは負数であ
るので、第１ディケイ部の波形は図のように漸減するグ
ラフを描く。

【０１４５】このように累算されていくカウント値が目
標値ＴＡＲＧＥＴすなわち第１ディケイレベル１ＤＬに
至ったとき（付番１３０７）、検出器８０８は検出信号
ＯＶＥＲとして「１」を出力する。ＥＧステート発生部
８０２は、この検出信号ＯＶＥＲを入力して、ＥＧステ
ートＥＧＳＴを「１」から「２」（第２ディケイ部の出
力状態）にする。ＥＧステートＥＧＳＴが「２」になる
と、図９，１０で説明したように、パラメータＲＡＴＥ
として第２ディケイレート２ＤＲが、パラメータＴＡＲ
ＧＥＴとして目標値となる第２ディケイレベル２ＤＬ
が、ＥＧ４０５に入力することとなる。

【０１４６】したがって、検出器８０８は、カウント値
（この時点で第１ディケイレベル１ＤＬに至っている）
と第２ディケイレベル２ＤＬとを比較するようになり、
検出信号ＯＶＥＲは「０」となる（付番１３０８）。セ
レクタ制御部８０３は、引き続きセレクタ８０６が加算
器８０４からの入力を選択出力するように制御する。し
たがって、これ以降は、第１ディケイレベル１ＤＬを初
期値として第２ディケイレート２ＤＲを累算していく処
理が行なわれ、これによりエンベロープの第２ディケイ
部の波形が生成される（付番１３０９）。なお、第２デ
ィケイレート２ＤＲは負数であるので、第２ディケイ部
の波形は図のように漸減するグラフを描く。

【０１４７】このように累算されていくカウント値が目
標値ＴＡＲＧＥＴすなわち第２ディケイレベル２ＤＬに
至ったとき（付番１３１０）、検出器８０８は検出信号
ＯＶＥＲとして「１」を出力する。ＥＧステート発生部
８０２は、この検出信号ＯＶＥＲを入力するが、ＥＧス
テートＥＧＳＴは「２」のままとする。このとき、パラ
メータＲＡＴＥとして第２ディケイレート２ＤＲが、パ
ラメータＴＡＲＧＥＴとして目標値となる第２ディケイ
レベル２ＤＬが、引き続きＥＧ４０５に入力している。

【０１４８】したがって、検出器８０８は、カウント値
（この時点で第２ディケイレベル２ＤＬに至っている）
と第２ディケイレベル２ＤＬとを比較して、検出信号Ｏ
ＶＥＲとして「１」を出力し続ける（付番１３１１）。
セレクタ制御部８０３は、セレクタ８０６が１ステージ
遅延回路８０５を介してパラメータＴＡＲＧＥＴの入力
を選択出力するように制御する。したがって、これ以降
は、カウント値として第２ディケイレベル２ＤＬが保持
され、これによりエンベロープのサスティン部の波形が
生成される（付番１３１２）。

【０１４９】次に、押下されていた鍵盤１０１の鍵が離
鍵され、これに伴ってノートオフパルスＮＯＦＰが発生
されたとき（付番１３１３）、ＥＧステート発生器８０
２はノートオフパルスＮＯＦＰに応じてＥＧステートＥ
ＧＳＴを「２」から「３」〓（リリース部出力状態）と
し、またセレクタ制御部８０３はこれを検出して、セレ
クタ８０６が加算器８０４からの入力を選択出力するよ
うに切り換える。ＥＧステートＥＧＳＴが「３」となる
と、図９，１０で説明したように、パラメータＲＡＴＥ
としてリリースレートＲＲが、パラメータＴＡＲＧＥＴ
として目標値となる定数ｍｉｎ（最小値）が、ＥＧ４０
５に入力することとなる。

【０１５０】したがって、これ以降は、第２ディケイレ
ベル２ＤＬを初期値としてリリースレートＲＲを累算し
ていく処理が行なわれ、これによりエンベロープのリリ
ース部の波形が生成される（付番１３１４）。なお、リ
リースレートＲＲは負数であるので、リリース部の波形
は図のように漸減するグラフを描く。また、検出器８０
８に入力するパラメータＴＡＲＧＥＴが定数ｍｉｎ（最
小値）になるので、検出信号ＯＶＥＲは「０」となる
（付番１３１５）。

【０１５１】このように累算されていくカウント値が目
標値ＴＡＲＧＥＴすなわち定数ｍｉｎに至ったとき（付
番１３１６）、検出器８０８は検出信号ＯＶＥＲとして
「１」を出力する。ＥＧステート発生部８０２は、この
検出信号ＯＶＥＲを入力するが、ＥＧステートＥＧＳＴ
は「３」のままとする。このとき、パラメータＴＡＲＧ
ＥＴとして定数ｍｉｎが、引き続きＥＧ４０５に入力し
ている。したがって、検出器８０８は、カウント値（既
に目標値である定数ｍｉｎになっている）と定数ｍｉｎ
とを比較して、検出信号ＯＶＥＲとして「１」を出力し
続ける（付番１３１７）。セレクタ制御部８０３は、セ
レクタ８０６が最小値定数ｍｉｎの入力を選択出力する
ように制御する。したがって、これ以降は、カウント値
として最小値定数ｍｉｎが保持され、これにより無音状
態が継続する（付番１３１８）。なお、この例では、Ｐ
ＣＭＥＧのアタック、第１ディケイ、第２ディケイが終
わってからサスティン部に入ったところでノートオフパ
ルスＮＯＦＰが発生していたが、ノートオフパルスＮＯ
ＦＰは、それ以前のアタック部や第１ディケイ部、第２
ディケイ部の途中で発生する場合もあり、そのときはノ
ートオフパルスが発生した時点でＥＧステートＥＧＳＴ
をただちに「３」に変化させ、リリース部のエンベロー
プ波形に移行する。

【０１５２】以上、ＰＣＭのエンベロープ発生の際のＥ
Ｇ４０５の動作を説明したが、ＦＭ音源ＥＧタイミング
信号ＴＦＥのタイミングにおけるＦＭのエンベロープ発
生、およびリズム音ＥＧタイミング信号ＴＲＥのタイミ
ングにおけるリズム音のエンベロープ発生も同様である
ので、これらについては説明を省略する。

【０１５３】図１４は、マルチファンクションＥＧ４０
５の補間機能を説明するための説明図である。ＥＧ４０
５が実行する補間機能には５種類ある。ＦＭの変調度レ
ベル補間タイミング信号ＴＭＩ、ＰＣＭのレベル補間タ
イミング信号ＴＰＩ、ＦＭのレベル補間タイミング信号
ＴＦＩ、フィルタ係数処理タイミング信号ＴＤＦ、およ
びリズム音のレベル補間タイミング信号ＴＲＩの各タイ
ミング信号の発生に伴って行なわれる補間処理である。
いずれの補間処理もＥＧ４０５の動作は同様であるの
で、ここではＦＭの変調度レベル補間処理を例にあげて
説明し、他は省略する。

【０１５４】図１４を参照して、ＥＧ４０５の検出器８
０８は、あるチャンネルのＦＭ変調度レベル補間タイミ
ング信号ＴＭＩのタイミングで、カウント値と目標値Ｔ
ＡＲＧＥＴとを比較する。目標値ＴＡＲＧＥＴとして
は、ターゲットレジスタ部１１７の変調レベルデータレ
ジスタ１００７の記憶データが出力されている。カウン
ト値と目標値ＴＡＲＧＥＴとが一致しているとき（付番
１４０１）、検出器８０８は検出信号ＯＶＥＲとして
「１」を出力し、セレクタ制御部８０３はセレクタ８０
６が１ステージ遅延回路８０５を介してパラメータＴＡ
ＲＧＥＴの入力を選択出力するように制御する。したが
って、カウント値としてパラメータＴＡＲＧＥＴの値が
保持される（付番１４０１）。

【０１５５】次に、マイコン１０３がターゲットレジス
タ部１１７の変調レベルデータレジスタ１００７の値
（目標値）を書き換えたとする（付番１４０２）。この
とき検出器８０８は、カウント値と目標値ＴＡＲＧＥＴ
が異なるので、検出信号ＯＶＥＲとして「０」を出力
し、セレクタ制御部８０３はセレクタ８０６が加算器８
０４からの入力を選択出力するように切り換える。パラ
メータＲＡＴＥとしては、レートレジスタ部１１６のＦ
Ｍ変調度補間レートレジスタ９０５の値が入力してい
る。したがって、加算器８０４ではカウント値にこのＦ
Ｍ変調度補間レートＲＡＴＥを加算する処理が行なわれ
る。加算器８０４の加算結果は、セレクタ８０６を介し
てシフトレジスタ８０７に書き込まれる。

【０１５６】さらに、クロックが進み次にこのチャンネ
ルのＦＭ変調度レベル補間タイミング信号ＴＭＩのタイ
ミングとなったときも、同様にしてシフトレジスタ８０
７に記憶されているカウント値にＦＭ変調度補間レート
を加算しシフトレジスタ８０７に書き込む。このように
して、シフトレジスタ８０７の当該記憶データ（カウン
ト値）を徐々に累算していく。これにより、目標値に徐
々に近付いていく補間後の値が生成される（付番１４０
３）。なお、パラメータＲＡＴＥおよびＴＡＲＧＥＴ
は、レートＲＡＴＥを順次累算していくことにより目標
値ＴＡＲＧＥＴに近付くように選ばれているものとす
る。

【０１５７】一方、このように累算されていくカウント
値が目標値ＴＡＲＧＥＴに至ったとき（付番１４０
４）、検出器８０８は検出信号ＯＶＥＲとして「１」を
出力する。このとき、パラメータＲＡＴＥとしてＦＭ変
調度補間レートが、パラメータＴＡＲＧＥＴとして目標
値となる変調レベルが、引き続きＥＧ４０５に入力して
いる。

【０１５８】したがって、検出器８０８は、カウント値
（既に目標値である変調レベルの値になっている）と目
標値の変調レベルとを比較して、検出信号ＯＶＥＲとし
て「１」を出力し続ける。セレクタ制御部８０３は、セ
レクタ８０６が１ステージ遅延回路８０５を介してパラ
メータＴＡＲＧＥＴの入力を選択出力するように制御す
る。したがって、これ以降は、カウント値として目標値
の変調レベルの値が保持される（付番１４０１）。な
お、カウント値が目標値ＴＡＲＧＥＴに至ったとき、マ
イコン１０３に割込が発生する。これによりマイコン１
０３はカウント値が目標値ＴＡＲＧＥＴに到達したこと
を知る。

【０１５９】一方、鍵盤１０１のある鍵が押下され、こ
れに伴ってノートオンパルスＮＯＮＰが発生されたとき
（付番１４０５）、セレクタ制御部８０３はセレクタ８
０６が１ステージ遅延回路８０５を介してパラメータＴ
ＡＲＧＥＴの入力を選択出力するように切り換える。し
たがって、カウント値として目標値ＴＡＲＧＥＴが強制
的に書き込まれる。そして、検出器８０８は検出信号Ｏ
ＶＥＲとして「１」を出力し、カウント値として目標値
の変調レベルの値が保持される（付番１４０６）。

【０１６０】以上のようにして、ＥＧ４０５はＦＭの変
調度レベルの時間方向の変化の補間処理を行なう。

【０１６１】次に図１５を参照して、図４の係数生成部
４１０を説明する。係数生成部４０４は、セレクタ１５
０１、セレクタ１５０２、加算器１５０３、０レベル検
出部１５０４、ミュート発生部１５０５、遅延回路１５
０６、リミッタ１５０７、セレクタ１５０８、および遅
延回路１５０９を有する。

【０１６２】セレクタ１５０１には、図８のＥＧ４０５
のシフトレジスタ８０７の所定のタップ位置から引き出
したデータＥ１，Ｅ９，Ｅ１３，Ｅ１７が入力する。デ
ータＥ１はシフトレジスタ８０７の第１ステージのデー
タ、データＥ９はシフトレジスタ８０７の第９ステージ
のデータ、データＥ１３はシフトレジスタ８０７の第１
３ステージのデータ、データＥ１７はシフトレジスタ８
０７の第１７ステージのデータである。データＥ１は、
ＥＧ４０５における現在処理中のデータからみて１クロ
ック分戻ったタイミングでの処理データである。データ
Ｅ９，Ｅ１３，Ｅ１７も同様にそれぞれ９、１３、およ
び１７クロック分戻ったタイミングでの処理データであ
る。またセレクタ１５０１には、ミュート発生部１５０
５からのミュート信号ＭＣが入力する。

【０１６３】セレクタ１５０２には、ＥＧ４０５のシフ
トレジスタ８０７のデータＥ９，Ｅ１３が入力する。ま
たセレクタ１５０２には、図４のセレクタ４０９から出
力されるＬＦＯ出力ＡＬＦＯが入力する。

【０１６４】セレクタ１５０１の出力およびセレクタ１
５０２の出力は、加算器１５０３に入力する。加算器１
５０３は１クロック分の遅延時間を有する。加算結果
は、遅延回路１５０６および０レベル検出部１５０４に
入力する。遅延回路１５０６は、加算器１５０３がフィ
ルタ係数Ｆを演算したタイミングで該係数Ｆをとりこみ
各々適宜な時間遅延をしてから、リミッタ１５０７およ
びセレクタ１５０８の第１入力端子に出力する。リミッ
タ１５０７は、演算部４０４のディジタルフィルタのＱ
を制御するデータＤＦＱを入力し、このデータＤＦＱに
遅延回路１５０６より供給されたフィルタ係数Ｆに応じ
た数値範囲制御（リミット処理）を行ないフィルタのＱ
としてセレクタ１５０８の第０入力端子に出力する。

【０１６５】０レベル検出部１５０４は、加算器１５０
３の加算結果が「０」レベルであるかどうかを検出し、
「０」レベルを検出したとき検出信号ＤＥＴを出力す
る。検出信号ＤＥＴは、具体的には、ＰＣＭのエンベロ
ープおよびＦＭのエンベロープが所定値より小さいとき
（データの所定の上位ビットが「０」のとき）「１」と
なり、それ以外で「０」となる。検出信号ＤＥＴはミュ
ート発生部１５０５に入力する。ミュート発生部１５０
５は、検出信号ＤＥＴに応じて、ＤＥＴ＝１のときロー
レベル、ＤＥＴ＝０のときハイレベルとなるミュート信
号ＭＣを出力する。

【０１６６】セレクタ１５０８は、第０入力端子にリミ
ッタ１５０７の出力を、第１入力端子に遅延回路１５０
６の出力を、第２入力端子に加算器１５０３の出力を、
それぞれ入力する。セレクタ１５０８の出力は、２クロ
ックの遅延時間を有する遅延回路１５０９を介して信号
ＣＯＥＦとして出力される。

【０１６７】なお、セレクタ１５０１，１５０２，１５
０８が、それぞれ出力するデータをどのように決定する
かは後に詳しく説明する。

【０１６８】次に、図１６を参照して図４の演算部４０
４を説明する。演算部４０４は、遅延回路１６０１、入
力レジスタ１６０２、セレクタ１６０３、乗算器１６０
４、遅延回路１６０５、遅延回路１６０６、セレクタ１
６０７、セレクタ１６０８、加算器１６０９、ＦＭ波形
発生部１６１０、Ｚ１ディレイレジスタ１６１１、Ｚ２
ディレイレジスタ１６１２、遅延回路１６１３、および
出力レジスタ１６１４を有する。Ｚ１及びＺ２のディレ
イレジスタは、各々、後述するフィルタ演算に用いられ
るためのディレイであり、それぞれ各ＰＣＭｃｈ毎の記
憶領域を持っている。

【０１６９】補間部４０３から出力されたＰＣＭ波形出
力ＩＷＤは４時分割ｃｈ分の遅延時間に調整するための
遅延回路１６０１に入力し、アドレスカウンタの時刻Ｃ
ＨＴから４ｃｈ分遅れたタイミングにＰＣＭ波形を出力
する様タイミングあわせした後、セレクタ１６０３に入
力する。同様に、補間部４０３から出力されたリズム音
波形出力ＩＷＤは入力レジスタ１６０２を介してセレク
タ１６０３に入力する。入力レジスタ１６０２は、８つ
のリズムｃｈに対応した８つの記憶領域を持ち、各々に
波形メモリより読み出された各リズムｃｈの波形を記憶
し、所定のタイミングで出力する。また、セレクタ１６
０３には、ＦＭ波形発生部１６１０からの出力信号ＯＰ
Ｄ、Ｚ１ディレイレジスタ１６１１からの出力信号Ｚ１
Ｄ、遅延回路１６０５からの出力信号Ｍ４Ｄ、および加
算器１６０９からの出力信号ＭＡ４Ｄが入力している。

【０１７０】セレクタ１６０３の選択出力は、乗算器１
６０４に入力し、ここで係数生成部４１０からの係数出
力ＣＯＥＦと乗算される。乗算器１６０４は３クロック
分の遅延時間を有する。乗算器１６０４の乗算結果は、
遅延回路１６０５で１クロック分遅延され出力信号Ｍ４
Ｄとしてセレクタ１６０３に入力する。また、乗算器１
６０４の乗算結果はセレクタ１６０８に入力する。セレ
クタ１６０８にはＺ２ディレイレジスタからの出力信号
Ｚ２Ｄも入力している。セレクタ１６０８の選択出力は
加算器１６０９に入力する。

【０１７１】乗算器１６０４の乗算結果は、遅延回路１
６０６で４クロック分遅延されセレクタ１６０７に信号
Ｍ７Ｄとして入力する。セレクタ１６０７には、Ｚ１デ
ィレイレジスタ１６１１からの出力信号Ｚ１Ｄ、Ｚ２デ
ィレイレジスタ１６１２からの出力信号Ｚ２Ｄ、常時定
数「０」を取る信号「０」、図５の読出し部４０２から
出力される位相ＰＨＡＳＥ、および遅延回路１６１３か
らの出力信号Ａ４Ｄが入力する。セレクタ１６０７の選
択出力は加算器１６０９に入力する。

【０１７２】加算器１６０９は、セレクタ１６０７から
の出力信号とセレクタ１６０８からの出力信号とを加算
する。加算結果は、ＦＭ波形発生部１６１０、Ｚ１ディ
レイレジスタ１６１１、Ｚ２ディレイレジスタ１６１
２、遅延回路１６１３、および出力レジスタ１６１４
に、それぞれ入力される。また、加算器１６０９の加算
結果は、そのまま出力信号ＭＡ４Ｄとして出力され、セ
レクタ１６０３に入力する。

【０１７３】演算部４０４の最終的な出力信号は、出力
レジスタ１６１４から信号ＭＴＤとして出力される。

【０１７４】次に、図１７のタイミング図を参照して、
第ｉチャンネルでの楽音波形発生の動作を説明する。こ
こでは、この第ｉチャンネルが図３のＡスロットに属す
るものとして説明する。

【０１７５】図１７の付番１７０１で示す８つの矩形
は、ＥＧ４０５において行なわれる第ｉチャンネルに関
する処理のタイミングを示す。各矩形の下に付されてい
るＴＯＮＤ，ＴＬＦＯ，ＴＰＥ，ＴＦＥ，ＴＭＩ，ＴＰ
Ｉ，ＴＦＩ，ＴＤＦは図２、図３、図８などで説明した
タイミング信号である。各矩形の中に記されている記号
は、対応するタイミング信号が発生されるタイミングの
ときにＥＧ４０５が処理しているデ−タ（通常は加算器
８０４により累算を行なっているところのデータ）を示
す。

【０１７６】すなわち、ＬＦはＣＨＴ＝ｉ＋２，ＳＬＴ
＝４のタイミング信号ＴＬＦＯが発生されるタイミング
でＥＧ４０５が処理しているＬＦＯ出力データ、ＰＥは
ＣＨＴ＝ｉ＋３，ＳＬＴ＝０のタイミング信号ＴＰＥが
発生されるタイミングでＥＧ４０５が処理しているＰＣ
Ｍのエンベロープデータ、ＦＥはＣＨＴ＝ｉ＋３，ＳＬ
Ｔ＝４のタイミング信号ＴＦＥが発生されるタイミング
でＥＧ４０５が処理しているＦＭのエンベロープデー
タ、ＭＩはＣＨＴ＝ｉ＋４，ＳＬＴ＝０のタイミング信
号ＴＭＩが発生されるタイミングでＥＧ４０５が処理し
ている補間された変調レベルデータ、ＰＩはＣＨＴ＝ｉ
＋４，ＳＬＴ＝４のタイミング信号ＴＰＩが発生される
タイミングでＥＧ４０５が処理している補間されたＰＣ
Ｍレベルデータ、ＦＩはＣＨＴ＝ｉ＋５，ＳＬＴ＝０の
タイミング信号ＴＦＩが発生されるタイミングでＥＧ４
０５が処理している補間されたＦＭレベルデータ、ＤＦ
はＣＨＴ＝ｉ＋５，ＳＬＴ＝４のタイミング信号ＴＤＦ
が発生されるタイミングでＥＧ４０５が処理している補
間されたＤＣＦ係数データを、それぞれ示す。

【０１７７】１７０２はディレイノートオンＤＮＯＮの
発生タイミングを示す。ディレイノートオンＤＮＯＮ
は、ノートオンディレイ機能を実行するタイミング（Ｃ
ＨＴ＝ｉ＋２，ＳＬＴ＝０）から所定時間遅れたタイミ
ング（ＣＨＴ＝ｉ＋２，ＳＬＴ＝４）で出力されるよう
になっている。

【０１７８】１７０３は図４の波形整形部４０８におけ
る処理タイミングを示す。ＬＦＯラッチ４０６は、ＣＨ
Ｔ＝ｉ＋４，ＳＬＴ＝７のタイミングで、図８のＥＧ４
０５からのＬＦＯ出力をラッチする。このため、ＥＧ４
０５のシフトレジスタの第（１６＋３）ステージにＬＦ
Ｏ出力のタップが設けられている。「１６＋３」すなわ
ち１９クロック前の処理データがアクセスできる位置に
タップを設けてＬＦＯ出力を取り出すことができるの
は、ＣＨＴ＝ｉ＋４，ＳＬＴ＝７のタイミングから１９
クロック遡ったＣＨＴ＝ｉ＋２，ＳＬＴ＝４でＬＦＯ出
力処理を行なうタイミングとなっているからである。

【０１７９】なお、Ａスロット〜Ｄスロットのどのスロ
ットの場合も、ＬＦＯ出力ＬＦの取込みは、そのチャン
ネルに関するタイミング信号ＴＬＦＯが含まれるチャン
ネルタイムＣＨＴの範囲から２つ進んだＣＨＴ＋２の範
囲のＳＬＴ＝７のタイミングで行なわれる。したがっ
て、このタイミングに合わせて、Ｂスロットでは「１６
＋２」すなわちシフトレジスタ８０７の１８クロック前
の処理データがアクセスできる位置にタップを設けてＬ
ＦＯ出力ＬＦを取り出し、Ｃスロットでは「１６＋１」
すなわち１７クロック前の処理データがアクセスできる
位置でＬＦＯ出力ＬＦを取り出し、Ｄスロットでは「１
６＋０」すなわち１６クロック前の処理データがアクセ
スできる位置でＬＦＯ出力ＬＦを取り出すようにしてい
る。

【０１８０】図４の波形整形部４０８では、ＣＨＴ＝ｉ
＋５，ＳＬＴ＝０〜７のタイミングで、得られた第ｉチ
ャンネルのＬＦＯ出力ＬＦに基づいて波形整形処理およ
び振幅変調深さＡＭＤの乗算処理を行なう。その結果
は、ＣＨＴ＝ｉ＋６，ＳＬＴ＝２からＣＨＴ＝ｉ＋８，
ＳＬＴ＝１のタイミングで、第ｉチャンネル用のＬＦＯ
出力として、端子ＬＦＯ１（図４の波形整形部４０８の
出力）に出力される。同様にして、ＣＨＴ＝ｉ＋７，Ｓ
ＬＴ＝２からＣＨＴ＝ｉ＋９，ＳＬＴ＝１のタイミング
で、第ｉ＋１チャンネル用のＬＦＯ出力が端子ＬＦＯ２
に出力される。

【０１８１】ＬＦＯ１とＬＦＯ２の出力は、スロットタ
イムＳＬＴの最下位ビットＳＬＴ０で選択出力が切替わ
るセレクタ４０９に入力する。セレクタ４０９は、この
例の第ｉチャンネルではＬＦＯ１を、第ｉ＋１チャンネ
ルではＬＦＯ２を、出力データＡＬＦＯとして図１５の
係数生成部４１０のセレクタ１５０２へと選択出力す
る。

【０１８２】図１７の付番１７０４は、図１５の係数生
成部４１０における処理タイミングを示す。各タイミン
グを示す矩形中に「休」と記されているタイミングでは
特に有意な処理は行なわれていない。

【０１８３】ＥＧ４０５がＣＨＴ＝ｉ＋４，ＳＬＴ＝０
のタイミングで変調レベルについての補間処理を行なっ
た次のタイミング（ＣＨＴ＝ｉ＋４，ＳＬＴ＝１）にお
いて、係数生成部４１０のセレクタ１５０１は入力デー
タＥ１を、セレクタ１５０２は入力データＥ９を、それ
ぞれ選択出力する。このとき、データＥ１は１クロック
前の処理データである補間された変調レベルデータＭＩ
であり、データＥ９は９クロック前の処理データである
ＰＣＭのエンベロープデータＰＥである。

【０１８４】これらのデータＭＩ，ＰＥは加算器１５０
３で加算される（付番１７１１）。加算結果である変調
レベルデータＭＬは、加算器１５０３で１クロック分遅
延され、ＣＨＴ＝ｉ＋４，ＳＬＴ＝２のタイミングで加
算器１５０３からセレクタ１５０８に出力される。この
ときセレクタ１５０８は、第２端子入力を選択出力する
ように制御されており、したがってこの変調レベルデー
タＭＬはセレクタ１５０８から遅延回路１５０９に出力
される。この変調レベルデータＭＬは、遅延回路１５０
９で２クロック分遅延され、ＣＨＴ＝ｉ＋４，ＳＬＴ＝
４のタイミングで、演算部４０４の乗算器１６０４に乗
数（係数ＣＯＥＦ）として入力する。

【０１８５】次に、ＣＨＴ＝ｉ＋４，ＳＬＴ＝５のタイ
ミングにおいて、係数生成部４１０のセレクタ１５０１
は入力データＥ１を、セレクタ１５０２は入力データＥ
１３を、それぞれ選択出力する。このとき、データＥ１
は１クロック前の処理データである補間されたＰＣＭレ
ベルデータＰＩであり、データＥ１３は１３クロック前
の処理データであるＰＣＭのエンベロープデータＰＥで
ある。

【０１８６】これらのデータＰＩ，ＰＥは加算器１５０
３で加算される（付番１７１２）。加算結果であるＰＣ
ＭレベルデータＰＬは、加算器１５０３で１クロック分
遅延され、ＣＨＴ＝ｉ＋４，ＳＬＴ＝６のタイミングで
加算器１５０３からセレクタ１５０８に出力される。こ
のときセレクタ１５０８は、第２端子入力を選択出力す
るように制御されており、したがってＰＣＭレベルデー
タＰＬはセレクタ１５０８から遅延回路１５０９に出力
される。このＰＣＭレベルデータＰＬは、遅延回路１５
０９で２クロック分遅延され、ＣＨＴ＝ｉ＋５，ＳＬＴ
＝０のタイミングで、演算部４０４の乗算器１６０４に
乗数（係数ＣＯＥＦ）として入力する。

【０１８７】次に、ＣＨＴ＝ｉ＋５，ＳＬＴ＝１のタイ
ミングにおいて、係数生成部４１０のセレクタ１５０１
は入力データＥ１を、セレクタ１５０２は入力データＥ
１３を、それぞれ選択出力する。このとき、データＥ１
は１クロック前の処理データである補間されたＦＭレベ
ルデータＦＩであり、データＥ１３は１３クロック前の
処理データであるＦＭのエンベロープデータＦＥであ
る。

【０１８８】これらのデータＦＩ，ＦＥは加算器１５０
３で加算される（付番１７１３）。加算結果であるＦＭ
レベルデータＦＬは、加算器１５０３で１クロック分遅
延され、ＣＨＴ＝ｉ＋５，ＳＬＴ＝２のタイミングで加
算器１５０３からセレクタ１５０８に出力される。この
ときセレクタ１５０８は、第２端子入力を選択出力する
ように制御されており、したがってＦＭレベルデータＦ
Ｌはセレクタ１５０８から遅延回路１５０９に出力され
る。このＦＭレベルデータＦＬは、遅延回路１５０９で
２クロック分遅延され、ＣＨＴ＝ｉ＋５，ＳＬＴ＝４の
タイミングで、演算部４０４の乗算器１６０４に乗数
（係数ＣＯＥＦ）として入力する。

【０１８９】次に、ＣＨＴ＝ｉ＋６，ＳＬＴ＝５のタイ
ミングにおいて、係数生成部４１０のセレクタ１５０１
は入力データＥ９を、セレクタ１５０２は入力データＡ
ＬＦＯを、それぞれ選択出力する。このとき、データＥ
９は９クロック前の処理データである補間されたＤＣＦ
係数データＤＦであり、データＡＬＦＯは波形整形部４
０８のＬＦＯ１端子からのＬＦＯ出力データである。

【０１９０】これらのデータＤＦ，ＡＬＦＯは加算器１
５０３で加算される（付番１７１４）。加算結果である
フィルタ係数Ｆは、加算器１５０３で１クロック分遅延
され、ＣＨＴ＝ｉ＋６，ＳＬＴ＝６のタイミングで加算
器１５０３より出力され遅延回路１５０６に入力され
る。入力したフィルタ係数Ｆは途中でリミッタ１５０７
のフィルタのＱ（ＤＦＱ）のリミットに使用されつつト
−タルで３２ｃｈ分の時分割ｃｈ時間遅らせて（＝１Ｄ
ＡＣサイクル）遅延回路１５０６よりセレクタ１５０８
に出力される。この時刻でセレクタ１５０８は、第１端
子入力を選択出力するように制御されており、したがっ
て１ＤＡＣサイクル遅延されたフィルタ係数Ｆはセレク
タ１５０８から遅延回路１５０９に出力される。このフ
ィルタ係数Ｆは、遅延回路１５０９で２クロック分遅延
され、ＣＨＴ＝ｉ＋７，ＳＬＴ＝０のタイミングで、演
算部４０４の乗算器１６０４に乗数（係数ＣＯＥＦ）と
して入力する。ここで、セレクタ１５０８が第１入力端
子を選択し１ＤＡＣ前の値を用いるのは、Ｑリミット制
御に用いた係数ＦをＱと同じタイミングで用いるためで
ある。

【０１９１】同様に、ＣＨＴ＝ｉ＋７，ＳＬＴ＝１のタ
イミングにおいて、係数生成部４１０のセレクタ１５０
１は入力データＥ１３を、セレクタ１５０２は入力デー
タＡＬＦＯを、それぞれ選択出力する。このとき、デー
タＥ１３は１３クロック前の処理データである補間され
たＤＣＦ係数データＤＦであり、データＡＬＦＯは波形
整形部４０８のＬＦＯ１端子からのＬＦＯ出力データで
ある。これらのデータＤＦ，ＡＬＦＯは上記と同様に処
理され（付番１７１５）、結果としてフィルタ係数Ｆが
ＣＨＴ＝ｉ＋７，ＳＬＴ＝４のタイミングで、演算部４
０４の乗算器１６０４に乗数（係数ＣＯＥＦ）として入
力する。なお、このフィルタ係数Ｆは、後述するディジ
タルフィルタ処理の係数として使用されるものであり、
フィルタのカットオフ周波数をコントロ−ルする。

【０１９２】ＣＨＴ＝ｉ＋７，ＳＬＴ＝５のタイミング
において、係数生成部４１０のセレクタ１５０１はミュ
ート信号ＭＣを、セレクタ１５０２は入力データＡＬＦ
Ｏを、それぞれ選択出力する。これらのデータＭＣ，Ａ
ＬＦＯは加算器１５０３で加算される（付番１７１
６）。加算結果であるミュートレベルＭＵは、加算器１
５０３で１クロック分遅延され、ＣＨＴ＝ｉ＋７，ＳＬ
Ｔ＝６のタイミングで加算器１５０３からセレクタ１５
０８に出力される。このときセレクタ１５０８は、第２
端子入力を選択出力するように制御されており、したが
ってミュートレベルＭＵはセレクタ１５０８から遅延回
路１５０９に出力される。このミュートレベルＭＵは、
遅延回路１５０９で２クロック分遅延され、ＣＨＴ＝ｉ
＋８，ＳＬＴ＝０のタイミングで、演算部４０４の乗算
器１６０４に乗数（係数ＣＯＥＦ）として入力する。

【０１９３】以上のようにして、係数生成部４１０では
各タイミングに応じて係数ＣＯＥＦを発生する。なお、
ここではＡスロットの第ｉチャンネルを例にとり説明し
たが、他のスロットおよびチャンネルでも、ＣＨＴおよ
びＳＬＴがずれることなどが異なるだけで同様に処理さ
れる。

【０１９４】図１７において、１７０５は図７の補間部
４０３から出力されたＰＣＭの補間（４点補間）済み波
形データＩＷＤを示す。上述したように、第ｉチャンネ
ルについてのＰＣＭ補間済み波形データＩＷＤはチャン
ネルタイムＣＨＴ＝ｉ＋４で出力される。

【０１９５】１７０６は図１６の演算部４０４における
処理タイミングを示す。特に、１７０７で演算部４０４
の乗算器１６０４における乗算演算を示し、１７０８で
加算器１６０９における加算演算を示す。

【０１９６】演算部４０４のセレクタ１６０３は、ＣＨ
Ｔ＝ｉ＋４，ＳＬＴ＝４のタイミングで、遅延回路１６
０１からのＰＣＭ波形データＩＷＤを乗算器１６０４に
向けて選択出力する。このとき上述したように、乗算器
１６０４には乗数ＣＯＥＦとして変調レベルデータＭＬ
が入力している。乗算器１６０４は、これらのデータＩ
ＷＤ，ＭＬを乗算し、乗算結果すなわち振幅変調を加味
した波形データＭ０を出力する（付番１７２１）。乗算
器１６０４は、３クロック分の遅延時間を有するので、
波形データＭ０は、ＣＨＴ＝ｉ＋４，ＳＬＴ＝７のタイ
ミングでセレクタ１６０８に出力される。

【０１９７】このときセレクタ１６０８は乗算器１６０
４からのデータを選択出力するように制御されている。
一方、セレクタ１６０７はＣＨＴ＝ｉ＋４，ＳＬＴ＝７
のタイミングで入力位相データＰＨＡＳＥを選択出力す
る。したがって、加算器１６０９は、波形データＭ０と
位相データＰＨＡＳＥとを加算し（付番１７２２）、１
クロック分の遅延時間の後、加算結果をＦＭの位相デー
タＡ０としてＦＭ波形発生部１６１０などに出力する。
ＦＭ波形発生部１６１０は、この入力データＡ０に基づ
き、ＣＨＴ＝ｉ＋５，ＳＬＴ＝４のタイミングでＦＭ波
形データＯＰＤ（オペレータデータ）を発生する。ここ
に、ＦＭ波形発生部１６１０は、１周期分のキャリア波
形のＲＯＭを持ち、入力した前記位相デ−タＡ０をアド
レスとして前記ＲＯＭをアクセスし、波形デ−タＯＰＤ
を得て出力している。

【０１９８】ＣＨＴ＝ｉ＋５，ＳＬＴ＝４のタイミング
では、上述したように乗算器１６０４には乗数ＣＯＥＦ
としてＦＭレベルデータＦＬが入力している。乗算器１
６０４は、これらのデータＯＰＤ，ＦＬを乗算し（付番
１７２３）、乗算結果すなわちＦＭレベルデータを反映
させたＦＭ波形データＭ２を出力する。乗算器１６０４
は、３クロック分の遅延時間を有するので、ＦＭ波形デ
ータＭ２は、ＣＨＴ＝ｉ＋５，ＳＬＴ＝７のタイミング
でセレクタ１６０８に出力される。このときセレクタ１
６０８は乗算器１６０４からのデータを選択出力するよ
うに制御されており、したがってＦＭ波形データＭ２が
加算器１６０９に入力する。。

【０１９９】一方、演算部４０４のセレクタ１６０３
は、ＣＨＴ＝ｉ＋５，ＳＬＴ＝０のタイミングで、遅延
回路１６０１からのＰＣＭ波形データＩＷＤを乗算器１
６０４に向けて選択出力する。このとき上述したよう
に、乗算器１６０４には乗数ＣＯＥＦとしてＰＣＭレベ
ルデータＰＬが入力している。乗算器１６０４は、これ
らのデータＩＷＤ，ＰＬを乗算し、乗算結果すなわちＰ
ＣＭレベルデータを反映させたＰＣＭ波形データＭ１を
出力する（付番１７２４）。

【０２００】乗算器１６０４は、３クロック分の遅延時
間を有するので、ＰＣＭ波形データＭ１は、ＣＨＴ＝ｉ
＋５，ＳＬＴ＝３のタイミングで遅延回路１６０６に出
力される。遅延回路１６０６は４クロック分の遅延時間
を有するので、このＰＣＭ波形データＭ１はＣＨＴ＝ｉ
＋５，ＳＬＴ＝７のタイミングでセレクタ１６０７に入
力し、このときセレクタ１６０７はこの遅延回路１６０
６からのＰＣＭ波形データＭ１を選択出力する。

【０２０１】したがって、ＣＨＴ＝ｉ＋５，ＳＬＴ＝７
のタイミングで、加算器１６０９にはＰＣＭ波形データ
Ｍ１とＦＭ波形データＭ２とが入力し、これらが加算さ
れる（付番１７２５）。加算結果は、加算器１６０９の
遅延時間（１クロック）分だけ遅延された後、ＣＨＴ＝
ｉ＋６，ＳＬＴ＝０のタイミングでＰＣＭとＦＭの波形
を合成（加算）した波形データＡ１として出力される。
この波形データＡ１は、３クロックの遅延時間を有する
遅延回路１６１３などに入力する。

【０２０２】以上で、ＰＣＭとＦＭの波形を合成した基
本的な波形データＡ１が生成されたが、次にこの波形デ
ータをディジタルフィルタに通して種々の加工を行う。
そのディジタルフィルタに相当する処理につき説明す
る。

【０２０３】まず、セレクタ１６０３は、ＣＨＴ＝ｉ＋
６，ＳＬＴ＝０のタイミングで、入力データＺ１Ｄを乗
算器１６０４に向けて選択出力する。入力データＺ１Ｄ
は、前回この第ｉチャンネルの処理を行ったとき（１Ｄ
ＡＣサイクル前の同一ｃｈタイミング）にＣＨＴ＝ｉ＋
７，ＳＬＴ＝４のタイミングで既に図１６のＺ１ディレ
イレジスタ１６１１に格納されていたデータである。ま
たこのとき、図１５の係数生成部４１０のセレクタ１５
０８は、第０端子入力に加えられたリミッタ１５０７か
らリミット処理されて出力されたデータであるディジタ
ルフィルタのＱを選択出力しており、乗算器１６０４に
は乗数ＣＯＥＦとしてこのデータＱが入力している。

【０２０４】乗算器１６０４は、これらのデータＺ１
Ｄ，Ｑを乗算し、乗算結果であるデータＭ３を出力する
（付番１７２６）。乗算器１６０４は、３クロック分の
遅延時間を有するので、データＭ３は、ＣＨＴ＝ｉ＋
６，ＳＬＴ＝３のタイミングでセレクタ１６０８に出力
される。

【０２０５】このときセレクタ１６０８は乗算器１６０
４からのデータを選択出力するように制御されており、
したがってデータＭ３が加算器１６０９に入力する。ま
た、セレクタ１６０７は入力データＡ４Ｄを選択出力す
るよう制御されており、この入力データＡ４Ｄは遅延回
路１６１３を介して出力された上述のＰＣＭとＦＭの波
形を加算した波形データＡ１である。

【０２０６】したがって、ＣＨＴ＝ｉ＋６，ＳＬＴ＝３
のタイミングで、加算器１６０９は波形データＡ１とデ
ータＭ３とを加算する（付番１７２７）。加算結果は、
加算器１６０９の遅延時間（１クロック）分だけ遅延さ
れた後、ＣＨＴ＝ｉ＋６，ＳＬＴ＝４のタイミングで波
形データＡ２として出力される。この波形データＡ２
は、３クロックの遅延時間を有する遅延回路１６１３な
どに入力し、ＣＨＴ＝ｉ＋６，ＳＬＴ＝７のタイミング
でセレクタ１６０７に入力データＡ４Ｄとして入力す
る。

【０２０７】このＣＨＴ＝ｉ＋６，ＳＬＴ＝７のタイミ
ングではセレクタ１６０８は入力データＺ２Ｄを選択出
力している。入力データＺ２Ｄは、前回この第ｉチャン
ネルの処理を行ったときにＣＨＴ＝ｉ＋８，ＳＬＴ＝０
のタイミングで既に図１６のＺ２ディレイレジスタ１６
１２に格納されていたデータである。

【０２０８】したがって、ＣＨＴ＝ｉ＋６，ＳＬＴ＝７
のタイミングで、加算器１６０９は波形データＡ２とデ
ータＺ２Ｄとを加算する（付番１７２８）。加算結果
は、加算器１６０９の遅延時間（１クロック）分だけ遅
延された後、ＣＨＴ＝ｉ＋７，ＳＬＴ＝０のタイミング
で波形データＡ３として出力される。この波形データＡ
３は、直ちに入力データＭＡ４Ｄとしてセレクタ１６０
３に入力する。このときセレクタ１６０３は、この入力
データＭＡ４Ｄを選択出力するよう制御されており、し
たがって乗算器１６０４には波形データＡ３が入力す
る。

【０２０９】一方、上述したようにＣＨＴ＝ｉ＋７，Ｓ
ＬＴ＝０のタイミングで、乗算器１６０４には乗数ＣＯ
ＥＦとしてフィルタ係数Ｆが入力している。乗算器１６
０４は、これらのデータＡ３，Ｆを乗算し、乗算結果で
ある波形データＭ４を出力する（付番１７２９）。乗算
器１６０４は、３クロック分の遅延時間を有するので、
波形データＭ４は、ＣＨＴ＝ｉ＋７，ＳＬＴ＝３のタイ
ミングでセレクタ１６０８に出力される。このときセレ
クタ１６０８は乗算器１６０４からのデータを選択出力
するように制御されており、したがって波形データＭ４
が加算器１６０９に入力する。

【０２１０】またこのとき、セレクタ１６０７はＺ１デ
ィレイレジスタ１６１１からの入力データＺ１Ｄを選択
出力している。したがって、ＣＨＴ＝ｉ＋７，ＳＬＴ＝
３のタイミングで、加算器１６０９は波形データＭ４と
データＺ１Ｄとを加算する（付番１７３０）。加算結果
は、加算器１６０９の遅延時間（１クロック）分だけ遅
延された後、ＣＨＴ＝ｉ＋７，ＳＬＴ＝４のタイミング
で波形データＡ４として出力される。この波形データＡ
４は、次のＤＡＣサイクルの第ｉチャンネルのフィルタ
処理に使用するためＺ１ディレイレジスタ１６１１の第
ｉチャンネルの記憶領域に格納されるとともに、直ちに
入力データＭＡ４Ｄとしてセレクタ１６０３に入力す
る。このときセレクタ１６０３は、この入力データＭＡ
４Ｄを選択出力するよう制御されており、したがって乗
算器１６０４には波形データＡ４が入力する。

【０２１１】上述したようにＣＨＴ＝ｉ＋７，ＳＬＴ＝
４のタイミングで、乗算器１６０４には乗数ＣＯＥＦと
してフィルタ係数Ｆが入力している。乗算器１６０４
は、これらのデータＡ４，Ｆを乗算し、乗算結果である
波形データＭ５を出力する（付番１７３１）。乗算器１
６０４は、３クロック分の遅延時間を有するので、波形
データＭ５は、ＣＨＴ＝ｉ＋７，ＳＬＴ＝７のタイミン
グでセレクタ１６０８に出力される。このときセレクタ
１６０８は乗算器１６０４からのデータを選択出力する
ように制御されており、したがって波形データＭ５が加
算器１６０９に入力する。

【０２１２】またこのとき、セレクタ１６０７はＺ２デ
ィレイレジスタ１６１２からの入力データＺ２Ｄを選択
出力している。したがって、ＣＨＴ＝ｉ＋７，ＳＬＴ＝
７のタイミングで、加算器１６０９は波形データＭ５と
データＺ２Ｄとを加算する（付番１７３２）。加算結果
は、加算器１６０９の遅延時間（１クロック）分だけ遅
延された後、ＣＨＴ＝ｉ＋８，ＳＬＴ＝０のタイミング
で波形データＡ５として出力される。この波形データＡ
５は、次のＤＡＣサイクルにおいて第ｉチャンネルのフ
ィルタ処理に用いるためＺ２ディレイレジスタ１６１２
の第ｉチャンネルの記憶領域に格納されるとともに、直
ちに入力データＭＡ４Ｄとしてセレクタ１６０３に入力
する。このときセレクタ１６０３は、この入力データＭ
Ａ４Ｄを選択出力するよう制御されており、したがって
乗算器１６０４には波形データＡ５が入力する。

【０２１３】上述したようにＣＨＴ＝ｉ＋８，ＳＬＴ＝
０のタイミングで、乗算器１６０４には乗数ＣＯＥＦと
してミュートレベルＭＵが入力している。乗算器１６０
４は、これらのデータＡ５，ＭＵを乗算し、乗算結果で
ある波形データＭ６を出力する（付番１７３３）。乗算
器１６０４は、３クロック分の遅延時間を有するので、
波形データＭ６は、ＣＨＴ＝ｉ＋８，ＳＬＴ＝３のタイ
ミングでセレクタ１６０８に出力される。このときセレ
クタ１６０８は乗算器１６０４からのデータを選択出力
するように制御されており、したがって波形データＭ６
が加算器１６０９に入力する。

【０２１４】またこのとき、セレクタ１６０７は入力デ
ータ「０」を選択出力している。したがって、ＣＨＴ＝
ｉ＋８，ＳＬＴ＝３のタイミングで、加算器１６０９は
波形データＭ６とデータ「０」とを加算する（付番１７
３４）。加算結果（Ｍ６そのままの値であるが）は、加
算器１６０９の遅延時間（１クロック）分だけ遅延され
た後、ＣＨＴ＝ｉ＋８，ＳＬＴ＝４のタイミングで波形
データＡ６として出力される。この波形データＡ６は、
図１６の出力レジスタ１６１４に格納され、最終的な第
ｉチャンネルの波形データとして次段のチャンネル累算
器へと出力される。

【０２１５】次に、図１８のタイミング図を参照して、
リズムモードにおける第３０、３１チャンネルの動作す
なわち８チャンネル分のリズム音波形発生の動作を説明
する。

【０２１６】図１８において、付番１８０１で示す１６
個の矩形は、Ｃスロットに属する第３０チャンネルおよ
びＤスロットに属する第３１チャンネルでのＥＧ４０５
の処理タイミングを示す。リズムモードにおいて、ＥＧ
４０５はこれらのタイミングでリズム音波形発生のため
の処理を行う。各矩形の下に付されているＴＲＥ，ＴＲ
Ｉは図２、図３、図８などで説明したタイミング信号で
ある。各矩形の中に記されている記号は、対応するタイ
ミング信号が発生されるタイミングのときにＥＧ４０５
が処理しているデ−タ（通常は加算器８０４により累算
を行なっているところのデータ）を示す。

【０２１７】すなわち、ＲｎＥ（ただし、ｎ＝０〜７）
はリズム音の第ｎチャンネルに対応するタイミング信号
ＴＲＥが発生されるタイミングでＥＧ４０５が処理して
いるリズム音のエンベロープデータ、ＲｎＩ（ただし、
ｎ＝０〜７）はリズム音の第ｎチャンネルに対応するタ
イミング信号ＴＲＩが発生されるタイミングでＥＧ４０
５が処理しているリズム音のレベルデータを示す。

【０２１８】１８０２は図１５の係数生成部４１０にお
ける処理タイミングを示す。係数生成部４１０のセレク
タ１５０１は、ＣＨＴ＝２，ＳＬＴ＝３のタイミング
で、入力データＥ１７を選択出力する。また、セレクタ
１５０２は入力データＥ１３を選択出力する。このと
き、データＥ１７は１７クロック前の処理データである
リズム音第０チャンネルのエンベロープデータＲ０Ｅで
あり、データＥ１３は１３クロック前の処理データであ
るリズム音第０チャンネルのレベルデータＲ０Ｌであ
る。

【０２１９】これらのデータＲ０Ｅ，Ｒ０Ｌは加算器１
５０３で加算される（付番１８１１）。加算結果Ｌ０
は、加算器１５０３で１クロック分遅延され、ＣＨＴ＝
２，ＳＬＴ＝４のタイミングで加算器１５０３からセレ
クタ１５０８に出力される。このときセレクタ１５０８
は、第２端子入力を選択出力するように制御されてお
り、したがってデータＬ０はセレクタ１５０８から遅延
回路１５０９に出力される。このデータＬ０は、遅延回
路１５０９で２クロック分遅延され、ＣＨＴ＝２，ＳＬ
Ｔ＝６のタイミングで、演算部４０４の乗算器１６０４
に乗数（係数ＣＯＥＦ）として入力する。

【０２２０】１８０３は図７の補間部４０３から出力さ
れたリズム音波形データＩＷＤを示す。上述したよう
に、リズム音第０〜第３チャンネルの波形データｒ０〜
ｒ３はＣＨＴ＝２の範囲で、リズム音第４〜第７チャン
ネルの波形データｒ４〜ｒ７はＣＨＴ＝３の範囲で、そ
れぞれ出力され、前述した入力レジスタ１６０２の８つ
の記憶領域に順次記憶される。

【０２２１】１８０４は図１６の演算部４０４における
処理タイミングを示す。特に、１８０５で演算部４０４
の乗算器１６０４における乗算演算を示し、１８０６で
加算器１６０９における加算演算を示す。

【０２２２】演算部４０４のセレクタ１６０３は、リズ
ムモード下のＣＨＴ＝２，ＳＬＴ＝６のタイミングで、
入力レジスタ１６０２からのリズム音第０チャンネルの
波形データｒ０を乗算器１６０４に向けて選択出力す
る。このとき上述したように、乗算器１６０４には乗数
ＣＯＥＦとしてデータＬ０が入力している。乗算器１６
０４は、これらのデータｒ０，Ｌ０を乗算し、乗算結果
としてリズム音第０チャンネルの波形データＲ０を出力
する（付番１８１２）。乗算器１６０４は、３クロック
分の遅延時間を有するので、リズム音波形データＲ０
は、ＣＨＴ＝３，ＳＬＴ＝１のタイミングで出力され
る。

【０２２３】このときセレクタ１６０８は乗算器１６０
４からのデータを選択出力するように制御されている。
一方、セレクタ１６０７はＣＨＴ＝３，ＳＬＴ＝１のタ
イミングで入力データ「０」を選択出力する。したがっ
て、このとき加算器１６０９は、リズム波形データＲ０
とデータ「０」とを加算し（付番１８１３）、１クロッ
ク分の遅延時間の後、加算結果をＣＨＴ＝３，ＳＬＴ＝
２のタイミングで波形データＲ０として出力する。この
波形データＲ０は、図１６の出力レジスタ１６１４に格
納され、最終的なリズム音第０チャンネルの波形データ
として次段のチャンネル累算器へと出力される。

【０２２４】上記はリズム音第０チャンネルについての
処理であるが、他のリズム音第１〜第７チャンネルにつ
いても同様にしてそれぞれ所定のタイミングで処理さ
れ、図１８に示すように波形データが出力される。

【０２２５】図１９は、図１７および図１８で説明した
波形発生処理における信号処理の概念図を示す。付番１
９０１で示した部分は、ＥＧ４０５の動作機能を表す。

【０２２６】すなわち、補間処理１９１１は、変調度レ
ベルに係るパラメータＭＯＤＬを入力して補間処理を行
ない補間済み変調度レベルＭＩを出力する処理である
が、これはＦＭの変調度レベル補間タイミング信号ＴＭ
ＩのタイミングでＥＧ４０５が行なう補間処理を示す。
入力パラメータＭＯＤＬは、レートレジスタ部１１６の
ＦＭ変調度補間レート９０５およびターゲットレジスタ
部１１７のＦＭの変調レベルデータ１００７に相当す
る。

【０２２７】ＰＣＭのＥＧ処理１９１２は、ＡＤＳＲデ
ータを入力してＰＣＭのエンベロープデータＰＥを発生
する処理であるが、これはＰＣＭのＥＧタイミング信号
ＴＰＥのタイミングでＥＧ４０５が行なう処理を表す。
入力パラメータＡＤＳＲとは、アタック部、第１ディケ
イ部、第２ディケイ部およびリリース部の各レートおよ
びレベルであり、ここではレートレジスタ部１１６のＰ
ＣＭのＥＧレートレジスタ９０３およびターゲットレジ
スタ部１１７のＰＣＭのＥＧ目標レジスタ１００５など
に記憶されているデータに相当する。

【０２２８】ＰＣＭのレベル補間処理１９１３は、ＰＣ
Ｍのレベルデータに係るパラメータＰＣＭＬを入力して
補間処理を行ない補間済みレベルＰＩを出力する処理で
あるが、これはＰＣＭのレベル補間タイミング信号ＴＰ
ＩのタイミングでＥＧ４０５が行なう処理を表す。入力
パラメータＰＣＭＬは、ＰＣＭレベル補間レート９０６
およびＰＣＭレベルデータ１００８に相当する。

【０２２９】ＦＭのＥＧ処理１９１４は、ＡＤＳＲデー
タを入力してＦＭのエンベロープデータＦＥを発生する
処理であるが、これはＦＭのＥＧタイミング信号ＴＦＥ
のタイミングでＥＧ４０５が行なう処理を表す。入力パ
ラメータＡＤＳＲは、ＦＭのＥＧレートレジスタ９０４
およびＦＭのＥＧ目標レジスタ１００６などに記憶され
ているデータに相当する。

【０２３０】ＦＭのレベル補間処理１９１５は、ＦＭの
レベルデータに係るパラメータＦＭＬを入力して補間処
理を行ない補間済みレベルＦＩを出力する処理である
が、これはＦＭのレベル補間タイミング信号ＴＦＩのタ
イミングでＥＧ４０５が行なう処理を表す。入力パラメ
ータＦＭＬは、ＦＭレベル補間レート９０７およびＦＭ
レベルデータ１００９に相当する。

【０２３１】リズム音のＥＧ処理１９１６は、ＡＤＳＲ
データを入力してリズム音のエンベロープデータＲｎＥ
（ただし、ｎ＝０〜７）を発生する処理であるが、これ
はリズム音ＥＧタイミング信号ＴＲＥのタイミングでＥ
Ｇ４０５が行なう処理を表す。入力パラメータＡＤＳＲ
は、リズム音のＥＧレート発生部９１０およびリズム音
のＥＧ目標値発生部１０１１などから出力されるデータ
に相当する。

【０２３２】リズム音のレベル補間処理１９１７は、リ
ズム音のレベルデータに係るパラメータＲＨＹＬを入力
して補間処理を行ない補間済みレベルＲｎＬ（ただし、
ｎ＝０〜７）を出力する処理であるが、これはリズム音
レベル補間タイミング信号ＴＲＩのタイミングでＥＧ４
０５が行なう処理を表す。入力パラメータＲＨＹＬは、
リズム音レベル補間レート９１２およびリズム音レベル
データ１０１３に相当する。

【０２３３】ディレイ処理１９１８は、ノートオンＮＯ
Ｎなどを入力して所定の遅延時間の後にディレイノート
オンＤＮＯＮを出力する処理であるが、これはキーオン
ディレイタイミング信号ＴＯＮＤのタイミングでＥＧ４
０５が行なう処理を表す。フィルタ係数補間処理１９１
９は、演算部のディジタルフィルタのフィルタ係数の補
間処理を行ないフィルタ係数ＤＦを出力する処理である
が、これはフィルタ係数処理タイミング信号ＴＤＦのタ
イミングでＥＧ４０５が行なう処理を表す。ＬＦＯ処理
１９２０は、ＬＦＯ出力を生成出力する処理であるが、
これはＬＦＯタイミング信号ＴＬＦＯのタイミングでＥ
Ｇ４０５が行なう処理を表す。

【０２３４】図１９において、付番１９０２で示した部
分は係数生成部４１０の処理を示す。係数生成部４１０
においては、加算部１９２１で補間された変調レベルＭ
ＩとＰＣＭエンベロープデータＰＥとを加算し、変調レ
ベルＭＬを出力する。また、加算部１９２２でＰＣＭエ
ンベロープデータＰＥと補間されたＰＣＭレベルＰＩと
を加算し、ＰＣＭのレベルデータＰＬを出力する。さら
に、加算部１９２３でＦＭエンベロープデータＦＥと補
間されたＦＭレベルＦＩとを加算し、ＦＭのレベルデー
タＦＬを出力する。以上の加算部１９２１，１９２２，
１９２３の処理は、図１５の係数生成部４１０の加算器
１５０３での処理であり、図１７の付番１７１１，１７
１２，１７１３の処理に相当する。

【０２３５】リズムモードにおいては、加算部１９２４
でリズム音エンベロープデータＲｎＥと補間されたレベ
ルＲｎＬとを加算し、リズム音のレベルデータＲＬを出
力する。これは、図１５の係数生成部４１０の加算器１
５０３での処理であり、図１８の付番１８１１の処理に
相当する。

【０２３６】図１９において、付番１９０３で示した部
分は演算部４０４の処理を表す。演算部４０４におい
て、乗算部１９３１は、補間部４０３からのＰＣＭ波形
データＩＷＤに変調レベルＭＬを乗算し、振幅変調され
た波形データＭ０を出力する。加算部１９３２は、振幅
変調された波形データＭ０と位相データＰＨＡＳＥとを
加算して、ＦＭ波形データ１９３３のアドレスＡ０を出
力する。以上の乗算部１９３１および加算部１９３２の
処理は、図１７の付番１７２１，１７２２の処理に相当
する。

【０２３７】ＦＭ波形データ部１９３３中の１周期分の
キャリア波形ＲＯＭはこのアドレスＡ０でアクセスさ
れ、ＦＭ波形データＯＰＤ（いわゆるオペレータデータ
である）を出力する。これは、演算部４０４のＦＭ波形
発生部１６１０でのＦＭ波形発生処理に相当する。

【０２３８】乗算部１９３４は、ＦＭ波形データＯＰＤ
にＦＭレベルＦＬを乗算し、ＦＭ波形データＭ２を出力
する。これは演算部４０４の乗算器１６０４での処理で
あり、図１７の付番１７２３の処理に相当する。

【０２３９】乗算部１９３５は、ＰＣＭ波形データＩＷ
ＤにＰＣＭレベルＰＬを乗算し、ＰＣＭ波形データＭ１
を出力する。これは図１７の付番１７２４の処理に相当
する。加算部１９３６は、ＰＣＭ波形データＭ１とＦＭ
波形データＭ２とを加算して、ＰＣＭとＦＭとを合成し
た波形データＡ１を出力する。これは演算部４０４の加
算器１６０９での処理であり、図１７の付番１７２５の
処理に相当する。

【０２４０】以上で、基本的な波形データが生成された
こととなる。これ以降、演算部ではこの波形データをデ
ィジタルフィルタに通して加工する処理が行なわれる。
なお、以下では図１７および図１８の対応する処理はそ
の付番のみを括弧内に記載する。

【０２４１】Ｚ１ディレイ部１９４９は演算部のＺ１デ
ィレイレジスタ１６１１に相当する。乗算部１９４７
は、Ｚ１ディレイ部１９４９からの出力データＺ１Ｄに
ディジタルフィルタのＱの値を乗算し、データＭ３を出
力する（１７２６）。加算部１９３７は、波形データＡ
１とデータＭ３とを加算し（１７２７）、波形データＡ
２を出力する。Ｚ２ディレイ部１９５０は演算部のＺ２
ディレイレジスタ１６１２に相当する。加算部１９３８
は、波形データＡ２とＺ２ディレイレジスタ１６１２か
らの出力データＺ２Ｄとを加算し（１７２８）、波形デ
ータＡ３を出力する。

【０２４２】一方、加算部１９４４は、ＤＣＦ係数デー
タＤＦとＬＦＯ出力データとを加算し、フィルタ係数Ｆ
を出力する（１７１４，１７１５）。乗算部１９３９
は、波形データＡ３にフィルタ係数Ｆを乗算し（１７２
９）、波形データＭ４を出力する。加算部１９４０は、
波形データＭ４とＺ１ディレイ部１９４９からの出力デ
ータＺ１Ｄとを加算し（１７３０）、波形データＡ４を
出力する。この波形データＡ４はＺ１ディレイ部１９４
９に格納される。乗算部１９４１は、波形データＡ４に
フィルタ係数Ｆを乗算し（１７３１）、波形データＭ５
を出力する。加算部１９４２は、波形データＭ５とＺ２
ディレイ部１９５０からの出力データＺ２Ｄとを加算し
（１７３２）、波形データＡ５を出力する。この波形デ
ータＡ５はＺ２ディレイ部１９５０に格納される。

【０２４３】レベル検出部１９４６は、ＰＣＭレベルデ
ータＰＬおよびＦＭレベルデータＦＬのレベル検出を行
ないＰＬ及びＦＬのレベルが所定値以下かどうか検出し
て検出結果ＭＣ（ミュート制御信号）を出力する。レベ
ル検出部１９４６は、図１５の０レベル検出部１５０４
に相当する。加算部１９４５は、ミュート信号ＭＣとＬ
ＦＯ出力データとを加算し（１７１６）、ミュートレベ
ルＭＵを出力する。乗算部１９４３は、波形データＡ５
にミュートレベルＭＵを乗算し（１７３３）、波形デー
タＭ６（出力波形データＡ６）を出力する。以上により
ＰＬ及びＦＬがともに所定値以下の場合、その時分割ｃ
ｈの出力にはＭＣにより制御されたミュ−トがかかり出
力が抑制される。

【０２４４】一方、リズムモードのときには、乗算部１
９５１は、リズム音の波形データＩＷＤにリズム音のレ
ベルデータＲＬを乗算し（１８１２）、最終的なリズム
音の波形データＲｎ（ｎ＝０〜７）を出力する。

【０２４５】上記実施例によれば、通常の楽音波形発生
の２チャンネル分（第３０および第３１チャンネル）の
タイムスロットを用いて、８チャンネル分のリズム音波
形を発生することができる。したがって、チャンネル数
を増やさずに発生する波形の系列数を増やすことができ
る。また、上記実施例では各チャンネルの処理を行なう
スロットを連続させず分散させているので、処理のタイ
ミングを合わせるためのディレイ回路の数を極力抑える
ことができる。

【０２４６】上記実施例では、各時分割チャンネルの複
数加工処理は、楽音を出力する１サンプリング周期を全
時分割チャンネル数で分割したぞれぞれのチャンネルタ
イミングに合せてスタートするように設計してあるの
で、加工手段に供給されるサンプル値データ、および、
加工手段から出力される楽音波形のタイミングは、共に
該チャンネルタイミングに同期しており、前記加工手段
の前段および後段の回路ブロックにおける通常の時分割
チャンネル動作にスムーズにデータの受け渡しが行なえ
る。ここで、サンプル値データを入力し前記複数の加工
処理がスタートしてから前記複数の加工処理を終了し楽
音波形を出力するまでの所要時間は、１チャンネルタイ
ミングの期間より長い。

【０２４７】

【発明の効果】以上説明したように、この発明によれ
ば、各種の動作モードに応じた楽音波形の発生処理、楽
音波形に対するエンベロープ乗算とフィルタ演算の処
理、複数種類の関数を用いた楽音波形の発生処理、およ
びある発音チャンネルの処理中に他の発音チャンネルの
処理を行なうことが、簡易な構成で実現できる。

【図面の簡単な説明】

【図１】 この発明の一実施例に係る波形発生装置を
音源に適用した電子楽器のブロック構成図

【図２】 タイミング発生部のブロック構成図

【図３】 各種のタイミング信号を示すタイミング図

【図４】 楽音信号生成部のブロック構成図

【図５】 読出し部のブロック構成図

【図６】 読出し部からのアドレスデータ出力タイミ
ング図

【図７】 補間部のブロック構成図

【図８】 マルチファンクションＥＧのブロック構成
図

【図９】 レートレジスタ部のブロック構成図

【図１０】 ターゲットレジスタ部のブロック構成図

【図１１】 ＥＧのノートオンディレイ機能の説明図

【図１２】 ＥＧのＬＦＯ波形発生機能の説明図

【図１３】 ＥＧのエンベロープ波形発生機能の説明図

【図１４】 ＥＧの補間機能の説明図

【図１５】 係数生成部のブロック構成図

【図１６】 演算部のブロック構成図

【図１７】 楽音波形発生の動作を説明するためのタイ
ミング図

【図１８】 リズム音波形発生の動作を説明するための
タイミング図

【図１９】 波形発生処理における信号処理の概念図

【符号の説明】

１０１…鍵盤、１０２…音色指定スイッチ、１０３…マ
イコン、１０４…音源、１０５…波形メモリ、１０６…
Ｄ／Ａ変換器、１０７…サウンドシステム、４０１…乗
算器、４０２…読出し部、４０３…補間部、４０４…演
算部、４０５…マルチファンクションＥＧ、４０６…Ｌ
ＦＯラッチ、４０７，４０８…波形整形部、４０９…セ
レクタ、４１０…係数生成部、４１１…チャンネル累算
部。

フロントページの続き (72)発明者 白川 登喜男 静岡県浜松市中沢町10番１号ヤマハ株式 会社内 (56)参考文献 特開 昭61−13294（ＪＰ，Ａ)

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】第１の動作モードと第２の動作モードとを
   指定する動作モード指定手段と、複数の時分割チャンネ
   ルを有し、指定された動作モードに応じた楽音発生動作
   を時分割に行なう楽音発生手段と、複数の 時間関数を発生する関数演算手段とを備え、 前記楽音発生手段は、前記第１の動作モードが指定された場合には、１つの時
   分割チャンネルの時間内で１つの楽音を発生するととも
   に、前記関数演算手段から発生される複数の時間関数に
   基づいて前記１つの楽音の異なる複数の楽音特性を制御
   し、 前記第２の動作モードが指定された場合には、前記第１
   の動作モードで１つの楽音を発生する１つの時分割チャ
   ンネルに相当する時間内で複数の楽音を発生するととも
   に、前記関数演算手段から発生される複数の時間関数に
   基づいて前記複数の楽音の楽音特性を各楽音ごとに独立
   に制御する ことを特徴とする楽音発生装置。
2. 【請求項２】前記第１の動作モードにおいて前記関数演
   算手段から発生される複数の時間関数は、複数段階ステ
   ートを持つエンベロープ関数、および単一の目標値に向
   かって変化する補間関数を含む請求項１に記載の楽音発
   生装置。
3. 【請求項３】１つの楽音の発生に必要な複数の関数を時
   分割動作により所定タイミングごとに生成し、該複数の
   関数の値を出力する関数発生手段と、前記関数発生手段から出力された複数の関数の値を記憶
   する記憶手段と、 前記関数発生手段における関数の生成タイミングとは異
   なるタイミングであって、前記複数の関数の各関数ごと
   に異なるタイミングにおいて、前記記憶手段に記憶され
   た複数の関数の各値を読み出し、該関数の値に基づいて
   少なくとも１つの楽音波形を形成出力する波形発生手段
   とを備えたことを特徴とする楽音発生装置。
4. 【請求項４】前記関数発生手段は、エンベロープ関数お
   よびフィルタ係数を時分割で発生出力するものであり、 前記波形発生手段は、波形信号を発生し、時分割動作
   で、前記関数発生手段から出力されたエンベロープ関数
   により該波形信号のエンベロープを制御してエンベロー
   プ付与を行なうとともに、前記関数発生手段から出力さ
   れたフィルタ係数を用いたフィルタ演算を該波形信号に
   施して楽音波形として出力するものである 請求項３に記
   載の楽音発生装置。
5. 【請求項５】前記関数発生手段における前記エンベロー
   プ関数の発生演算と前記フィルタ係数の発生演算は、何
   れも現在値を目標値に徐々に近づけていく補間演算であ
   り、 前記エンベロープ付与は前記エンベロープ関数を前記波
   形信号のサンプル値データに乗じる演算を含み、前記フ
   ィルタ演算は前記フィルタ係数を前記波形信号のサンプ
   ル値データに乗じる演算を含む請求項４に記載の楽音発
   生装置。
6. 【請求項６】前記関数発生手段は、その時分割動作によ
   り、楽音の発生開始からの時間経過に応じて値の変化す
   る、互いに独立した形状の、複数の時間関数を発生し、
   該複数の時間関数は、前記波形発生手段で形成される楽
   音のそれぞれ異なる特性をリアルタイム制御する請求項
   ３に記載の楽音発生装置。
7. 【請求項７】複数時分割チャンネルの各時分割チャンネ
   ル毎に、楽音波形の元となるサンプル値データを供給す
   る波形供給手段と、 前記各時分割チャンネル毎に、複数の異なる制御関数を
   発生する関数発生手段と、 前記各時分割チャンネル毎に、前記波形供給手段より供
   給されたサンプル値データに、複数の異なる処理を施し
   前記各時分割チャンネルの楽音波形を形成し出力する波
   形加工手段とを含んでおり、前記複数時分割チャンネル
   に基づく動作で複数の楽音波形を生成する楽音波形発生
   装置であって、 前記波形加工手段の施す複数の処理は、それぞれ所定の
   演算時間を要し、かつ、それぞれ異なる前記制御関数に
   基づいて発生する楽音の異なる楽音特性を制御するよう
   な処理であり、前記波形加工手段では、前記複数時分割
   チャンネルの中の所定のチャンネルの前記複数の処理の
   間に、前記所定のチャンネルとは異なる別のチャンネル
   の前記複数の処理の中の少なくとも１つの処理を実行す
   るようにしてなることを特徴とする楽音波形発生装置。