JPH0128958B2

JPH0128958B2 -

Info

Publication number: JPH0128958B2
Application number: JP56095866A
Authority: JP
Inventors: Tetsuhiko Kaneaki
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1981-06-19
Filing date: 1981-06-19
Publication date: 1989-06-06
Also published as: JPS57210392A

Description

【発明の詳細な説明】本発明はメモリに記憶された波形を読み出すこ
とにより楽音を発生する電子楽器に関し、より自
然楽器に近い楽音を発生するようにしたものであ
る。

従来簡単に自然楽器音を発生させる方法とし
て、発生させようとする楽音の一周期分の波形を
ROM等に記憶しておき、そのROMを所定のク
ロツクで読み出して楽音波形を発生し、それに予
め別途記憶させてあるエンベロープ信号を掛け合
わせるという手法があつた。しかし、実際には自
然楽器は各楽器ごとにエンベロープが異なり、ま
た、楽音を発生している時間も長い場合があり、
それらを含めて楽音の立ち上りから立ち下りまで
をメモリに記憶すると、メモリとして膨大な記憶
容量が必要となり、実用には向いていなかつた。
また、通常自然楽器音は、その立ち上りの部分に
特に大きな特徴があることが知られている。この
ため、立ち上り部分のエンベロープのみをメモリ
に記憶しておき、定常部については一定のレベル
でもつて或は特定のメモリをくり返し読み出して
エンベロープデータを発生し、これとROMから
読み出した楽音波形とを掛け合わせるという手法
もある。しかし、その場合においても、立ち上り
部は自然楽器感があつても定常部においては自然
楽器感が全くなくなつてしまうという欠点があつ
た。

本発明は上記のような点に鑑みて成されたもの
であり、以下図面に基づき本発明の説明を行な
う。尚以下の説明において特に断わりのある場合
を除き、信号はすべてデジタル信号であるものと
する。

第１図は本発明の一実施例を示すものである。
第１図において、１はエンベロープメモリであ
り、発生させようとする楽音信号に対応するエン
ベロープ情報が記憶されている。２は読み出し制
御回路であり、エンベロープメモリ１に対して読
み出し制御回路を送出し、エンベロープメモリ１
に記憶してあるエンベロープ情報の読み出しを行
なう。３は波形発生器であり、発生させようとす
る楽音信号の楽音波形を発生する。４は乗算器で
あり、エンベロープメモリ１が出力するエンベロ
ープ信号と、波形発生器３が出力する楽音波形の
乗算を行ない、楽音信号として出力する。５はデ
ジタルアナログコンバータ（以下DACと称する）
であり、乗算器４によつて得られたデジタルの楽
音信号をアナログの楽音信号に変換する。上記読
み出し制御回路２は、アドレスカウンタ６と、ノ
イズ発生器７と、フイルタ８と、加算器９で構成
されている。アドレスカウンタ６は押鍵等により
与えらる押鍵信号によつて、外部より与えられる
クロツク信号のカウントを行ない、ここでは８ビ
ツトのアドレス信号として出力する。更に、所定
の時間だけ分周を行なつた後分周を停止し、スト
ローブ信号をノイズ発生器７に対して送出する。
ノイズ発生器７のEN端子にはアドレスカウンタ
６が送出するストローブ信号が入力されており、
このストローブ信号がハイレベル１の時にノイズ
信号を発生するようになつている。フイルタ８
は、ここではカツトオフ周波数が６Hzの低域フイ
ルタを使用している。加算器９はアドレスカウン
タ６の出力するアドレス信号と、フイルタ８の出
力する帯域ノイズの和をとり、出力する。

このアドレスカウンタ６の具体的な実施例を第
２図に示す。第２図において、１０はＤ・フリツ
プフロツプ（Ｄ・FF）、１１は８ビツトのバイナ
リカウンタでありCK端子へ入力された信号のカ
ウントを入力クロツク信号の立ち下りで行なう。
このバイナリカウンタ１１の出力Q₀〜Q₇をアド
レス信号として加算器９へ与えている。また、Ｒ
端子へ１が入力されると、出力がすべて０にクリ
アされる。１２−１，１２−２はデイレイ回路で
あり、ANDゲート１３−１へ入力してあるクロ
ツク信号の周期に対して充分に小さい時間分だけ
入力信号を遅らせて出力するものである。

ここで、以下の説明を容易にするために第２図
に示したアドレスカウンタ６の動作について詳し
く説明する。Ｄ・FF１０及びバイナリカウンタ
１１の全出力が０の状態で押鍵信号が“０”から
“１”に反転すると、第３図ｂに示すように、デ
イレイ回路１２−１がτだけ押鍵信号を遅らせて
Ｅ・Ｒ１６へ送出する。故にＥ・１６では第
３図ａ，ｂの排他的論理和をとることになり、第
３図ｃのように、押鍵信号の立ち上りと立ち下り
にτの幅を有するパルスを出力する。ANDゲー
ト１３−２は、Ｅ・Ｒ１６の出力と押鍵信号の
論理積をとるので、第３図ｄに示すように、押鍵
信号の立ち上りのみに、τの幅を有するパルスを
出力する。ANDゲート１３−２の出力は、Ｒ
ゲート１４を介してバイナリカウンタ１１のＲ端
子へ入力しているので、バイナリカウンタ１１の
Ｒ端子には押鍵信号が立ち上るたびに１が与えら
れ、出力はすべて０になる。一方押鍵信号はＤ・
FF１０のクロツク入力（CK端子）へも与えてあ
るので、押鍵信号が０から１へ反転するとＤ・
FF１０のＱ端子は第４図ｂに示すように１を出
力する。また、NANDゲート１５の出力につい
て考えると、前述のように押鍵信号が“１”にな
ると、第４図ｃに示すようにバイナリカウンタ１
１の出力はすべて０になるので、バイナリカウン
タ１１のQ₇出力が印加されているNANDゲート
１５の出力は１になる。故に、ANDゲート１３
−１の出力は第４図ｅに示すように、クロツク信
号と等しくなり、バイナリカウンタ１１がクロツ
ク信号のカウントを始める（第４図ｆ，ｇ参照）。
このようにして順次クロツク信号をカウントして
いくと、やがてバイナリカウンタ１１のQ₇端子
が１となる。このときのタイミングチヤートが第
５図に示してある。第５図ａに示すように、バイ
ナリカウンタ１１のQ₇端子が１になると、この
出力がNANDゲート１５に与えられており、
NANDゲート１５のもう一方の入力である押鍵
信号が１であることと相いまつて第５図ｂに示す
とおり０となる。このため、ANDゲート１３−
１の出力は、第５図ｃに示すように、クロツク信
号の立ち下りでバイナリカウンタ１１のQ₇端子
が１になると共に常時０となり、バイナリカウン
タ１１はクロツク信号のカウントを停止する。一
方、NANDゲート１５の出力がインバータ１７
を介してストローブ信号としてアドレスカウンタ
６から出力されており、バイナリカウンタ１１が
クロツク信号のカウントを停止するとともにスト
ローブ信号が１となる。

次いで鍵が離され、押鍵信号が“１”から
“０”に反転すると、NANDゲート１５の出力が
“１”となるので、ANDゲート１３−１の出力に
はクロツク信号が出力され、バイナリカウンタ１
１はクロツク信号のカウントを再開する。一方、
NANDゲート１５の出力が“１”となつたため、
ストローブ信号は“０”に反転する。逆に言え
ば、ストローブ信号は一旦１になると、鍵が離さ
れるまでその状態を保持する。またバイナリカウ
ンタ１１の出力もストローブ信号が１の間はその
状態を保持する。

次いで、バイナリカウンタ１１が順次クロツク
信号をカウントし、バイナリカウンタ１１の出力
Q₀〜Q₇すべて１になると、ANDゲート１３−３
の出力が１となる。この時の様子が第６図に示し
てある。ANDゲート１３−３の出力が１となる
と、その信号がデイレイ回路１２−２で若干の遅
延を与えられた後、Ｄ・FF１０及びＲゲート
１４を介してバイナリカウンタ１１の各Ｒ端子へ
与えられる。故に第６図ｂ〜ｄ及びｇに示すとお
り、バイナリカウンタ１１、Ｄ・FF１０の出力
はすべて０になる。また、Ｄ・FF１０の出力を
ANDゲート１３−１に印加してあるので、AND
ゲート１３−１は、クロツク信号の出力を停止
し、初期の状態にもどる。

また、バイナリカウンタ１１の出力Q₀〜Q₇が
すべて１となる前に鍵が押圧された場合には、第
３図に示したように、押鍵信号が１に反転した時
にANDゲート１３−２が１となるのでバイナリ
カウンタ１１の出力Q₀〜Q₇はすべて０にリセツ
トされ、この状態からクロツク信号がカウントさ
れる。

以上でアドレスカウンタ６の動作説明を終わ
る。

次に第１図の動作について説明する。

鍵が押圧され、押鍵信号０から１へ反転する
と、読み出し制御回路２において、アドレスカウ
ンタ６がクロツク信号の分周を開始する。この時
には、アドレスカウンタ６がノイズ発生器７へ与
えているストローブ信号は０であるので、ノイズ
発生器７はノイズ信号を発生しない。故にフイル
タ８の出力にも何も現われない。従つて加算器９
の出力即ち読み出し制御装置２の出力はアドレス
カウンタ６の出力と等しくなる。アドレスカウン
タ６の出力はクロツク信号によつてアドレスカウ
ンタ６の出力が10000000になるまで順次カウント
アツプしていくので、エンベロープメモリ１に記
憶されているエンベロープ情報が０番地から128
番地まで順次読み出され、乗算器４へエンベロー
プ信号として与えられる。乗算器４が、与えられ
たエンベロープ信号と、波形発生器３が送出する
楽音波形との乗算を行ない、乗算結果をDAC５
へ供給し、ここでアナログ信号に変換して楽音信
号として出力する。

ここで、たとえばエンベロープメモリ１の記憶
内容が第７図に示すようなエンベロープ情報であ
つたとすれば、押鍵初期における楽音信号のエン
ベロープ波形は第８図における区間T₁のように
なる。

次いで、第２図で述べたように、アドレスカウ
ンタ６がクロツク信号を128回カウントし、アド
レスカウンタ６内にあるバイナリカウンタ１１の
出力Q₇が１に反転すると、アドレスカウンタ６
はクロツクのカウントを停止し、ストローブ信号
として１を出力する。すると、このストローブ信
号によつて、ノイズ発生器７がノイズ信号の発生
を開始し、フイルタ８へ送出する。フイルタ８が
ノイズ信号の波を行ない、６Hz以下の低域成分
のみを加算器９に送出する。前述のように、押圧
された鍵が離されるまでアドレス信号は10000000
であるので、その値に更にノイズ信号が、加算器
９にて加算されることになる。故に読み出し制御
回路２はエンベロープメモリ１における１２８番
地を中心とし、その前後のいくらかの番地の内容
をランダムに読み出すことになる。第８図におい
て、T₂の区間がこれに相当する。

次に、鍵が離され、押鍵信号が０に反転する
と、アドレスカウンタ６がクロツク信号のカウン
トを再開し、またストローブ信号として０を送出
する。故にノイズ発生器７はノイズ信号の発生を
停止し、加算器９はアドレスカウンタ６が出力し
たアドレス信号をそのままの形で読み出し制御回
路として出力する。アドレスカウンタ６の出力
は、第２図にて述べたように、アドレス信号が
10000000より11111111になるまで順次カウントア
ツプしていくので、第８図の区間T₃に示すよう
にエンベロープメモリ１に記憶してある第129番
地から255番地のメモリ内容を順次出力し乗算器
４へ送出する。そして、読み出し制御回路２がエ
ンベロープメモリ１の第255番地を読み終えると
アドレス信号が00000000にリセツトされ、次の押
鍵等を待つ状態となる。なお、離鍵に際して、ノ
イズ発生器７の出力は、特定のレベルから離鍵と
同時に０へと急激に変化するが、この急激な変化
はフイルタ８によつてゆるやかな変化になつて加
算器９へ与えられるため、エンベロープメモリ１
の出力には急激な変化は生じない。

以上述べたように、第１図の実施例によれば、
エンベロープメモリ１の記憶内容は設計に応じて
自由に選ぶことができるので楽音の立ち上り、立
ち下り部を自然楽器音と酷似させることができ
る。しかも、鍵を押圧している間はエンベロープ
信号がノイズ発生器のノイズによつて微妙な変化
をし、その変化に周期性がないため、楽音波形の
広い期間にわたつて自然楽器音に近い音を発生す
ることができる。

なお、通常の電子楽器では、エンベロープメモ
リを復数用意し、タブレツト等でそのうちのいく
つかを選択して使用するということが考えられる
が、パイプオルガン音のように、押鍵の際中に、
つまり定常部に音量の変化がまつたくないものに
ついては、エンベロープメモリに記憶させるエン
ベロープ波形を第９図に示すようなものにすれ
ば、読み出し制御回路２の構成を変更するような
必要はない。また定常部における音量の変化の小
さいもの、大きいものについても、エンベロープ
メモリ１のメモリ内容の変更のみで調整すること
ができる。

第１０図は本発明における他の実施例である。
第１０図において、第１図、第２図と同一機能の
ものについては同一の符号を付して説明を省略す
る。１７はエンベロープ発生器であり、読み出し
制御回路２の発生する読み出し信号に基づいてエ
ンベロープ信号を発生する。１８は補間回路であ
り、エンベロープメモリ１が一定の時間々隔で発
生する連続した２個のエンベロープ信号の間を、
補間計算により時間々隔を更に細かくしたエンベ
ロープ信号を出力する。

次に第１０図の動作について第１１図に示すエ
ンベロープメモリ１及び補間回路１８の出力波形
と共に説明する。

押鍵信号及びクロツク信号により読み出し制御
回路２が読み出し信号を発生し、エンベロープメ
モリ１よりエンベロープ情報を読み出すに至る動
作は第１図、第２図にて示したものと同じであ
る。第１１図ａに示すような時間々隔でのエンベ
ロープ信号をエンベロープメモリ１が出力する
と、このエンベロープ信号を基にして補間回路１
８がτ／４間隔でエンベロープ信号を補充してい
く。これによりクロツク信号の周波数をさげるこ
とができ、エンベロープメモリの容量を小さくす
ることができる。

なお、第１図において、フイルタ８としてカツ
トオフ周波数６Hzのローパスフイルタとしたが、
６Hz付近のみを通過させるバンドパスフイルタと
すればおよそ６Hzの周期でエンベロープメモリの
同じ番地を読み出すのでトレモロ的な効果が得ら
れる。また、フイルタ８は、ノイズ発生器７自体
が高域のノイズ信号を含まないものであれば省略
してもさしつかえない。また、アドレスカウンタ
６についても、第２図に示すものに限定されるも
のではなく、要は順次変化していくアドレス信号
と、ノイズ発生器７を制御するストローブ信号を
発生するものであればよい。

第１２図は本発明による電子楽器の第３の実施
例である。この実施例は正弦波合成により楽音信
号を発生する電子楽器に応用したものである。

第１２図において、１９−１〜１９−ｎは正弦
波発生器であり、正弦波信号を発生している。こ
こでは、正弦波発生器１９−２は正弦波発生器１
９−１の２倍、正弦波発生器１９−ｎはｎ倍の周
波数の正弦波信号を発生しており、正弦波発生器
１９−１を基本波として、正弦波発生器１９−２
が２次高調波、正弦波発生器１９−ｎがｎ次高調
波となるようにしている。２０−１〜２０−ｎは
エンベロープメモリであり、各高調波に対応する
エンベロープ情報を記憶している。これらは第１
図に示すエンベロープメモリ１と同じ動作のもの
である。２１−１〜２１−ｎは乗算器であり、エ
ンベロープメモリと正弦波発生器からの信号の乗
算を行なう。これらは第１図に示す乗算器４と同
じ動作のものである。２３は加算器であり、乗算
器２１−１〜２１−ｎの各出力の和をとり出力す
る。その他第１図と同一機能のものについては同
一の符号を付してある。

次に第１２図の動作について説明する。

正弦波発生器１９−１、エンベロープメモリ２
０−１、乗算器２１−１によつて構成した箇所は
第１図に示す波形発生器３、エンベロープメモリ
１、乗算器４によつて構成した箇所において、波
形発生器が正弦波を発生するようにしたものと同
一動作になる。故に、乗算器２１−１の出力は正
弦波にエンベロープ信号を掛け合わせた信号とな
る。同様に、正弦波発生器１９−２，１９−ｎ、
エンベロープメモリ２０−２，２０−ｎ、乗算器
２１−２，２１−ｎにて構成した回路も同様に正
弦波にエンベロープ信号を掛け合わせた信号とな
る。前述のように、正弦波発生器１９−２，１９
−ｎは、正弦波発生器１９−１のそれぞれ２倍、
ｎ倍の正弦波を発生しており、それらに個々にエ
ンベロープ信号を掛け合わせたものを加算器２３
で加算しているので本実施例においては独立エン
ベロープを有する正弦波合成を行なつていること
になる。

ここで、エンベロープメモリ２０−１〜２０−
ｎに第１３図ａ〜ｃに示すようなエンベロープ波
形を記憶させておくと、鍵の押圧により楽音が発
生されるが、楽音の立ち上り部は読み出し制御回
路２より送出される読み出し信号によつてエンベ
ロープメモリ２０−１〜２０−ｎの各０番地より
順に読み出しが行なわれるので、第１４図におけ
る区間T₁に示すとおりのエンベロープ波形がエ
ンベロープメモリ２０−１〜２０−ｎより出力さ
れる。次いで楽音の定常部に入ると、読み出し信
号により読み出されるエンベロープメモリ２０−
１〜２０−ｎの番地が128を中心としてゆつくり
と変動する。ここで、エンベロープメモリ２０−
１〜２０−ｎより放出される各エンベロープ信号
について考える。

先ず、エンベロープメモリ２０−１の出力につ
いて述べる。エンベロープメモリ２０−１の内容
は、第１３図ａの示すとおり128番地近傍のエン
ベロープ信号レベルが同レベルとなつているの
で、ほとんど変動しない。故に第１４図ａの区間
T₂に示すとおりになる。次にエンベロープメモ
リ２０−２の出力について述べる。エンベロープ
メモリ２０−２の内容は、第１３図ｂに示すとお
り１２８番地を中心にかなり大きく盛り上つてい
る。故に読み出し信号が128番地を中心に変動す
ると、第１４図ｂ区間T₂に示すとおり出力レベ
ルが大きく変動する。次に、エンベロープメモリ
２０−ｎの出力について述べる。エンベロープメ
モリ２０−ｎの内容は第１３図ｃに示すとおり、
128番地を中心に小さくへこんでいる。故に、読
み出し信号が128番地を中心に変動すると、第１
４図のｃ区間T₂に示すとおり出力レベルが小さ
く変動する。ここで、エンベロープメモリ２０−
２の出力と、エンベロープ信号２０−ｎの出力の
変化を比較すると、一方が増えれば一方は減り、
一方が減れば一方は増えるといつた具合に、変化
のしかたが全く逆になるエンベロープ信号を発生
しており、あかたも音色フイルタの共振峰の位置
を変化させているような効果が得られる。

なお、第１２図の実施例におけるエンベロープ
メモリ２０−１〜２０−ｎを、第１０図に示すエ
ンベロープ発生器１７でおきかえても同様の効果
が得られることは言うまでもない。

このように第１２図の実施例によれば、楽音の
立ち上りの部分においてはエンベロープメモリ２
０−１〜２０−ｎに指定したエンベロープで各高
調波の振幅制御を行なうので、自然楽器音に非常
によく似た楽音が与えられる。また、定常部にお
いても、読み出し制御回路２がエンベロープメモ
リ２０−１〜２０−ｎの読み出しをゆつくりとし
た変化でしかもランダムに行なうので出力される
楽音信号が微妙に変化し、しかも周期性がないの
で非常に自然感あふれる楽音となる。また、前述
のようにエンベロープメモリの記憶内容の具合に
よつて、各高調波ごとに高調波レベルの変動幅及
び変動の方向が変えられるため、よりきめ細かな
音作りが容易に行なえる。

また、以上の実施例においては、単一の楽音を
発生する場合について述べたが、エンベロープメ
モリ、乗算器等を時分割で使用し、複音を発生す
るようにできることはいうまでもない。

以上のように本発明はエンベロープメモリに記
憶されたエンベロープ情報と波形発生器から出力
される楽音波形を乗算して所定の楽音信号を発生
するようにした電子楽器において、上記エンベロ
ープ情報を所定期間ランダムに読み出し、その他
の期間は一定の規則に基づいて読み出すようにし
たものであるから、たとえばエンベロープの定常
部分をランダムに、立ち上がり部分をエンベロー
プメモリの記憶内容通りに規則正しく読み出すよ
うにすれば、立ち上がり部分については自然楽器
音に酷似させ、定常部分についても振幅、周期を
微妙に変化させて変化に富んだものにすることが
できる。したがつて最終的に得られる楽音信号に
は、電子楽器にありがちな機械的な感じが少なく
なり、きわめて自然な音にすることができる。

【図面の簡単な説明】

第１図は本発明による電子楽器の第１の実施例
を示すブロツク図、第２図は第１図におけるアド
レスカウンタの具体例を示すブロツク図、第３図
〜第６図は第２図の各構成要素の出力波形を示す
波形図、第７図はエンベロープメモリに記憶して
いるエンベロープ情報の一例を示す図、第８図は
第７図に示すエンベロープ情報をエンベロープメ
モリに記憶させた場合のエンベロープ信号を示す
図、第９図はエンベロープメモリに記憶している
エンベロープ情報の他の例を示す図、第１０図は
本発明による電子楽器の第２の実施例を示すブロ
ツク図、第１１図は第１０図における補間回路出
力の波形図、第１２図は本発明による電子楽器の
第３の実施例を示すブロツク図、第１３図はエン
ベロープメモリに記憶しているエンベロープ情報
を示す図、第１４図は第１３図に示すエンベロー
プ情報をエンベロープメモリに記憶させた場合の
エンベロープ信号を示す図である。１……エンベロープメモリ、２……読み出し制
御回路、３……波形発生器、４……乗算器、６…
…アドレスカウンタ、７……ノイズ発生器、８…
…フイルタ、９……加算器、１８……補間回路、
１９−１〜１９−ｎ……正弦波発生器、２０−１
〜２０−ｎ……エンベロープメモリ、２１−１〜
２１−ｎ……乗算器、２３……加算器。

Claims

【特許請求の範囲】１押鍵等により楽音波形を発生する波形発生器
と、エンベロープ情報を記憶しているエンベロー
プメモリと、押鍵等により、前記エンベロープ情
報を所定の期間ランダムに読み出し、その他の期
間は一定の規則に基づいて読み出す読み出し制御
装置と、前記読み出されたエンベロープ情報に基
づきエンベロープ信号を発生するエンベロープ発
生器と、前記エンベロープ信号と前記楽音波形の
乗算を行う乗算器とを備え、前記乗算器より楽音
信号を取り出すようにし、前記読み出し制御装置
が、押鍵等により一定の規則に基づいて出力値が
変化するアドレス発生器と、ランダムなノイズ信
号を発生するノイズ発生器とを有し、前記アドレ
ス発生器出力に対し前記ノイズ信号とを重畳して
出力するようにしたことを特徴とする電子楽器。２押鍵等により楽音波形を発生する波形発生器
及びエンベロープ情報を記憶しているエンベロー
プメモリ及びエンベロープ情報に基づきエンベロ
ープ信号を発生するエンベロープ発生器及び前記
楽音波形と前記エンベロープ信号との乗算を行う
乗算器とを１組とする複数組の楽音発生器と、押
鍵等により読み出し信号を発生する読み出し制御
装置とを備え、前記読み出し制御装置が、押鍵等
により一定の規則に基づいて出力値が変化するア
ドレス発生器と、ランダムなノイズ信号を発生す
るノイズ発生器とを有し、前記アドレス発生器出
力に対し前記ノイズ信号とを重畳して出力し、前
記読み出し信号により、前記複数組の楽音発生器
のエンベロープメモリに与えて前記各組のエンベ
ロープ情報をそれぞれ読み出し、エンベロープ情
報として前記各組のエンベロープ発生器へ与える
ようにし、前記各組の乗算器出力の加算結果を楽
音として取り出すようにしたことを特徴とする電
子楽器。３特許請求の範囲第２項の記載において、読み
出し制御回路が、ノイズ信号を発生するノイズ発
生器と、外部より与えられるクロツク信号を分周
することによりアドレス信号を発生するアドレス
カウンタとを備え、前記アドレス信号と前記ノイ
ズ信号に基づいて読み出し制御信号を発生するこ
とを特徴とする電子楽器。４特許請求の範囲第２項の記載において、複数
組の楽音発生器を構成する各波形発生器を正弦波
発生器で構成し、発生する正弦波信号の周波数が
基準となるべき正弦波発生器の正弦波信号周波数
の実質的に整数倍となるようにしたことを特徴と
する電子楽器。