JPH0427556B2 - - Google Patents

Description

【発明の詳細な説明】

〔産業上の利用分野〕 この発明は楽音信号発生装置に関し、特に音色
が時間的に変化する楽音信号を簡単かつ低コスト
な構成により発生できるようにしたものに関す
る。 〔従来の技術〕 従来、音色が時間的に変化する楽音信号を発生
する楽音信号発生装置としては特開昭53−134418
号公報に開示されたものがある。この楽音信号発
生装置は２つの波形信号W₁とW₂とを別々の波形
メモリを用いて発生し、この波形信号W₁とW₂の
混合割合を時間的に変化させることにより、音色
が時間的に変化する楽音信号を形成している。 〔発明が解決しようとする問題点〕 しかしながら、この従来の楽音信号発生装置に
おいては、音色の時間的変化を得るために各音色
に対応してそれぞれ少なくとも２つの波形メモリ
を必要とした。例えばフルート、ピアノ…のよう
な種々の音色の楽音信号を発生し、かつ各音色の
楽音信号に関して音色の時間的変化を得ようとす
るとフルート、ピアノ等の各音色に対してそれぞ
れ少なくとも２つの波形メモリを設ける必要があ
つた。このため、楽音信号発生装置の構成が複雑
かつ大規模となりコストも高くなるという欠点が
あつた。 この発明は上述した従来装置の欠点を除去する
ためになされたもので、その目的とするところは
簡単な構成かつ低コストにより、音速が時間的に
変化する楽音信号を発生するようにした楽音信号
発生装置を提供することを目的とする。 〔問題点を解決するための手段〕 この発明の楽音信号発生装置は、上記目的を達
成するため、発生すべき楽音信号の音色を選択指
定する音色指定手段と、上記音色指定手段で指定
された音色に対応する基準波形信号を発生する波
形信号発生手段と、上記基準波形信号をそれぞれ
入力する第１および第２のフイルタ手段と、発生
すべき楽音信号の時間軸上における所望の第１の
部分の楽音波形を上記基準波形信号に基づき形成
するための第１のフイルタパラメータを上記音色
指定手段で指定された音色に対応して発生し、上
記第１のフイルタ手段に供給する第１のフイルタ
パラメータ発生手段と、発生すべき楽音信号の時
間軸上における上記第１の部分とは異なる第２の
部分の楽音波形を上記基準波形信号に基づき形成
するための第２のフイルタパラメータを上記音色
指定手段で指定された音色に対応して発生し、上
記第２のフイルタ手段に供給する第２のフイルタ
パラメータ発生手段と、上記第１および第２のフ
イルタ手段の出力信号を混合する混合手段と、上
記混合手段における上記各出力信号の混合割合を
時間的に変化させるものであつて、変化開始当初
は一方の出力信号の混合割合を大きくすると共に
他方の出力信号の混合割合を小さく設定し、その
後時間経過に従つて該一方の出力信号の混合割合
を順次小さくすると共に該他方の出力信号の混合
割合を順次大きくするように制御する制御手段と
を具え、上記混合手段の出力を楽音信号として発
生するようにしたことを特徴とする。 〔作用〕 この発明によれば、まず、選択指定された音色
に対応した基準的音色波形を形成し、その後この
基準的音色波形をフイルタ処理することにより、
該音色に関する異なる２つの波形信号を形成し、
この２つの波形信号の混合割合を時間的に変化さ
せることにより音色が時間的に変化する楽音信号
を形成する。 〔実施例〕 以下この発明の実施例を添付図面にもとづいて
詳細に説明しよう。なお、実施例では、この発明
を電子楽器の楽音信号発生装置に適用した場合に
つき示す。 実施例の全体構成説明 第１図に示す電子楽器１０においてはCH１乃
至CH７の７つの楽音発生チヤンネルが設けられ
ている。個々のチヤンネルCH１乃至CH７はア
ドレス発生部１１−１乃至１１−７、ラツチ回路
１２−１乃至１２−７、デイジタル−アナログ変
換及び補間回路１３−１乃至１３−７、音色制御
及びエンベロープ付与回路１４−１乃至１４−７
を夫々具えている。アドレス発生部１１−１乃至
１１−７とラツチ回路１２−１乃至１２−７との
間には、選択部１５と分配部１６とを介して波形
記憶装置１７が設けられており、この波形記憶装
置１７が各チヤンネルCH１〜CH７によつて時
分割共用される。 押鍵検出回路１９は鍵盤１８で押圧されている
鍵を検出し、押圧鍵を表わす鍵情報を発音割当て
回路２０に供給する。発音割当て回路２０は押鍵
検出回路１９から与えられる押圧鍵情報にもとづ
いて押圧鍵を発音をチヤンネルCH１〜CH７の
いずれかに割当てる。発音割当て回路２０から
は、各チヤンネルCH１〜CH７に割当てた鍵を
表わすキーコードKCとその鍵のオン・オフを表
わすキーオン信号KONが発生され、各チヤンネ
ルCH１〜CH７に対応するアドレス発生部１１
−１乃至１１−７に夫々分配される。 アドレス発生部１１−１乃至１１−７は、波形
記憶装置１７から所望周波数で楽音波形（基準波
形）を読出すためのアドレス信号Ａ１〜Ａ９（例
えば９ビツト）を発生するための装置である。ま
た、各アドレス発生部１１−１乃至１１−７から
はアドレス信号Ａ１〜Ａ９の値の変化に同期した
信号Ｓ１−１乃至Ｓ１−７が発生される。音源ク
ロツク発生装置２１は、各音名C#、Ｄ、D#…
A#、Ｂ、Ｃのピツチに対応するノートクロツク
信号NC＃〜NCを夫々発生し、各アドレス発生
部１１−１乃至１１−７に各ノートクロツク信号
NC#〜NCを供給する。アドレス発生部１１−
１乃至１１−７では、発音割当て回路２０から供
給されたキーコードKCと上記ノートクロツク信
号NC#〜NCとにもとづいて、当該チヤンネル
CH１〜CH７に割当てられた押圧鍵の音高に比
例し速度で値の増大（または減少）を繰返すアド
レス信号Ａ１〜Ａ９を発生する。 選択部１５は、各チヤンネルCH１〜CH７に
対応するアドレス発生部１１−１乃至１１−７か
ら発生されたアドス信号Ａ１〜Ａ９を時分割的に
選択した（時分割多重化して）波形記憶装置１７
のアドレス入力に時分割的に供給するための回路
である。尚、実施例では読出した波形を補間する
ようにしているので、上位６ビツトＡ１〜Ａ６が
選択部１５に与えられて読出しアドレス信号とし
て使用されるようになつている。分配部１６は、
波形記憶装置１７から時分割的に読出された波形
データ（波形サンプル点振幅のデータ）を各自の
チヤンネルCH１〜CH７に分配し、持続信号化
するための回路である。タイミング信号発生回路
２２は、選択部１５における各チヤンネルCH１
〜CH７のアドレス信号の時分割化を制御するた
めのチヤンネルセレクト信号CH１Ｓ〜CH７Ｓ
と、分配部１６における波形データの各チヤンネ
ルCH１〜CH７への分配を制御するための制御
信号Ｓ２−１乃至Ｓ２−７、SS２−１乃至SS２
−７とを発生する。 波形記憶装置１７はリードオンリイメモリ（以
下ROMという）から成り、複数の異なる基準楽
音波形（または音源波形）を夫々予め記憶した複
数のROMを含んでいる。音色選択部２３は、波
形記憶装置１７から読出すべき基準楽音波形（す
なわち音色）を選択するためのものであり、この
音色選択部２３によつて選択された基準楽音波形
（または音源波形）がアドレス信号Ａ１〜Ａ６に
従つて読出さる。波形記憶装置１７に記憶する波
形は、それ自体が所望の音色に対応してある楽音
波形（複合波形）であつてもよく、また、多数の
高音周波成分を含んだ音源波形（多倍音波形）で
あつてもよい。尚、多倍音波形を記憶した場合
は、所望の音色を得るために後段でフイルタをか
ける必要がある。 ラツチ回路１２−１乃至１２−７は、分配部１
６で分配かつ持続信号化された各チヤンネルの波
形データを当該チヤンネルに割当てられている音
のピツチに同期してラツチし、時分割クロツク成
分を確実に除去するための回路である。デイジタ
ル−アナログ変換及び補間回路１３−１乃至１３
−７は、波形記憶装置１７からデジタルで読出さ
れた波形データをアナログの波形振幅電圧に変換
し、かつ変換されたアナログ波形振幅電圧のサン
プル点間をアドレス信号の下位３ビツトＡ７〜Ａ
９にもとづいて適宜の波形（関数）で補間するた
めの回路である。デイジタル−アナログ変換及び
補間回路１３−１乃至１３−７から出力されたア
ナログ楽音波形信号は音色制御及びエンベロープ
付与回路１４−１乃至１４−７に夫々入力され、
アドレス発生部１１−１乃至１１−７から与えら
れるキーオン信号KONに従つて音色の時間変化
及び振幅エンベロープが付与される。各チヤンネ
ルの音色制御及びエンベロープ付与回路１４−１
乃至１４−７の出力はミキシングされてサウンド
システム２４に至る。 主要部の詳細例説明 第１図に示すアドレス発生部１１−１乃至１１
−７、選択部１６、分配部１６、ラツチ回路１２
−１乃至１２−７、デイジタル−アナログ変換及
び補間回路１３−１乃至１３−７、音色制御及び
エンベロープ付与回路１４−１乃至１４−７の詳
細例を１つのチヤンネルCH１に関して第２図に
示す。 アドレス発生部１１−１において、ラツチ回路
２５は発音割当て回路２０から供給されるキーコ
ードKC及びキーオン信号KONのうち当該チヤン
ネルCH１に割当てられているキーコードKCと
キーオン信号KONをラツチするためのものある。
この例では、各チヤンネルに割当てられた音のキ
ーコードKC及びキーオン信号KONが発音割当て
回路２０から時分割的に発生されるものとしてい
るので、このようなラツチ回路２５が必要とな
る。各チヤンネルのキーコードKC及びキーオン
KONを発音割当て回路２０から並列的にかつ持
続的に発生する場合はこのようなラツチ回路２５
は不要である。 ラツチ回路２５のストローブ入力Ｓには当該チ
ヤンネルCH１のキーコードKCとキーオン信号
KONの時分割的タイミングに同期したラツチ制
御パルスＬ−CH１が、発音割当て回路２０（あ
るいはその他適宜の図示しないタイミング信号発
生回路）から供給される。キーコードKCは、当
該チヤンネルCH１に割当てられている音の音名
を表わすノートコードNOTEとオクターブ音域
を表わすオクターブコードOCTとから成る。オ
クターブコードOCTは第１オクターブから第７
オクターブまでの７つのオクターブ音域に夫々対
応するオクターブ信号０１〜０７を含んでいる。
当該チヤンネルCH１に割当てられてある押圧鍵
の所属オクターブに対応する１つのオクターブ信
号（０１〜０７の１つ）のみが“１”で、他は
“０”である。 ラツチ回路２５にラツチされたノートコード
NOTEはノートセレクタ２６の選択制御入力に
加えられる。ノートセレクタ２６のの被選択信号
入力には音源クロツク発生装置２１（第１図）か
らノートクロツク信号NC#〜NCが供給される。
ノートセレクタ２６においてはノートコード
NOTEが表わす音名に対応する１つのノートク
ロツク信号（NC＃〜NCの１つ）が選択される。
この例では、音源クロツク発生装置２１（第１
図）は、特願昭52−71822号（特開昭54−6518号）
に示されたような重畳分周信号を各音名に対応し
て発生するように構成されているものとしてい
る。すなわち、各ノートクロツク信号NC#〜
NCは重畳分周信号形式で発生される。 ノートセレクタ２６で選択されてライン２７に
与えられた１つのノートクロツク信号（NC#〜
NCの１つ）すなわち重畳分周信号の状態の一例
をライン２７に付記する。任意の音名に対応する
重畳分周信号においては、その音名に対応する高
周波数のクロツクを順次分周して得られる複数の
分周出力信号Ｑ１〜Ｑ９が直列的に時分割多重化
された状態で現われる。個々の分周出力信号Ｑ１
〜Ｑ９はその周波数が夫々２のｎ乗の関係となつ
ている。従つて、重畳分周信号においては、複数
ビツト（９ビツト）の２進データが直列的に発生
している状態となつている。Ｑ１が最下位ビツト
（LSB）で、その重みを2⁰＝１とすると、Ｑ２の
重みは2¹、Ｑ３は2²、…Ｑ８は2⁷、最上位ビツト
（MSB）のＱ９の重みは２⁸である。また、重畳
分周信号においては分周信号Ｑ１〜Ｑ９の先頭に
基準タイミングパルスＰが必ず送出される。 重畳分周信号においては、複数の分周信号Ｑ１
〜Ｑ９のうちの少なくとも最高周波数の信号Ｑ１
の論理レベルが反転する毎にそのときの各分周信
号Ｑ１〜Ｑ９の論理レベル（“１”または“０”）
を、基準タイミングパルスＰを先頭に順番に直列
的に送出している。すなわち、最高周波数の分周
信号Ｑ１が振幅レベルが“１”または“０”に反
転すると、まず最初タイムスロツト（このタイム
スロツトの幅は極めて短く、例えば1μs程度であ
る）において基準タイミングパルスＰが送出され
る。次のタイムスロツトには最高周波数の分周信
号Ｑ１の論理レベルを表わすデータが割当てられ
る。以後の８個のタイムスロツトには分周信号Ｑ
２〜Ｑ９の論理レベルを表わすデータが夫々割当
てられる。最後の分周信号Ｑ９のタイムスロツト
が終了すると、次のデータ送出タイミングまです
なわち次に信号Ｑ１が“１”または“０”に反転
するまで、重畳分周信号のレベルは“０”に保持
される。従つて、少くとも９タイムスロツトの間
“０”が連続して送出された後“１”が送出され
た場合、その“１”は基準タイミングパルスＰで
あることを表わしている。 ノートセレクタ２６で選択されたノートクロツ
ク信号（すなわち重畳分周信号）はライン２７を
介してシフトレジスタ２８の第１ステージに入力
される。シフトレジスタ２８は10ステージ／１ビ
ツトであり、重畳分周信号のタイムスロツトに同
期したクロツクパルスφ（第３図ａ参照）によつ
てシフト駆動される。重畳分周信号は、Ｐ，Ｑ
１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７，Ｑ
８，Ｑ９の順にシフトレジスタ２８に読み込ま
れ、最後ステージ（第10ステージ）に向けて逐次
シフトされる。 シフトレジスタ２８の第１ステージの出力をイ
ンバータ２９で反転した信号及び第２ステージか
ら第10ステージまでの出力信号はノア回路３０に
入力される。このノア回路３０は基準タイミング
Ｐを検出するための（すなわち分周データＱ１〜
Ｑ９の到来を検出するためのもの）である。ま
た、シフトレジスタ２８の第４ステージから第10
ステージまでの出力はアンド回路３１〜３７に
夫々入力されている。このアンド回路３１〜３７
はシフトレジスタ２８で並列化された分周信号Ｑ
１〜Ｑ９のビツト位置をオクターブ信号Ｏ１〜Ｏ
７に応じた量だけシフトするためのものである。
このシフト制御の後、並列データＱ１〜Ｑ９がラ
ツチ回路３８にラツチされる。 ラツチ回路２５から出力されるオクターブ信号
Ｏ１〜Ｏ７は、高い方のオクターブ信号Ｏ７から
順にアンド回路３１乃至３７に入力される。この
場合、オクターブ信号Ｏ１〜Ｏ７は、そのチヤン
ネルに割当てられた音のオクターブ音域に対応す
るもののみが“１”となるので、“１”となつて
いる単一のオクターブ信号（Ｏ１〜Ｏ７の１つ）
に対応する単一のアンド回路（３１〜３７のうち
１つ）だけが動作可能となる。そして、その動作
可能となつているアンド回路（３１〜３７のうち
１つ）に対応するシフトレジスタ２８のステージ
（第４ステージ〜第10ステージのうち１つ）に基
準タイミングパルスＰがシフトされてきたとき当
該アンド回路（３１〜３７のうち１つ）が動作
し、オア回路３９に信号“１”が加わる。 シフトレジスタ２８に重畳分周データＱ１〜Ｑ
９が到来したことは次のようにして検出される。 分周データＱ１〜Ｑ９は必ず基準タイミングパ
ルスＰの後で送出されるので、基準タイミングパ
ルスＰが現われる直前の少くとも９ビツトタイム
の間は信号は現われない（“０”である）。従つ
て、シフトレジスタ２８の第１ステージに基準タ
イミングパルスＰが読み込まれたとき、その直前
９ビツトタイムの信号状態を表わす第２ステージ
から第10ステージの出力はすべて“０”である。
シフトレジスタ２８の第１ステージに基準タイミ
ングパルスＰが読み込まれるとによつて、該第１
ステージの反転信号は“０”となる。ノア回路３
０には第１ステージの反転出力及び第２ステージ
から第10ステージの出力が入力されているので、
このとき出力“１”を生じる。 ノア回路３０の出力“１”はセツト−リセツト
型フリツプフロツプ４０のセツト入力Ｓに加わ
る。これによりフリツプフロツプ４０はセツト状
態となり、そのセツト側出力信号Ｑ（“１”）はア
ンド回路４１に加わる。こうして、アンド回路４
１が動作可能な状態に設定される。 前述のアンド回路３１乃至３７の出力はオア回
路３９を介してアンド回路４１の他の入力に加ら
ると共に、遅延フリツプフロツプ４２で１ビツト
タイム遅延された後フリツプフロツプ４０のリセ
ツト入力Ｒに加わる。基準タイミングパルスＰは
常に分周データＱ１〜Ｑ９に先行しているので、
この基準タイミングパルスＰにもとづいてアンド
回路３１乃至３７から出力“１”が生じたときに
アンド回路４１の条件が成立し、アンド回路４１
の出力“１”がラツチ回路３８のストローブ入力
Ｓに加わる。その１ビツトタイム後にフリツプフ
ロツプ４０がリセツトされると、それ以後にオア
回路３９から出力“１”が生じてもアンド回路４
１は動作しない。従つて、アンド回路４１からラ
ツチ回路３８に加わるストローブパルスＳ１は、
重畳分周信号の１組が送出される毎に、すなわち
最高周波数の分周信号Ｑ１の論理レベルが切換わ
る毎に、１度だけ、１ビツトタイムの幅で生じ
る。 このストローブパルスＳ１が生じるタイミング
はオクターブ信号Ｏ１〜Ｏ７によつて定まる。 例えば、オクターブ信号Ｏ７が“１”のとき
は、基準タイミングパルスＰがシフトレジスタ２
８の第４ステージに入つたときアンド回路３１が
動作し、そのときにストローブパルスＳ１が生じ
る。そのとき、シフトレジスタ２８の第１、第
２、第３ステージには分周信号Ｑ３，Ｑ２，Ｑ１
が入つている。従つて、これら分周信号Ｑ３，Ｑ
２，Ｑ１がラツチ回路３８に読み込まれる。 ラツチ回路３８は９つのラツチ位置Ｐ１〜Ｐ９
を有しており、Ｐ１が最上位ビツト（MSB）、Ｐ
９が最下位ビツト（LSB）のウエイトに対応す
る。シフトレジスタ２８の第１ステージ乃至第９
ステージの出力がラツチ回路３８のラツチ位置Ｐ
１〜Ｐ９に入力される。ラツチ回路３８の各ラツ
チ位置Ｐ１〜Ｐ９の出力がアドレス信号Ａ１，Ａ
２，Ａ３，Ａ４，Ａ５，Ａ６，Ａ７，Ａ８，Ａ９
としてアドレス発生部１１−１から出力される。 基準タイミングパルスＰを先頭に重畳分周信号
Ｑ１〜Ｑ９がライン２７に現われる毎にストロー
クパルスＳ１が発生し、ラツチ回路３８の記憶が
書替えられる。最高周波数の分周信号Ｑ１の論理
レベルが変化する毎に重畳分周信号Ｐ、Ｑ１〜Ｑ
９が送出されるので、ラツチ回路３８から出力さ
れるアドレス信号Ａ１〜Ａ９の値は分周信号Ｑ１
〜Ｑ９の値が変わる毎に変化する。こうして、当
該チヤンネルに割当てられた鍵の音名に対応する
分周信号Ｑ１〜Ｑ９を並列持続化し、かつ当該鍵
のオクターブ音域を表わすオクターブ信号Ｏ１〜
Ｏ７に応じてそのビツト位置を横方向にシフトし
た２進のアドレス信号Ａ１〜Ａ９が得られる。ま
た、アンド回路４１から力されるストローブパル
スＳ１は、当該チヤンネルCH１に割当てられた
音のアドレス信号Ａ１〜Ａ９の値の変化に同期し
た信号Ｓ１−１として、アドレス発生部１１−１
から出力される。前述のように、アドレス信号Ａ
１〜Ａ９を構成する分周データＱ１〜Ｑ９の変化
の最少単位であるＱ１が変化する毎に、アンド回
路４１からストローブパルスＳ１（すなわち信号
Ｓ１−１）が発生される。ストローブパルスＳ１
の発生例を第３図ｂに示す。また、ラツチ回路３
８から出力されるアドレス信号Ａ１〜Ａ９によつ
て指定されるアドレスの一例を第３図ｃに示す。 アドレス信号Ａ１〜９のうち上位６ビツトＡ１
〜Ａ６は選択部１５のアンド回路群４３に入力さ
れる。選択部１５は、チヤンネルCH１に対応す
るアンド回路群４３と同様に各チヤンネルCH２
〜CH７のアドレス信号Ａ１〜Ａ６を入力したア
ンド回路群（図示せず）を各チヤンネルに対応し
て具えている。各チヤンネルCH１〜CH７のア
ンド回路群４３の出力Ａ１〜Ａ６はと同一ビツト
毎にオア回路群４４でまとめられ、各チヤンネル
共通の波形記憶装置１７のアドレス入力に加えら
れる。チヤンネルCH１に対応するアンド回路群
４３のゲート制御入力には該チヤンネルCH１に
対応するチヤンネセレクト信号CH１Ｓが供給さ
れる。選択部１５内の他のチヤンネルCH２〜
CH７に対応するアンド回路群（図示せず）にも
当該チヤンネルに対応するチヤンネルセレクト信
号CH２Ｓ〜CH７Ｓがタイミング信号発生回路
２２（第１図）から供給される。 第３図ｄに示すように、各チヤンネルCH１〜
CH７に対応するチヤンネルセレクト信号CH１
Ｓ〜CH７Ｓは、一定のパルス幅Ｘと一定の周期
Ｙをもち、各チヤンネルのものが順次ずれて発生
するようになつている。従つて、選択部１５にお
いては、まずチヤンネルセレクト信号CH１Ｓに
もとづいてチヤンネルCH１のアドレス信号Ａ１
〜Ａ６が選択され、次にチヤンネルセレクト信号
CH１ＳにもとづいてチヤンネルCH２のアドレ
ス信号Ａ１〜Ａ６が選択され、以後チヤンネルセ
レクト信号CH３Ｓ〜CH７Ｓにもとづいてチヤ
ンネルCH３〜CH７のアドレス信号Ａ１〜Ａ６
が順次選択され、チヤンネルCH１〜CH７のア
ドレス信号Ａ１〜Ａ６の順次選択が繰返される。
こうして波形記憶装置１７のアドレス入力には各
チヤンネルCH１〜CH７のアドレス信号Ａ１〜
Ａ６が時分割的に供給される。 ところで、波形記憶装置１７として使用する
ROMから安定した読出し出力を得るには、一定
の時間をかけて読出しを行なわねばならない。チ
ヤンネルセレクト信号CH１Ｓ〜CH７Ｓのパル
ス幅Ｘは、この安定読出し時間によつて定まる。
例えば、安定した読出し出力を得るのにＭビツト
タイムかかるとすると、Ｘを（Ｍ＋１）ビツトタ
イムとする。第３図ｅは時分割的に読出される波
形記憶装置１７（ROM）の出力のチヤンネルを
示した図であり、斜線部分は安定読出しに要する
時間（Ｍビツトタイム）を示す。各チヤンネル
CH１〜CH７の時分割タイムスロツトの最後の
１ビツトタイムにおいて安定した読出し出力が確
実に得られることが第３図ｅには示されている。 分配部１６における１チインネル分の構成は６
ビツトのラツチ回路４５とリセツト優先型のフリ
ツプフロツプ４６とアンド回路４７からなり、こ
れらの回路が各チヤンネルCH１〜CH７に対応
して夫々設けられている。波形記憶装置１７から
時分割的に読出された６ビツトのデイジタルデー
タから成る各チヤンネルの波形サンプル点振幅デ
ータは、分配部１６における各チヤンネルCH１
〜CH７に対応するラツチ回路４５のデータ入力
Ｄに夫々入力される。チヤンネルCH１のフリツ
プフロツプ４６のリセツト入力Ｒにはアドレス信
号Ａ１〜Ａ９の変化に同期した信号Ｓ１−１が入
力される。他のチヤンネルCH２〜CH７の同様
のフリツプフロツプ（図示せず）のリセツト入力
には自己のチヤンネルCH２〜CH７のアドレス
信号Ａ１〜Ａ９の変化に同期した信号Ｓ１−２乃
至Ｓ１−７（第１図参照）が夫々入力される。フ
リツプフロツプ４６のセツト入力Ｓにはチヤンネ
ルCH１のための第１の制御信号Ｓ２−１が入力
され、他のチヤンネルCH２〜CH７の同様のフ
リツプフロツプ（図示せず）のセツト入力にはそ
れらのタヤンネルに対応する第１の制御信号Ｓ２
−２乃至２−７が夫々入力される。フリツプフロ
ツプ４６の出力はアンド回路４７に加わる。アン
ド回路４７の他の入力にはチヤンネルCH１に対
応する第２の制御信号SS２−１が加わり、他の
チヤンネルCH２〜CH７の同様の回路（図示せ
ず）にはそれらのチヤンネルCH２〜CH７に対
応する第２の制御信号SS２−２乃至SS２−７が
夫々入力される。アンド回路４７の出力はラツチ
回路４５のストローブ入力Ｓに加わる。 各チヤンネルCH１〜CH７に対応する第１の
制御信号Ｓ２−１乃至Ｓ２−７は、各々に対応す
るチヤンネスセレクト信号CH１Ｓ乃至CH７Ｓ
（第３図ｄ）のパルス立上り部分の１ビツトタイ
ムに同期して発生し、第２の制御信号SS２−１
乃至SS２−７はチヤンネルセレクト信号CH１Ｓ
乃至CH７Ｓのパルスの終わり部分の１ビツトタ
イムに同期して発生する。参考のため、チヤンネ
ルCH１とCH７の制御信号Ｓ２−１，SS２−１，
Ｓ２−７，SS２−７を第３図ｆに示す。 チヤンネルCH１に関して説明すると、チヤン
ネルセレクト信号CH１Ｓにもとづいてチヤンネ
ルCH１に関する波形サンプル点振幅データを波
形記憶装置１７から読出しているときに、信号
CH１Ｓの立上りに同期して発生する第１の制御
信号Ｓ２−１によつてフリツプフロツプ４６がセ
ツトされ、フリツプフロツプ４６の出力Ｑが
“１”となる。それからＭビツトタイム後に（す
なわちROMの読出しが安定したときに）第２の
制御信号SS２−１が発生され、アンド回路４７
を介してラツチ回路４５にストローブパルスＳ２
が与えられる。従つて、波形記憶装置１７から読
出されたチヤンネルCH１に関する波形サンプル
点振幅データが安定したときに同じチヤンネル
CH１のラツチ回路４５にストローブパルスＳ２
が与えられ、正確な波形サンプル点振幅データが
ラツチ回路４５にラツチされる。（すなわち分配
され、持続信号化される）。このとき他のチヤン
ネルCH２〜CH７に対応するラツツ回路（図示
せず）に波形記憶装置１７の読出し出力は分配さ
れない（ラツチされない）。他のチヤンネルCH
２〜CH７に関しても、チヤンネルCH１と同様
に、波形記憶装置１７から時分割で読出された各
チヤンネルCH２〜CH７の波形サンプル点振幅
データが、各々チヤンネルに対応する第２の制御
信号SS２−２乃至SS２−７にもとづいてラツチ
回路４５と同様の各チヤンネルのラツチ回路（図
示せず）にラツチされる（分配され、持続信号化
される）。 以上のようにして、分配部１６では波形記憶装
置１７の時分割読出しタイミングに同期して波形
サンプル点振幅データを各々のチヤンネルCH１
〜CH７に分配し、持続信号化する。 フリツプフロツプ４６とアンド回路４７は波形
記憶装置１７からのデータ読出しが安定したとき
のみラツチ回路４５のラツチ動作を行なわせるた
めの回路である。第３図ｃ，ｄに示すように、或
るチヤンネル（この例ではCH１）のアドレスが
変化したときに（この例ではアドレス１からアド
レス２に変化している）、そのチヤンネルCH１
のチヤンネルセレクト信号CH１Ｓが発生する
と、或るアドレス（この例ではアドレス１）の波
形サンプル点振幅データを読出している途中での
次のアドレス（アドレス２）に切換わつてしま
い、本来読出しが安定するはずの時間（第２の制
御信号SS２−１の発生タイミング）になつても
読出し出力は安定していない事態が生じる。おれ
は時分割タイミングと楽音のピツチ（つまり波形
読出し用アドレスが切換るタイミング）が非同期
であるからである。そのような不安定な状態の読
出し出力をラツチ回路４５にラツチすることは好
ましくない。そこで、第１の制御信号Ｓ２−１に
よつてフリツプフロツプ４６がセツトされたとき
から第２の制御信号SS２−１が発生するまでの
間に、アドレス変化に同期した信号Ｓ１−１が発
生した場合はフリツプフロツプ４６をリセツトし
てアンド回路４７を不動作にし、ラツチ回路４５
のストローブパルスＳ２が発生されないようにし
ている。フリツプフロツプ４６はリセツト優先型
であるため、信号Ｓ１−１と制御信号Ｓ２−１が
同時に発生した場合もリセツト状態となり、スト
ローブパルスＳ２は発生されない。 第３図ｇに示すように、チヤンネルセレクト信
号CH１Ｓの発生時にそのチヤンネルCH１のア
ドレスが切換わつた場合はストローブパルスＳ２
は発生されない。従つて、新たなアドレス（第３
図の例ではアドレス２）に対応する波形サンプル
点振幅データはすぐにはラツチ回路４５にラツチ
されないが、その次にチヤンネルセレクト信号
CH１Ｓが発生したときに発生さらるストローブ
パルスＳ２にもとづいてラツチ回路４５にラツチ
される。アドレス変化時にストローブパルスＳ２
が発生しなくても、次に発生するストローブパル
スＳ２によつて変化後のアドレスに対応する波形
サンプル点振幅データを確実にラツチし得るよう
にするために、チヤンネルセレクト信号CH１Ｓ
〜CHSの周期Ｙを次のように定めねばならない。 Ymax.＝Zmin.−Ｘ ……(1) Ymax.は周期Ｙとして選定し得る値の最大値
である。Zmin.は１つのアドレスの時間間隔Ｚ
（第３図ｂ参照）の最小値であり、電子楽器１０
（第１図）で発生可能な最高音のアドレス信号Ａ
１〜Ａ９の最少変化単位がこれに相当する。Ｘは
チヤンネルセレクト信号CH１Ｓ〜CH７Ｓのパ
ルス幅であり、前述のようにROMの安定読出し
時間を考慮した値をもつが、Zmin.に比べればは
るかに小さな値であると考えてよい。上記式(1)
は、最少のアドレス変化間隔Zmin.からパルス幅
Ｘを引いた値よりも小さい値に周期Ｙを定めねば
ならないことを意味している。 分配部１６内のラツチ回路４５に夫々ラツチさ
れた各チヤンネルの波形サンプル点振幅データ
は、各々のチヤンネルCH１〜CH７に対応する
ラツチ回路１２−１乃至１２−７のデータ入力Ｄ
に加わる。ラツチ回路１２−１乃至１２−７のス
トローブ入力Ｓには、各チヤンネルに対応するア
ドレス発生部１１−１乃至１１−７から出力され
るアドレス変火に同期した信号Ｓ１−１乃至Ｓ１
−７が夫々加えられる。各チヤンネルCH１〜
CH７の波形サンプル点振幅データは、分配部１
６内のラツチ回路４５において既に持続信号化さ
れているが、この分配部１６においては波形デー
タの時分割読出しのタイミングに同期してラツチ
動作を行なつたため、時分割クロツク成分が残る
おそれがある。そこで、ラツチ回路１２−１乃至
１２−７では楽音のピツチに同期して（調和し
て）ラツチし直すことにより、時分割クロツク成
分を確実に除去するようにしている。各チヤンネ
ルCH１〜CH７のラツチ回路１２−１乃至１２
−７のストローブ信号として使用される信号Ｓ１
−１乃至Ｓ１−７は、各チヤンネルCH１〜CH
７のアドレス信号Ａ１〜Ａ９の変化に同期してい
るので、各チヤンネルCH１〜CH７に割当てら
れている音の音高の2ⁿ（但しｎは自然数）の周波
数をもち、発生音に調和している。 ラツチ回路１２−１から出力された波形サンプ
ル点振幅データはデイジタル−アナログ変換及び
補間回路１３−１のデイジタル−アナログ変換部
４８に入力される。デイジタル−アナログ変換部
４８は入力された６ビツトのデイジタルの波形サ
ンプル点振幅データをアナログ信号Ａに変換し、
補間部４９に供給する。また、デイジタル−アナ
ログ変換部４８では直前のサンプル点振幅データ
のアナログ信号Ｂを記憶しておき、これを補間部
４９に供給する。補間部４９では、隣合う２つの
サンプル点振幅に対応する２つのアナログ信号
Ａ，Ｂの間を所定の関数（例えば三角関数）によ
つて補間するもので、アドレス信号の下位３ビツ
トＡ７，Ａ８，Ａ９に従つて８ステツプで補間す
る。尚、補間回路としては特願昭49−85403号
（特開昭51−14015号）に示された回路を使用する
ことができる。 デイジタル−アナログ変換及び補間回路１３−
１から出力されたアナログ楽音波形信号は音色制
御及びエンベロープ付与回路１４−１のフイルタ
回路９３に入力される。フイルタ回路９３は、後
に詳しく説明するように、音色選択部２３で選択
されている音色およびチヤンネルCH１のオクタ
ーブコードOCTに対応してフイルタ特性がそれ
ぞれ可変制御される２つの可変フイルタを有して
おり、アタツクまたはデイケイ用のアナログ楽音
波形信号AWとサステイン用のアナログ楽音波形
信号BW形成出力する。 フイルタ回路９３で形成されたアナログ楽音波
形信号AW及びBWは可変ミキシング回路８９に
入力される。可変ミキシング回路８９は、エンベ
ロープカウンタ９０から与えられるデータに応じ
て混合比率を可変しなが２つのアナログ楽音波形
信号AW，BWを混合し、その混合楽音信号を
VCA９２に供給する。混合比率が変化すれば、
得られる混合楽音信号の波形も変化するので、エ
ンベロープカウンタ９０の出力に応じて混合比率
を時間的に変化することにより、時間的に波形が
変化する（すなわち音色が時間的に変化する）楽
音信号を得ることができる。 VCA９２に入力された楽音信号はエンベロー
プメモリ９１から与えられるエンベロープ波形信
号に応じて振幅エンベロープが付与される。エン
ベロープメモリ９１はエンベロープカンウンタ９
０の出力によつて制御され、エンベロープカウン
タ９０はアタツクパルス発生器８５からのアタツ
クパルスATTP、第１デイケイパルス発生器８
６からの第１デイケイパルス１DP、第２デイケ
イパルス発生器８７からの第２デイケイパルス２
DPおよびアドレス発生部１１−１から供給され
るキーオン信号KONにもとづき制御される。な
お、アタツクパルス発生器８５、第１ゲイケイパ
ルス発生器８６、第２デイケイパルス発生器８７
は各チヤンネルCH１〜CH７に対して共通に設
けられる。 VCA９２の出力は他のチヤンネルCH２〜CH
７の出力と混合された後サウンドシステム２４に
供給される。 アドレス発生部の他の詳細例 第４図はアドレス発生部１１−１乃至１１−７
の他の詳細例を示す図で、チヤンネルCH１のみ
示したが、他のチヤンネルCH２〜CH７も同一
構成である。第２図の例ではノートクロツク信号
NC#〜NCとして重畳分周信号を用いているが、
第４図はノートクロツク信号NC#〜NCとして
重畳分周信号を用いずに各音名に対応する高い周
波数のクロツクパルスを用いた場合におけるアド
レス発生部１１−１乃至１１−７の詳細構成を例
示している。すなわち、アドレス発生部１１−１
乃至１１−７として第４図の構成を用いる場合、
音源クロツク発生装置２１（第１図）は各音名
C#〜Ｃの音高に対応する夫々単一のクロツクパ
ルスから成るノートクロツク信号NC#〜NCを
発生する構成とされる。 ラツチ回路５２は第２図のラツチ回路２５と同
じく、発音割当て回路２０（第１図）から時分割
的に与えられる自己のチヤンネルCH１に割当て
られているキーコードKCとキーオン信号KONを
ラツチするためのものである。ノートセレクタ５
３はノートコードNOTEにもとづいてノートク
ロツク信号NC#〜NCの中から単一のノートク
ロツク信号（NC#〜NCのうち１つ）を選択す
る。ノートセレクタ５３で選択されたノートクロ
ツク信号は９ビツトの２進カウンタ５４のカウン
ト入力に加えられると共に、アドレス変化に同期
した信号Ｓ１−１としてアドレス発生部１１−１
から出力される。 シフト回路５５はカウンタ５４から与えられる
９ビツトの２進コードのビツト位置をラツチ回路
５２にラツチされているオクターブコードOCT
の内容に応じて左または右にシフトする回路で、
このシフト回路５５の出力（すなわちカウンタ５
４の出力２進コードを横シフトしたもの）がアド
レス信号Ａ１〜Ａ９としてアドレス発生部１１−
１から出力される。カウンタ５４の出力をＱ１〜
Ｑ９（Ｑ１がMSB、Ｑ９がLSB）で表わし、オ
クターブコードOCTに含まれる各オクターブ信
号Ｏ１〜Ｏ７に対応するシフト状態を第１表に示
す。オクターブ音域が上がるにつれて、アドレス
信号Ａ１〜Ａ９の値が２倍、４倍、８倍…となる
ことが第１表から判る。

【表】 波形記憶装置の変更例（その１） 第１図に示す実施例では波形記憶装置１７とし
てROMを用いているが、ROMの代わりにラン
ダムアクセスメモリ（以下RAMという）を用い
てもよい。第５図は波形記憶装置１７′として
RAMを用いた例を示した図で、第１図に示す電
子楽器１０において波形記憶装置１７と音色選択
部２３の部分が第５図の回路によつて置換され
る。第５図の回路による置換を行なつた場合、選
択部１５と分配部１６の構成は第２図に示された
ものと同一てもよいが、チヤンネスセレクト信号
CH１Ｓ〜CH７Ｓ、第１及び第２の制御信号Ｓ
２−１乃至Ｓ２−７、SS２−１乃至SS２−７の
発生タイミングは例えば第６図に示すように変更
される。 波形記憶装置１７′にRAMを用いた場合、
RAMの動作モードを切換える信号Ｒ／Ｗを使用
してRAMの動作モードを読出しまたは書込みモ
ードのどちらかに適宜切換える必要がある。この
モード切換信号Ｒ／Ｗをタイミング信号発生回路
２２（第１図）から発生するものとし、チヤンネ
ルセレクト信号CH１Ｓ〜CH７Ｓや制御信号Ｓ
２−１乃至Ｓ２−７、SS２−１乃至SS２−７を
このモード切換信号Ｒ／Ｗに同期して発生する。
第６図を参照してこの点について説明する。第６
図ａ，ｂ，ｃは第３図ａ，ｂ，ｃと同じ信号を示
している。モード切換信号Ｒ／Ｗは第６図ｄに示
すように発生する。モード切換信号Ｒ／Ｗが
“１”のときは読出しモードＲであり、“０”のと
きは書込みモードＷである。読出しモードＲのパ
ルス時間幅はRAMの安定読出しに要する時間に
よつて定まる。RAMの安定読出しに要する時間
はROMの場合よりも一般に短い。第６図ｆの傾
斜部分がRAMの安定読出しに要する時間に相当
し、この例では２ビツトタイムとしている。書込
みモードＷのパルス時間幅は１ビツトタイムであ
る。 第６図ｅはチヤンネルセレクト信号CH１Ｓ〜
CH７Ｓの発生状態を例示したもので、読出しモ
ードＲのタイミングに一致して各信号CH１Ｓ〜
CH７Ｓが順次発生する。書込みモードＷのとき
はチヤンネルセレクト信号CH１Ｓ〜CH７Ｓは
まつたく発生しないようになつている。従つて、
書込みモードＷときは選択部１５（第１図）にお
いてどのチヤンネルのアドレス信号Ａ１〜Ａ６も
選択されない。前述と同様に、第１の制御信号Ｓ
２−１乃至Ｓ２−７はチヤンネルセレクト信号
CH１Ｓ〜CH７Ｓの立上りの１ビツトタイムに
同期して発生され、第２の制御信号SS２−１乃
至SS２−７はチヤンネルレクト信号CH１Ｓ〜
CH７Ｓの立上り直前の１ビツトタイムに同期し
て発生される。チヤンネルCH１とCH７の制御
信号Ｓ１−１，SS２−１，Ｓ２−７，SS２−７
の発生例を第６図ｇに示す。尚、第６図ｆは波形
記憶装置１７′（第５図）から時分割的に読出さ
れる波形サンプル点振幅データのチヤンネルCH
１〜CH７を示したものである。 第５図において、選択部１５から供給される時
分割多重化された各チヤンネルのアドレス信号Ａ
１〜Ａ６は、オア回路群５６を介して波形記憶装
置１７′のアドレス入力に加えられる。オア回路
群５６の他の入力にはゲート回路５７の出力が加
えられる。ゲート回路５７のゲート制御入力に
は、タイミング信号発生回路２２（第１図）から
発生されるモード切換信号Ｒ／Ｗがインバータ５
８を介して供給される。モード切換信号がＲ／Ｗ
が“１”のとき（すなわち読出しモードＲのと
き）ゲート回路５７がオフとなり、信号Ｒ／Ｗが
“０”のとき（すなわち書込みモードＷのとき）
のゲート回路５７がオンとなる。従つて、選択部
１５からアドレス信号Ａ１〜Ａ６が供給されると
き、すなわち読出しモードＲのとき（第６図ｄ，
ｅ参照）、ゲート回路５７からオア回路群５６に
は信号が与えられず、選択部１５からのアドレス
信号Ａ１〜Ａ６がオア回路群５６をそのまま通過
して波形記憶装置１７′に入力される。 RAMから成る波形記憶装置１７′の動作モー
ド制御入力にはモード切換信号Ｒ／Ｗが入力され
ている。この信号Ｒ／Ｗが“１”のときRAMは
読出しモードＲとなる。従つて、読出しモードＲ
のときに選択部１５から供給されるアドレス信号
Ａ１〜Ａ６に基づいて波形記憶装置１７′から波
形サンプル点振幅データが時分割的に読出され、
データバス５９を経て分配部１６（第１図、第２
図）に供給される。第６図ｇに示したように、分
配部１６で使用する制御信号Ｓ２−１乃至SS２
−７は読出しモードＲのタイミングに合わせて発
生されるので、データバス５９に時分割的に読出
された各チヤンネルの波形サンプル点振幅データ
を各々のチヤンネルCH１〜CH７に確実に分配
することができる。 モード切換信号Ｒ／Ｗが“０”すなわち書込み
モードＷのときは、波形記憶装置（RAM）１
７′はデータバス５９に与えられているデータを
アドレス入力に与えられているアドレスコードが
指定するアドレスに書込む。このときゲート回路
５７，６０は共にオン状態となつており、ゲート
回路５７を通過したアドレスコードがオア回路群
５６を経て波形記憶装置１７′のアドレス入力に
与えられ、かつゲート回路６０を通過したデータ
がデータバス５９に与えられる。このとき、選択
部１５からアドレス信号Ａ１〜Ａ６は供給され
ず、また、分配部１６に制御信号Ｓ２−１乃至
SS２−７が与えられることはない。従つてゲー
ト回路６０からデータバス５９に与えられたデー
タが分配部１６でラツチされることはない。 ゲート回路５７には、アドレスカウンタ６１か
ら出力される６ビツトの２進のアドレスコード
AD１〜AD６が入力される。アドレスカウンタ
６１はクロツクパルスφ／４をカウントする。ク
ロツクパルスφ／４は第６図ａに示すクロツクパ
ルスφを1/4分周したもので、例えば第６図ｈに
示すように発生する。クロツクパルスφ／４に応
答して変化するアドレスコードAD１〜AD６の
一例を第６図ｉに示す。第６図ｄ，ｉから明らか
なように、アドレスコードAD１〜AD６の値は
モード切換信号Ｒ／Ｗに同期して変化するように
なつている。 音色ROM６２−１，６２−２，６２−３，…
は種々の音色＃１，＃２，＃３，…に対応する楽
音波形サンプル点振幅データを記憶しているもの
で、例えばROM６２−１の音色＃１はフルー
ト、６２−２の音色＃２はオーボエに対応してい
る。音色選択部２３′は各音色＃１，＃２，＃３，
…を選択するためのスイツチから成り、このスイ
ツチによつて選択された音色に対応する音色
ROM６２−１，６２−２，６２−３，…のみが
読出し可能状態となる。音色ROM６２−１，６
２−２，６２−３，…のアドレス入力にはアドレ
スカウンタ６１からアドレスコードAD１〜AD
６が入力される。音色選択部２３′からの音色選
択信号によつて読出し可能状態になつている音色
ROM６２−１，６２−２，６２−３，…からア
ドレスコードAD１〜AD６に従つて読出された
波形サンプル点振幅データ（６ビツト）は加算器
６３で加算され、ゲート回路６０に入力される。
従つて加算器６３からは、選択された１乃至複数
の音色の複合波形のサンプル点振幅データが得ら
れる。 波形記憶装置の変更例（その２） 第１図に示す電子楽器１０において、選択部１
５、波形記憶装置１７、分配部１６、タイミング
信号発生回路２２、音色選択部２３の部分を、第
７図の回路で置換することができる。第７図にお
いて、一致検出回路６４−１乃至６４−７とラツ
チ回路６５−１乃至６５−７が各チヤンネルCH
１〜CH７に対応して設けられている。各チヤン
ネルCH１〜CH７の一致検出回路６４−１乃至
６４−７の一方入力には、同じチヤンネルCH１
〜CH７のアドレス発生部１１−１乃至１１−７
（第１図）から波形読出し用のアドレス信号Ａ１
〜Ａ６が夫々供給される。また、各チヤンネル
CH１〜CH７に対応するラツチ回路６５−１乃
至６５−７の出力は同じチヤンネルのラツチ回路
１２−１乃至１２−７（第１図）に供給される。 一致検出回路６４−１乃至６４−７の他の入力
にはアドレスカウンタ６６から出力される６ビツ
トのアドレスコードAd１〜Ad６が共通に供給さ
れる。アドレスカウンタ６６は６ビツトの２進カ
ウンタで、所定のクロツクパルスφ′をカウントす
る。クロツクパルスφ′の周期は、波形読出し用の
アドレス信号Ａ１〜Ａ６の最少変化間隔（すなわ
ち最高音のアドレス信号Ａ１〜Ａ６の変化間隔）
の1/64の時間よりも小さく定めるものとする。こ
れにより、波形読出し用のアドレス信号Ａ１〜Ａ
６が同じ値を維持している間に、アドレスカウン
タ６６の６ツトの出力コードAd１〜Ad６は最小
値“000000”（10進の０）から最大値“111111”
（10進の63）まで少くとも１循環する。一致検出
回路６４−１乃至６４−７では、アドレス発生部
１１−１乃至１１−７から与えられるアドレス信
号Ａ１〜Ａ６の値にアドレスコードAd１〜Ad６
の値が一致したとき一致検出信号EQ１〜EQ７を
夫々発生する。これらの一致検出信号EQ１〜EQ
７はラツチ回路６５−１乃至６５−７のストロー
ブ入力Ｓに夫々加えられる。 波形計算回路６７では音色選択レバー６８の投
入状態に応じて所望の楽音波形の各サンプル点振
幅データを計算する。計算が終了すると、適当な
時期に書込み指令信号WSを発生し、かつ、この
信号WSの発生時間中に計算済みの各サンプル点
振幅データWVをアドレスカウンタ６６からのア
ドレスコードAd１〜Ad６に応じて出力する。書
込み指令信号WSのパルス時間幅は、アドレスカ
ウンタ６６のカウントクロツクパルスφ′の64周期
の長さである。従つて、信号WSの発生中にアド
レスコードAd１〜Ad６の値は１循環し、全アド
レスに対応するサンプル点振幅データWVが順次
出力される。 波形計算回路６７から出力された６ビツトの波
形サンプル点振幅データWVは、64ステージ／６
ビツトの循環シフトレジスタ６９のデータ入力に
供給される。また、書込み指令信号WSはシフト
レジスタ６９の書込み制御入力に加えられ、この
信号WSをインバータ７０で反転した信号が該シ
フトレジスタ６９の自己保持制御入力に加えられ
る。シフトレジスタ６９はアドレスカウンタ６６
と同じクロツクパルスφ′によつてシフト制御され
る。従つて、アドレスコードAd１〜Ad６の変化
とシフトレジスタ６９のシフト駆動は同期してい
る。 書込み指令信号WSの発生中に波形計算回路６
７から出力された64アドレスに対応するサンプル
点振幅データWVは、シフトレジスタ６９の64個
のステージに順次書込まれる。そして、信号WS
が消滅するとシフトレジスタ６９は自己保持状態
となり、最終ステージから出力される振幅データ
を最初のステージに戻して循環保持する。シフト
レジスタ６９の最終ステージから出力される波形
サンプル点振幅データはラツチ回路６５−１乃至
６５−７のデータ入力Ｄに供給される。このシフ
トレジスタ６９の最終ステージからは64個の各ア
ドレスに対応する波形サンプル点振幅データがア
ドレスコードAd１〜Ad６に同期して出力されて
いる。従つて、一致検出回路６４−１乃至６４−
７から一致検出信号EQ１〜EQ７が発生したと
き、波形読出し用アドレス信号Ａ１〜Ａ６のアド
レスに対応する波形サンプル点振幅データがラツ
チ回路６５−１乃至６５−７のデータ入力Ｄに加
えられている。従つて、アドレス発生部１１−１
乃至１１−７から供給されたアドレス信号Ａ１〜
Ａ６のアドレスに対応する波形サンプル点振幅デ
ータが各ラツチ回路６５−１乃至６５−７に夫々
ラツチされる。 第７図において波形計算回路６７とシフトレジ
スタ６９の部分を第１図に示す波形記憶装置１７
と同様のROMで置換することができる。 音色制御及びエンベロープ付与回路の詳細例 第８図は第２図のエンベロープカウンタ９０と
エンベロープメモリ９１の詳細を示したものであ
る。アドレス発生部１１−１（第１図）から供給
されたキーオン信号KONはワンシヨツト回路７
１及びアンド回路７２に入力される。鍵の押し始
めにキーオン信号KONが“１”に立上つた時ワ
ンシヨツト回路７１から１発の短パルスを発生
し、カウンタ７６をクリアする。カウンタ７６は
６ビツトの２進カウンタである。カウンタ７６の
最上位ビツトMSBの出力信号はアンド回路７４
に加わると共に、インバータ７８で反転されてア
ンド回路７２，７３に加えられる。カウンタ７６
の最上位ビツトの１ビツト下のビツトMSBの
出力はアンド回路７３に加わると共に、インバー
タ７９で反転されてアンド回路７２に加わる。 キーオン信号KONの立上り時にカウンタ７６
がクリアされると、該カウンタ７６の出力MSB、
MSBは“00”となり、アンド回路７２の条件
が成立する。アンド回路７２の残りの入力にはア
タツクパルス発生器８５（第２図）からアタツク
パルスATTPが加えられており、このアタツク
パルスATTPがアンド回路７２で選択され、オ
ア回路７５を介してカウンタ７６のカウント入力
に加わる。従つて、始めは、カウンタ７６はアタ
ツクパルスATTPを計数する。 アタツクパルスATTP計数によつてカウンタ
７６の出力が“000000”から“001111”まで16ス
テツプ変化し、カウンタ７６のカウント値が
“010000”となると、最上位ビツトMSBとその下
のビツトMSBが“01”となるため、アンド回
路７３の条件が成立する。アンド回路７３の残り
の入力には第１デイケイパルス発生器８６（第２
図）からの第１デイケイパルス１DPが加えられ
ており、この第１デイケイパルス１DPがアンド
回路７３で選択され、オア回路７５を介してカウ
ンタ７６に与えられる。第１デイケイパルス１
DPの計数によつてカウンタ７６の出力が
“010000”から“011111”まで変化し、カウンタ
７６の出力が“100000”となると、アンド回路７
３の条件は不成立となり、第１デイケイパルス１
DPが阻止される。アンド回路７４に入力される
最上位ビツトMSBの出力は“１”となるが、キ
ーオン信号KONが発生している間は該アンド回
路７４の条件は成立しない。従つて、カウンタ７
６にカウントパルスは供給されず、カウント値
“100000”が保持される。 離鍵されるとキーオン信号KONが“０”とな
り、インバータ８３の出力が“１”となつてアン
ド回路７４の条件が成立する。従つて、第２デイ
ケイパルス発生器８７（第２図）から発生される
第２デイケイパルス２DPがアンド回路７４で選
択され、オア回路７５を介してカウンタ７６に加
えられる。この第２デイケイパルス２DPによつ
てカウンタ７６は“100000”から“111111”まで
変化する。カウンタ７６のカウント値が
“000000”になると、アンド回路７４の条件が不
成立となり、第２デイケイパルス２DPが阻止さ
れる。 このように、６ビツトの２進カウンタ７６は、
“000000”にから“001111”までの16ステツプは
アタツクパルス発生器８５からのアタツクパルス
ATTPによつて増加され、“010000”から
“011111”までの16ステツプは第１デイケイパル
ス発生器８６からの第１デイケイパルス１DPに
よつて増加され、“100000”となつたとき計数を
止めてその値を保持し、離鍵後は“100000”から
“111111”までの32ステツプ分が第１デイケイパ
ルス発生器８７からの第２デイケイパルス２DP
に従つて増加される。 カウンタ７６の出力はエンベロープメモリ９１
のデコーダ９８に供給される。エンベロープメモ
リ９１では、第９図に示すように、エンベロープ
カウンタ９０（２進カウンタ７６）の出力が
“000000”から“001111”まで変化する間にアタ
ツク部分の波形を読出し、“010000”から
“011111”まで変化する間に第１デイケイ部分の
波形を読出し、“100000”が保持されているとき
はサステインレベルSUSを持続的に読出し、
“100000”から“111111”まで変化する間に第２
デイケイ部分の波形を読出す。すなわち、第８図
のエンベロープメモリ９１において、デコーダ９
８は６ビツトの２進カウンタ７６の出力を10進数
０〜63にデコードし、このデコード出力に応じて
抵抗分圧回路９９とゲート部１００から成るアナ
ログエンベロープメモリからアナログエンベロー
プ波形を読出すようになつており、カウンタ７６
の出力“000000”（10進の０）から“001111”（10
進の15）までの間でアースレベルから所定のアタ
ツクレベルALVまで立上る波形（アタツク部分
の波形）が読出され、カウンタ７６と出力
“010000”（10進の16）から“011111”（10進の31）
までの間でアタツクレベルALVからサステイン
レベルSUSまで立下る波形（第１デイケイ部分
の波形）が読出される。尚、サステインレベル
SUSの電圧はサステインレベル設定器８８（第
２図）から与えられる。カウンタ７６の値が
“100000”で止まつているときは、10進数32に対
応するデコーダ９８の出力によつてサステインレ
ベルSUSが持続的に読出される。そして、離鍵
後にカウンタ７６の値が“100000”（10進の32）
から“111111”（10進の63）まで変化すると、サ
ステインレベルSUSからアースレベルまで立下
る波形（第２デイケイ波形）が読出される。エン
ベロープメモリ９１から読出されたエンベロープ
波形はVCA９２（第２図）に供給される。 第１０図は第２図のフイルタ回路９３と可変ミ
キシング回路８９の詳細を示したものである。フ
イルタ回路９３は可変フイルタ１０９，１１０、
音色設定回路１１２，１１３を具えている。可変
フイルタ１０９，１１０は暗色設定回路１１２，
１１３から与えられる制御データに応じてフイル
タ特性が可変制御されるものであり、例えば可変
フイルタ１１０のブロツク中に例示したように
FETゲートの切換えによつて帰還率が制御され
る能動フイルタによつて構成することができる。
音色設定回路１１２，１１３はフイルタ特性切換
え用の制御データを予め記憶したROMから成
り、音色選択部２３（第１図）で選択している音
色TC及びアドレス発生部１１−１（第１図）か
ら発生されるオクターブコードOCTに応じて所
定の制御データが読出される。オクターブコード
OCTをフイルタ制御要素に加えた理由は、当該
チヤンネルCH１で発生する音のオクターブ音域
に応じてフイルタ特性を変化するようにしたため
である。音色設定回路１１２と１１３からは異な
る制御データが読み出され、可変フイルタ１０９
と１１０の特性が相異なる特性に設定される。一
方の音色設定回路１１２では可変フイルタ１０９
にてアタツク用またはデイケイ用の音色を得るこ
とができるように該フイルタ１０９の特性を設定
する。他方の音色設定回路１１３では可変フイル
タ１１０にて定常音色（サステイン用の音色）を
得ることができるおゆに該フイルタ１１０の特性
を設定する。 尚、音色設定回路１１２ではエンベロープの状
態に応じてアタツク用の制御データまたはデイケ
イ用の制御データのどちらか一方を読出すように
なつている。すなわち、音色制御及びエンベロー
プ付与回路１４−１内のカウンタ７６（第８図）
の出力EVCを第１０図の回路９３に導入し、そ
のうち上位２ビツトMSB、MSBをノア回路１
１４に入力する。エンベロープのアタツク時には
前述の通りビツトMSB、MSBが“00”である
から、ノア回路１１４の出力は“１”となる。第
１デイケイあるいはサステインあるいは第２デイ
ケイのときはビツトMSBあるいはMSBのどち
らかに“１”が含まれるから、ノア回路１１４の
出力は“０”となる。このノア回路１１４の出力
信号を音色設定回路１１２に入力し、該出力信号
が“１”のときつまりアタツク時はアタツク用の
制御データを読み出し、該出力信号が“０”のと
きつまりアタツク以外のときはデイケイ用の制御
データを読み出すように制御する。 可変フイルタ１０９，１１０の入力には、デイ
ジタル−アナログ変換及び補間回路１３−１（第
１図、第２図）から出力されたアナログの楽音信
号が供給される。尚、この例の場合、波形記憶装
置１７（第１図、第２図）では高調波成分を多く
含む波形を記憶させておくのがよい。可変フイル
タ１０９，１１０に夫々入力た高調波成分を多く
含む楽音信号は、音速設定回路１１２，１１３に
よつて設定されたフイルタ特性に従つて夫々フイ
ルタがかけられる。これにより、相異なる音色も
つ楽音信号AW、BWが各フイルタ１０９，１１
０から得られる。一方の可変フイルタ１０９から
出力される楽音信号AWは、アタツク時において
はアタツク用の音色をもち、第１デイケイあるい
はサステインあるいは第２デイケイ時においては
デイケイ用の音色に切換る。他方の可変フイルタ
１１０から出力される楽音信号BWは常に定常音
色（サステイン用の音色）である。可変フイルタ
１０９，１１０の出力AW、ABは可変ミキシン
グ回路８９に入力され、そこで時間経過に伴つて
混合比が可変制御され、その混合出力がライン１
１５を経てVCA９２（第２図）に出力される。 可変フイルタ１０９及び１１０から出力された
アナログ楽音信号AW及びBWはミキシング用抵
抗回路１０２の両端に入力される。ミキシング用
抵抗回路１０２は15分割されており、該抵抗回路
１０２の両端及び各分割的に16のFETゲートＧ
０〜Ｇ１５が接続されており、各ゲートＧ０〜Ｇ
１５の出力がミキシング出力ライン１１５を介し
てVCA９２へ導かれる。各ゲートＧ０〜Ｇ１５
のゲート入力にはデコーダ１０４の出力０〜１５
が各別に供給される。デコーダ１０４の出力によ
つて導通すべきゲートＧ０〜Ｇ５を切換えること
により信号AWとBWの混合比が可変される。 デコーダ１０４の入力には、エンベロープカウ
ンタ９０（２進カウンタ７６）（第８図）から出
力される６ビツトのデータがアンド回路群１０５
及び排他オア回路群１０６を介して供給される。
アンド回路群１０５は５個のアンド回路から成
り、各アンド回路の一方入力にはカウンタ７６の
出力の下位５ビツトが夫々入力され、他方入力に
はカウンタ７６の最上位ビツトMSBのデータを
インバータ１０７で反転したデータが共通に入力
される。排他オア回路群１０６は、４個の排他オ
ア回路から成り、各排他オア回路の一方入力には
アンド回路群１０５の出力の下位４ビツトのデー
タが夫々入力され、他方入力にはアンド回路群１
０５の出力の最上位ビツトのデータが共通に入力
される。デコーダ１００は排他オア回路群１０６
から出力される４ビツトのデータ（２進データ）
をその10進値に対応して０〜15のいずれか１つの
出力にデコードする。 デコーダ１０４の出力０は、信号BWの入力端
に接続されているゲートＧ０を導通する。この場
合、楽音信号BWのみがライン１１５に供給され
る。すなわち、他方の楽音信号AWの混合比は０
である。デコーダ１０４の出力が１、２、３、
４、５、…と増大するに伴つて楽音信号AWの混
合比が徐々に増していく。デコーダ１０４の出力
が７あるいは８のとき（詳しくはその中間点で）、
楽音信号AWとBWの混合比はほぼ等しくなる。
デコーダ１０４の出力が８、９、10、…と増大す
ると、混合比は信号BWよりも信号AWの方が大
きくなり、デコーダ１０４の出力15によつてゲー
トＧ１５が導通されると、信号BWの混合比は０
となり、信号AWのみがライン１１５に導かれ
る。 エンベロープカウンタ９０の状態と可変ミシシ
ング回路８９における混合比制御との関係を第２
表に示す。

【表】

Claims (1)

1. 【特許請求の範囲】 １ 発生すべき楽音信号の音色を選択指定する音
   色指定手段と、 上記音色指定手段で指定された音色に対応する
   基準波形信号を発生する波形信号発生手段と、 上記基準波形信号をそれぞれ入力する第１およ
   び第２のフイルタ手段と、 発生すべき楽音信号の時間軸上における所望の
   第１の部分の楽音波形を上記基準波形信号に基づ
   き形成するための第１のフイルタパラメータを上
   記音色指定手段で指定された音色に対応して発生
   し、上記第１のフイルタ手段に供給する第１のフ
   イルタパラメータ発生手段と、 発生すべき楽音信号の時間軸上における上記第
   １の部分とは異なる第２の部分の楽音波形を上記
   基準波形信号に基づき形成するための第２のフイ
   ルタパラメータを上記音色指定手段で指定された
   音色に対応して発生し、上記第２のフイルタ手段
   に供給する第２のフイルタパラメータ発生手段
   と、 上記第１および第２のフイルタ手段の出力信号
   を混合する混合手段と、 上記混合手段における上記各出力信号の混合割
   合を時間的に変化させるものであつて、変化開始
   当初は一方の出力信号の混合割合を大きくすると
   共に他方の出力信号の混合割合を小さく設定し、
   その後時間経過に従つて該一方の出力信号の混合
   割合を順次小さくすると共に該他方の出力信号の
   混合割合を順次大きくするように制御する制御手
   段と を具え、上記混合手段の出力を楽音信号として発
   生するようにしたことを特徴とする楽音信号発生
   装置。