JPS6242195A

JPS6242195A - 楽音信号発生装置

Info

Publication number: JPS6242195A
Application number: JP61181553A
Authority: JP
Inventors: 奥村　隆俊
Original assignee: Nippon Gakki Co Ltd
Current assignee: Nippon Gakki Co Ltd
Priority date: 1986-08-01
Filing date: 1986-08-01
Publication date: 1987-02-24
Also published as: JPH0427556B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は楽音信号発生装置に関し、特に音色が時間的
に変化する楽音信号を簡単かつ低コストな構成により発
生できるようにしたものに関する。

〔従来の技術〕

従来、音色が時間的に変化する楽音信号を発生する楽音
信号発生装置としては特開昭５３−１３４４１８号公報
に開示されたものがある。この楽音信号発生装置は２つ
の波形信号Ｗ１とＷ２とを別々の波形メモリを用いて発
生し、この波形信号Ｗ１とＷ２の混合割合を時間的に変
化させることにより、音色が時間的に変化する楽音信号
を形成している。

〔発明が解決しようとする問題点〕

しかしながら、この従来の楽音信号発生装置においては
、音色の時間的変化を得るために各音色に対応してそれ
ぞれ少なくとも２つの波形メモリを必要とした。例えば
フルート、ピアノ・・・のような種々の音色の楽音信号
を発生し、かつ各音色の楽音信号に関して音色の時間的
変化を得ようとするとフルート、ピアノ等の各音色に対
してそれぞれ少なくとも２つの波形メモリを設ける必要
があった。このため、楽音信号発生装置のもＭ成がＬｖ
　＞Ｖ＝かつ大規模となりコストも高くなるという欠点
があった。

この発明は上述Ｉ７た従来装置の欠点を除去するために
なされたもので、その目的とするところは簡単な構成か
つ低コストにより、音色が時間的に変化する楽音信号を
発生するようにした楽音信号発生装置を提供することを
目的とする。

〔問題点を解決するための手段〕

この発明の楽音信号発生装置は、上記目的を達成するた
め、発生ずべき楽音信号の音色を選択指定する音色指定
手段と、上記音色指定手段で指定された音色に対応する
基準波形信号を発生する波形信号発生手段と、上記基準
波形信号をそれぞれ入力する第１および第２のフィルタ
手段と、発生すべき楽音信号の時間軸上における所望の
第１の部分の楽音波形を−１−記７λ準波形信号に基づ
き形成するための第１のフィルタパラメータを上記音色
指定手段で指定された音色に対応して発生し、上記第１
のフィルタ手段に供給する第１のフィルタパラメータ発
生手段と、発生すべき楽音信号の時間軸上における上記
第１の部分とは異なる第２の部分の楽音波形を上記基準
波形信号に基づき形成するための第２のフィルタパラメ
ータを上記音色指定手段で指定された音色に対応して発
生し、上記第２のフィルタ手段に供給する第２のフィル
タパラメータ発生手段と、上記第１および第２のフィル
タ手段の出力信号を混合する混合手段と、上記混合手段
における上記各出力信号の混合割合を時間的に変化させ
るものであって、変化開始当初は一方の出力信号の混合
割合を大きくすると共に他方の出力信号の混合割合を小
さく設定し、その後時間経過に従って該一方の出力信号
の混合割合を順次小さくすると共に該他方の出力信号の
混合割合を順次大きくするように制御する制御手段とを
具え、上記混合手段の出力を楽音信号として発生するよ
うにしたことを特徴とする。

〔作用〕

この発明によれば、まず、選択指定された音色に対応し
た基準的音色波形を形成し、その後この基準的音色波形
をフィルタ処理することにより、該音色に関する異なる
２つの波形信号を形成し、この２つの波形信号の混合割
合を時間的に変化させることにより音色が時間的に変化
する楽音信号を形成する。

〔実施例〕

以下この発明の実施例を添付図面にもとづいて詳細に説
明しよう。なお、実施例では、この発明を電子楽器の楽
音信号発生装置に適用した場合につき示す。

実施例の全体構成説明第１図に示す電子楽器１０においてはＣＨＩ乃至ＣＲ２
の７つの楽音発生チャンネルが設けられている。個々の
チャンネルＣＨＩ乃至ＣＨ７はアドレス発生部１１−１
乃至１１−７、ラッチ回路１２−１乃至１２−７、ディ
ジタル−アナログ変換及び補間回路１３−１乃至１３−
７、音色制御及びエンベロープ付与回路１４−１乃至１
４−７を夫々具えている。アドレス発生部１１−１乃至
１１−７とラッチ回路１２−１乃至１２−７との間には
、選択部１５と分配部１６とを介して波形記憶袋ｆｆｉ
　１７が設けられており、この波形記憶装置１７が各チ
ャンネルＣＨＩ〜ＣＨ７によって時分割共用される。

押鍵検出回路１９は鍵盤１８で押圧されている鍵を検出
し、押圧鍵を表わす鍵情報を発音割当て回路２０に供給
する。発音割当て回路２０は押鍵検出回路１９から与え
られる抑圧鍵情報にもとづいて押圧鍵の発音をチャンネ
ルＣＨＩ〜ＣＨ７のいずれかに割当てる。発音割当て回
路２０からは、各チャンネルＣＨ１〜ＣＨ７に割当てた
鍵を表わすキーコードＫＣとその鍵のオン・オフを表わ
すキーオン信号Ｋ　ＯＮが発生され、各チャンネルＣＨ
Ｉ〜ＣＨ７に対応するアドレス発生部１１−１乃至１１
−７に夫々分配される。

アドレス発生部１１−１乃至１１−７は、波形記憶装置
１７から所望周波数で楽音波形（基準波形）を読出すた
めのアドレス信号Ａ１〜Ａ９（例えば９ビット）を発生
ずるための装置である。また、各アドレス発生部１１−
１乃至１１−７からはアドレス信号Ａ１〜Ａ９の値の変
化に同期した信号５１−１乃至５１−７が発生される。

音、１１’１．クロック発生装置２１は、各音名Ｃ，Ｄ
、Ｄ＃・・＃＃Ａ、Ｂ、Ｃのピッチに対応するノートクロック信号ＮＣ
＃〜ＮＣを夫々発生し、各アドレス発生部１１−１乃至
１１−７に各ノートクロック信号ＮＣ”〜ＮＣを供給す
る。アドレス発生部１１−１乃至１１−７では、発音割
当て回路２０から供給されたキーコードＫ　Ｃとに記ノ
ートクロック信号ＮＣ”〜ＮＣとにもとづいて、当該チ
ャンネル（ＣＨＩ〜ＣＨ７）に割当てられた押圧鍵の音
高に比例した速度で値の増大（または減少）を繰返すア
ドレス信号Ａ１〜Ａ９を発生する。

選択部１５は、各チャンネルＣ）１１〜Ｃ）１７に対応
するアドレス発生部１１−１乃至１１−７から発生され
たアドレス信号Ａ１〜Ａ９を時分割的に選択して（時分
割多重化して）波形記憶装置１７のアドレス入力に時分
割的に供給するだめの回路である。尚、実施例では読出
し５た波形を捕間するようにしているので、上位６ビツ
トＡ１〜Ａ６が選択部１５に与えられて読出しアドレス
信号として使用されるようになっている。分配部１６は
、波形記憶装置１７から時分割的に読出された波形デー
タ（波形サンプル点振幅のデータ）を各自のチャンネル
ＣＨＩ〜ＣＨ７に分配し、持続信号化するための回路で
ある。タイミング信号発生回路２２は、選択部１５にお
ける各チャンネルＣＨＩ〜ＣＨ７のアドレス信号の時分
割化を制御するためのチャンネルセレクト信号ＣＨＩＳ
〜ＣＨ７Ｓと、分配部１６における波形データの各チャ
ンネルＣＨＩ〜ＣＨ７への分配を制御するための制御信
号８２−１乃至５２−７．５Ｓ２−１乃至５Ｓ２−７と
を発生する。

波形記憶装置１７はリードオンリイメモリ（以下ＲＯＭ
という）から成り、複数の異なる基準楽音波形（または
音源波形）を夫々予め記憶した複数のＲＯＭを含んでい
る。音色選択部２３は、波形記憶装置１７から読出すべ
き基準楽音波形（すなわち音色）を選択するためのもの
であり、この音色選択部２３によって選択された基準楽
音波形（または音源波形）がアドレス信号Ａ１〜Ａ６に
従って読出される。波形記憶装置１７に記憶する波形は
、それ自体が所望の音色に対応している楽音波形（複合
波形）であってもよく、また、多数の高音周波成分を含
んだ音源波形（多倍音波形）であってもよい。尚、多倍
音波形を記憶した場合は、所望の音色を得るために後段
でフィルタをかける必要がある。

ラッチ回路１２−１乃至１２−７は、分配部１６で分配
かつ持続信号化された各チャンネルの波形データを当該
チャンネルに割当てられている音のピッチに同期してラ
ッチし、時分割クロック成分を確実に除去するための回
路である。ディジタル−アナログ変換及び補間回路１３
−１乃至１３−７は、波形記憶装置１７からディジタル
で読出された波形データをアナログの波形振幅電圧に変
換し、かつ変換されたアナログ波形振幅電圧のサンプル
点間をアドレス信号の下位３ビツトＡ７〜Ａ９にもとづ
いて適宜の波形（関数）で浦間するための回路である。

ディジタル−アナログ変換及び補間回路１３−１乃至１
３〜７から出力されたアナログ楽音波形信号は音色制御
及びエンベロープ付与回路１４−１乃至１４−７に夫々
入力され、アドレス発生部１１−１乃至１１−７から与
えられるキーオン信号Ｋ　ＯＮに従って音色の時間変化
及び振幅エンベロープが付与される。各チャンネルの音
色制御及びエンベロープ付与回路１４−１乃至１４−７
の出力はミキシングされてザウンドシステム２４に至る
。

主要部の詳細側説明第１図に示すアドレス発生部１１−１乃至１１−７、選
択部１６、分配部１６、ラッチ回路１２−１乃至１２−
７、ティシタルーアナログ変換及び補間回路１３−１乃
至１３−７、音色制御及びエンベロープ付与回路１４−
１乃至１４−７の詳細例を１つのチャンネル（ＣＨＩ）
に関して第２図に示す。

アドレス発生部１１−１において、ラッチ回路２５は発
音割当て回路２０から供給されるキーコードＫＣ及びキ
ーオン信号ＫＯＮのうち当該チャンネル（ＣＨＩ）に割
当てられているキーコードＫＣとキーオン信号ＫＯＮを
ラッチするためのものである。この例では、各チャンネ
ルに割当てられた音のキーコードＫＣ及びキーオン信号
ＫＯＮが発音割当て回路２０から時分割的に発生される
ものとしているので、このようなラッチ回路２５が必要
となる。各チャンネルのキーコードＫＣ及びキーオン信
号ＫＯＮを発音割当て回路２０から並列的にかつ持続的
に発生する場合はこのようなラッチ回路２５は不要であ
る。

ラッチ回路２５のストローブ入力（Ｓ）には当該チャン
ネル（ＣＨＩ）のキーコードＫＣとキーオン信号ＫＯＮ
の時分割的タイミングに同期したラッチ制御パルスＬ−
ＣＨＩが、発音割当て回路２０（あるいはその他適宜の
図示しないタイミング信号発生回路）から供給される。

キーコードＫＣは、゛当該チャンネル（ＣＨＩ）に割当
てられている音の音名を表わすノートコードＮ０ＴＥと
オクターブ音域を表わすオクターブコードＯＣＴとから
成る。オクターブコードＯＣＴは第１オクターブから第
７オクターブまでの７つのオクターブ音域に夫々対応す
るオクターブ信号０１〜０７を含んでいる。当該チャン
ネル（ＣＨＩ）に割当てられている押圧鍵の所属オクタ
ーブに対応する１つのオクターブ信号（０１〜０７の１
つ）のみが“１”で、他は００″である。

ラッチ回路２５にラッチされたノートコードＮ０ＴＥは
ノートセレクタ２６の選択制御入力に加えられる。ノー
トセレクタ２６の被選択信号入力には音源クロック発生
装置２１　（第１図）からノートクロック信号ＮＣ”〜
ＮＣが供給される。ノートセレクタ２６においてはノー
トコードＮ０ＴＥが表わす音名に対応する１つのノート
クロック信号（Ｎ　Ｃ＃〜ＮＣの１つ）が選択される。

この例では、音源クロック発生装置２１（第１図）は、
特願昭５２−７１８２２号（特開昭５４−６５１８号）
に示されたような重畳分周信号を各音名に対応して発生
するように構成されているものとしている。すなわち、
各ノートクロック信号Ｎｃ＃〜ＮＣは重畳分周信号形式
で発生される。

ノートセレクタ２６で選択されてライン２７に与えられ
た１つのノートクロック信号（ＮＣ＃〜ＮＣのうち１つ
）すなわち重畳分周信号の状態の一例をライン２７に付
記する。任意の音名に対応する重畳分周信号においては
、その音名に対応する高周波数のクロックを順次分周し
て得られる複数の分周出力信号Ｑ１〜Ｑ９が直列的に時
分割多重化された状態で現われる。個々の分周出力信号
Ｑ１〜Ｑ９はその周波数が夫々２の０乗の関係となって
いる。従って、重畳分周信号においては、複数ビット（
９ビツト）の２進データが直列的に発生している状態と
なっている。Ｑｌが最下位ビット（Ｌ　Ｓ　Ｂ）で、そ
の重みを２°−１とすると、Ｑ２の重みは２　、Ｑ３は
２　、・・・Ｑ８は２７、最上位ビット（ＭＳＢ）のＱ
９の重みは２８である。また、重畳分周信号においては
分周信号Ｑ１〜Ｑ９の先頭に基僧タイミングパルスＰが
必ず送出される。

重畳分周信号においては、複数の分周信号Ｑ１〜Ｑ９の
うちの少くとも最高周波数の信号Ｑ１の論理レベルか反
転する毎にそのときの各分周信号Ｑ１〜Ｑ９の論理レベ
ル（１″または“θ″）を、基準タイミングパルスＰを
先頭に順番に直列的に送出している。すなわち、最高周
波数の分周信号Ｑ　１が振幅レベルが“１゛または“０
”に反転すると、まず最初タイムスロット（このタイム
スロットの幅は極めて短く、例えば１ｕｓ程度である）
において基準タイミングパルスＰが送出される。次のタ
イムスロットには最高周波数の分周信号Ｑ１の論理レベ
ルを表わすデータが割当てられる。以後の８個のタイム
スロットには分周信号Ｑ２〜Ｑ９の論理レベルを表わす
データが夫々割当てられる。最後の分周信号Ｑ９のタイ
ムスロットが終了すると、次のデータ送出タイミングま
ですなわち次に信号Ｑ１が＃１２または”０″に反転す
るまで、重畳分周信号のレベルは“０”に保持される。

従って、少くとも９タイムスロツトの間“０”が連続し
て送出された後“１″が送出された場合、その“１”は
基準タイミングパルスＰであることを表わしている。

ノートセレクタ２６で選択された゛ノートクロック信号
（すなわち重畳分周信号）はライン２７を介してシフト
レジスタ２８の第１ステージに入力される。シフトレジ
スタ２８は１０ステージ／１ビツトであり、重畳分周信
号のタイムスロットに同期したクロックパルスφ（第３
図（ａ）参照）によってシフト駆動される。重畳分周信
号は、Ｐ５Ｑｌ、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７
、Ｑ８、Ｑ９の順にシフトレジスタ２８に読み込まれ、
最終ステージ（第１０ステージ）に向けて逐次シフトさ
れる。

シフトレジスタ２８の第１ステージの出力をインバータ
２９で反転した信号及び第２ステージから第１０ステー
ジまでの出力信号はノア回路３０に入力される。このノ
ア回路３０は基準タイミングパルスＰを検出するための
もの（すなわち分周データＱ１〜Ｑ９の到来を検出する
ためのもの）である。また、シフトレジスタ２８の第４
ステージから第１０ステージまでの出力はアンド回路３
１〜３７に夫々入力されている。このアンド回路３１〜
３７はシフトレジスタ２８で並列化された分周信号Ｑ１
〜Ｑ９のビット位置をオクターブ信号０１〜０７に応じ
た量だけシフトするためのものである。このシフト制御
の後、並列データＱ１〜Ｑ９がラッチ回路３８にラッチ
される。

ラッチ回°路２５から出力されるオクターブ信号０１〜
０７は、高い方のオクターブ信号０７から順にアンド回
路３１乃至３７に入力される。この場合、オクターブ信
号ｏ１〜０７は、そのチャンネルに割当てられた音のオ
クターブ音域に対応するもののみが１”となるので、“
１“となっている単一のオクターブ信号（０１−０７の
１っ）に対応する単一のアンド回路（３１〜３７のうち
の１つ）だけが動作可能となる。そして、その動作可能
となっているアンド回路（３１〜３７のうち１つ）に対
応するシフトレジスタ２８のステージ（第４ステージ〜
第１０ステージのうち１つ）に基帛タイミングパルスＰ
がシフトされてきたとき当該アンド回路（３１〜３７の
うち１つ）が動作し、オア回路３９に信号″１”が加わ
る。

シフトレジスタ２８に重畳分周データＱ１〜Ｑ９が到来
したことは次のようにして検出される。

分周データＱ１〜Ｑ９は必ず基準タイミングパルスＰの
後で送出されるので、基準タイミングパルスＰが現われ
る直前の少くとも９ビツトタイムの間は信号は現われな
い（“０°である）。従って、シフトレジスタ２８の第
１ステージにＬｌタイミングパルスＰが読み込まれたと
き、その直前９ビツトタイムの信号状態を表わす第２ス
テージから第１０ステージの出力はすべて“Ｏｏである
。

シフトレジスタ２８の第１ステージに基準タイミングパ
ルスＰが読み込まれることによって、該第１ステージの
反転信号はＯ“どなる。ノア回路３０には第１ステージ
の反転出力及び第２ステージから第１０ステージの出力
が入力されるでいるので、このとき出力“１゛を生じる
。

ノア回路３０の出力“１″はセット−リセット型フリッ
プフロップ４０のセット入力Ｓに加わる。

これによりフリップフロップ４０はセット状態となり、
そのセット側出力信号Ｑ（“１″）はアンド回路４１に
加わる。こうして、アンド回路４１が動作可能な状態に
設定される。

前述のアンド回路３１乃至３７の出力はオア回路３９を
介してアンド回路４１の他の入力に加わると共に、遅延
フリップフロップ４２で１ビツトタイム遅延された後フ
リップフロップ４０のリセット入力Ｒに加わる。基準タ
イミングパルスＰは常に分周データＱ１〜Ｑ９に先行し
ているので、この基準タイミングパルスＰにもとづいて
アンド回路３１乃至３７から出力“１“が生じたときに
アンド回路４１の条件か成立し、アンド回路４１の出力
”１”がラッチ回路３８のストローブ入力（Ｓ）に加わ
る。その１ビツトタイム後にフリップフロップ４０がリ
セットされると、それ以後にオア回路３９から出力“１
”が生じてもアンド回路４１は動作しない。従って、ア
ンド回路４１からラッチ回路３８に加わるストローブパ
ルスＳ１は、重畳分周信号の１組が送出される毎に、す
なわち最高周波数の分周信号Ｑ１の論理レベルが切換わ
る毎に、１度だけ、１ビツトタイムの幅で生じる。

このストローブペルスＳ１が生じるタイミングはオクタ
ーブ信号０１〜０７によって定まる。

例えば、オクターブ信号０７が１″のときは、基準タイ
ミングパルスＰがシフトレジスタ２８の第４ステージに
入ったときアンド回路３１が動作し、そのときにストロ
ーブパルスＳ１が生じる。

そのとき、シフトレジスタ２８の第１、第２、第３ステ
ージには分周信号Ｑ３、Ｑ２、Ｑｌが入っている。従っ
て、これら分周信号Ｑ３、Ｑ２、Ｑｌがラッチ回路３８
に読み込まれる。

ラッチ回路３８は９つのラッチ位置Ｐ１〜Ｐ９を有して
おり、Ｐｌが最上位ビット（ＭＳＢ）、Ｐ９が最下位ビ
ット（Ｌ　Ｓ　Ｂ）のウェイトに対応する。シフトレジ
スタ２８の第１ステージ乃至第９ステージの出力がラッ
チ回路３８のラッチ位置Ｐ１〜Ｐ９に入力される。ラッ
チ回路３８の各ラッチ位置Ｐ１〜Ｐ９の出力がアドレス
信号Ａ１、Ａ２、Ａ３、Ａ４、Ａ５、Ａ６、Ａ７、Ａ８
、Ａ９としてアドレス発生部１１−１から出力される。

基準タイミングパルスＰを先頭に重畳分周信号Ｑ１〜Ｑ
９がライン２７に現われる毎にストローブパルスＳ１が
発生し、ラッチ回路３８の記憶が書替えられる。最高周
波数の分周信号Ｑ１の論理レベルが変化する毎に重畳分
周信号Ｐ、Ｑｌ〜Ｑ９が送出されるので、ラッチ回路３
８から出力されるアドレス信号Ａ１〜Ａ９の値は分周信
号Ｑ１〜Ｑ９の値が変わる毎に変化する。こうして、当
該チャンネルに割当てられた鍵の音名に対応する分周信
号Ｑ１〜Ｑ９を並列持続化し、かつ当該鍵のオクターブ
音域を表わすオクターブ信号０１〜０７に応じてそのビ
ット位置を横方向にシフトした２進のアドレス信号Ａ１
〜Ａ９が得られる。

また、アンド回路４１から出力されるストローブパルス
Ｓ１は、当該チャンネル（ＣＨＩ）に割当てられた音の
アドレス信号Ａ１〜Ａ９の値の変化に同期した信号５１
−１として、アドレス発生部１１−１から出力される。

前述のように、アドレス信号Ａ１〜Ａ９を構成する分周
データＱ１〜Ｑ９の変化の最少単位であるＱｌが変化す
る毎に、アンド回路４１からストローブパルスＳｌ（す
なわち信号５Ｌ−１）が発生される。ストローブパルス
Ｓ１の発生例を第３図（ｂ）に示す。また、ラッチ回路
３８から出力されるアドレス信号Ａ１〜Ａ９によって指
定されるアドレスの一例を第３図（ｃ）に示す。

アドレス信号Ａ１〜９のうち上位６ビツトＡ１〜Ａ６は
選択部１５のアンド回路群４３に入力される。選択部１
５は、チャンネルＣＨＩに対応するアンド回路群４３と
同様に各チャンネル（ＣＨ２〜ＣＨ７）のアドレス信号
（Ａｌ〜Ａ６）を入力したアンド回路群（図示せず）を
各チャンネルに対応して具えている。各チャンネル（Ｃ
ＨＩ〜ＣＨ７）のアンド回路群（４３）の出力（Ａｌ〜
Ａ６）はと同一ビット毎にオア回路群４４でまとめられ
、各チャンネル共通の波形記憶装置１７のアドレス入力
に加えられる。チャンネルＣＨＩに対応するアンド回路
群４３のゲート制御入力には該チャンネルＣＨＩに対応
するチャンネルセレクト信号ＣＨＩＳが供給される。選
択部１５内の他のチャンネル（ＣＨ２−ＣＨ２）に対応
するアンド回路群（図示せず）にも当該チャンネルに対
応するチャンネルセレクト信号（ＣＨ２Ｓ−ＣＨ７Ｓ）
がタイミング信号発生回路２２（第１図）から供給され
る。

第３図（ｄ）に示すように、各チャンネルＣＨＩ〜ＣＨ
７に対応するチャンネルセレクト信号ＣＨＩＳ−ＣＨ７
Ｓは、一定のパルス幅Ｘと一定の周期Ｙをもち、各チャ
ンネルのものが順次ずれて発生するようになっている。

従って、選択部１５においては、まずチャンネルセレク
ト信号ＣＨＩＳにもとづいてチャンネルＣＨＩのアドレ
ス信号Ａ１〜Ａ６か選択され、次にチャンネルセレクト
信号ＣＨ２５にもとづいてチャンネルＣＨ２のアドレス
信号Ａ１〜Ａ６が選択され、以後チャンネルセレクト信
号ＣＨ３Ｓ−ＣＨ７ＳにもとづいてチャンネルＣＨ３〜
ＣＨ７のアドレス信号Ａ１〜Ａ６が順次選択され、チャ
ンネルＣＨＩ〜ＣＨ７のアドレス信号Ａ１〜Ａ６の順次
選択が繰返される。こうして波形記憶装置１７のアドレ
ス入力には各チャンネルＣＨＩ〜ＣＨ７のアドレス信号
Ａ１〜Ａ６が時分割的に供給される。

ところで、波形記憶装置１７として使用するＲＯＭから
安定した読出し出力を得るには、一定の時間をかけて読
出しを行なわねばならない。チャンネルセレクト信号Ｃ
ＨＩＳ−ＣＨ７Ｓのパルス幅Ｘは、この安定読出し時間
によって定まる。例えば、安定した読出し出力を得るの
にＭビットタイムかかるとすると、Ｘを（Ｍ＋ｌ）ビッ
トタイムとする。第３図（ｅ）は時分割的に読出される
波形記憶装置１７　（ＲＯＭ）の出力のチャンネルを示
した図であり、斜線部分は安定読出しに要する時間（Ｍ
ビットタイム）を示す。各チャンネルＣＨＩ〜ＣＨ７の
時分割タイムスロットの最後の１ビツトタイムにおいて
安定した読出し出力が確実に得られることが第３図（ｅ
）には示されている。

分配部１６における１チャンネル分の構成は６ビツトの
ラッチ回路４５とリセット優先型のフリップフロップ４
６とアンド回路４７からなり、これらの回路が各チャン
ネル（ＣＨＩ〜ＣＨ７）に対応して夫々設けられている
。波形記憶装置１７から時分割的に読出された６ビツト
のディジタルデータから成る各チャンネルの波形サンプ
ル点振幅データは、分配部１６における各チャンネル（
ＣＨＩ〜ＣＨ７）に対応するラッチ回路（４５）のデー
タ入力（Ｄ）に夫々入力される。チャンネルＣＩ（１の
フリップフロップ４６のリセット入力（Ｒ）にはアドレ
ス信号Ａ１〜Ａ９の変化に同期した信号５１−１が入力
される。他のチャンネル（ＣＨ２−ＣＨ２）の同様のフ
リップフロップ（図示せず）のリセット入力には自己の
チャンネル（ＣＨ２−ＣＨ２）のアドレス信号（Ａｌ〜
Ａ９）の変化に同期した信号５１−２乃至５ｌ−７（第
１図参照）が夫々入力される。フリップフロップ４６の
セット入力（Ｓ）にはチャンネルＣＨＩのための第１の
制御信号５２−１が入力され、他のチャンネル（ＣＨ２
−ＣＨ２）の同様のフリップフロップ（図示せず）のセ
ット入力にはそれらのチャンネルに対応する第１の制御
信号５２−２乃至５２−７が夫々入力される。フリップ
フロップ４６の出力はアンド回路４７に加わる。

アンド回路４７の他の入力にはチャンネルＣＨＩに対応
する第２の制御信号５Ｓ２−１が加わり、他のチャンネ
ル（ＣＨ２−ＣＨ２）の同様の回路（図示せず）にはそ
れらのチャンネル（ＣＨ２−ＣＨ２）に対応する第２の
制御信号５Ｓ２−２７１Ｊ至５Ｓ２−７が夫々入力され
る。アンド回路４７の出力はラッチ回路４５のストロー
ブ入力（Ｓ）に加わる。

各チャンネル（ＣＨ’１〜ＣＨ７’）に対応する第１の
制御信号５２−１乃至５２−７は、各々に対応するチャ
ンネルセレクト信号ＣＨＩＳ乃至ＣＨ７Ｓ（第３図（ｄ
））のパルスの立」ユリ部分の１ビツトタイムに同期し
て発生し、第２の制御信号５Ｓ２−１乃至５Ｓ２−７は
チャンネルセレクト信号ＣＨＩＳ乃至ＣＨ７Ｓのパルス
の終わり部分の１ビツトタイムに同期して発生する。参
考のため、チャンネルＣＨＩとＣＨ７の制御信号５２−
１．５Ｓ２−１．５２−７．５Ｓ２−７を第３図（ｆ）
に示す。

チャンネルＣＨＩに関して説明すると、チャンネルセレ
クト信号ＣＨＩＳにもとづいてチャンネルＣＨＩに関す
る波形サンプル点振幅データを波形記憶装置１７から読
出しているときに、信号ＣＨＩＳの立上りに同期して発
生する第１の制御信号５２−１によってフリップフロッ
プ４６がセットされ、フリップフロップ４６の出力（Ｑ
）が１”となる。それからＭビットタイム後に（すなわ
ちＲＯＭの読出しが安定したときに）第２の制御信号５
Ｓ２−１が発生され、アンド回路４７を介してラッチ回
路４５にストローブパルスＳ２が与えられる。従って、
波形記憶装置１７から読出されたチャンネルＣＨＩに関
する波形サンプル点振幅データが安定したときに同じチ
ャンネルＣＨＩのラッチ回路４５にストローブパルスＳ
２が与えられ、正確な波形サンプル点振幅データがラッ
チ回路４５にラッチされる。（すなわち分配され、持続
信号化される）。このとき他のチャンネル（ＣＨ２−Ｃ
Ｈ２）に対応するラッチ回路（図示せず）に波形記憶装
置１７の読出し出力は分配されない（ラッチされない）
。他のチャンネル（ＣＨ２〜ＣＨ７）に関しても、チャ
ンネルＣＨｉと同様に、波形記憶装置１７から５時分割
で読出された各チャンネル（ＣＨ２−ＣＨ２）の波形サ
ンプル点振幅データが、各々のチャンネルに対応する第
２の制御信号５Ｓ２−２乃至５Ｓ２−７にもとづいてラ
ッチ回路４５と同様の各チャンネルのラッチ回路（図示
せず）にラッチされる（分配され、持続信号化される）
。

以上のようにして、分配部１６では波形記憶装置１７の
時分割読出しタイミングに同期して波形サンプル点振幅
データを各々のチャンネルＣＨＩ〜ＣＨ７に分配し、持
続信号化する。

フリップフロップ４６と５アンド回路４７は波形記憶装
置１７からのデータ読出しが安定したときのみラッチ回
路４５のラッチ動作を行なわせるための回路である。第
３図（ｃ）、（ｄ）に示すように、成るチャンネル（こ
の例ではＣＨＩ）のアドレスが変化したときに（この例
ではアドレス１からアドレス２に変化している）、その
チャンネルＣＨＩのチャンネルセレクト信号ＣＨＩＳが
発生すると、成るアドレス（この例ではアドレス１）の
波形サンプル点振幅データを読出している途中でその次
のアドレス（アドレス２）に切換わってしまい、本来読
出しが安定するはずの時間（第２の制御信号５Ｓ２−１
の発生タイミング）になっても読出し出力は安定してい
ない事態が生じる。

これは時分割タイミングと楽音のピッチ（つまり波形読
出し用アドレスが切換るタイミング）が非同期であるか
らである。そのような不安定な状態の読出し出力をラッ
チ回路４５にラッチすることは好ましくない。そこで、
第１の制御信号５２−１によってフリップフロップ４６
がセットされたときから第２の制御信号５Ｓ２−１が発
生するまでの間に、アドレス変化に同期した信号５１−
１が発生した場合はフリップフロップ４６．をリセット
してアンド回路４７を不動作にし、ラッチ回路４５のス
トローブパルスＳ２が発生されないようにしている。フ
リップフロップ４６はリセット優先型であるため、信号
５１−１と制御信号５２−１が同時に発生した場合もリ
セット状態となり、ストローブパルスＳ２は発生されな
い。

第３図（ｇ）に示すように、チャンネルセレクト信号Ｃ
ＨＩＳの発生時にそのチャンネル（ＣＨｌ）のアドレス
が切換わった場合はストローブパルスＳ２は発生されな
い。従って、新たなアドレス（第３図の例ではアドレス
２）に対応する波形サンプル点振幅データはすぐにはラ
ッチ回路４５にラッチされないが、その次にチャンネル
セレクト信号ＣＨＩＳが発生したときに発生されるスト
ローブパルスＳ２にもとづいてラッチ回路４５にラッチ
される。アドレス変化時にストローブパルスＳ２が発生
しなくても、次に発生するストローブパルスＳ２によっ
て変化後のアドレスに対応する波形サンプル点振幅デー
タを確実にラッチし得るようにするために、チャンネル
セレクト信号ＣＨＩＳ−ＣＨ７Ｓの周期Ｙを次のように
定めねばならない。

Ｙｍａｘ、−Ｚｍｌｎ、−Ｘ　　　　　　　　　　　　
　−（１）Ｙｍａｘ、は周期Ｙとして選定し得る値の最
大値である。Ｚ　ｍｉｎ、は１つのアドレスの時間間隔
Ｚ（第３図（ｂ）参照）の最小値であり、電子楽器１０
（第１図）で発生可能な最高音のアドレス信号Ａ１〜Ａ
９の最少変化単位がこれに相当する。Ｘはチャンネルセ
レクト信号ＣＨＩＳ〜ＣＨ７Ｓのパルス幅であり、前述
のようにＲＯＭの安定読出し時間を考慮した値をもつが
、Ｚ　ａ＋ｔｎ、に比べればはるかに小さな値であると
考えてよい。上記式（１）は、最少のアドレス変化間隔
Ｚ　ｍｉｎ、からパルス幅Ｘを引いた値よりも小さい値
に周期Ｙを定めねばならないことを意味している。

分配部１６内のラッチ回路（４５）に夫々ラッチされた
各チャンλルの波形サンプル点振幅データは、各々のチ
ャンネルＣＨＩ〜ＣＨ７に対応するラッチ回路１２−１
乃至１２−７のデータ入力（Ｄ）に加わる。ラッチ回路
１２−１乃至１２−７のストローブ入力（Ｓ）には、各
チャンネルに対応するアドレス発生部１１−１乃至１１
−７から出力されるアドレス変化に同期した信号５Ｌ−
１乃至５１−７が夫々加えられる。各チャンネルＣＨＩ
〜ＣＨ７の波形サンプル点振幅データは、分配部１６内
のラッチ回路（４５）において既に持続信号化されてい
るが、この分配部１６においては波形データの時分割読
出しのタイミングに同期してラッチ動作を行なったため
、時分割クロック成分が残るおそれがある。そこで、ラ
ッチ回路１２−１乃至１２−７では楽音のピッチに同期
して（調和して）ラッチし直すことにより、時分割クロ
ック成分を確実に除去するようにしている。

各チャンネルＣＨＩ〜ＣＨ７のラッチ回路１２−１乃至
１２−７のストローブ信号として使用される信号５１−
１乃至５１−７は、各チャンネルＣＨＩ〜ＣＨ７のアド
レス信号Ａ１〜Ａ９の変化に同期しているので、各チャ
ンネルＣＨＩ〜ＣＨ７に割当てられている音の音高の２
°　（但しｎは自然数）の周波数をもち、発生音に調和
している。

ラッチ回路１２−１から出力された波形サンプル点振幅
データはディジタル−アナログ変換及び補間回路１３−
１のディジタル−アナログ変換部４８に入力される。デ
ィジタル−アナログ変換部４８は入力された６ビツトの
ディジタルの波形サンプル点振幅データをアナログ信号
Ａに変換し、捕間部４９に供給する。また、ディジタル
−アナログ変換部４８では直前のサンプル点振幅データ
のアナログ信号Ｂを記憶しておき、これを補間部４９に
供給する。補間部４９では、隣合う２つのサンプル点振
幅に対応する２つのアナログ信号Ａ。

Ｂの間を所定の関数（例えば三角関数）によって補間す
るもので、アドレス信号の下位３ビツトＡ７、Ａ８、Ａ
９に従って８ステツプで補間する。

尚、補間回路としては特願昭４９−８５４０３号（特開
昭５１−１４０１５号）に示された回路を使用すること
ができる。

ディジタル−アナログ変換及び補間回路１３−１から出
力されたアナログ楽音波形信号は音色制御及びエンベロ
ープ付与回路１４−１のフィルタ回路９３に入力される
。フィルタ回路９３は、後に詳しく説明するように、音
色選択部２３で選択されている音色およびチャンネルＣ
ＨＩのオクターブコードＯＣＴに対応してフィルタ特性
がそれぞれ可変制御される２つの可変フィルタを有して
おり、アタックまたはディケイ用のアナログ楽音波形信
号ＡＷとサスティン用のアナログ楽音波形信号ＢＷを形
成出力する。

フィルタ回路９３で形成されたアナログ楽音波形信号Ａ
Ｗ及びＢＷは可変ミキシング回路８９に入力される。可
変ミキシング回路８９は、エンベロープカウンタ９０か
ら与えられるデータに応じて混合比率を可変しながら２
つのアナログ楽音波形信号ＡＷ、ＢＷを混合し、その混
合楽音信号をＶＣＡ９２に供給する。混合比率が変化す
れば、得られる混合楽音信号の波形も変化するので、エ
ンベロープカウンタ９０の出力に応じて混合比率を時間
的に変化することにより、時間的に波形が変化する（す
なわち音色が時間的に変化する）楽音信号を得ることが
できる。

ＶＣＡ９２に入力された楽音信号はエンベローブメモリ
９１から与えられるエンベロープ波形信号に応じて振幅
エンベロープが付与される。エンベロープメモリ９１は
エンベロープカウンタ９０の出力によって制御され、エ
ンベロープカウンタ９０はアタックパルス発生器８５か
らのアタックパルスＡＴＴＰ、第１ディケイパルス発生
器８６からの第１デイケイパルスＩ　Ｄ　Ｐ　、第２デ
ィケイパルス発生器８７からの第２デイケイパルス２Ｄ
Ｐおよびアドレス発生部１１−１から供給されるキーオ
ン信号ＫＯＮにもとづき制御される。

なお、アタックパルス発生器８５、第１ディケイパルス
発生器８６、第２ディケイパルス発生器８７は各チャン
ネルＣＨＩ〜ＣＨ７に対して共通に設けられる。

ＶＣＡ９２の出力は他のチャンネル（ＣＨ２−ＣＨ２）
の出力と混合された後サウンドシステム２４に供給され
る。

アドレス発生部の他の詳細例第４図はアドレス発生部１１−１乃至１１−７の他の詳
■■例を示す図で、チャンネルＣＨｉのみ示したが、他
のチャンネルＣＨ２〜ＣＨ７も同一構成である。第２図
の例ではノートクロック信号ＮＣ”〜ＮＣとして重畳分
周信号を用いているが、第４図はノートクロック信号Ｎ
Ｃ＃〜ＮＣとして重畳分周信号を用いずに各音名に対応
する高い周波数のクロックパルスを用いた場合における
アドレス発生部１１−１乃至１１−７の詳細構成を例示
している。すなわち、アドレス発生部１１−１乃至１１
−７として第４図の構成を用いる場合、音源クロック発
生装置２１（第１図）は各音名Ｃ＃〜Ｃの音高に対応す
る夫々単一のクロッ−クパルスから成るノートクロック
信号ＮＣ＃〜ＮＣを発生ずる構成とされる。

ラッチ回路５２は第２図のラッチ回路２５と同じく、発
音割当て回路２０（第１図）から時分割的に与えられる
自己のチャンネル（ＣＨＩ）に割当てられているキーコ
ードＫＣとキーオン信号Ｋ　ＯＮをラッチするためのも
のである。ノートセレクタ５３はノートコードＮ０ＴＥ
にもとづいてノートクロック信号ＮＣ＃〜ＮＣの中から
単一のノートクロック信号（ＮＣ＃〜ＮＣのうち１つ）
を選択する。ノートセレクタ５３で選択されたノートク
ロック信号は９ビツトの２進カウンタ５４のカウント入
力に加えられると共に、アドレス変化に同期した信号５
１−１としてアドレス発生部１１−１から出力される。

シフト回路５５はカウンタ５４から与えられる９ビツト
の２進コードのビット位置をラッチ回路５２にラッチさ
れているオクターブコードＯＣＴの内容に応じて左また
は右にシフトする回路で、このシフト回路５５の出力（
すなわちカウンタ５４の出力２進コードを横シフトした
もの）がアドレス信号Ａ１〜Ａ９としてアドレス発生部
１１−１から出力される。カウンタ５４の出力をＱ１〜
Ｑ９（ＱｌがＭＳＢ、Ｑ９がＬＳＢ）で表わし、オクタ
ーブコードＯＣＴに含まれる各オクターブ信号０１〜０
７に対応するシフト状態を第１表に示す。オクターブ音
域が上がるにつれて、アドレス信号Ａ１〜Ａ９の値が２
倍、４倍、８倍・・・となることが第１表から判る。

第１表シフト回路５５波形記憶装置の変更例（その１）第１図に示す実施例では波形記憶装置１７としてＲＯＭ
を用いているが、ＲＯＭの代わりにランダムアクセスメ
モリ（以下ＲＡＭという）を用いてもよい。第５図は波
形記憶装置１７′としてＲＡＭを用いた例を示した図で
、第１図に示す電子楽器１０において波形記憶装置１７
と音色選択部２３の部分が第５図の回路によって置換さ
れる。

第５図の回路による置換を行なった場合、選択部１５と
分配部１６の構成は第２図に示されたものと同一でよい
が、チャンネルセレクト信号ＣＨＩＳ−ＣＨ７Ｓ、第１
及び第２の制御信号８２−１乃至５２−７．５Ｓ２−１
乃至５Ｓ２−７の発生タイミングは例えば第６図に示す
ように変更される。

波形記憶装置１７′にＲＡＭを用いた場合、ＲＡＭの動
作モードを切換える信号Ｒ／Ｗを使用してＲＡＭの動作
モードを読出しまたは書込みモードのどちらかに適宜切
換える必要がある。このモード切換信号Ｒ／Ｗをタイミ
ング信号発生回路２２（ｍ１図）から発生するものとし
、チャンネルセレクト信号ＣＨＩＳ−ＣＨ７Ｓや制御信
号５２−１乃至５２−７．５Ｓ２−１乃至５Ｓ２−７を
このモード切換信号Ｒ／Ｗに同期して発生する。第６図
を参照してこの点について説明する。

第６図（ａ）、（ｂ）、（ｅ）は第３図（ａ）、（ｂ）
、（Ｃ）と同じ信号を示している。モード切換信号Ｒ／
Ｗは第６図（ｄ）に示すように発生する。モード切換信
号Ｒ／Ｗが１”のときは読出しモード（Ｒ）であり、０
″のときは書込みモード（Ｗ）である。読出しモード（
Ｒ）のパルス時間幅はＲＡＭの安定読出しに要する時間
によって定まる。ＲＡＭの安定読出しに要する時間はＲ
ＯＭの場合よりも一般に短い。第６図（ｆ）の傾斜部分
がＲＡＭの安定読出しに要する時間に相当し、この例で
は２ビツトタイムとしている。書込みモード（Ｗ）のパ
ルス時間幅は１ビツトタイムである。

第６図（ｅ）はチャンネルセレクト信号ＣＨＩＳ−ＣＨ
７Ｓの定住状態を例示したもので、続出しモード（Ｒ）
のタイミングに一致して各信号ＣＨＩＳ−ＣＨ７Ｓが順
次発生する。書込みモード（Ｗ）のときはチャンネルセ
レクト信号ＣＨＩＳ−ＣＨ７Ｓはまったく発生しないよ
うになっている。従って、書込みモード（Ｗ）のときは
選択部１５（第１図）においてどのチャンネルのアドレ
ス信号Ａ１〜Ａ６も選択されない。前述と同様に、第１
の制御信号５２−１乃至５２−７はチャンネルセレクト
信号ＣＨＩＳ−ＣＨ７Ｓの立上りの１ビツトタイムに同
期して発生され、第２の制御信号５Ｓ２−１乃至５Ｓ２
−７はチャンネルセレクト信号ＣＨＩＳ−ＣＨ７Ｓの立
上り直前の１ビツトタイムに同期して発生される。チャ
ンネルＣＨＩとＣＨ７の制御信号Ｓ−１，５Ｓ２−１．
５２−７．５Ｓ２−７の発生例を第６図（ｇ）に示す。

尚、第６図（ｆ）は波形記憶装置１７′（第５図）から
時分割的に読出される波形サンプル点振幅データのチャ
ンネル（ＣＨＩ〜ＣＨ７）を示したものである。

第５図において、選択部１５から供給される時分割多重
化された各チャンネルのアドレス信号Ａ１〜Ａ６は、オ
ア回路群５６を介し、て波形記憶装置１７′のアドレス
入力に加えられる。オア回路群５６の他の入力にはゲー
ト回路５７の出力が加えられる。ゲート回路５７のゲー
ト制御入力には、タイミング信号発生回路２２（第１図
）から発生されるモード切換信号Ｒ／Ｗがインバータ５
８を介して供給される。モード切換信号がＲ／Ｗが“１
゛のとき（すなわち読出しモード（Ｒ）のとき）ゲート
回路５７がオフとなり、信号Ｒ／Ｗが°Ｏ″のとき（す
なわち書込みモード（Ｗ）のとき）ゲート回路５７がオ
ンとなる。従って、選択部１５からアドレス信号Ａ１〜
Ａ６が供給されるとき、すなわち読出しモード（Ｒ）の
とき（第６図（ｄ）、（ａ）参照）、ゲート回路５７か
らオア回路群５６には信号が与えられず、選択部１５か
らのアドレス信号Ａ１〜Ａ６がオア回路群５６をそのま
ま通過して波形記憶装置１７′に入力される。

ＲＡＭから成る波形記憶装置１７′の動作モード制御入
力にはモード切換信号Ｒ／Ｗが入力されている。この信
号Ｒ／Ｗが“１″のときＲＡＭは読出しモード（Ｒ）と
なる。従って、読出しモード（Ｒ）のときに選択部１５
から供給されるアドレス信号Ａ１〜Ａ６に基づいて波形
記憶装置１７′から波形サンプル点振幅データが時分割
的に読出され、データバス５９を経て分配部１６（第１
図、第２図）に供給される。第６図（ｇ）に示したよう
に、分配部１６で使用する制御信号５２−１乃至５Ｓ２
−７は読出しモード（Ｒ）のタイミングに合わせて発生
されるので、データバス５９に時分割的に読出された各
チャンネルの波形サンプル点振幅データを各々のチャン
ネルＣＨＩ〜ＣＨ７に確実に分配することができる。

モード切換信号Ｒ／Ｗが“θ′すなわち書込みモード（
Ｗ）のときは、波形記憶装置（ＲＡＭ）１７′はデータ
バス５９に与えられているデータをアドレス入力に与え
られているアドレスコードが指定するアドレスに書込む
。このときゲート回路５７．６０は共にオン状態となっ
ており、ゲート回路５７を通過したアドレスコードがオ
ア回路群５６を経て波形記憶装置１７′のアドレス入力
に与えられ、かつゲート回路６０を通過したデータがデ
ータバス５９に与えられる。このとき、選択部１５から
アドレス信号Ａ１〜Ａ６は供給されず、また、分配部１
６に制御信号５２−１乃至５Ｓ２−７が与えられること
はない。従ってゲート回路６０からデータノ（ス５９に
与えられたデータが分配部１６でラッチされることはな
い。

ゲート回路５７には、アドレスカウンタ６１から出力さ
れる６ビツトの２進のアドレスコードＡＤＩ〜ＡＤ６が
入力される。アドレスカウンタ６１はクロックパルスφ
／４をカウントする。クロックパルスφ／４は第６図（
ａ）に示すクロックパルスφを１／４分周したもので、
例えば第６図（ｈ）に示すように発生する。クロ・ソク
ノ々ルスφ／４に応答して変化するアドレスコードＡＤ
Ｉ〜ＡＤ６の一例を第６図（ｉ）に示す。第６図（ｄ）
、（ｉ）から明らかなように、アドレスコードＡＤＩ〜
ＡＤ６の値はモード切換信号Ｒ／Ｗに同期して変化する
ようになっている。

音色ＲＯＭ６２−１．６２−２．６２−３．・・・は種
々の音色＃１．＃２．＃３．・・・に対応する楽音波形
サンプル点振幅データを記憶しているもので、例えばＲ
ＯＭ６２−１の音色＃１はフルート、６２−２の音色＃
２はオーボエに対応している。

音色選択部２３′は各音色＃１．＃２．＃３．　、・・
を選択するためのスイッチから成り、このスイ、ンチに
よって選択された音色に対応する音色ＲＯＭ（６２−１
，６２−２，６２−３，・・・）のみが読出し可能状態
となる。音色ＲＯＭ６２−１．６２−２．６２−３．・
・・のアドレス入力にはアドレスカウンタ６１からアド
レスコードＡＤＩ〜ＡＤ６が入力される。音色選択部２
３′からの音色選択信号によって読出し可能状態になっ
ている音色ＲＯＭ（６２−１，６２−２，６２−３，・
・・）からアドレスコードＡＤＩ〜ＡＤ６に従って読出
された波形サンプル点振幅データ（６ビツト）は加算器
６３で加算され、ゲート回路６０に入力される。

従って加算器６３からは、選択された１乃至段数の音色
の複合波形のサンプル点振幅データが得られる。

波形記憶装置の変更例（その２）第１図に示す電子楽器１０において、選択部１５、波形
記憶装置１７、分配部１６、タイミング信号発生回路２
２、音色選択部２３の部分を、第７図の回路で置換する
ことができる。第７図において、一致検出回路６４−１
乃至６４−７とラッチ回路６５−１乃至６５−７が各チ
ャンネルＣＨＩ〜ＣＨ７に対応して設けられている。各
チャンネルＣＨＩ〜ＣＨ７の一致検出回路６４−１乃至
６４−７の一方入力には、同じチャンネルＣＨＩ〜ＣＨ
７のアドレス発生部１１−１乃至１ｌ−７（第１図）か
ら波形読出し用のアドレス信号（Ａｌ〜Ａ６）が夫々供
給される。また、各チャンネルＣＨＩ〜ＣＨ７に対応す
るラッチ回路６５−１乃至６５−７の出力は同じチャン
ネルのラッチ回路１２−１乃至１２−７（第１図）に供
給される。

一致検出回路６４−１乃至６４−７の他の入力にはアド
レスカウンタ６６から出力される６ビツトのアドレスコ
ードＡｄｌ〜Ａｄ６が共通に供給される。アドレスカウ
ンタ６６は６ビツトの２進カウンタで、所定のクロック
パルスφ′をカウントする。クロックパルスφ′の周期
は、波形読出し用のアドレス信号Ａ】〜Ａ６の最少変化
間隔（すなわち最高音のアドレス信号Ａ１〜へ〇の変化
間隔）の１／６４の時間よりも小さく定めるものとする
。これにより、波形読出し用のアドレス信号Ａ１〜へ６
が同じ値を維持している間に、アドレスカウンタ６６の
６ビツトの出力コードＡｄ１〜Ａｄ６は最小値”ｏ　ｏ
　ｏ　ｏ　ｏ　ｏ”　（１０進のＯ）から最大値“１１
１１１１’″　（１０進の６３）まで少くとも１循環す
る。一致検出回路６４−１乃至６４−７では、アドレス
発生部１１−１乃至１１−７から与えられるアドレス信
号Ａ１〜Ａ６の値にアドレスコードＡｄｌ〜Ａｄ６の値
が一致したとき一致検出信号ＥＱＩ〜ＥＱ７を夫々発生
する。これらの一致検出信号ＥＱＩ〜ＥＱ７はラッチ回
路６５−１乃至６５−７のストローブ入力（Ｓ）に夫々
加えられる。

波形計算回路６７では音色選択レバー６８の投入状態に
応じて所望の楽音波形の各サンプル点振幅データを計算
する。計算が終了すると、適当な時期に書込み指令信号
ＷＳを発生し、かっ、この信号ＷＳの発生時間中に：を
算済みの各サンプル点振幅データＷｖをアドレスカウン
タ６６からのアドレスコードＡｄｌ〜Ａｄ６に応じて出
力する。

書込み指令信号ＷＳのパルス時間幅は、アドレスカウン
タ６６のカウントクロックパルスφ′の６４周期の長さ
である。従って、信号ＷＳの発生中にアドレスコードＡ
ｄｌ〜Ａｄ６の値は１循環し、全アドレスに対応するサ
ンプル点振幅データＷＶが順次出力される。

波形計算回路６７から出力された６ビツトの波形サンプ
ル点振幅データＷＶは、６４ステージ／６ビツトの循環
シフトレジスタ６９のデータ入力に供給される。また、
書込み指令信号ＷＳはシフトレジスタ６９の書込み制御
入力に加えられ、この信号ＷＳをインバータ７０で反転
した信号か該シフトレジスタ６９の自己保持制御入力に
加えられる。シフトレジスタ６９はアドレスカウンタ６
６と同じクロックパルスφ′によってシフト制御される
。従って、アドレスコードＡｄｌ〜Ａｄ６の変化とシフ
トレジスタ６９のシフト駆動は同期している。

書込み指令信号ＷＳの発生中に波形計算回路６７から出
力された６４アドレスに対応するサンプル点振幅データ
ＷＶは、シフトレジスタ６９の６４個のステージに順次
書込まれる。そして、信号ＷＳが消滅するとシフトレジ
スタ６９は自己保持状態となり、最終ステージがら出力
される振幅データを最初のステージに戻して循環保持す
る。

シフトレジスタ６９の最終ステージから出力される波形
サンプル点振幅データはラッチ回路６５−１乃至６５−
７のデータ入力（Ｄ）に供給される。

このシフトレジスタ６９の最終ステージがらは６４個の
各アドレスに対応する波形サンプル点振幅データがアド
レスコードＡｄｌ〜Ａｄ６に同期して出力されている。

従って、一致検出回路６４−１乃至６４−７から一致検
出信号ＥＱＩ〜ＥＱ７が発生したとき、波形読出し用ア
ドレス信号（Ａｌ〜Ａ６）のアドレスに対応する波形サ
ンプル点振幅データがラッチ回路６５−１乃至６５−７
のデータ入力（Ｄ）に加えられている。従って、アドレ
ス発生部１１−１乃至１１−７から供給されたアドレス
信号（Ａｌ〜Ａ６）のアドレスに対応する波形サンプル
点振幅データが各ラッチ回路６５−１乃至６５−７に夫
々ラッチされる。

第７図において波形計算回路６７とシフトレジスタ６９
の部分を第１図に示す波形記憶装置１７と同様のＲＯＭ
で置換することができる。

音色制御及びエンベロープ付与回路の詳細例第８図は第
２図のエンベロープカウンタ９ｏとエンベロープメモリ
９１の詳細を示したものである。アドレス発生部１ｌ−
１（第１図）から供給されたキーオン信号ＫＯＮはワン
ショット回路７１及びアンド回路７２に入力される。鍵
の押し始めにキーオン信号ＫＯＮが′１″に立上った時
ワンショット回路７１から１発の短パルスを発生し、カ
ウンタ７６をクリアする。カウンタ７６は６ビツトの２
進カウンタである。カウンタ７６の最」二位ビットＭＳ
Ｂの出力信号はアンド回路７４に加わると共に、インバ
ータ７８で反転されてアンド回路７２．７３に加えられ
る。カウンタ７６の最−に１位ビットの１ビツト下のビ
ットｎＭｓ　Ｂの出力はアンド回路７３に加わると共に
、インバータ７９で反転されてアンド回路７２に加わる
。

キーオン信号ＫＯＨの立りり時にカウンタ７６かクリア
されると、該カウンタ７６の出力ＭＳＢ。

ＩＩ　Ｍ　Ｓ　Ｂは“ＯＯ”となり、アンド回路７２の
条件が成立する。アンド回路７２の残りの入力にはアタ
ックパルス発生器８５（第２図）からアタックパルスＡ
ＴＴＰが加えられており、このアタックパルスＡＴＴＰ
がアンド回路７２で選択され、オア回路７５を介してカ
ウンタ７６のカウント入力に加わる。従って、始めは、
カウンタ７６はアタックパルスＡＴＴＰを計数する。

アタックパルスＡＴＴＰの計数によってカウンタ７６の
出力が“ｏｏｏｏｏｏ“から“００１１１１”まで１６
ステツプ変化し、カウンタ７６のカウント値が“０１０
０００“となると、最上位ビットＭＳＢとその下のビッ
トＩＩＭＳ　Ｂが“０１″となるため、アンド回路７３
の条件が成立する。

アンド回路７３の残りの入力には第１ディケイパルス発
生器８６（第２図）からの第１デイケイパルスＩＤＰが
加えられており、この第１デイケイパルスＩＤＰがアン
ド回路７３で選択され、オア回路７５を介してカウンタ
７６に与えられる。第１デイケイパルスＩＤＰの計数に
よってカウンタ７６の出力が“ｏｉｏｏｏｏ″から“０
１１１１１“まで変化し、カウンタ７６の出力が“１０
０ｏ　ｏ　ｏ”となると、アンド回路７３の条件は不成
立となり、第１デイケイパルスＩＤＰが阻止される。ア
ンド回路７４に入力される最上位ビットＭＳＢの出力は
“１”となるが、キーオン信号ＫＯＮが発生している間
は該アンド回路７４の条件は成立しない。従って、カウ
ンタ７６にカウントパルスは供給されず、カウント値“
１０００００”が保持される。

離鍵されるとキーオン信号ＫＯＮが“０”となり、イン
バータ８３の出力が“１“となってアンド回路７４の条
件が成立する。従って、第２ディケイパルス発生器８７
（第２図）から発生される第２デイケイパルス２ＤＰが
アンド回路７４で選択され、オア回路７５を介してカウ
ンタ７６に加えられる。この第２デイケイパルス２ＤＰ
によってカウンタ７６は“１０００００”から”１．１
１１１１”まで変化する。カウンタ７６のカウント値が
“ｏｏｏｏｏｏ”になると、アンド回路７４の条件が不
成立となり、第２デイケイパルス２ＤＰが阻止される。

このように、６ビツトの２進カウンタ７６は、“ｏｏｏ
ｏｏｏ”から“００１１１１″までの１６ステツプはア
タックパルス発生器８５からのアタックパルスＡＴＴＰ
によって増加され、“０１、００００″から“０１１１
１１”までの１６ステツプは第１ディケイパルス発生器
８６からの第１デイゲイパルスＩＤＰによって増加され
、“１ｏｏｏｏｏ″となったとき計数を止めてその値を
保持し、離鍵後は“１０００００”から１１１１１１”
までの３２ステツプ分が第２デイケイノくルス発生器８
７からの第２デイケイパルス２ＤＰに従って増加される
。

カウンタ７６の出力はエンベロープメモリ９１のデコー
ダ９８に供給される。エンベロープメモリ９１では、第
９図に示すように、エンベロープカウンタ９０（２進カ
ウンタ７６）の出力が“０ｏｏｏｏｏ”から“００１１
１１”まで変化する間にアタック部分の波形を読出し、
０１００００”から“０１１１１１°まで変化する間に
第１ディケイ部分の波形を読出し、１０００００“が保
持されているときはサスティンレベルＳＵＳを持続的に
読出し、“１０００００″から“１１１１１１″まで変
化する間に第２ディケイ部分の波形を読出す。すなわち
、第８図のエンベロープメモリ９１において、デコーダ
９８は６ビ・ソトの２進カウンタ７６の出力を１０進数
０〜６３にデコードし、このデコード出力に応じて抵抗
分圧回路９９とゲート部１００から成るアナログエンベ
ロープメモリからアナログエンベロープ波形を読出すよ
うになっており、カウンタ７６の出力“０ｏｏｏｏｏ“
　（１０進のＯ）から００１１１１”（１０進の１５）
までの間でアースレベルから所定のアタックレベルＡＬ
Ｖまで立上る波形（アタック部分の波形）か読出され、
カウンタ７６の出力“０１００００′　（１０進の１６
）から“０１１１１１”　（１０進の３１）までの間で
アタックレベルＡＬＶからサスティンレベルＳＵＳまで
立下る波形（第１ディケイ部分の波形）が読出される。

尚、サスティンレベルＳＵＳの電圧はサスティンレベル
設定器８８　（第２図）から与えられる。

カウンタ７６の値が“１０００００′で止まりいるとき
は、１０進数３２に対応するデコーダ９８の出力によっ
てサスティンレベルＳＵＳか持続的に読出される。そし
て、離鍵後にカウンタ７６の値が“１０００００°　（
１０進の３２）から“１１１１１１“　（１０進の６３
）まで変化すると、サスティンレベルＳＵＳからアース
レベルまで立下る波形（第２デイケイ波形）が読出され
る。エンベロープメモリ９１から読出されたエンベロー
プ波形はＶＣＡ９２（第２図）に供給される。

第１０図は第２図のフィルタ回路９３と可ｉミキシング
回路８９の詳細を示したものである。フィルタ回路９３
は可変フィルタ１０９，１１０、音色設定回路１１２，
１１３を具えている。可変フィルタ１０９．１１０は音
色設定回路１１２゜１１３から与えられる制御データに
応じてフィルタ特性が可変制御されるものであり、例え
ば可変フィルタ１１０のブロック中に例示したようにＦ
ＥＴゲートの切換えによって帰還率が制御される能動フ
ィルタによって構成することができる。ｖｉ色設定回路
１１２，１１３はフィルタ特性切換え用の制御データを
予め記憶したＲＯＭから成り、音色選択部２３（第１図
）で選択している音色ＴＣ及びアドレス発生部１ｌ−１
（第１図）から発生されるオクターブコードＯＣＴに応
じて所定の制御データが読出される。オクターブコード
ＯＣＴをフィルタ制御要素に加えた理由は、当該チャン
ネル（ＣＨＩ）で発生する音のオクターブ音域に応じて
フィルタ特性を変化するようにしたためである。音色設
定回路１１２と１１３からは異なる制御データが読み出
され、可変フィルタ１０９と１１０の特性が相異なる特
性に設定される。一方の音色設定回路１１２では可変フ
ィルタ１０９にてアタック用またはディケイ用の音色を
得ることができるように該フィルタ１０９の特性を設定
する。他方の音色設定回路１１３では可変フィルタ１１
０にて定常音色（サスティン用の音色）を得ることがで
きるように該フィルタ１１０の特性を設定する。

尚、音色設定回路１１２ではエンベロープの状態に応じ
てアタック用の制御データまたはディケイ用の制御デー
タのどちらか一方を読出すようになっている。すなわち
、音色Ｆ！ｒ制御及びエンベロープ付与回路１４−１内
のカウンタ７６（第８図）の出力ＥＶＣを第１０図の回
路９３に導入し、そのうち上位２ビツトＭＳＢ、ｎＭｓ
Ｂをノア回路１１４に入力する。エンベロープのアタッ
ク時には前述の通りビットＭｓＢ、ＩＩＭＳＢが”００
”であるから、ノア回路１１４の出力は“１”となる。

第１デイケイあるいはサスティンあるいは第２デイケイ
、のときはビットＰｖＩＳＢあるいはＩＩＭＳＢのどち
らかに“１゛が含まれるから、ノア回路１１４の出力は
°Ｏ°となる。このノア回路１１４の出力信号を音色設
定回路１１２に入力し、該出力信号が°１°のときつま
りアタック時はアタック用の制御データを読み出し、該
出力信号か０“のときつまりアタック以外のときはディ
ケイ用の制御データを読み出すよう制御する。

可変フィルタ１０９，１１０の入力には、ディジタル−
アナログ変換及び捕間回路１３−１（第１図、第２図）
から出力されたアナログの楽音信号が供給される。尚、
この例の場合、波形記憶装置１７（第１図、第２図）で
は高調波成分を多く含む波形を記憶させておくのがよい
。可変フィルタ１０９．１１０に夫々入力された高調波
成分を多く含む楽音信号は、音色設定回路１１２゜１１
３によって設定されたフィルタ特性に従って夫々フィル
タがかけられる。これにより、相異なる音色をもつ楽音
信号ＡＷ、ＢＷが各フィルタ１０９，１１０から得られ
る。一方の可変フィルタ１０９から出力される楽音信号
ＡＷは、アタック時においてはアタック用の音色をもち
、第１デイケイあるいはサスティンあるいは第２ディケ
イ時においてはディケイ用の音色に切換る。他方の可変
フィルタ１１０から出力される楽音信号ＢＷは常に定常
音色（サスティン用の音色）である。

可変フィルタ１０９．１１０の出力ＡＷ、ＢＷは可変ミ
キシング回路８９に入力され、そこで時間経過に伴って
混合比が可変制御され、その混合出力がライン１１５を
経てＶＣＡ９２（第２図）に出力される。

可変フィルタ１０９及び１１０から出力されたアナログ
楽音信号ＡＷ及びＢＷはミキシング用抵抗回路１０２の
両端に入力される。ミキシング用抵抗回路１０２は１５
分割されており、該抵抗回路１０２の両端及び各分割点
に１６のＦＥＴゲートＧＯ−Ｇ１５が接続されており、
各ゲートＧＯ〜Ｇ１５の出力がミキシング出力ライン１
１５を介してＶＣＡ９２へ導かれる。各ゲートＧＯ−Ｇ
１５のゲート入力にはデコーダ１０４の出力（０〜１５
）が各別に供給される。デコーダ１０４の出力によって
導通すべきゲート（Ｇｏ〜Ｇ５）を切換えることにより
信号ＡＷとＢＷの混合比が可変される。

デコーダ１０４の入力には、エンベロープカウンタ９０
（２進カウンタ７６）（第８図）から出力される６ビツ
トのデータがアンド回路群１０５及び排他オア回路群１
０６を介して供給される。

アンド回路群１０５は５個のアンド回路から成り、各ア
ンド回路の一方入力にはカウンタ７６の出力の下位５ビ
ツトが夫々入力され、他方入力にはカウンタ７６の最」
二位ビットＭ　Ｓ　Ｂのデータをインバータ１０７で反
転したデータが共通に入力される。排他オア回路群１０
６は、４個の排他オア回路から成り、各排他オア回路の
一方入力にはアンド回路群１０５の出力の下位４ビツト
のデータが夫々入力され、他方入力にはアンド回路群１
０５の出力の最−１ｘ位ビットのデータが共通に入力さ
れる。デコーダ１０４は排他オア回路群１０６から出力
される４ビツトのデータ（２進データ）をその１０進値
に対応してθ〜１５のいずれか１つの出力にデコードす
る。

デコーダ１０４の出力（０）は、信号ＢＷの入力端に接
続されているゲートＧｏを導通ずる。この場合、楽音信
号ＢＷのみがライン１１５に供給される。すなわち、他
方の楽音信号ＡＷの混合比はＯである。デコーダ１０４
の出力が（１）。

（２）、（３）、（４）、（５）、・・・と増大するに
伴って楽音信号ＡＷの混合比が徐々に増していく。デコ
ーダ１０４の出力が（７）あるいは（８）のとき（詳し
くはその中間点で）、楽音信号ＡＷとＢＷの混合比はほ
ぼ等しくなる。デコーダ１０４の出力が（８）、（９）
、（１０）、・・・と増大すると、混合比は信号ＢＷよ
りも信号ＡＷＯ方が大きくなり、デコーダ１０４の出力
（１５）によってゲートＧ１５が導通されると、信号Ｂ
Ｗの混合比はＯとなり、信号ＡＷのみがライン１１５に
導かれる。

エンベロープカウンタ９０の状態と可変ミキシング回路
８９における混合比制御との関係を第２表に示す。

まず、エンベロープカウンタ９０の出力が“ｏｏｏｏｏ
ｏ”から００１１１１″まで変化する場合、つまりエン
ベロープメモリ９１からエンベロープ波形のアタック部
分（第９図参照）が読出されている場合について説明す
る。エンベロープカウンタ９０の出力の最上位ビットＭ
　Ｓ　Ｂは“０“であり、下位５ビツトのデータがアン
ド回路群１０５（第１０図）をそのまま通過する。この
とき５ビツト目の値は常に０′であるので、排他オア回
路群１０６からはエンベロープカウンタ９０の下位４ビ
ツトの出力データがそのまま出力される（第２表参照）
。従って、アタック部分のエンベロープ波形の立上りに
伴って、デコーダ１０４の出力は（０）から（１５）ま
で順に変化する。これにより、出力ライン１１５の混合
楽音信号は、始めは楽音信号ＢＷのみであり、以後楽音
信号ＡＷのレベルが徐々に増すと共に楽音信号ＢＷのレ
ベルが徐々に減っていき、最後は（アタックのピークレ
ベルＡＬＶが読み出されたとき）楽音信号ＡＷのみとな
る。前述のようにアタック時には楽音信号ＡＷとして可
変フィルタ１０９から出力されたアタック用の楽音波形
、信号が与えられる。従って、アタック時において可変
ミキシ〉グ回路８９の出力ライン１１５に現われる混合
楽音信号は、始めは可変フィルタ１１０から出力さ・れ
た定常音色用の楽音波形（音色信号ＢＷ）であるが、定
常音色用とアタック用の楽音波形がその混合比を変えな
がら混ざり合って次第に波形形状を変化し、最後は（ア
タックのピーク時は）アタック用の楽音波形のみとなる
。

次に、エンベロープカウンタ９０の出力が“０１０００
０″から“０１１１１１”まで変化する場合、つまりエ
ンベロープメモリ９１からエンベロープ波形の第１ディ
ケイ部分（第９図２照）が読み出されている場合につい
て、第２表を参照して説明する。エンベロープカウンタ
９０の最上位ビット出力ＭＳＢは“Ｏ“であるためアン
ド回路群１０５（第１０図）からは該カウンタ９０の下
位５ビツト出力かそのまま出力される。このとき５ビツ
ト目の値は常に１”であるので、υト他オア回路群１０
６においてエンベロープカウンタ９０の下位４ビツトの
データが夫々反転される。

従って、第１ディケイ部分におけるエンベロープ波形の
立下がりに伴って、デコーダ１０４の出力は（１５）か
ら（０）まで順に変化する。こねにより、出力ライン１
１５の混合楽音信号は、始めは楽音信号ＡＷのみであり
、以後楽音信号ＢＷのレベルが徐々に増すと共に信号Ａ
Ｗのレベルが徐々に減っていき、最後は楽音信号Ｂｗの
みとなる。

前述のように第１ディケイ時には楽音信号ＡＷとして可
変フィルタ１０９から出力されたディケイ用の楽音波形
信号が与えられる。従って、第１ディケイ時において出
力ライン１１５に現われる楽音信号の形状は、ディケイ
用楽音波形から定常音色用の楽音波形まで徐々に変化す
る。

エンベロープカウン９０の最上位ビットＭＳＢが“１″
になると、つまりサスティン及び第２デイケイ（第９図
参照）の場合は、インバータ１０７（第１０図）の出力
が“０”となり、アンド回路群１０５か不動作となる。

従ってアンド回路群１０５から排他オア回路群１０６に
与えられる信号はすべて“Ｏ″であり、排他オア回路１
７１１０６の出力もすべて”Ｏ＃となる。これにより、
デコーダ１０４の出力は（０）に固定され、楽音信号Ｂ
Ｗのみがライン１１５に導かれる。こうして、サスティ
ン時及び第２ディケイ時はライン１１５の楽音信号は定
常音色用の楽音波形に固定され、音色は変化しない。

〔発明の効果〕

以」二説明したように、選択指定された音色に対応して
２系統の波形信号を発生し、この各波形信号の混合割合
を時間的に変化させることによって音色が時間変化する
楽音信号を得る場合において、に記２系統の波形信号を
発生する波形発生装置を、この発明では、選択指定され
た音色に対応して１つの基準波形信号を発生する波形発
生手段とこの基準波形信号を該選択指定音色に対応して
フィルタ処理して２系統の波形信号を出力する２一つの
フィルタ手段によって構成するようにしたので、波形発
生装置の構成を簡単にてきる。すなわち、この発明によ
れば、波形発生手段（例えば、波形メモリ）は１系列だ
けでよく、前述した従来装置の１／２ですむ。この場合
２つのフィルタ手段が必要となるが、このフィルタ手段
は選択可能な全音色に対して共通のものを用いることが
できるので全音色に対して２つ設ければよく、大幅な回
路の増加とはならない。更に、各フィルタ手段の特性を
選択指定音色に対応して制御するフィルタパラメータを
発生するフィルタパラメータ発生手段が必要となるが、
ここでのフィルタ手段はすでに音色に対応している波形
を修正するだけの比較的単純なものでよいからフィルタ
パラメータのデータ数も少なくてすみ、フィルタパラメ
ータ発生手段も簡単なものでよい。

従って、この発明によれば、簡単かつ低コストな構成に
より、各種音色に対応して音色が時間変化する楽音信号
を容品に発生できるという利点がある。

【図面の簡単な説明】

第１図はこの発明に係る楽音信号発生装置を用いた電子
楽器の一実施例を示す全体構成ブロック図、第２図は第
１図要部の詳細例を一つのチャンネルについて示すブロ
ック図、第３図は第１図及び第２図の動作を説明するタ
イミングチャート、第４図はアドレス発生部の別の例を
示すブロック図、第５図は第１図の波形記憶装置として
ランダムアクセスメモリ（ＲＡ　Ｍ　）を用いた場合に
おける変更部分の一例を示すブロック図、第６図は第５
図の動作を説明するためのタイミングチャート、第７図
は第１図の波形記憶装置としてシフトレジスタを用いた
場合における変更部分の一例を示すブロック図、第８図
は第２図に示したカウンタとエンベロープメモリの詳細
例を示す回路図、第９図はエンベロープカウンタ出力と
共に示す図、第１０図は第２図に示したフィルタ回路と
可変ミキシング回路の詳細例を示す回路図である。１０・・・電子楽器、１１−１乃至１１−７・・・アド
レス発生部、１４−１乃至１４−７・・・音色制御及び
エンベロープ付与回路、１７・・・波形記憶装置（ＲＯ
Ｍ）　、１７’　　・・波形記憶装置（ＲＡＭ）、２３
．２３’　・・・音色選択部、６８・・・盲色選択レノ
（−１８９・・・可変ミキシング回路、９０・・・エン
ベロープカウンタ、９３・・・フィルタ回路、１０９゜
１１０・・・可変フィルタ、１１２，１１３・・・音色
設定回路。第２図

Claims

【特許請求の範囲】発生すべき楽音信号の音色を選択指定する音色指定手段
と、上記音色指定手段で指定された音色に対応する基準波形
信号を発生する波形信号発生手段と、上記基準波形信号
をそれぞれ入力する第１および第２のフィルタ手段と、発生すべき楽音信号の時間軸上における所望の第１の部
分の楽音波形を上記基準波形信号に基づき形成するため
の第１のフィルタパラメータを上記音色指定手段で指定
された音色に対応して発生し、上記第１のフィルタ手段
に供給する第１のフィルタパラメータ発生手段と、発生すべき楽音信号の時間軸上における上記第１の部分
とは異なる第２の部分の楽音波形を上記基準波形信号に
基づき形成するための第２のフィルタパラメータを上記
音色指定手段で指定された音色に対応して発生し、上記
第２のフィルタ手段に供給する第２のフィルタパラメー
タ発生手段と、上記第１および第２のフィルタ手段の出
力信号を混合する混合手段と、上記混合手段における上記各出力信号の混合割合を時間
的に変化させるものであって、変化開始当初は一方の出
力信号の混合割合を大きくすると共に他方の出力信号の
混合割合を小さく設定し、その後時間経過に従って該一
方の出力信号の混合割合を順次小さくすると共に該他方
の出力信号の混合割合を順次大きくするように制御する
制御手段とを具え、上記混合手段の出力を楽音信号として発生する
ようにしたことを特徴とする楽音信号発生装置。