JPS5915989A - 波形読み出し装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野　　　　一 本発明は、電子楽器のように、同時に異なった周波数の
信号を複数個発生させるのに適した波形読み出し装置に
関するものである。

従来例の構成とその問題点 従来、電子楽器の分野において、複数の鍵に対応する異
なった周波数の楽音を同時に発生させる方法としては、
独立の波形発生器を備える方法と、１つの波形発生器を
時分割的に動作させて複数の周波数の波形を同時に発生
させる方法とがある。

楽音波形をディジタル的に発生させる場合、前者では、
ディジタル信号をアナログ信号に変換するＤＡ変換器が
波形発生器の数だけ必要になる欠点がある。後者の場合
、１つの波形発生器を時分割動作させるから、必然的に
サンプル値を発生させることになる。これらのサンプル
値を出力するときに、ＤＡ変換器を用いる必要がある。

従来複数のサンプル値を加算してから、ＤＡ変換する方
式が使われている。この場合には、ＤＡ変換器は１個で
良いが、加算結果のダイナミックレンジが増加するため
加算結果を正確にＤＡ変換するだめに、ＤＡ変換器のピ
ット数を多く必要とする欠点がある。捷だ、複数のサン
プル値は、ＤＡ変換器の動作周波数でサンプリングされ
た値であることが要求される。すなわち複数の楽音は、
それぞれ、共通のサンプリング周波数を相定して計算さ
れたものでなければならない。ところが複数の楽音の周
波数は、一般に１２平均律にしたがい１２通りの周波数
よりなっており、これらのすべての周波数とサンプリン
グ周波数とが調和関係（単純には楽音の基本周波数の整
数倍がサンプリング周波数となる関係）になるには、ザ
イプリング周波数が非常に犬きくなり全く実用性がなく
なる。一方、実用性のあるサンプリング周波数、たとえ
ば、２０〜５０ｋＨｚ位では、いずれかの音階の楽音の
基本周波数とサンプリング周波数とが非調和関係となり
、サンプリングによる折り返し周波数が楽音の高調波成
分の周波数からずれてし１うだめに、にごった音になる
。また、波形サンプル値を一周期分用意して、それを繰
り返し読み出す波形発生方法を使うことができず、良質
の楽音を得るには、サンプル数を多くするか、あるいは
サンプル値の間で補間演算する必要が出てきて、波形発
生装置が大規模になるという欠点もあった。

発明の目的 本発明は、内部の波形発生や波形計算の速度と楽音の基
本周波数とは非同期とし、楽音の基本周波数の整数倍の
読み出し周波数にしたがって読み出すようにして、上記
欠点のないようにしたものである。

発明の構成 本発明は、読み出し周波数にしたがって周期的に発生す
る読み出し周波数に対応した計算要求の生起を加算要求
フラグレジスタに書き込み、波形発生器に、割算要求フ
ラグレジスタを参照して計算要求の生起がある場合に新
たな波形サンプル値を発生させて書き込み装置を介して
バッファメモリに書き込むとともに上記生起の配録を消
去し、上記読み出し周波数にしだがって、上記新しい波
形サンプル値が書き込まれたバッファメモリから上記読
み出し装置が上記新しい波形サンプル値を読み出すよう
にして、上記相異なる少なくとも２つの読み出し周波数
のそれぞれに同期した波形を同時に出力可能としたこと
を特徴とするものである。

実施例の説明 第１図は本発明の実施例のブロック図である。

１はノートクロックジェネレータ（ＮＣＧ）で、マスタ
クロック信号ＭＣＫを分周して、１２平均律の音階音に
対応する１２通りのノートクロック（Ｃ，Ｃ，Ｄ、・・
・・・・、Ｂ）　　を発生する。２はタイミングパルス
発生器（ＴＰＧ）で、必要なパルス信号を発生する。３
はノードクロックセレクタ（ＮＣ８）であって、発生す
べき音階音を指定するノートデータを受けて、上記１２
α−トクロック（Ｃ，Ｃ、Ｄ、・・・・・・、Ｂ）　が
ら指定のノートデータに対応するノートクロックを選択
して出力する機能をもつ。本実施例では、鍵盤の鍵を同
時に８つ寸で押さえても音が出る、いわゆる、８チヤン
ネルの発音数を想定しているので、８個のノートデータ
に対して、それぞれのノートクロックが選択され、ＮＣ
Ｋ１〜ＮＣＫ８の８個のノートクロックが出力される。

音名および、ノートクロックジェネレータ（ＮＣＧ）　
１におけるマスタクロックＭＣＫＯ分周数、音階周波数
の関係を第１表に示す。

第　　　　１　　　　表 ｆＭＣＫ＝８．０００９６ 選択されたノートクロックＮＣＫ１〜８は、それぞれ計
算要求フラグレジスタ４に印加される。

計算要求フラグレジスタ４は、８個のＳＲクリップフロ
ップＦＧ１〜８で構成される。ノートクロックＮＣＫ１
〜８はそれぞれＳＲフリップフロップＦＧ１〜８のセッ
ト端子Ｓに印加される。そして、ノートクロックＮＣＫ
１〜８が出力されるたびにＳＲフリップ７０ツブＦＧ１
〜８はそれぞれセットされ、それらの出力である計算要
求フラグ１〜Ｂ（ＣＲＦ１〜８）が１″となる。ＳＲフ
リップフロップＦＧ１〜８のリセット端子Ｈには、後述
する計算終了信号ＣＥＮ１〜８が印加され、この計算終
了信号ＣＥＮ１〜８が１″になるたびに割算要求フラグ
ＣＲＦ１〜８は”　ｏ　”になる。

５は読み出し装置で、読み出し信号ＴＲ８１〜８を発生
する。読み出し信号は則ｑ要求フラグＣＲＦ１〜８の立
上りから始まる所定の幅を持ったパルス信号であって、
ノートクロックＮＣＫ１〜８の周波数で繰り返す。読み
出し装置５は、マスククロックＭＣＫによりシフト動作
するシフトンジスタＳＲ１〜８と一方にインバータのつ
いだアンドゲートとにより構成され、８つの各チャンネ
ルに対応して設けられている。

６は計算要求検出制御器、７は波形計算器で、これらの
６と７で波形発生器を構成する。計算要求検出制御器６
には、８チヤンネルのそれぞれに対応してＣＴＬ１〜８
の８個が設けられている。

チャンネル１について説明する。タイミングパルス発生
器ＴＰＧ２は、計算開始信号Ｃ８Ｔ１と計算終了信号Ｃ
ＥＮ１とサンプル終了信号５ＥＮ１および計算クロック
信号ＣＣＫをＣＴＬｌに供給している。アンドゲート２
０と２１の一方の入力端子に計算要求フラグＣＲＦ１が
印加され、他方に、計算開始信号Ｃ８Ｔ１と計算終了信
号ＣＥＮ１がそれぞれ印加されている。アンドゲート２
０゜２１の出力はＳＲフリップフロップ２２のセット端
子Ｓとリセット端子Ｒとにそれぞれ印加される。

アンドゲート２１の出力はさらにＳＲフリップフロッグ
２３のセット端子Ｓと、計算要求フラグレジスタ４の中
のＳＲ７リツプフロツプＦＧ１のすセット端子Ｈにも印
加されている。ＳＲンリップフロソプ２３のリセット端
子Ｈにはサンプル終了信号５ＥＮ１か印加されている。

ＳＲフリップ７０ツブ２２の出力Ｑは計算サイクル信号
ＣＬＣ１としてアンドゲート２４に加わり、計算クロッ
ク信号ＣＣＫの波形計算器７のチャンネルｃＨ１への印
加をコントロールしている。ＳＲフリップ７０ツブ２３
の出力Ｑは、サンプル信号ｓＭＰ１として、後述する書
き込み装置８のゲートＧ１　　と、バックアメモリ１０
のスイッチＱ１　　に印加されている。、 波形計算器７はチャンネルＣＨ１〜８の８チャンネル分
あり、ノートデータ、オクターブデーへキーオンオフデ
ータにしたがって、所定の音階とオクターブを持った楽
音波形のサンプル値を、計算クロック信号ＣＣＫに従っ
て計算し、ゲートＧ１〜Ｇ８へ出力する。所定のクロッ
ク数で、新たな波形のサンプル値を計算するものであれ
ば良い。

書き込み装置８は、ラッチまたはゲート０１〜Ｇ８とＤ
Ａ変換器９とよシ成る。波形計算器７が計算を終了して
正しい出力を出している間、サンプル信号ＳＭＰ１〜８
に対応して、サンプル値を次段のＤＡ変換器９に供給す
る。サンプル信号ＳＭＰ１〜８が０″のときには、各ゲ
ート０１〜Ｇ８の出力は高インピーダンスになり、他の
ゲートへ影響しないようになっている。ＤＡ変換器９の
出力は、バックアメモリ１ｏに印加される。

バッファメモリ１０Ｖｉ書き込み用のトランジスタスイ
ッチ０１〜Ｑ８と、電圧を保持するキャパシタ０１〜Ｃ
８、および読み出し用のトランジスタスイッチＱ１１〜
Ｑ１８とより成る。書き込み用のトランジスタスイッチ
０１〜Ｑ８のゲートにはサンプル信号ＳＭＰ　１〜８が
それぞれ印加され、読み出し用トランジスタスイッチ０
１〜Ｑ１８には読み出し信号ＴＢＳ１〜８がそれぞれ印
加されている。サンプル信号Ｓ　Ｍ　Ｐ　１が”　ｉ　
”になりトランジスタスイッチＱ１に加わると・トラン
ジスタスイッチＱ１はＯＮになり、ＤＡ変換器９の出力
電圧ｖ１　　がトランジスタスイッチＱ１　　を介して
キャパシタＣ１に充電され、その後サンプル信号Ｓ　Ｍ
　Ｐ　１が°′０″になると、電圧■１１′ｉ保持され
る。読み出し信号ＴＲ８１が１″になるとスイッチＱ１
１がオンにナリ、キャパシタＣ１上の電荷は、オペアン
プ１１とキャパシタＣＦより成る加算ホールド回路に流
れ込み、出力端子１２に出力電圧 が現われ、保持される。

第２図は、第１図の実施例の主要部分の動作タイミング
を示している。第２図において、計算タイムスロットが
１〜８まで用意されている。計算タイムスロット１の初
めに計算開始信号Ｃ８Ｔ１が発生する。計算タイムスロ
ット１の終シに計算終了信号ＣＥＮ１が発生する。計算
タイムスロット２の終りにサンプル終了信号５ＥＮ１が
発生する。これらのパルスは計算タイムスロット１〜８
を周期として繰返し発生している。この周期を無関係の
周期でかつトートデータに対応したトートクロックＮＣ
Ｋ１がチャンネル１に対して発生すると、第２図のＮＣ
Ｋ　１により割算要求７ラグレジスタ６のＦＧｌがセッ
トされ、計算要求フラグＣＲＦ１が”１″になる。計算
要求フラグＣＲＦ１は計算タイムスロット１つの幅より
少し小さい時間だけシフトレジスタＳＲ１により遅延さ
れゲートされて読み出し信号ＴＲ３１が発生する。計算
要求フラグＣＲＦ１がＩｔ　１＄１のまま、計算タイム
スロット１になって、計算開始信号Ｃ８Ｔ１が発生する
と、この計算開始信号Ｃ３Ｔ１ｒ／ｉゲート２０を通過
し、ＳＲフリップフロップ２２をセットするので、計算
サイクル信号ＣＬＣ１が°１″になる。計算サイクル信
号ＣＬＣ１はアンドゲート２４を開いて計算クロック信
号ＣＣＫが波形割算器７のチャンネルＣＨ１に加わり、
新しい波形サンプル計算が実行される。計算は計算タイ
ムスロット内で完了し、計算終了信号ＣＥＮ１が到来す
ると、このときアンドゲート２１には計算要求フラグＣ
ＲＦ１が′１″のまま加わっているから、計算終了信号
ＣＥＮ１はＳＲフリップ７０ツブ２２をリセット、ＳＲ
フリップフロップ２３をセット。

ＳＲフリップフロップＥＧ１をリセットする。したがっ
て計算サイクル信号ＣＬＣ１は０″となり、ゲート２４
は閉じて計算クロック信号ＣＣＫの供給は終る。ＳＲフ
リップシロップＦＧ１の出力である割算要求フラグＣＲ
Ｆ１は“ｏ　”とな９・割算要求の生起に対応した計算
の奥行が終了したことを示す。計算要求フラグレジスタ
４のＳＲフリップフロップＦＧ１はつぎのノートクロッ
クＮＣＫ１の到来に備える。ＳＲフリップフロップ２３
がセットされたのでサンプル信号ＳＭＰ　１がＩＩ　１
１１になり、ゲートＧ１を開き、計算結果である波形サ
ンプルをＤＡ変換器９に供給する。そしてトランジスタ
スイッチＱ１もオンになり、ＤＡ変換器９の出力電圧ｖ
１がキャパシタＣ１に印加される。キャパシタＣ１の電
圧が充分正確に電圧■１　になるまで充電されたあと、
サンプル終了信号５ＥＮ１が発生し、ＳＲフリップフロ
ップ２３をリセットし、サンプル信号Ｓ　Ｍ　Ｐ　１が
０″になる。サンプル信号ＳＭＰ１が°゛０″になると
ゲ−トＧ１　が閉じて出力は高インピーダンスになり、
同時にトランジスタスイッチＱ１　　もオフになり、キ
ャパシタＣ１は電圧ｖ１　を保持する。つぎに、ノート
クロック信号ＮＣＫ１が°ＳＲフリップフロップＦＧ１
に到達すると、読み出し回路６を介して、読出信号ＴＲ
３１が１″になり、上記の電圧Ｖ　がトランジスタスイ
ッチＱ１１を通してキャパシタＣＦ　に転送される。

以上のように、ノートクロック信号ＮＣＫ１が発生する
と、前回の波形サンプル値を読み出すと共に、計算要求
フラグを立てて、チャンネルＣＨ１の計算タイムスロッ
トになる壕で　ち、チャンネルＣＨ１の計算タイムスロ
ット１になるとチャンネルＣＨ１の波形計算を実行し、
そのつぎのタイムスロット２で、計算結果のＤＡ変換と
バッファメモリへの書き込みを行なうようにしている。

チャンネルＣＨ１に供給されるトートクロック信号ＮＣ
Ｋ１の周波数はノートデータにより異なり、一般にＣか
らＢｉでのほぼ２倍弱の範囲に存在しているっしだがも
て、ノートクロックＮＣＫ１の周波数が低いと、計算要
求フラグＣＲＦ１が“１″になっていないのに計算タイ
ムスロット１になることがあるが、この場合はまだ波形
サンプルを計算しなくてもよいから、計算サイクル信号
ＣＬＣ１は０″を保つようにしている。逆にノートクロ
ックＮＣＫ１の周波数が高くなりすぎると、計算タイム
スロット１の到来が間に合わないおそれも考えられる。

計算タイムスロット８千２個分の周期より大きい場合に
は、その心配はない。

チャンネルＣＨ２〜８についても同様の動作を行なう。

第３図は、チャンネルＣＨ１〜４に種々の周期のノート
クロック信号ＮＣＫ１〜４が到来したときの、計算要求
フラグＣＲＦＩ〜４．計算ザイクル信号ＣＬＣ１〜４．
ＤＡ変換サイクル（ＤＡＣ１〜４）、出力サイクル（Ｏ
Ｔ０１〜４）を示している。ＤＡ変換サすクルＤＡＣ１
〜４は、サンプル信号ＳＭＰ１〜４に対応する。出力サ
イクル０ＴＣ１〜４は、読み出し信号ＴＲ３１〜４に対
応する。計算要求フラグＣＲＦ１〜４の立上りの太い部
分は、ノートクロック信号ＮＣＫ１〜４０発生を示して
いる。計算タイムスロット１〜４ではそれぞれ、チャン
ネルＣＨ１〜４の波形計算を行なっている。チャンネル
ＣＨ２には、周期の大きいノートクロック信号が印加さ
れているので、計算タイムスロット２は１回おき強しか
実際に計算が実行されない。点線部分では計算要求フラ
グＣＲＦ２が０であるから、計算休止状態である。チャ
ンネルＣＨ３はノートクロックＮＣＫ３の周期が小さい
場合で、つぎの計算タイムスロ・ノドのつぎＯＤＡ変換
サイクルにノートクロックＮＣＫ３が発生したため、計
算実行が１回遅れているが、出力サイクルは正常に動作
する例である。

チャンネルＣＨ４は、計算タイムスロットにノートクロ
ックＮＣＫ４が発生したために計算実行を遅らせたが、
出力サイクルは正常に動作する例である。

以」二のように、内部の計算のサイクルと、外部の読み
出しのサイクルとが、同期できず、かつ、読み出し周期
が複数個あり、読み出しタイミングが複数のチャンネル
間で一致してしまう場合力；発生するようなシステムに
おいても、本実施例のようにすることにより、書き込み
とＤＡ変換を内音μに同期させておいて、なおかつ、読
み出しは、各チャンネル独立に行なうことが可能になる
。

第１図の実施例では、波形計算器７とゲート８をチャン
ネルごとに独立に設けたが、第３図のタイミング図では
計算タイムスロットが完全に独立であり、書き込みも同
様に独立であるから、それぞれ１チャンネル分だけ持ち
Ｔ’ＤＭ（時分割多重化）動作をさせても良い。

第４図は、さらに計算要求検出制御回路６もＴＤＭ動作
させるようにした本発明の別の実施例である。

第６図に第４図の各部のタイミングと信号波形を示す。

第４図において、第１図の実施例と同様の機能を有する
ものには同番号をっけ説明を省く。

タイミングパルスジェネレータＴＰＯ２は、第５図に示
すように、計算クロック信号ＣＣＫ、計算開始信号Ｃ３
Ｔ、計算終了信号ＣＥＮを発生する。（ＴＳ）は計算タ
イムスロット１〜８を指定する３ビットコードＡ、Ｂ、
Ｃよ構成る信号である。これらの信号群は、計算要求検
出制御回路６に供給される。計算要求検出制御回路６は
、アンドゲート２０，２１，２４．ＳＲフリップフロッ
プ２２．シフトレジスタ２５．マルチプレクサ２７゜デ
マルチプレクサ２６と２８とにより構成される。

７はＴＤＭ化された波形計算器、８はランチ、９はＤＡ
変換器である。その他は第１図の実施例と同様である。

第６図において、マスタクロックＭＣＫは１回分周され
計算クロック信号’ＣＣＫとなる。計算クロック信号Ｃ
ＣＫが１０個で１つの計算タイムスロットと形成する。

各計算タイムスロットは（ＴＳ）で指示される。（Ａ、
Ｂ、Ｃ）−（１，１，１）が計算タイムスロット１を表
わす。各タイムスロットの最初の計算クロック信号ＣＣ
Ｋが計算開始信号Ｃ３Ｔ、最後の計算クロック信号ＣＣ
Ｋが計算終了信号ＣＥＨになる。

第１図の実施例と同様に計算要求フラグＣＲＦ１〜８が
計算要求フラグレジスタ４に立つ。これらの計算要求フ
ラグＣＲＦ１〜８はマルチプレクサ２７で順にスキャン
される。（ＴＳ）−（１１１）のとき、計算要求フラグ
ＣＲＦ１が選択されアンドゲート２０，２１に印加され
る。計算要求フラグＣＲＦ１＝”１″′ならＳＲフリッ
プ２２がセットされ、計算サイクル信号ＣＬＣが１″に
なり、割算クロック信号ＣＣＫが波形割算器７に供給さ
れる。（ＴＳＩが波形計算器に供給されているから、計
算タイムスロット１で行なうべきノートデータ、オクタ
ーブデータに対応する波形計算が実行できる。計算クロ
ック信号ＣＣＫ１０個の最後のクロック信号で計算が完
了し、割算結果はそのクロック信号の立下りでラッチ８
にランチされる。

ラッチクロックはアンドゲート２１より出力されるリセ
ット信号ＲＥＳＥＴが用いられる。リセット信号ＲＥＳ
ＥＴは、ＳＲフリップフロップ２２をリセットし、計算
ザイクル信号ＣＬＣを”　ｏ　”にする。このときデマ
ルチプレクサ２６には、（ＴＳ）−（１１１）が入力さ
れているから、りセット信号ＲＥＳＥＴは、計算要求フ
ラグレジスタ４のチャンネルＣＨ１すなわちＳＲフリッ
プフロップＦＧ１のリセット端子Ｈに印加され、計算要
求フラグＣＲＦ１を′０″にする。ＳＲフリップフロッ
プ２２の出力である計算サイクル信号ＣＬＣは、計算ク
ロック信号ＣＣＫ９個分のパルス幅をもつが、この信号
は、シフトレジスタ２６で、マスタークロック信号ＭＣ
Ｋ２Ｏ個分すなわち１計算タイムスロット分の遅延をさ
れてサンプル信号ＳＭＰとしてデマルチプレクサ２８に
印加される。サンプル信号ＳＭＰが出力されるときは、
（ＴＳ）−（ｏｌｌ）になっている。この（０１１）に
対して、チャンネルＣＨ１に対応するバッファメモリが
選択されるようにトランジスタスイッチＱ１　にサンプ
ル信号ＳＭＰが導かれるので、ラッチ８の計算結果はＤ
Ａ変換器９を介してチャンネルＣＨ１のバッファメモリ
に記憶保持される。

（ＴＳ］−（ｏｌｌ）　となりチャンネルＣＨ２になっ
たときに、計算要求フラグＣＲＦ２が１″であればチャ
ンネルＣＨ１と同様の動作を行なう。

（ＴＳ）＝（１０１）すなわちチャンネルＣＨ３の計算
タイムスロット３になったときに計算要求フラグＣＲＦ
３が′○”であれば、ＳＲフリップフロップ２２はセッ
トされない。したがって計算サイクル信号ＣＬＣはパ０
”のままであり、チャンネルＣＨ３の波形計算は行なわ
れない。サンプル信号ＳＭＰも０″であるからサンプル
も行なわれず、バッファメモリのチ・ヤンネルＣＨ３は
、それ以前の計算結果をその−１ま保持する。

一方、各チャンネルにノートクロック信号ＮＣＫ１〜８
が発生すると、第１図の場合と同様、読出信号ＴＲ３ｉ
〜８が発生し、バッファメモリ１０の各チャンネルに対
応するキャパシタＣ１〜Ｃ８の保持電圧ｖ１〜■８を読
み出す。

第１図において、ノートデータ、オクターブデータ、キ
ーオンオフデータは、いわゆるジェネレータアサイナに
よって、チャンネルＣＨ１〜８のどのチャンネルに押鍵
された鍵の音高、オクターブを割り当てるが決定にもと
づくデータとして供給されている。ジェネレータアサイ
ナについては公知の技術であり、その構成は本発明の本
質と直接関係がないので説明を省く。

波形計算器７は、第４図で１０クロツクで新しいサンプ
ル値を算出するものとしたが、これは１０クロツクに限
定されない。たとえば、あらかじめ読み出すサンプル値
がメモリに書き込まれているような場合、前回のメモリ
アドレスのつきのアドレスを読み出せば良いから、１ｏ
クロツクの必要はなく、アドレスの歩進とメモリ読出し
の時間があれば十分である。

波形計算器７は、ディジタルサンプルを計算するもので
なく、アナログサンプル値を算出するものでもよい。こ
の場合、電圧制御によるミュージノクノンセザイザのよ
うなアナログコンピュータを活用してもよい。

第１図と第４図のバッファメモＩＪ　１０では、各チャ
ンネル１〜８の出力を加算するようにしたが、各チャン
ネルのキャパシタＣ１〜Ｃ８の電荷を独立に読み出して
も良い。第６図は、その−例である。

第６図においてバッファメモリ１０の出力は各トランジ
スタスイッチＱ１１〜Ｑ１８について、独立に出力させ
ている。３１〜３８はアナログ乗算器である。１３は各
チャンネルの鍵の押鍵・離鍵に対応するキーオンオフデ
ータを受けて、楽音の包絡線信号、いわゆるエンベロー
プ信号を発生するエンベロープ信号発生器である。この
実施例では、エンベロープをバッファメモリ１０の出力
段でかけるので、波形計算器７では第１図や第４図の実
施例と異なり、エンベロープ計算が不用である。゛した
がって波形計算器７には、キーオンオフデータをとくに
加える必要がなくなる。

第７図は、波形計算器７の他の例である。第７図におい
て、５０は楽音波形の記憶された読み出し専用メモリ（
ＲＯＭ）５３のウェーブアドレスデータＷＡＤを記憶す
るアドレスレジスタで、１ワード８ビツトで構成され、
８チヤンネルに対応して設けられている。５１はアドレ
スに１を加算する加算器、５２は加算されたアドレスデ
ータをオクターブデータにしたがってビットシフトする
７フター、５３は１ワード８ピノｌ−２５６アドレスか
らなる読み出し専用メモリＲＯＭで、楽音波形の１周期
分を格納したものである。アドレスレジスタ６０には、
計算タイムスロットコード（ＴＳ）と読み出し書き込み
信号Ｒ／Ｗが印加され、（ＴＳ）で指定されるレジスタ
の格納しているウェーブアドレスデータＷＡＤが捷ずＲ
／Ｗ＝　”　１”により読み出され加算器６１で＋１さ
れて、Ｒ／Ｗ＝”ｏ”で再び同じレジスタに書き込捷れ
る。したがってアドレスデータＷＡＤは＋１ずつ進んで
ゆく。言１算タイムスロットにおいて、計算サイクル信
号ＣＬ　Ｃ＝　”　Ｏ”なら計算の必要がないから、ア
ンドゲート６０により＋１データが阻止されて、ウェー
ブアドレスデータＷＡＤは、もとの寸まになる。ウェー
ブアドレスデータＷＡＤはシフト６２により、オクター
ブの高さに対応してシフトされる。１ビット高位にシフ
トされると読み出し専用メモリＲＯＭ６３のアドレスと
しては、増分が２倍になるからＲＯＭアドレスの歩進が
速くなり、発生する波形の基本周波数が２倍になる。読
み出し専用メモｌＪＲＯＭ６３の出力である波形サンプ
ルデータＷＤは掛算ＤＡ変換器５８のデータ入力端子に
印加される。６４はエンベロープアドレスデータＥＡＤ
を格納す°るレジスタで、８チャンネル分あり、計算タ
イムスロットコード（ＴＳ　）と読み出し書き込み４ｆ
号Ｒ／Ｗとによシ任意のレジスタの読み書きができる。

５６は歩進データ発生器で、ノートデータごとに異なっ
た歩進データを保有し、各計算タイムスロットごとに、
そのノートに対応する歩進数を出力する。６６は選択さ
れた歩進数とエンベロープアドレスデータＷＡＤとを加
算する加算器である。加算器５６の出力はレジスタ６４
とＲＯＭ６７に供給される。６７は楽音のエンベロープ
の立上りから立下りまでの波形データを記憶しているメ
モリである。

鍵が押されるとキーオンデータが１″になりレジスタ５
４のうちの所定のチャンネルのレジスタの内容であるエ
ンベロープアドレスデータＥＡＤが初期化され０になる
。そして、エンベロープアドレスデータＥＡＤ−ｏに１
２の歩進数のうち、押鍵されたノートに対応する歩進数
ΔＥＡＤが加えられ、再ひもとのレジスタに格納される
と共に、ＥＡＤ＋ΔＥＡＤのアドレスのエンベロープデ
ータＥＤが読み出し専用メモＩＪＲＯＭ６７から読み出
される。もし、そのときの計算ザイクル信号ＣＬＣがＩ
Ｉ　ＯｌｌならエンベロープアドレスデータＥＡＤは歩
進しない。このようにして、押鍵されると、音の立上り
から立下シまでのエンベロープデータＥＤが読み出され
、ＤＡ変換器５９により、アナロク電圧のエンベロープ
信号■　　　が得られる。

ＥＮＶ 以上の動作は計算タイムスロット単位でＴＤＭ化されて
いるから、エンベロープ信号ｖＥＮ■もＴＤＭ化されて
出力される。エンベロープ信号■ＥＮ■は、掛算ＤＡ変
換器６８の基準電圧になっている。

掛算ＤＡ変換器６８は、基準電圧■ｒｅｆ””ＥＮＶと
、波形データ入力ＷＤとの掛算結果を出力電圧として出
力する機能をもつ。したがって掛算ＤＡ変換器６８の出
力は、読み出し専用メモＩＪＲＯＭ５３の格納している
音源波形サンプルと読み出し専用メモリＲＯＭ５７の格
納しているエンベロープ波形サンプルとの掛算を半ディ
ジタル的に行なったものとなり、かつ、そのタイミング
は内部の計算タイムスロット１〜８に同期して出力され
る。したがって、第４図と同様のバッファメモリ１０に
印加すれば、所望のノートクロックの生起タイミングに
、エンベロープ付の音源サンプル値として読み出せる。

第７図の実施例の特徴は、ＤＡ変換器５８と６９の２つ
を用いることにより、ディジタル掛算を用いずに、エン
ベロープの乗算ができる点にある。

ＤＡ変換器５８と５９の間、またはＤＡ変換器５８の出
力に、さらに掛算ＤＡ変換器を追加して、そのディジタ
ル入力に全体の振幅に相当するデータを入力することに
より、各チャンネルの楽音信号のレベルを独立に設定す
ることもできる。

キーオンオフデータとエンベロープ曲線の関係について
は、上記実施例はもっとも簡単な場合について述べてい
る。キーオフ後にエンベロープが急速に減衰するダンパ
ーなどの機能をもたせてもよい。

つぎに、バッファメモリ１０について説明する。

第１図におけるバッファメモ＋７１０の出力には、オペ
アンプ１１と帰還用キャパシタＣＦとが設けられ、バッ
ファメモリ１０の各チャンネルの出力を加算するように
しているが、オペアンプ１１とキャパシタＣＦには、加
算作用だけでなく積分作用がある。すなわち、キャパシ
タＣＦの端子間電圧は、そのまま保持される。積分の代
りにホールド作用と云ってもよい。云いかえると、読み
出された前回のサンプル電圧は、そのまま保持されるこ
とになる。したがって、第１図におけるバッファメモリ
１０への書き込み電圧は、波形の差分値である必要があ
る。波形の差分値を得るには、波形計算器７の出力する
波形サンプルデータの前回値ＷＤ（ｎＴ−Ｔ）と今回値
ＷＤ（ｎＴ）の差ＷＤ（ｎＴ）−ＷＤ（ｎＴ−Ｔ） を計算して出力するようにすればよい。これらの演算は
ディジタル的に行なうことができる。

第４図のバッファメモリ１０とオペアンプ１１゜キャパ
シタＣＦを用いる場合にも同様に、差分サンプルデータ
をラッチ８に書き込むことが必要である。第６図におい
ても、読み出し用のトランジスタスイッチ０１１〜Ｑ１
８の出力にホールド回路が設けられるときには、ラッチ
８には差分サンプルデータを書き込むことが必要である
。

第７図ではバッファメモリ１ｏの出方にボールド回路が
設けられているので、バッファメモリ１゜への入力電圧
は差分サンプル値でなければならない。６０は差分サン
プル値演算器である。第８図は、この部分の図、第９図
は差分サンプル値演算器の例、第１０図はそのタイミン
グ図である。第８図において、掛算ＤＡ変換器５８とＤ
Ａ変換器５９には、それぞれ波形サンプルデータＷＤ（
ｎＴ−Ｔ）、ＷＤ（ｎＴ）とエンベロープデータＥＤ（
ｎＴ−Ｔ）、ＥＤ（ｎＴ）が供給される。１回前のデー
タＷＤ　（ｎ　Ｔ　−Ｔ　）とＥＤ（ｎＴ−Ｔ）は第１
０図φＡにおいて供給され、φＢにおいては波形サンプ
ルデータＷＤ（ｎＴ）とエンベロープデータＥＤ（ｎＴ
）、すなわち今回のデータが供給される。第９図におい
て、スイッチＱ１ｏＯ，キャパシタＣＡ、オペアンプ７
０は、１回前のデータＷＤ（ｎＴ−Ｔ）ｘＥＤ（ｎＴ−
Ｔ）に相当する電圧Ｖ（ｎＴ−Ｔ）を保持するサンプル
ホールド回路である。今回のデータＷＤ　（ｎ　Ｔ　）
ｘＥＤ（ｎＴ）に相当する電圧Ｖ（ｎＴ）はスイッチＱ
１ｏ１がオンになるφＢにおいてキャパシタＣＢの一端
に印加されるが、このときその他端には、スイッチＱ１
ｏ２がオンになって前回のＶ（ｎＴ−Ｔ）が印加宴れる
。したがってキャパシタＣＢの端子間電圧は ΔＶ（ｎＴ）−Ｖ（ｎＴ）−Ｖ（ｎＴ−Ｔ）となる。φ
ＣにおいてスイッチＱ１ｏ３がオンになるので、ΔＶ（
ｎＴ）はバンファアンプ８０を介して出力され、バッフ
ァメモリ１ｏに供給される。以上のようにして、差分サ
ンプル値演算器６０は波形サンプルデータとエンベロー
プデータの積である楽音サンプルデータの差分電圧をつ
くり出す。

第１１図は、バッファメモＩＪ　１０の他の実施例であ
る。第１１図ＡにおいてＱｌ、Ｑｌｌ、Ｑ２１　はトラ
ンジスタスイッチ、Ｃ１はキャパシタ、Ｒ１は加算用抵
抗、オペアンプ１１と抵抗ＲＦは加算増幅器を構成する
ものである。Ｒ２はチャンネル２用の加算用抵抗である
。第１１図Ｂは第１１図Ａの各点の信号の波形を示す。

入力端子１１０にはＤＡ変換器の出力が電流！１Ｎ　の
形で入力される。トランジスタＱ１　は信号Ｓ１　　に
よりＴｓｌ　の間オンになりキャパシタＣ１を充電する
。Ｔｓｌの前縁で信号Ｓ　によりトランジスタＱ２１が
オンになりキャパシタＣ１は放電されているので、時間
Ｔｓ１の間に、 が充電され保持される。トランジスタＱ１１にＴＲ５１
が来ると、キャパシタＣ１の抵抗Ｒ１に対する放電電流
に応じて、抵抗ＲＦに電圧が発生し、端子１２に放電々
流に応じた電圧波形が読み出される。

Ｔｓｌはチャンネル１０ノート周波数に反比例した時間
幅を持つようにする。ノート周波数ｆＮＯＴＥが高いと
サンプルの発生頻度が高いから、各サンプルのエネルギ
ー、すなわちキャパシタＣ１の電荷量がノート周波数に
関して同じ場合、ノート周波数ｆＮＯＴＥに比例して出
力波形のレベルが太きくなる。このようになると１オク
ターブ内の半音階にしだがって、ノートが高くなるにつ
れて音量が２”＝０．５ｄＢずつ大きくなり不都合であ
る。そこで、第１１図ではノート周波数ｆＮＯＴＥに反
比例してｖｃＡＰの保持電圧を制御しているから、どの
音階でも、レベルの差がほぼ一定にできる。

Ｔｓｌをノート周波数ｆＮＯＴＥに反比例させるには、
単安定マルチバイブレータによ９１２通りのパルス幅を
つくり、これで選択するようにしたり、カウンタによっ
て、パルス幅の異なるＳ１信号をつくるようにすればよ
い。

第１２図はバッファメモリ１０の他の実施例を示すもの
であり、第１２図Ａはその回路例、第１２図Ｂはその波
形を示す。第１１図に比較すると、トランジスタスイッ
チＱ２１がなく、トランジスタスイッチＱ１と０１１に
印加されるパルスが異なる。

入力端子１１０には、波形サンプル値の電圧が印加され
る。サンプル信号ＳＭＰ１でキャパシタＣ１は充電され
る。トランジスタスイッチＱ１１には、ＴＲ３１信号と
同じタイミングでパルス幅ＴＭ１の信号Ｍ　Ｔ　ＲＳ　
１が印加される。トランジスタスイッチＱ１１がオンに
なると、キャパシタＣ１の放電電流■Ｒ１が抵抗Ｒ１を
介して抵抗ＲＦに流れ込む。

パルス幅ＴＭ１は、ノート周波数ｆ　Ｎ０ＴＥ　　に、
はぼ反比例するようにしておく。このようにすれば、ノ
ート周波数ｆＮＯＴＥが高いほど、電流工Ｒ１の流れる
時間が短かく、エネルギーは小さくなる。一方、第１１
図において説明したように、出力の発生頻度はノート周
波数に比例するから、両者が相殺し合って、ノートによ
らず、出力レベルはほぼ一定になる。

第１１図表第１２図の実施例では、出力の加算増幅器と
してホールド機能がないから、入力としては、差分サン
プル値である必要がない。

上記第１図、第４図の説明では、割算要求の生起を並列
に記録し、あらかじめ順序をもった計算タイムスロット
を設けて、対応する割算タイムスロットにおいて計算す
るようにした。別の実施例としてつぎのようにしてもよ
い。

すなわち、計算要求が生起すると、そのチャンネル番号
を８個のレジスタに生起の順に記録する。

８個のレジスタはＦＩＦＯ（ファーストインファースト
アウト）メモリで良い。計算要求がいくつかのチャンネ
ルで同時に生起することもあるが、このときは、チャン
ネル番号の順に優先順序をつけることにする。このため
には、マイコンなどの周辺ＩＣとしてディジーチェーン
型の割込制御回路と同様の回路を使えばよい。波形発生
器は、ＦＩＦＯメモリを読み出し、計算すべきチャンネ
ル番号を知り、そのチャンネルに対応するノート。

オクターブの波形サンプル値を計算し、書き込み装置を
介してバッファメモリの対応するチャンネルに計算結果
を書き込む。書き込みが終ると、再びＦＩＦＯメモリを
読み出し、つきの波形計算を実行する。一方、計算結果
の読み出しは、Ｆ　Ｉ　ＦＯメモリへの計算要求の生起
の記録時に行なわれる。

本実施例では、ＦＩＦＯメモリに割算要求チャンネル番
号があれば、連続的にいずれかのチャンネルの波形計算
を行なうが、ＦＩＦＯメモリに計算要求の記録がなくな
ると、波形計算は停止する。

また、波形計算の順序は、要求生起の順序になる。

上記説明では、第１図、第４図において、ノーｌ・クロ
ックをノートデータにより選択した。したがってオクタ
ーブについては、波形の基本周期内のサンプル数を、倍
や半分にすることによりオクターブ異なる波形をつくっ
ている。しかし、これに限定されることなく、ノートク
ロックを分周することにより、オクターブ情報も含んだ
読み出し信号をつくることもてきる。

また、ノートクロックとしてｃ、　　ｃ＃　、　Ｄ、　
Ｄ＃。

Ｅ、　　Ｆのみとし、Ｆ＃’、Ｇ、ＧζＡ、Ａ＃、Ｂに
ついてはサンプル数を変えることにより、全１２半音階
をつくることもできる。要するに、ノートセレクトをノ
ートセレクタ３で行ない、オクターブ制御を波形計算器
７で行なうよう完全に分離する方法に限られることはな
い。

発明の詳細 な説明したように、本発明の波形読み出し装置は、読み
出し周波数にしたがって周期的に発生ずる読み出し周波
数に対応した計算要求の生起を割算要求フラグレジスタ
に書き込み、波形発生器に、割算要求フラグレジスタを
参照して計算要求の生起がある場合に新たな波形サンプ
ル値を発生させ、書き込み装置を介して上記バッファメ
モリに書き込むとともに上記生起の記録を消去し、上記
読み出し周波数にしだがって、上記新しい波形サンプル
値が書き込まれたバッファメモリから、」二記読み出し
装置が」二記新しい波形サンプル値を読み出すようにし
て、上記相異なる少なくとも２つの読み出し周波数のそ
れぞれに同期した波形を同時に出力可能としたものであ
る。

したがって、ノートクロック周波数を、マスククロック
周波数と独立に設定しても、内部計算と読み出しとが非
同期で良いから正常な動作が実現できる。したがって、
各ノートクロック周波数にビブラートや、グライド、ポ
ルタメントなどを独立にかけてもさしつかえない。

また書き込み装置のうち、とくにＤＡ変換器は１個でよ
いたけでなく、それらが、チャンネルごとに独立に動作
するから、２つのチャンネルの音を同時に鳴らしても、
量子化ひずみによる混変調ひずみの発生がない。しだが
って、８ビット程度の安価なりＡ変換器を使うことがで
きる。

さらに波形の基本周波間に対してサンプリング周波数を
整数倍にすることができるから、発生する折り返し成分
や、量子化により生じるサンプル波形の高調波成分を、
すべて、基本周波数の高調波成分を、すべて、基本周波
数の高調波に一致させることができ、したがってにごり
のない音をつくることができる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図はその
タイミング図、第３図はその動作の概念を示すタイミン
グ図、第４図は本発明の第２の実施例のブロック図、第
６図はその動作タイミング図、第６図は本発明に用いる
バッファメモリ部の一実施例のブロック図、第７図は本
発明に用いる波形計算器と書き込み装置およびバッファ
メモリ部の実施例のブロック図、第８図、第９図は着分
サンプル値演算器の実施例のブロック図、第１０図は第
８図、第９図のタイミング図、第１１図。 第１２図は、バッファメモリの実施例のブロック−とそ
の動作タイミング図である。 １・・・・・・ノートクロックジェネレータ、２・・・
・・・タイミングパルスジェネレータ、３・川・・ノー
トクロックセレクタ、４・・印・計算要求フラグレジス
タ、５・・・・・・読み出し装置、６・・・・・・計算
要求検出制御器、７・・・・・波形計算器、８・・印・
ゲート−ｉだけラッチ、９・・・・・・ＤＡ変換器、１
０・・・・・・バッファメモリ。

Claims (1)

1. 【特許請求の範囲】 （１）複数の波形を発生する波形発生器と、相異なる少
   なくとも２つの読み出し周波数を発生する複数の読み出
   し周波数発生器と、言１算要求フラグレジスタと、書き
   込み装置と、複数のバックアメモリと、複数の読み出し
   装置とを備え、上記読み出し周波数にしたがって周期的
   に発生する読み出し周波数に対応した計算要求の生起を
   上記計算要求フラグレジスタに書き込み、上記波形発生
   器に、上記割算要求フラグレジスタを参照して計算要求
   の生起がある場合に新たな波形サンプル値を発生させ、
   上記書き込み装置を介して上記バッファメモリに書き込
   むとともに上記生起の記録を消去し、上記読み出し周波
   数にしたがって、上記新しい波形サンプル値が書き込ま
   れたバッファメモリから、上記読み出し装置が上記新し
   い波形サンプル値を読み出すようにして、上記相異なる
   少なくとも２つの読み出し周波数のそれぞれに同期した
   波形を同時に出力可能としたことを特徴とする波形読み
   出し装置。 （２）波形発生器が時分割多重化で動作し、あらかじめ
   チャンネルごとに設けられた計算タイムスロットにおい
   て順次指定されたチャンネルの波形を発生するようにし
   た特許請求の範囲第１項記載の波形読み出し装置。 （３）波形発生器の出力が書き込み装置においてアナロ
   グ信号に変換されてバッファメモリにアナログ信号とし
   て記憶され、読み出し装置により読み出し周波数にした
   がって上記アナログ信号が読み出されるようにしたこと
   を特徴とする特許請求の範囲第１項記載の波形読み出し
   装置。 （４）書き込み装置の出力するアナログ信号が楽音サン
   プル値の差分てあって、上記差分をバッファメモリに書
   き込み、上記バッファメモリより読み出された差分をホ
   ールド回路により累積するようにしたことを特徴とする
   特許請求の範囲第３項記載の波形読み出し装置。 （６）波形発生器は、音源波形発生器とエンベロープ発
   生器とを備え、書き込み装置はＤＡ変換器と掛算ＤＡ変
   換器とを備え、上記波形発生器の出力する音源波形とエ
   ンベロープデータの一方を上記ＤＡ変換器に、他方を上
   記掛算ＤＡ変換器に加え、上陸Ｄ　Ａ変換器の出力を上
   記掛算ＤＡ変換器に加えて乗算し、その出力をバッファ
   メモリに書き込むようにしたことを特徴とする特許請求
   の範囲第１項記載の波形読み出し装置。 （６）掛算ＤＡ変換器の出力を差分演算してバッファメ
   モリに書き込むようにしたことを特徴とする特許請求の
   範囲第６項記載の波形読み出し装置。