JPS5858678B2 - 電子楽器 - Google Patents

Description

【発明の詳細な説明】 この発明は電子楽器に係り、特にデジタル電子楽器に関
するものである。

最近、所望の楽音波形をアナログ的またはデジタル的に
記憶させた波形メモリを用い、この波形メモリから発生
しようとする楽音の周波数に比例する速度で記憶内容を
繰返し読出して楽音波形を形成するようｌこした電子楽
器が提案されている。

しかしこのような電子楽器では発生される楽音波形は常
に相似波形が繰返され、単ｌこその振幅エンベロープを
変化させることができるだけで変化に富んだ表情豊かな
楽音を発生するためには、波形メモリから読出した楽音
波形に対し更に種々の波形処理を施さねばならなかった
。

このような欠点を除去するため本願出願人が昭和５０年
１２月１６日付で出願した昭５０年特許願第１４９１４
８号「電子楽器」（特開昭５２−７３７２１号公報参照
）（以下、先出願という）においては、波形メモリから
読出した楽音波形を所望の周波数特性を有するフィルタ
の入力端子（こ加え、該フィルタの出力端子Ｏこ現われ
る楽音波形を１周期遅延して再び前記フィルタの入力端
子に加えるようＯこして楽音波形がフィルタを循環する
ようにし、フィルタを通過するたびにフィルタの特性に
よって順次変化してゆく楽音波形をとり出すようにした
。

先出願のフィルタの好適な設計例としてはデジタルフィ
ルタが用いられ、またその出力を１周期遅延するためｌ
こはシフトレジスタが用いられた。

したがってフィルタの伝達特性を決定するパラメータを
変更することも容易であって、先出願の回路を応用して
、時間の経過と共に波形が変化する楽音を発生する電子
楽器を得ることができるものである。

、しかし先出願の電子楽器には改善すべき余地が残って
いる。

改善すべき主要な点は上述の波形メモリ、デジタルフィ
ルタおよびンストレジスタ等ニ関するクロックパルスで
ある。

すなわち先出願の電子楽器においては波形メモリ、デジ
タルフィルタ、シフトレジスタＯこ対するクロックパル
スは発生すべき楽音の基本周波数に比例した周波数のク
ロックパルスを用いなけれはならない。

ところで電子楽器の発生する楽音の基本周波数は広い周
波数範囲にわたっているので、この基本周波数に対応し
て広い周波数範囲にわたって変化するクロックパルスを
波形メモリ、デジタルフィルタ、シフトレジスタに対す
るクロックパルスとして用いることは好ましくない。

この発明は先出願における上述の点を改善することを目
的とし、１周期分の楽音波形を表わすサンプル点の数（
以下、語長と略称する）を発生すべき楽音の周波数に対
応して変更すること（こより、楽音発生装置（波形メモ
リ、デジタルフィルタ、シフトレジスタ等）（こ対する
クロックパルスの周波数範囲を狭い周波数範囲内におさ
め得るようにしたものであり、好適な設計例としては１
オクターブ内１２音の楽音周波数に対応する１２種類の
クロックパルス周波数で複数オクターブにわたる楽音が
発生できる電子楽器を提供するものである。

たとえば４４０Ｈｚの基本周波数の楽音が語長６４のと
き、２２０Ｈｚ、８８０Ｈｚの基本周波数の楽音をそれ
ぞれ語長１２８．３２としておけば、語長１２８・周波
数２２０Ｈｚの楽音も０語長６４周波数４４０Ｈｚの楽
音も、語長３２・周波数８８０Ｈｚの楽音も同様（こ２
８．１６Ｈｚのクロックパルスによって波形メモリの読
出し、デジタルフィルタ内およびソフトレジスタ内での
データ処理ができる。

以下図面について更に詳細に説明する。第１図はこの発
明の一実施例を示すブロック線図であって、同図におい
て１点線で囲んだブロック１は波形メモリ、２は信号の
セレクタ、点線で囲んだブロック３はクロックパルス発
生器、点線で囲んだブロック４はソフトレジスタ、点線
で囲んだブロック５はデジタルフィルタ、６はサウンド
システムである。

波形メモリ１、セレクタ２、クロックパルス発生器３、
シフトレジスタ４、フィルタ５、サウンドシステム６相
互間の接続は先出願と同じくその基本的な動作も先出願
と同様であるので、詳細な説明は省略する。

第１図に示すデジタルフィルタ５は加算回路５３、ディ
レィ回路（１段のレジスタ）５１．乗算回路５２．５４
から構成される回帰型１段のデジタルフィルタで、乗算
回路５２．５４に対する剰算のパラメータＰ５２０．Ｑ
５４０は第１図に示す回路の外部から与えられる。

８２１は波形メモリ１からの入力かまたはシフトレジス
タ４からの入力かのうちいずれをサウンドシステム６に
出力するかを選択する信号であって第１図に示す回路の
外部から与えられる。

第１図に示す装置の特徴は語長変更手段を備えているこ
とで、語長に関する情報は第１図に示す回路の外部から
０ＣＣ８００として与えられ波形メモリ切換回路１０と
レジスタ長切換回路４０とを制御する。

好適な設計例としては発生すべき楽音の基本周波数が１
オクターブ高くなるごとに語長が１／２となるよう制御
する。

この場合０ＣＣ８００の符号はオクターブコードを表わ
し、０ＣＣ８００のコード構成とその表わすオクターブ
、およびオクターブに対応する語長の設計例を第１表（
こ示す。

語長変更手段の最も簡単なものは語長の異なる複数の波
形メモリをあらかじめ設けておき、０ＣＣ８００によっ
てこれを切換えて使用することである。

たとえば第１図において１０１，１０２゜１０３．１０
４．１０５はそれぞれ語長３２゜６４．１２８，２５６
，５１２の波形メモリであって、波形メモリ切換回路１
０によって０ＣＣ８００に従って切換えられる。

（第１図に示す例では第１表中の語長１，０２４，１６
．８の波形メモリは省略した例を示しである。

）波形メモリ１から読出される楽音波形の語長が変更さ
れると、これ（こ対応してソフトレジスタ４の長さをも
変更しなければならない。

レジスタ長変更手段の最も簡単なものは長さの異なる複
数のシフトレジスタをあらかじめ設けておいて、０ＣＣ
８００によってこれを切換えて使用することであり、あ
るいは長さの異なるソフトレジスタを適宜縦続して用い
ることである。

第１図において４１．４２はいずれも語長３２に相当す
るシフトレジスタ、４３，４４．４５はそれぞれ語長６
４，１２８，２５６？こ相当するシフトレジスタとし、
ｏｃｃ ｓ ｏ ｏの制御によってレジスタ長切換回路
４０においてそれぞれのシフトレジスタ４１〜４５の直
列入力端子と直列出力端子との接続を切換え、レジスタ
４１だけでは語長３２、レジスタ４１．４２の縦続では
語長６４、レジスタ４１，４２，４３の縦続では語長１
２８、レジスタ４１，４２，４３，４４の縦続では語長
２５６、レジスタ４１，４２，４３，４４，４５の縦続
では語長５１２にそれぞれ対応する長さのシフトレジス
タ４を構成することができる。

クロックパルス発生器３は第１図の設計例ではマスクク
ロック発生器３０と可変分局器３１とＱこよって構成さ
れ、ＮＴＣ５００は発生すべき楽音のノート（音名）を
表わすいわゆるノートコードであって、分周器３１の分
周比がＮＴＣ５００＋こよって制御され、その出力パル
スφ。

の周波数とＮＴＣ５００との関係はたとえば第１表に示
す値の近似となる。

クロックパルス発生器３としては第１図に示す設計側以
外のどのようなパルス発生回路を用いてもよいことは申
すまでもない。

第１図に示す実施例（こおいて楽音波形の１サンプル点
の振幅が２進１６ビツトの符号で表わされているとし、
乗算回路５２，５４？こおける乗算に１６ビツトタイム
を必要とするとして、第１表φ。

に示す周波数のパルスをシフトレジスタ４、デジタルフ
ィルタ５のクロックパルスとして使用すれば（このクロ
ックパルスの回路は図面に示してない）、波形メモリ１
の読出しアドレスのクロック速度はφ。

の１／１６であればよく、したがって分周器８２の分周
比を１／１６としてその出力パルスで波形メモリ１を読
出せばよい。

たとえばオクターブコード０ＣＣ８００が「０１１Ｊに
、ノートコードＮＴＣ５０［１が「００００」に設定さ
れると、波形メモリ１の中のメモリ１０３が選択され読
出される波形の語長は１２８となり、かつ１語が２８．
１６０ ｋＨｚの速度で読出されるので発生する楽音周
波数は２８４６０Ｈｚ÷１２８＝２２０Ｈｚとなる。

またオクターブコードｏｃｃｓｏｏが「１０１」に、ノ
ートコードＮＴＣ５００が「０１１１」に設定されれば
波形メモリ１の中のメモリ１０１が選択され波形の語長
は３２となり、かつ１語が４２．１９２ＫＨｚの速度で
読出されるので発生する楽音の基本周波数は４２，１９
２Ｈｚ÷３２二１，３１８．５Ｈｚとなる。

波形メモリ１から読出される楽音波形の語長が変更され
ればシフトレジスタ４のレジスタ長もこれに対応して変
更され、かつシフトレジスタ４のクロックパルスとして
はパルスφ。

が用いられるので、どのオクターブコード０ＣＣ８００
およびノートコードＮＴＣ５００に対してもシフトレジ
スタ４では常（こ波形の１周期分の遅延が与えられてセ
レクタ２を経てフィルタ５へ入力される。

このようにして第１図のように構成すれば、装置全体に
対するクロックパルスの周波数を第２表に示す１２種の
直にしながらすべての周波数の楽音を発生することがで
きる。

第１図（こ（ま異なった語長の波形メモ１Ｊ１０１゜１
０２．１０３，１０４，１０５を切換使用する実施例を
示したが、単一の波形メモリを使用し、その読出しアド
レスの番地間隔を変更することによっても語長を変更す
ることができる。

たとえば第２図Ａは語長６４の波形メモリに記載された
波形１周期分を示しそのアドレスは波形の位相順に０．
１．・・・・・・６３，６４（＝Ｏ）番地となっている
とし、これを図（こＴで示す周期のクロックパルスで１
番地ごとに０，１，２．・・・・・・６３と読出すと第
２図Ａの波形が得られる。

また同様くこ周期′ｒのクロックパルスで２番地ごとに
０，２，４．・・・・・・６２と読出すと第２図Ｂ（こ
示すように同図Ａ（こ比し語長が１／３となり周波数が
２倍となった波形が得られ、さらに周期Ｔのクロックパ
ルスで４番地ごとに０．４，８．・・・・・・６０と読
出すと第２図Ｃに示すように同図Ａに比し語長が１／４
となり周波数が４倍となった波形が得られる。

第３図は上記のような語長変更方法を使用したこの発明
の他の実施例を示すブ吊ツク線図であって第１図と同一
符号は同−又は相当部分を示すので重複した説明は省略
する。

第１図と異なる主要な部分は波形メモリ１が互に同一語
長で異なった波形を記憶する３種類の波形メモＩＪ １
１ 、１２ 。

１３と乗算回路１４，１５．１６、加算回路１７とを有
し、波形メモリ１１，１２．１３から読出された波形に
対しそれぞれ係数Ａ１１４０．Ａ２１５０、Ａ３１６０
が乗ぜられてその重みが調整された後加算回路１７で加
算されて出力されることである。

したがって係数Ａ１１４０．Ａ２１５０゜Ａ３１６０を
適宜選定することにより種々の出力波形が得られる。

説明のための数値例として波形メモリ１１，１２，１３
にはそれぞれ１６ビツト、１．０２４語の語長の波形が
記憶されているとする。

分周器８２の出力はアドレスカウンタ８３（こ入力され
、アドレスカウンタ８３は波形メモリ１１゜１２．１３
のアドレス入力１，０２４？こ対応して２進１０ビツト
のカウンタで構成され、その並列出力はアドレスカウン
タ出力接続制御装置８５を経て波形メモリ１のアドレス
入力端子に接続される。

第３図に示す実施例では語長変更手段はアドレスカウン
タ出力接続制御装置８５によって構成され、オクターブ
コードｏｃｃ ｓ ｏ ｏによって制御されるが、アド
レスカウンタ８３の並列出力と波形メモリ１のアドレス
入力との接続変更の一般計測を第４図（こ示す。

第４図においてＣ９，Ｃ８，・・・・・・Ｃ１、ｃｍ！
’！ＭＳＢからＬＳＢへの順（こ示すアドレスカウンタ
８３の並列出力であり、ａｏ、ａ８゜・・・・・・ａｌ
、ａｏは波形メモリ１のアドレス入力１０ビツトをＭＳ
ＢからＬＳＢへの順に示す。

たとえばＯＣＣ８００が論理「０００」にあるときはア
ドレスカウンタ８３の１０ビツトｃ９・・・・・・ｃｏ
全全部アドレスカウンタ出力接続制御装置８５から出力
され、それぞれ波形メモリ１のアドレス人力ａ。

・・・・・・ａｏのアドレスとなる。

その結束波形メモリ１（ま０，１，２．・・・・・・番
地と順次１，０２３番地までアドレスされ、この場合の
読出される楽音波形１周期の語長は１，０２４となる。

また０ＣＣ８００が論理「００１」にあるときアドレス
カウンタ８３の１０ビツトのうち下位９ビツト、すなわ
ちＣ８，Ｃ７・・・・・・ｃｏが出力されそれぞれアド
レス人力ａ。

は論理ｒＯＪとなる。したがってメモリ１は０，２，４
・・・・・・番地と順次１，０２２番地まで偶数番地だ
けがアドレスされ読出される楽音波形１周期の語長は５
１２となる。

同様（こ０ＣＣ８００が論理「０１０Ｊ Ｉこあるとき
はアドレスカウンタ８３の並列出力１０ビツトのうち下
位８ビツトすなわちＣ７、Ｃ６、・・・・・・ｃｌ、ｃ
ｏだけが出力されそれぞれアドレス人力ａｇ 、 ａ３
・・・・・・ａ３ 、 ａ２となり、アドレス人力ａ１
ｔ ａＯは論理「０」となる。

したがって波形メモリ１は０，４，８．・・・・・・番
地と順次１０２０番地まで４番地間隔でアドレスされ読
出される楽音波形１周期の語長は２５６となる。

このようにしてアドレスカウンタ出力接続制御装置８５
の接続を第４図に示すように変更することによって語長
を変更することができる。

波形メモリ１から読出される波形の語長変更にともなっ
てシフトレジスタ４のレジスタ長を変更するには第１図
の実施例に示す回路をそのまま用いることもできるが、
第３図Ｏこは別の実施例を示す。

第３図（こ示す実施例ではシフトレジスタ４はメモ１Ｊ
１１，１２，１３と同一容量すなわち上述の数値例では
１６ビツ１−ＸＩ、０２４語の容量を有するランダムア
クセスメモリ（ＲＡＭ）から構成され、そのアドレス入
力端子へは波形メモリ１のアドレス入力端子の信号と同
一信号が供給され、波形メモ１Ｊ１１，１２．１３ｇこ
おいて語長が変更されると同様にランダムアクセスメモ
リ４内Ｇこおける語長も変更される。

第３図Ｏこ示す実施例においては、波形メモリ１は続出
される波形の語長中の最大の語長（すなわち上述の数値
例で（ま１，０２４語）を記憶している。

しかし原価低減等の目的のため波形メモリに記憶する語
長を小さくし、発生すべき楽音の周波数が低いときは各
語（各アドレス）を２回ずつ（一般的に言えばｎ回ずつ
）読出して読出される波形の語長を波形メモリに記憶さ
れている語長の２倍（一般的Ｏこ言えばｎ倍）Ｉこする
こともできる。

第５図はアドレスカウンタ８３の並列出力と波形メモリ
のアドレス入力との接続変更の他の設計例を示す。

第５図の例では５１２語からなる波形メモリを用い、そ
のアドレスはＡ８．Ａ７・・・・・・ａｌ ＊ ”０で
表わされる２進９ビツトである。

またＣ９．Ｃ８゜・・・・・・Ｃ１、ＣＯは第４図の同
一符号と同一である。

オクターブコード０ＣＣ８００が論理「ＯＯＯ」のとき
は波形メモリのアドレスはＣ６には無関係になるので同
一アドレスの値が２クロック時間出力されて同一語が２
回ずつ読出され、５１２Ｘ２１０２４語の波形が得られ
る。

オクターブコードｏｃｃｓｏｏが論理「００１Ｊないし
「１１１」のときは第５図に示す接続は第４図に示す接
続と等価になり、それぞれ５１２，２５６．・・・・・
・８語の語長の波形が読出されることは容易に理解でき
るであろう。

更にこの発明の他の実施例としていわゆるファースト・
イン・ファースト・アウト・メモリ装置（以下ＦＩＦＯ
と略記する）をセレクタ２とサウンドシステム６との間
σこ介在させ、クロックパルスφ。

を単一の周波数とすることができる。ＦＩＦＯは一般に
知られているよう（こ書込み順に読出されるメモリであ
って、書込のクロック速度を読出しのクロック速度より
大きくしておけば一定の速度で間欠的に書込み、可変速
度で連続的に読出すよう制御することができる。

したがってＦＩＦＯの１語を読出すクロック速度をノー
トコードＮＴＣ５００に対応して２８．１６０ ｋＨｚ
ないし５３．１５８ ｋＨｚ（第２表参照）とすれば、
クロックパルス発生器３はノートコードＮＴＣ５００と
かかわりなく、５３．１５８ｋＨｚＸ １６以上の値を
有する一定の周波数（たとえば］、 ＭＨｚ ）のクロ
ックパルスを出力すればよい。

すなわちＦＩＦＯを用いることによって波形メモリ１、
ンフトレジス″り４は語長変更機能を有するのみで良く
、処理速度は常（こ一定となるため、これらの構成を更
ｒこ簡易化することができる。

第３図１こ示す回路ｌこ外部から入力される信号はＮＴ
Ｃ５００，０ＣＣ８００，Ａ、１４０．Ａ２１５０、Ａ
３１６０．Ｐ５２０．Ｑ５４０，８２１である。

第６図はこれらの信号を出力する回路の一例を示すブロ
ック線図であって、上述の信号はすべて第３図と同一符
号で示す。

第６図の回路で演奏者が操作するのは鍵盤部１００の各
キーと連動するキースイッチ１０１゜・・・・・・１０
に、・・・・・・１０ｎと音色セレクタ４００である。

第６図の実施例ではキースイッチ１０１゜・・・・・・
１０に、・・・・・・１０ｎは優先接続されており、同
時（こオン状態となる複数のキースイッチのうち最優先
の接続順位を有するキースイッチからの出力線に電圧■
＋が出力され、したがってこれに対するキーコード、す
なわちノートコードＮＴＣ５００とオクターブコードｏ
ｃｃｓｏｏとがＲＯＭ（読出し専用メモＩＪ ） １２
０から読出される。

またどのキースイッチがオン状態となってもオアゲート
１１０からキースイッチのオン状態を表わす信号が出力
され、その立下り点が微分回路１１０で微分されてキー
オンの時点を表わすパルスＫＯＮ７１となり、その立上
り点が微分されてキーオフの時点を表わすパルスＫｏｐ
ｐ７２となり共にタイマ８７に入力される。

またＫｏＮ７１はＲＯＭ１２０の出力をラッチ１３０に
入力し、次のＫ。

Ｎｌ２信号が来るまでラッチ１３０によって凍結された
ＮＴＣ５００とＯＣＣ８００の信号を出力する。

タイマ８７のクロックパルスとしてはアドレスカウンタ
出力接続制御装置８５の出力パルスのうち第４図にａｇ
ｔ Ａ８ ｔ ”７として示すパルスのいずれかを用
いる。

これらのパルスは発生される楽音の周波数に関係なく波
形の１周期に相当するパルスであるから、タイマ８７が
時間を測定する単位は発生される楽音の１周期に比例す
る。

ＫＯＮ７１時点又はＫＯＦＦ７２時点を基準Ｏこしてこ
のような単位で時間を測定しながら、あらかじめ定めら
れた時間で切換回路４２０へ切換信号を送り、また信号
８２１を変更してセレクタ２の切換を制御する。

ＲＯＭ４１０には係数Ａ１１４０．Ａ２１５０゜Ａ３１
６０ 、Ｐ５２０ 、Ｑ５４０の値が複数種類記憶され
ていて、音色セレクタ４００から入力されるアドレスに
応じて異った値のＡ１１４０ 、 Ａ２１５０、Ａ３１
６０の組合せおよびＰ５２０．Ｑ５４０の組合せが出力
される。

そしてＰ５２０ 。Ｑ５４０の組合せは複数の組合せが
同時に出力されて切換回路４２０に入力される。

Ｐ５２０．Ｑ５４０のこの複数の組合せがタイマ８７の
出力によって選択され、所望のアタック波形、所望のリ
ノース波形等がフィルタ５の特性により自然に発生され
るような値のＰ５２０．Ｑ５４０があらかじめ定められ
たタイマ時点（こおいて出力される。

以上の説明（こよって明らかなように、この発明によれ
ば、小数種類のクロックパルスにより広い周波数にわた
って任意の楽音を発生することができるので、先出願の
電子楽器にくらべて設計が容易となり回路を簡単化する
ことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック線図、第２
図はこの発明の語長変更手段を説明する波形図、第３図
はこの発明の他の実施例を示すブロック線図、第４図は
第３図に示すアドレスカウンタ出力接続制御装置の出力
接続とオクターブコードＯＣＣとの対応を示す図表、第
５図はアドレスカウンタ出力接続制御装置の出力接続と
オクターブコードＯＣＣとの他の対応を示す図表、第６
図は第３図の装置ｌこ入力すべき各信号を発生する回路
の一例を示すブロック線図である。 １．１１，１２，１３・・・・・・波形メモリ、２・・
・・・・セレクタ、３・・・・・・クロックパルス発生
器、４・・・・・・シフトレジスタ、５・・・・・・デ
ジタルフィルタ、１０・・・・・・波形メモリ切換回路
、４０・・・・・・レジスタ長切換回路、８３・・・・
・・アドレスカウンタ、８５・・・・・・アドレスカウ
ンタ出力接続制御装置。

Claims (1)

1. 【特許請求の範囲】 １ 少なくとも１周期分の楽音波形を発生する波形発生
   装置と、 フィルタ装置および前記波形の１周期分に相当する遅延
   時間を有する遅延装置の縦続回路と、前記波形発生装置
   から出力された信号と前記縦続回路から出力された信号
   とを入力し該入力信号のうちのいずれかを選択して出力
   し前記縦続回路に供給する選択装置と、 前記波形発生装置において発生される楽音波形１周期分
   を表わすサンプル点の数を、発生すべき楽音の周波数に
   対応して変更する誤長変更手段と、前記語長変更手段と
   連動して前記遅延装置の遅延時間を変更する遅延時間長
   変更手段とを備えたことを特徴とする電子楽器。 ２ 前記波形発生装置は所望の楽音波形を記憶した波形
   メモリと該波形メモリを読出すための読出し用アドレス
   カウンタとからなり、前記フィルタ装置はデジタルフィ
   ルタ回路からなり、前記遅延装置はソフトレジスタから
   なることを特徴とする特許請求の範囲第１項記載の電子
   楽器。 ３ 前記語長変更手段は前記アドレスカウンタの並列出
   力端子と前記波形メモリのアドレス入力端子間の接続を
   変更するアドレスカウンタ出力接続制御装置からなるこ
   とを特徴とする特許請求の範囲第２項記載の電子楽器。 ４ 前記シフトレジスタはランダムアクセスメモリから
   構成され前記遅延時間長変更手段は前記ランダムアクセ
   スメモリのアドレス入力端子に前記波形メモリのアドレ
   ス入力端子の信号と同一信号を入力することζこよって
   構成されることを特徴とする特許請求の範囲第３項記載
   の電子楽器。