JPS612199A

JPS612199A - 音程シフト回路装置

Info

Publication number: JPS612199A
Application number: JP59122286A
Authority: JP
Inventors: 明小林
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1984-06-14
Filing date: 1984-06-14
Publication date: 1986-01-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は例えは再生速度１ｌｌｉＴ変調整機能を有す
るオーディオ催奇記録再生装置に用いられ。

再生オーディオＩＮ号の音程をテンタル信号処理により
自由に可変することかできる音程シフト回路装置に係！
１１．特に音程シフトしたテンタル（８号をアナログ信
号に変換する隙に出力レベルか変化しないように改良し
たものに関する。

〔発明の技術的背景とその問題点〕

従来より音’を機器の分野では、オーディオ信号記録媒
体の再生速度を変えることにより、再生オーディオ信号
のテンポを変化させることのできるオーディオ信号記録
再生装置か出現している。この場合、再生オーディオ悄
号は再生速度の変化に応じてテンポが変わるだけでなく
。

音程までも変化してしまうことになるので、、近時これ
を改善するために音程シフト回路装置を付加し１例えは
再生速度の変化量に応じて音程シフト回路装置のシフト
量を設定することにより、再生オーディオ信号の音程か
変化しないようになされている。

ところで、上記のような音程シフト回路装置は種々のも
のが考えられているか、その中に入力信号をテジタル信
号に変換して所定のタイミングで順次記憶はせ、その読
出し速度を音程シフト量に応じて変化させτ記憶したチ
ータケ読出し、　Ｉｌ１次アナログ信号に変換して出力
するようにしたものがある。この首根シフト回路装置で
は入力信号をテジタル信号処理により行程シフトを行な
うようにしているが、デジタル１ｇ号処理後のデジタル
・アナログ（以下Ｄ／Ａと略す）変換において、従来よ
り第５図に示すようｆｘＤ／Ａ変換回路が用いられてい
る。

ｊｌわち、このＤ／Ａ変換回路には、第６図（ａ）　＠
　（ｂ）に示すような音程シフトのテジタル信号処理を
施したデジタルデータＳ匿及びこのデジタルデータのサ
ンプルクロック信号Ｓ　ＯＦＳ　がそれぞれＤ／　Ａ袈
換器１１及びアパーチャパルス生成回路Ｊ２に供給され
る。上記Ｄ／Ａ変換器１ノからは、第６図（Ｃ）に示す
ように、デジタルデータ５ＩＩＡに対応したアナログ（
Ｂ号ｖｍｄｄ力されるが、このアナログ信号■毘には（
言分変化の立ち上かり及び立ち下かり時にグリッチが発
生するので、Ｄ／Ａ変換器Ｊ〕の出力ＶＤＡ　Ｉｄグリ
ッチを除去するためのデグリッチ回路１３に供給きれる
。

このデグリッチ回路１３は第１」％服足用抵抗１、ＩＪ
、１３２．アナログスイッチＪＪＪ及び演算増幅器ノ３
４よりなるもので、このうちアナログスイッチ１３３は
上ｌ已アパーチャパルス生成回路ノ２で生成きれた第６
図（ｄ）に示すデグリッチクロック信号Ｓ　ＡＰＴによ
りスイッチング側副式れる。つまり、このディグリッチ
回路ノ３に供給づれた信号ＶＤＡは第６図（ｅ）にボす
ような％圧信号ＶＡ）’Ｔ　と１つでローパスフィルタ
Ｊ４に導出され、このローパスフィルタノ４によって第
６図（ｆ）に示すように積分され、音程シフトを施した
アナログ俳号ＳＡとして外部出力される。

ここで、上記サンプルクロック信号５ＯＦＳ　の周期Ｔ
ＯＦＳＶｉ音相シフト量に応じて変化するものである。

また、アパーチャパルス生成回路ノ２で生成されるディ
グリッチクロック信号５ＡＰＴはそのパルス幅τを、音
程シフト量φにおいてローパスフィルタノ４から出力き
れるアナログイト号ＳＡの偲号対雑汁比及び杏生糸の周
波数特性を考慮して、τ／ＴＯＦＳφ＝０２５付近で一
定に設定芒れる。尚、　ＴＯＦＳφ　は音程シフト量φ
時の出力サンプルクロック信号Ｓ　ＯＦＳの周期を表わ
すものである。

したがって、上記のような従来のＤ／Ａ＆換回路全回路
た音程シフト回路装置では、音程シフト量に応じてアナ
ログ出力信号ＳＡの出力レベルか変化してしまう。つま
り、音程をシフトタウンするほど出力レベルか低下する
と共に（言分対雑音比も感化してしまい、迎に、音程を
シフトアップするほど出力レベルか増加してし１うので
、このようなり／Ａ俊換回路を用いた場合、音程シフト
量を可変する毎に出力レベルを調整しなければならなか
った。

〔発明の目的〕

この発明は上記のような問題を改善するためにな芒れた
もので、音程シフト量に彰會芒れることなく、アナログ
出力レベルを一定に保つことのできる行程シフト回路装
置を提供することを目的とする。

〔発明の概要〕

すなわち、この発明によるオーディオ悄号記録再生装置
Ｆｉ、入力したオーディオ悄号會テジタルデータに変換
するアナログ・デジタル変換回路と、このアナログ・デ
ジタル変換回路の出力データを記憶する記憶回路と、こ
の記憶回路の誓込み速度及び読出し速度をそれぞれ指定
芒れた音程シフト量に応じて笈化埒せる書込み読出し速
度制御手段と、この手段により記憶回路からメ「、み出
されたデジタルデータをアナログ亀圧信号ｖＣ＆換する
テジタル・アナログ変換回路と、このテジタル・アナロ
グ変換回路の出力のフリッチを除去する位置にサンプル
・パルスを生成するサンプル・パルス生成手段と、この
手段により生成きれたサンプル・パルスに応じてＲｉＪ
記テジタル・アナログ変換回路の出力電圧全前記テシタ
ルデータの１サンプル周期でサンプル・ホールドするサ
ンプル・ホールド回路と、このサンプル・ホールド回路
の出力信号の基本波成分のみ全通過はせるローパスフィ
ルタとを具備してなることを特徴とするものである。

〔発明の実施例〕

以下、第１図乃至第４図を参照してこの発明の一実施例
を詳細に説明する。

オす、この発明の適用きれる音程シフト回路装置ＶＣつ
いて、＠３図にその構成を示して説明する。すなわち、
入力端子２０１を介して供給されたオーディオ信号ＳＭ
Ｉ　　はアナログ゛・テジタル（以下Ａ／Ｄと記す）変
換回路２ノによって標本化周波数ｆ　ＩＦＳで標本化き
れ、ｎビットのン’ＪフルＰｃＭ（パルス・コード・モ
ジュレーション）信号ＳＰＣＭＶＣ笈換ちれる。そのビ
ット数ｎは音質を考慮してｎ＝１２〜１６に設定する。

このＰＣＭ信号Ｓ　ＰＣＭは書込みバッファ回路２２に
メモリ２３の誉込み期…」普で一旦スドアでれる。この
誓込みバッファ回路２２の出力ＷＲけ、一定の周期ＴＷ
ＲでメモＩＪ　２３　Ｋ間断なく誉込捷れていく。この
メモリ２３の読出し齋込み制御ＩＩＩＩＦｉ、操作用キ
ーホードｘｖｃ−ヨＦＮ＝定芒れた入カデータＳＫＤに
応じて各制御ｌＩＩ信号を設定するタイミングコントロ
ーラ２５．第１及び第２の読出しアドレスカウンタ２６
　Ａ　、　２６　Ｂ。

唇込みアドレスカウンタ２７．アドレスカウンタ２６Ａ
、２６ｆ３．２７の切換点を検出して上記タイミングコ
ントローラ２５へ切換点検出信号Ｓ　ＤＥＴを供給する
アドレスカウンタ切換点検出回’ｄ；７１２８及びアド
レス・マルチプレクサ２９によって行われる。音程のシ
フトは、このメモリ２３に書込まれたＰＣＭ伽号ｓ　ｐ
ａｖｉを一定の規則に基いて読み出すことにより実現き
れる。

このメモリ２３から酵［み出湯れたテークＳＲＤはクロ
スフェード回路３０で後辻するクロスフェード処理か施
きれた後、Ｄ／Ａ変換回路３）によってアナログ出力５
ＡＶＣｉ換され、外部出力される。

ここで、上記タイミングコントローラ２５から出力され
る各制御１１１　（ｍ号について簡単に説明する。Ｓ　
ＩＦＳは入力サンプルクロツク、　　５ＡＤＣＫはＡ／
Ｄ変換クロックで、それぞれＡ／Ｄｉ換回路２）に供給
される。５ＬＴｉはラッテ信号、Ｓ　ＤＣＫは出力タイ
ミングクロックで、それぞれ書込みバッファ回路２２に
供給きれる。５ＲＣＫは読出しアドレスクロック、　　
５ＡＣＬ、５ＢＣＬはクリア信号で、それぞれ第１及び
第２の読出しアドレスカウンタ２６Ａ、２６Ｂに供給は
れる。

ＳＭＣＫ１１ｔ瞥込みアドレスクロックで、書込みアド
レスカウンタ２７に供給される。５ＣＨＧは切換点検出
指令（８号で、アドレスカウンタ切換点検出回路２８に
供給これる。Ｓ　ＡＤＣＯＮＴ　　は切挾信号で、アド
レス・マルチプレクサ２９に供給芒れる。５ｌｖ１］１
ｉ２１ｉＣＯＮＴは胱出し豊込み制画信号で。

メモリ２３に供給される。Ｓ　ＣＦＣＯＮＴ　　はクロ
スフェード制菌信号で、クロスフェード回路３゜に供給
はれる。Ｓ　ＯＦＳはテジタルデータ信号ＳＣＦ　　に
ｌｊ＋］勘した出力ザンプルクロックで。

１）／Ａ変換回路３ノに供給される。

上記のように構成した音程シフト回路装置の動作を鉋４
図を参照して説明する。尚、第４図において、　　（Ｓ
ＷＲ）はメモリ２３’ｔＣ豊込まれる書込みテーク系列
、（ＳＲＡ）は第１の軌出しアドレスカウンタ２６Ａに
よる読出しテーク系列。

（Ｒ２Ｈ）は第２のアドレスカウンタ２６ＢＴＩＣよる
読出しテーク系列を示している。そして、上記第１及び
第２の胱出しアドレスカウンタ２６Ａ、２６Ｂ及び書込
みアドレスカウンタ２７　（７）各７　トＬ’ス出力は
、タイミングコントローラ２５によって制帆８れるアド
レス・マルチプレクサ２９により選択されてメモリ２５
に与えられる。

まず、音程シフトダウン時には、第４図（ａ）に示すよ
うに、メモリ２３に書込まれるテーク系列（ＳｗＲ）１
に周期ＴＢＬ　　のデータブロックに周期的に分割し、
このデータブロック中の期間τＤのデータを１込み周期
ＴＷＲよυ長い周期ＴＲｍ（＞Ｔｗ）　　で読出す。

ここでｈ　　’　＝　’　Ａｌｌ　　の時点で第１のア
ドレスカウンタ２６Ａのアドレスかメモリ読出しアドレ
スとして選択芒れ、メモリ２３のφ番地からテーク読出
しがスタートしたとする。この読出しが開始芒れたチー
タブロック’ｋＡｎとする。

すると、チータブロックＡｎの読出しが１−１　Ｂｎ　
（＝　Ｉ　Ａｎ　＋Ｔ　ＢＬ　）　　に達した時点で第
２の読出しアドレスカウンタ２６ｆ３かクリアはれ、読
出しテーク系列（ＳＲＢ）のデータブロックＢｎとして
、メモリ２３のφ番地からの読出しがスタートする。ｔ
　＝　ｔ　Ｂ。においてデータフ“ロックＡｎからデー
タブロックＢｎに瞬時に切り換えた場合１両チータブロ
ックＡｎ、Ｂｎの接続点にクリック＠音等の聴感上不快
な異音成分か発生するため、ｔ＝ｌＢｎからｔ＝ＩＢ、
十τＣＦまでの其」間τＣＦでは１サンプルのテーク読
出し期ｒｔＵＴＲｔｍ　　に２系統の読出しアドレスを
交互に選択して、それぞれのアドレスに対応するｌサン
プル分のテータ會読出した後、クロスフェード回路３０
によつ１チータブロツクＡｎ側のデータに幻しては期間
τＣＦ　　で１からφに直線的に減少する乗数な乗じ、
チータブロック１３ｎ側のテークに対しては期間τＣＦ
でφから１に直線的に増加する乗数分乗じて１両チータ
ブロック八〇、Ｂｎの各テータ會加算する。このクロス
フェード処理は磁気テープ編集時の１斜め切りスプライ
シングと同等のもので、チータブロックの切換点におけ
るチータブロックＡｎと１３ｎとの接続をなめらかにし
ている。

はらに、データブロックＢｎの読出しが１＝’　Ａｎ＋
ｉ　（＝’　Ｂｎ＋ＴＢＬ）に達すると、再ひ第１の耽
出しアドレスカウンタ２６Ａがクリアされ。

メモリ２３のφ番地からのテーク読出しがスタートシ、
チータブロックＡ　ｎｉｌ　’（ｆ　＝　Ｉ　Ａｎ＋１
　十ＴＢＬ＋ＴＣＦ　　の時点までに胱出す。このチー
タブロックＩ３ｎからＡｎ＋１への切換点においてもク
ロスフェード処理が施され、チータブロックＢｎ、Ａｎ
十１のなめらかな接続が行なわれる。以後内助ＴＢＬで
同様の動作が繰返妊れる。

尚、一方の読出し系列におけるチータブロックのみが読
出はれている期間（ＴＢＬ、−τＣＦ　）では、他の読
出しテーク系列に対応する読出しアドレスが１サンプル
読崗し毎にインクリメントするか、アドレス・マルチプ
レクサ２９に、よるプＩ旨停＋Ｌ　Ｌ、ている。１凱　
クロスフェード回路、？（ＪＫおける読出しか行なわれ
ているテーク系列のデータブロックの各サンプル乗数は
］であフ、他方の乗数はφとなっている。をらニ、訟出
しテーク系列の切換点は書込みアドレスカウンタ２７の
アドレスをアドレスカウンタ切換検出回路２８に与える
ことによって検出される。

すなわち、音程シフトダウン時は、Ｉａ出し周期が１込
み周期よりも長いために、ｑ＃込みデータ系列（ＳＷＲ
）の期間（ＴＢＬ−τＢ〕のデータか過剰となるので、
読出しが行なすれす切シ捨てられる。このようにして”
時間的なつじつま合わせ″ヲ行なうことにより、読出し
周期が長くなっても再生オーディオ色分のテンポは変化
ぜす、音程のみかシフトダウンする。

一方、音程シフトアップの場合は、第４図（ｂ）に示す
ように、簀込みテーク系列（琥）の助出ＩＴ賀Ｄ　のデ
ータを書込み周期よシ知い周期ＴＲｔＪＰで読、出され
る。ここで、　Ｔ　ＲＵＰ　りＴＷＲであるため、瞥込
みテーク系列（塘）にチータネ足が生じる。このため％
２系統の読出しテーク系列（ＳＲＡ　）　、　（ＳＲＢ
　）の各チータブロックＡｎ、Ｂｎの読出し時は、書込
みテーク系統（ＳＷＲ）の図中クロスハツチ部分のテー
クは２回読出きれ、これによって１時曲的なつじつま合
わせ”が行なわれる。そして、各切換点における２系統
のチータブロックＡｎ、Ｂｎに対するクロスフェード処
理は、音程シフトタウン時と同様に行なわれる。

尚、クロスフェード回路３０の出力テータ信号ＳＣＦは
、並列テークの形でＤ／Ａ変換回路３１に供給される。

そして、このＤ／Ａ変換回路３１により、入力ＳＣＦの
テジタル符号に対応した再生アナログ信号ＳＡを得る。

さて、上記のような音程シフト回路装置では。

前述したように音程のシフトｉに応じてＤ／Ａ変換回路
３１への入カテータ信号８ＣＦの伝送速度及び出力サン
プルクロック信号５ＯＦＳ　　の周波数が変化する。

ここで、第１表に平均律１２音階に従って半音ステップ
にて土−オクターブの範囲内で音程シフトを行なう場今
の、音程シフト蓋φにおける出力ザンプルクロック信号
５ＯＦＳの周波数ｆ□ｉ基準とした。各シフト′ｌｋｌ
における出力サンプルクロ、ツクＳ　ＯＦＳの周波数Ｆ
を示す。

第　　　１　　　　表この第１表かられかるように、シフ）ｋか＋６半音との
出力サンプルクロック周波数比は２：ｌとなっている。

つまり、平均律１２音階ではｌオクターブを１２等分し
、隣接する音の周波数比が１％−となっているので、半
音は出発音からの周波数比か１である。各音程における
周波数Ｆは。

出発音における周波数ｉｆ□とすれば、初項ｆ□、公比
１ｔｆｉの等比数列として。

Ｆ＝（１１６）ｎ　ｒ。

（但し、ｎ＝・・・−−２ｍ　　ｌ　＋φ、１．２．・
・・）で与えられる。

第１図は上記音程シフト蓋φと出力サンプルクロック信
号Ｓ　ＯＦＳとの関係を元に、上記音程シフト回路装置
に適用されるＤ／Ａ笈換回路３ノの構成を示すもので、
上記クロスフェード回路３０から出力芒れるテータ信号
ＳＤＡはＤ／Ａ変換器３１１ｆ介してディグリッチ回路
３１２に供給はれ、またタイミングコントローラ２５か
ら出力される出力サンプルクロツク信号Ｓ　ＯＦＳはサ
ンプリングクロック生成回路３１３に供給される。上記
ティグリッチ回路３１２は演算増幅器３１４，３１５．
アナログスイッチ３ノロ及びホールド用コンテンサ３ノ
アよりサンプルホールド回路を構成するもので、このう
ちアナログスイッチ３１６は上自己すンプリングクロッ
ク生成回路３ノ３からのターンプリングクロック信号Ｓ
ＳＡＭＰ　　によってスイッチング制釧される。このサ
ンプリンククロック（Ｈ号ＳＳＡＭＰは、上記出力サン
プルクロツク信号５ＯＦＳの立ち上が９から所定時間遅
れて出力芒れるものである。上記ティグリッチ回路３）
２の出力ＳＳＨはローパスフィルタ３１８を介して外部
出力される。

すなわち、このＤ／Ａ変換回路３ノに、第２図（ａ）　
Ｉ　（ｂ）に示すような出力サンプルクロック（ｇ号Ｓ
　ＯＦＳ及びテーク信号Ｓ　Ｌ）Ａ　（クロスフェード
回路３０の出力テーク（言分５ＣＦ）が供給はれたとす
ると、上記データ信号ＳＤＡ　　は１）／Ａ変換器３１
１によって第２図（ｃ）　Ｋホすような電圧信号ＶＤＡ
に変換場れてティグリッチ回路３１２ＶＣ供給きれる。

このとき、サンプリングクロック生成回路３１３から出
力されるサンプリングクロック信号ＳＳＡＭＰ　　は、
第２図（ｄ）に示すように。

出力サンプルクロック信号Ｓ　ＯＦＳの立ち上がりから
所定時間遅れて出力される。このため、ティグリッチ回
路３ノ２では、Ｄ／Ａ変挾器３ツノからの電圧信号ＶＤ
Ａをサンプリングクロック信号ＳｓＡＭＰ　　の周期タ
イミングでサンプルホールドし、第２図（ｅ）　Ｋ示す
ような電圧信号ＳｓＨを出力するようＶＣなる。つ１ジ
、このティクリッチ回路３１２の出力ＶＳＨはグリッチ
か除去されてローパスフィルタ３１８に供給され、第２
図（ｆ）に示すように積分されて、再生アナログ信号Ｓ
Ａとして外部出力きれる。尚、ディグリッチ回路３ノ２
をサンプルホールド回路構成としたことによりシステム
の周波数％性が低下するか。

これはディグリッチ回路３ノ２の後段ＶＣ？ＡＩ正回路
１例えば尚域強調回路を挿入すれは容易に解決すること
ができる。

したが２て、上記のように構成した音程シフト回路装置
は、従来のものに見られた音程シフト時に生じる養生ア
ナログ信号の出力レベルの変化か全く無くなり、これに
よって音程シフト１−を変えるときの出力レベルの１整
か不黴となる。

尚、この発明による音程シフト回路装置Ｆｉ、再生速度
可変機能を有するＰＣＭ伯号信号装飯、例えばコンパフ
トチイスフカ式のテジタルオーディオテイスクー再生装
置等によって非常に有用なものでおる。

〔発明の効果〕

以上詳述したようにこの発明によれは、音程シフト量に
影＠きれることなく、アナログ出力レベルを一定に＆一
つことのできる音程シフト回路装置を提供することがで
きる。

【図面の簡単な説明】

第１図乃至第４図はそれぞれこの発明に係る音程シフト
回路装置の一実施例を説明するためのもので、第１図は
同実施例のＤ／Ａ変換回路の構５ｙＡｉ示すフロック回
路図、第２図は上記り／Ａ変換回路の動作を説明するた
めの出力波形図、第３図及び第４図はそれぞれ同実施例
に適用でれる音程シフト回路装置の鍋底及び動作を説明
するための図、第５図及び第６図はそれぞれ従来の音程
シフト回路装置に用いられているＤ／Ａ変換回路の構成
及び動作を説明するための図である。２ノ・・・Ａ／Ｄｆ換回路、２２・・・−込みバッファ
回路、２３・・・メモリ、２４・・・操作用キーボード
、２５・・・タイミンクコントローラ、：ｚ６Ａ。２６ｆ３・・・読出しアドレスカウンタ、２２・・・誉
込みアドレスカウンタ、２８・・・アドレスカウンタ切
換点検出回路、２９・・・アドレス・マルチプレクｖ１
３０・・・クロスフェード回路、３ノ・・・Ｄ／゛Ａ変
換回路、３ツノ・・・Ｄ／Ａ変換器、３ノ２・・・ティ
グリッチ回路、３ノ３・・・サンプリングクロック生成
回路、３１８・・・ローパスフィルタ。ＳＤＡ・・・出力データ信号、　　５ＯＦＳ・・・出力
サンプルクロツク他号、ＳＳＡＭＰ　　・・・す・ンプ
リングクロック信号、　　ＳＡ・・・再生アナログ信号
。第１図（ε Ｓ（Ｉｊ

Claims

【特許請求の範囲】

入力したオーディオ信号をデジタルデータに変換するア
ナログ・デジタル変換回路と、このアナログ・デジタル
変換回路の出力データを記憶する記憶回路と、この記憶
回路の書込み速度及び読出し速度をそれぞれ指定された
音程シフト量に応じて変化させる書込み読出し速度制御
手段と、この手段により記憶回路から読み出されたデジ
タルデータをアナログ電圧信号に変換するデジタル・ア
ナログ変換回路と、このデジタル・アナログ変換回路の
出力のグリツチを除去する位置にサンプル・パルスを生
成するサンプル・パルス生成手段と、この手段により生
成されたサンプル・パルスに応じて前記デジタル・アナ
ログ変換回路の出力電圧を前記デジタルデータの１サン
プル周期でサンプル・ホールドするサンプル・ホールド
回路と、このサンプル・ホールド回路の出力信号の基本
波成分のみを通過させるローパスフィルタとを具備して
なることを特徴とする音程シフト回路装置。