JPS58223196A

JPS58223196A - 時間軸変換装置

Info

Publication number: JPS58223196A
Application number: JP57106441A
Authority: JP
Inventors: 賢治神谷; 塩飽　誉之
Original assignee: Ricoh Elemex Corp
Current assignee: Ricoh Elemex Corp
Priority date: 1982-06-21
Filing date: 1982-06-21
Publication date: 1983-12-24
Also published as: JPH0145919B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は、楽音・音声等の波形信号の時間軸を圧縮、
または伸長する装置に関する。

従来、テープ・レコーダの再生において、講演の録音を
速く再生して、少ない時間で概要を把握したり、また逆
に再生を遅くして筆記記録をとるといった場合に、ピッ
チが再生速度によって変わらないようにする時間軸変換
方式が種々提示されてきた。磁気テープの切断、再接着
ｌこよる時間軸圧縮装置より発し、回転再生ヘッドによ
る方式、アナログ・ジフト・レジスタを用いたもの、半
導体メモリの利用によるものへと発展している。才た、
最近では音声信号に限らず、音楽の世界においても、楽
器からの楽音波形を入力して、音階をずらした楽音を付
与する効果を得るためにこの時間軸変換装置が利用され
始めている。しかしながら、明解度、タイナミソクレン
ジ等の性能の向上は、価格の増大、また実時間処理の不
７５Ｊ能といった問題を生じてきている。

そこで、この発明は、上記のごとき要求に対して、低価
格で構成でき、処理による遅れが少なくしかも、音声・
楽音等の入力に充分使用できる時間軸変換装置を捉供す
るものである。

以下本発明の実施例を図面を用いて説明し、目的、特徴
を明確にしてゆく。

第１図に本発明の実施例のブロック図を示す。

ます、方式としては半導体メモリの利用によるものであ
り、波形テークをメモリへ書き込む速度と波形テークを
メモリから読み出す速度とを違えることにより時間軸の
変換を実現する。この例では書き込みの速度を一定にし
、読み出す速度を可変にした場合を示している。信号の
流れとしては入力された波形は、プリアンプＩによって
増幅さ１１サンプリングにするエイリアス成分を除去す
る浦波器２によって波形整形された後、サンプル・ボー
ルド回路３でサンプリングされる。そのサンプリングさ
れた電圧値は、アナログ／デジタル・コンバータ（以下
Ａ／Ｄコンバータと略す）４によってデジ々ル値に符号
化され、書き込みテークラッチ（以下ＷＲクラッチ略す
）５を経由して、ランタム・アクセス・メモリ（以下Ｒ
ＡＭと略す）６に所定のタイミングで読み込まれる。Ｒ
ＡＭ　６に書き込まれた波形の符号化データは、読み出
しの要求に従って、読み出しテークラッチ（以下ＲＤク
ラッチ略す）７に取り込まれた後、デジタル／アナログ
コンバータ（以下Ｄ／Ａコンバータと略す）８によって
、アナログ電圧値に変換さね、低域濾波器９によって濾
波整形された後、出力アンプ１０で緩衝されて、出力さ
れる。この間の制御を行うクロック信号は次のものであ
る。（ａ）・・・サンプルパルス、（ｂ）・・・Ａ／Ｄ
コンバート基準クロック、（ｅ）・・・ＶＩＬラッチパ
ルス、（ｄ）・・・メモリ・ライト・イネーブル・パル
ス、（０）・・・メモリ・アウトプット・イネーブル・
パルス、（「）・・・ＲＤラッチパルス、　（ｇ）・・
・マルチプレクサ選択パルス、（ｈ）・・・Ｗ凡りロッ
ク、（す・・・ｌ（・Ｄクロック。これらの制御信号の
タイミング実施例を第２図に図す。すなわち、メモリへ
の符号化テークの書き込みは、ＲＡＭ６のアドレッシン
グ用のメモリ・ライト・カウンタ（以下ＷＢＣと略す）
１１に供給されるパルス（１］）に同期して行オ）オ］
、メモリからの符号化データの読み出しは、同じくメモ
リ・リード・カウンタ（以下ＲＤＯと略す）１２に供給
されるパルス＜ｇ＞に同期して実行さる。そのＷ１ｔウ
ロソク（＃１）の立上がりを受けて発したサンプリング
・パルス（ａ）によって標本化された電圧値は、Ａ／Ｄ
動作々ロソ々（ｂ）を利用するＡ／Ｄコンバータ４によ
って所定の時間を要して符号化テークに変換され、その
終了時に供給されるＷＲクラッチルス（ｅ）でＷＲ，ラ
ッチ５に一時記憶され、データ・バスにセット・アップ
される所要時間経過後、メモリ・ライト・イネーブル信
号（ｄ）をアクティブにして、符号化データをメモリ６
に書き込む。以上の処理の間、マルチプレ々す１３の切
替えハ＃　ス（ｇ）　ハＷ　’ＲＯ１１の万を選択して
いるので、書き込まれたテ〜りのアドレスはＷ几０１１
に順じている。次に符号化テークの読み出しは前述のよ
うにａＤ々ロッ／７０）に同期して行われ、第２図で言
えば、まずこの（Ｉ）の立上がりによって、マルチプレ
クサ１３の切替えパルス（ｇ）は、Ｉ’ｔＤＯ１２の方
を選択する。そして、メモリ・アウトプット・イネーブ
ル信号（ｅ）をアクティブにして、符号化テークをデー
タ・バスに出力した後、ＲＤラッチパルス（ｆ′）をア
クティブにしてＲＤラッチ７に取り込まれる。

この終了時に、切替えパルス（ｇ）をＷＲ，０の方に戻
す。よって、以上のＲＡＭ６からの符号化データを読み
出す処理の間は、切替えパルス（ｇ）はＲＴ）Ｏ１２の
方を選択しているので、読み出すテークのアドレスはＩ
（、ＤＯ１２に順している。

なお、誉き込みと読み出しのタイミングが一致した場合
、（（］すと０）の立上がりが一致した場合）（ｅ）、
げ）、（ｇ）のタイミングを保留して−１書き込みの処
刑を先に行い、（ｄ）の終了後に、゛保留した（ｅ）、
（ｆ）、（ｇ）を供給して読み出しの処理を行うように
構成する必要があり、これはＡ／Ｄ動作々ロッ々（ｂ）
で同期をとって実現される。サンプリング周波数はｗｌ
（。

ウロソウ（ｈ）、ＲＤウロツ々（ｉ）に順するが、上述
してきたように、例えばＷＲ々ロック（ｈ）の−周期の
間に、最長の場合で書き込みと処理と読み出し処理を連
続して行わねばならないので、おのずと限界を有する。

特にＡ／Ｔ）コンバートの処理時間によるところが大き
いが、音声・楽音等の可聴周波数領域においては、大規
模にならずに、低価格で構成することが充分可能である
。以上のタイミンゲ制御はリード・ライトタイミングコ
ントローラ別で行う。

さて、入力波形の符号化データのａＡＭ６）ζ対する書
き込みと読み出しを司どるＷ　Ｒ０１１とＲＤ０１２の
制御１１１について説明し、本発明の主要構成を明確に
してゆく。

まず、この実施例では）ＬＡＭ６への書き込み速度を一
定としている。すなわち、一定周波数発振器Ｉ４からの
々ロツウを分局器１５で適当に分周したりｏツウをＷＲ
Ｏｌｌのウロソク入力に供給する。

ＷＲＯＩＩはこのクロス々に従い順次カウントを進め、
例えばアップカウントに設定した場合にはカウントフル
の次はカウントゼロになるようにする。

また、ＲＴ）０１２には可変周波数発振器１６がらのウ
ロソウが供給されると共に、この１ｔＤＣＩ２はプリセ
ッタブルのカウンタであり、ロードパルス（ｊ）のタイ
ミングでアドレスデータをセットし、そのアドレスより
、この例ではアップカウントを行い、ＷＲＯＩＩと同様
、カウントフルの次はカウントセロになるようにする。

さて時間軸変換をする場合、データを適当なフロツ々に
分割し、時間軸伸長をする場合には各プロツウを伸長し
、あふれた適当なブロン々は読み飛ばすことが必要であ
り、他方時間軸圧縮については各ブロン々を圧縮し、す
き間が生じた部分には過当なブロン々を反復読み出しし
て埋めなければならない。この場合各ブロックの始端と
終端とか同位相であわば上記した読み飛’ｘｉ　Ｌや反
復読み出しによってもプロソウ間の接続時にノイズは発
。

生じない。

そこで本発明では、書き込み時には一定時間以１−の間
隔をあけて同一位相の点を検出し、それを信号データに
付加するようにし、同時にその点（以下切分点と呼ぶ）
のアドレスを記憶しておき、他方、読み出し時にはデー
タに付加さねた切分点情報を検出し、その瞬間に次にど
のデータブロックを読み出したら表いかを判断して読み
出しをするようにし」−記接続ノイズを減少させている
。

本実施例においては、入力波形のピー々をピーク検出回
路１７によって検出する。このピー々検出信号を受けて
、セロクロス判定器　は、Ｗ）（ラッチ５の符号ヒツト
である最上位ヒソｌ−（以下Ｍ８Ｂと略す）を観て、正
負の変化を判定する。このセロクロス判定器１９の判定
出力信号は、三つのプロ、りに供給さ第１るが、まず第
一にタイマ回路１８へ至る。このタイマ回路］８は、セ
ロクロス判定器号を受けた後、一定期間ピーク検出回路
１７をマスタする。結局１７・１８・１９の三つの回路
は第３図に示す動作を行う。タイマ回路　によってマス
タされていない時（第３図中の、（Ｒ））にピーク検出
回路１７は動作し、検出パルスを１９に与える。そして
ゼロクロス判定器１９は、このパルスを受けた後の最初
のゼロクロスを判定するようにする。ここでピーク検出
回路１７が正のピークを暉４するようにしした場合には
、ゼロクロス判定器１９はネカティブ・ゴーイングのゼ
ロクロスを拾うように、また逆に、ピーク検出回路１７
が負のピークを検出するようにした場合には、ポジティ
ブ・ゴーイングのゼロクロスを判定するように設定する
。そして、このゼロクロス検出信号は、タイマ回路１８
のマスクスタート信号となり、マスタ期間中（第３図中
（Ｑ））は、ピーク検出回路１７は動作しない。結局こ
の三つのフロツ々では、タイマ回路１７で設定された適
当な期間で波形の切分セグメント長を決定し、（７かも
、その切分点はピーク検出回路１７、セロウロス判定器
１９によって、上述のように最もなめらかに波形が接続
できるように切分するのである。第２にセロ４０フ判定
器１９の判定出力信号は、マーキック回路２０に至る。

このマーキング回路では、ｒ：＋゛号化テテーのうちの
１ヒツト（例えば最下位ヒツト「以下Ｌ　Ｓ　１３と略
す」）を利用して、切分点かどうかを区別する符号を付
与するものである。

例えば、この実施例では、ゼロクロス１９の判定信月の
無い時には、このマーキング回路は識別ヒツトをＬレベ
ルとし、ゼロクロス判定信号が来た時には、識別ヒツト
をｌレベルにするようにしている。さて第三にセロウロ
ス判定器１９の判定出力信号は、リ−１・・タイミング
・コントローラ（以下Ｒ，Ｔ　Ｏと略す）２１に供給さ
れる。このＲＴＯ２１はＷ　ＴＬ　ＯＩｔの出力に設け
られている２つ品ラッチ、Ａ、２＋、■３２３の制御を
行う。その実施例を第４図に示す。またそのタイミング
・チャ、−トを第５図に□ 示す。図中、ＭＡＲＫはセロ４０フ判定器１９から出力
される訓電信号、１）ＩＳＡはラッチＡ２２のディスエ
イフル信号、１）１８ＢはラッチＢ２８のディスエイフ
ル信号、５ＴＢＡはラッチＡ２２のストローブ信号、８
ＴＢＢはラッチＢ２ｇのスｉ・ローブ信号である。なお
、ディスエイフルがＬレベルの時出力ハイインピータン
ス状態で、ｌレベルの時ラッチデータが出力されている
。ストローブ信号はＨレベルアセテイブでランチの入力
データを記憶する。すなわち、ＭＡ、、Ｉ（Ｋ信号のタ
イミングで（切分点のタイミング）ラッチＡ、２２、Ｂ
２８は交互にその時のＷＲＯＩＩのアドレス情報を一時
記憶してゆく。結局、プリセット機能を持っ１：Ｌｌ）
０１２のセットデータの入力部には、切分点のアドレス
情報が順次、ラッチＡ　２２．２８Ｂ２８が切り替えら
ねることによって現われてくる。さて、切分点の識別ピ
ッ］・を含む波形の符号化データは、ＩＬ　Ａ　Ｍ　６
に書き込まれた後、ＲＤＯ１２によってアドレッシング
されてＴ（Ｄランチ７より出力されてくるが、その符号
化データの識別ピントは１．）ＬＴ）０１２のロードパ
ルスとなっており、このロードパルスの立−Ｌリエノジ
によってＲＤＯ］２はラッチＡ２２あるいはラッチＢ２
８のいずれかより出力されているアドレス情報をブリセ
ラ１−シ、そのアドレスよりカウントを進める。その状
態を第６図に示す。これは時間軸を圧縮した場合である
か、実線が゛Ｗ旧月１のアドレスの時間変化で、一点鎖
線がＲＤＯ１２のアドレスの時間変化である。各０、（
９）、（Ｗ）、（３）、（ト）は切分点であることを示
す識別ヒツトが残されたアドレスであり、それに順して
ＤＩ８Ａ、ＤＩ８Ｂ。

Ｓ　’Ｉ’　Ｂ　Ａ％Ｓ　’ｒ”Ｂ　Ｂは前記説明した
ように変化する。そして、ｌＬＤラッチ７にその識別ヒ
ツトが現オつれる毎に、つまり、各０、（Ｖ）、（Ｗ）
、（３）、的のアドレスになる毎に、ＲＤＯ］２にロー
ドパルスが供給されるので、Ｒ，Ｉ）０１２はその時、
プリセット入力端子に現われているアドレス情報（ディ
スエイプル信号がＩ］レベルとなっている方のランチの
アドレス情報）がプリセットされる。すなわち第６図中
において、（８）の時には、ラッチＢ２８のアドレス情
報がプリセットされるが、そのラッチＢ２８の情報はσ
Ｄのアドレスのものであるから、（Ｓ）から（Ｓ′）に
変位されたことになり、この回から（９）のセグメント
デ−タを再び読み吊す。また（１”）の時には、ラッチ
勉のアドレス情報がプリセフ　＋−されるが、そのラッ
チＡ２２の情報はＭのアドレスであるからリードのカウ
ントは前に続いたものとして進められ、次に続く酌らら
（′Ｗ）のセグメントデータを読み出す。このように構
成することによって、Ｗ　ａ　０１１のカウント進展に
対してＲ、Ｉ）　０１２はＷ、Ｒ，０１１のカウントを
追い越しそうになれば、カウントを戻され、追い越さな
い場合はそのままカウントを進めるという動作をさせる
ことができる。つまり、）１．　Ａ、　Ｍ　６への書き
込みデータの最新データに先んじることなく、シかも追
従してゆくというアドレツシングを行っているのである
。この第６図で示した場合には、波形セグメントのある
ものを繰り返すが、逆に時間軸を伸長する場合には、あ
るセグメントを飛ばして次のセグメントに移るという動
作を行う。また、その反復、飛躍の回数は、時間軸圧縮
、伸長の程度が大きくなるにつれて増加するが、楽音・
音声の冗長性から、プラスあるいはマイナス１オクター
ブの間の変イｑにおいては充分実用に値いするものであ
る。

なお、時間軸を伸長する場合には第４図において遅延フ
リップフロップのクロッ々入力にＭＡＲＫ信号を反転さ
せずに入力することＩとよって読み出しの追従性を向上
させることができる。この場合にはタイミングチャート
第５図においてＤＩ８Ａ。

１）　］　Ｓ　ｉ３の信相がＭＡＲ，にの立上りエツジ
で交番する。従ってロードパルスが来てＲＤＯにロード
されるアドレステークは最新の切分点データであり、第
６図の様に最新のデータのひとつ前のテークをロードす
るのではないために読み出しの追従性か向上する。時間
軸を圧縮する場合にはこの方法では読み出しと書き込み
のアドレスの交差が生じるのでノイスが発生し使用でき
ない。

次に、ピッチか時間的にゆらぐような波形では切分点で
のピッチのずれがノイズとして聞こえるものがある。こ
の場合、切分点で直ちにデータを読み替えるのではなく
、以前のデータは切分点を過ぎたら除々にその出力を絞
り、新しい方のデータは切分点から次第にその出力を上
げてゆき、ゆ、つくりと読み替えればノイズは一層減少
する。実施例は、ａＤラッチ７の次に第１図のように乗
算型のＤＩＡコンバータ８と８′を２箇設け、そのリフ
ァレンス入力には、エンベローフ発生器δ、ハからの信
号を加える。この様子を第７図に示す。

こうすれば加算器かの出力は第１図中、８出力と８出力
を加えたものとなり、前述の動作を実現することができ
る。これは、この種類のアドレスを時分割で指示した、
す、また別にリードカウンタを設け、並列に読み出した
りすることによって行うことができるが、この切分点付
近をおさえ、切分点以外の波形テークを涙、ぜるという
動作は、他にも様々に実現できる。

以上本発明の実施例の構成を説明してきたが、この発明
によれば、最新情報に追従した出力波形が得られるので
ほとんど実時間で時間軸を変換した出力が得られ、また
構成が簡単であるので低価格で実現でき、しかも楽音・
音声等の入力に対して明解度のよい最適なものを小型化
して提供できるという効果を有するものである。

【図面の簡単な説明】第１図は本発明の時間軸変換装置の実施例のプロツウタ
イアクラム、第２図は本実施例のメモリリート、ライト
の制御タイミング・チャート、第３図は本実施例のビー
々検出部、セロクロス判定器、タイマ回路に関すら各部
波形、第４図は本・実施例の最新波形情報読み出し制御
回路、第５図は本実施例の最新波形情報読み出し制御回
路のタイミング・チャート、第６図は本実施例によると
ころのメモリのリード・ライトアドレッシングの状況図
、第７図は本発明の実施例に於ける切分点の近傍の波形
にフェードイン、フェードアウトを実施した波形の一例
である。１・・プリアンプ　２・・・濾波器　３・・・サンプル
・ホールド回路　４・・・アナログ／デジタルコンバー
タ　５・・・書き込みテークラッチ　６・・・ランダム
・アラセス・メモリ　７・・・読み出シテータラッチ　
８，８・・・デジタル／アナログコンバータ９・・・ア
ノチ・エイリアス・フィルタ１０・・・出力アンプ　１
１・・・メモリ・ライト・カウンタ　１２・・・メモリ
・リード・カウンタ　１３・・・マルチプレク１４・・
・一定周波数発振器　１５・・・分周器　１６・・・可
変周波数発振器　１７・・・ビー々検出回路　１８・・
・タイマ回路１９・・・セロクロス判定！　　２０・・
・マーキング回路２１・・・リード・タイミング・コン
トローラ　η・・・ライト・カウンタ・アドレスラッチ
Ａ２Ｂ・・・ライト・カウンタ・アドレスラッチＢ冴・
・・リード・ライトタ・１′ミングコントローラ５、〆
・・・エンベローフ発生器　３・・・加算器（ａ）・・
・サンプルパルス　（ｂ）・・・Ａ、　／　Ｄコンバー
ト基準クロッ）ｙ　　（ｃ）・・・メモリ・ライト・ラ
ンチ・パルス　（ｄ）・・・メモリ・ライト・イネーブ
ル・パルス　（ｅ）・・・メモリ・アウトフット・イネ
ーブル・パルス　ケ）・・・メモリ・リード・ランチ・
パルス　（ｇ）・・・マルチプレウサ選択パルス（ｈ）
　・−・ライト・々ロノ々　（１）・・・リード・々ロ
ソ々　（止・・リード・カウンタ・ロード・パルス図　
　　面第２図（Ｐ）　　　（Ｑｌ　　　　（Ｒ）紹３図第４図図　　　面＋１）ＬＯＡＤＰＵＬＳＥ　　・。第７図

Claims

【特許請求の範囲】

（１）入力されたアナログ波形信号をデジタル符号化情
報に変換するアナログ／デジタルコンバータと、上記符
号化情報を記憶するメモリと、上ｉ己メモリへ符号化情
報を書き込むアドレスを指示するカウンタと、上記メモ
リに書き込まれた符号化情報を読み出すアドレスを指示
するカウンタと、上記読み出された符号化情報をアナロ
グ波形信号に変換するデジタル／アナログコンバータと
、前記メモリへの符号化情報の書き込み時に前記入力波
形の符号化情報に付加して符号化情報のブロックを規定
する仕切りとなるマ　−りを施す手段を必須の構成とし
て、上記マークの位置が、一定時間経過後の入力波形に
おける同一位相の点であるように決定する手段を有し、
前記メモリから読み出される符号化情報中にマークが現
れた時に前記メモリに既に書き込まれている符号化情報
のブロックであり、且つ最新の符号化情報のブロックを
読み出すように前記読み出すアドレスを指示するカウン
タのデータを決定する手段を備えたことを特徴とする時
間軸変換装置。
（２）時間軸を伸長する場合に、前記読み出すアドレス
を指示するカラン々のデータを決定する手段が、前記メ
モリから読み出される符号化情報中にマークが現れた時
に前記メモリに現在書き込まれている符号化情報のブロ
ックを読み出すように構成されたことを特徴とする特許
請求の範囲第一項記載の時間軸変換装置、。