JPS604998A - 音響信号の時間軸変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、楽音信号等の音響信号をＤＰＣＭ（差分パル
ス符号化変調）符号化等の処理を行ない、その信号の時
間軸を圧縮又は伸張して音響信号を出力することにより
楽音あるいは音声の音程を変化させる符号化音響信号処
理による時間軸変換装置に関する。

楽音信号や音声信号を処理する音響機器として、入ツノ
した音響信号（原音）をＤＰＣＭ符号化等によりデジタ
ル信号に変換し、このデジタル音響信号をブロック毎に
切分して−Ｈメモリに書き込み、そして、これらの信号
を読み出す際に各ブロックの時間軸の圧縮や伸張、これ
に伴うブロックの反復読み出しや飛び越し読み出しを行
なって、入力した音響信号をぽは実時間で音の長さを変
えずに音程を変化させる符号化音響信号処理による音響
信号の時間軸変換装置の開発が進められている。

しかし、この秤の時間軸変換装置では、信号の圧縮、伸
張に伴う反復読み出し、読み飛ばしなどの処理をその各
信号ブロックの相関関係を見ながら複雑なアルゴリズム
によって行なう必要があるため、その処理による遅れが
大きく、この様な時間軸変換処理を入力信号を入力しな
がらほとんど実時間で処理し、出力することは不可能で
あり、また、処理回路も極めて複雑化する問題があった
。

また、これらのアルゴリズムを省略し装置を簡素化すれ
ば、復帰化された音響信号（再生音）の音質、聴感等が
劣化するという問題があった。

本発明は、上記の問題点を解消するｌこめになされたも
ので、音の長さを変えずに音程を変化させる音響信号の
圧縮又は伸張の時間軸変換処理をほとんど実時間で行な
うことができ、比較的簡単な回路構成で明解疫や聴感の
良好な出力信号を得ることができる符号化音響信号処理
による音響信号の時間軸変換装置を提供することを目的
とづる。

かかる目的を達成するために、本発明は、アナログ音響
信号を入力し該アナログ＠響信号をデジタル信号に符号
化し、当該符号化信号を符号化情報として切分点となる
マークを付すことによってブロック毎に分けながら読み
書き可能なメモリへ順次書き込むと共に、該メモリ内の
符号化情報を順次読み出しアナログ音響信号に復帰化を
行ない、更に、符号化の周期と復号化の周期を変えるこ
とによって音響信号の時間軸変換を行なう音響信号の時
間軸変換装置において、 タイマ回路によって設定されたタイマ時間に基づいて前
記アナログ音響信号の同一位相部分に対応した符号化情
報にマークを付すと共にマーク信号を出力するマーキン
グ回路と、 当該マークの付された符号化情報を前記メモリへＰｌき
込む際のアドレスをブロック毎の先頭アドレスとして一
時記憶するラッチ回路と、前記メモリへの符号化情報書
き込み及び読み出しの際に、該符号化情報よりマークを
検出し、この内き込み時と読み出し時のマーク検出間隔
に基づいてロード信号を出力するマーク検出回路と、該
ロード信号を受けて前記ラッチ回路に記憶されているア
ドレスを、次の読み出しを行なうブロックの先頭アドレ
スとしてプリヒツトする読出しカウンタとを備え、 該読出しカウンタの出力する値を前記メモリの読出しア
ドレスとして符号化情報を読み出し復帰化するように構
成したことを要旨としている。

以下、本発明の実施例を図面に基づいて説明づる。

第１図は、楽音や音声等のアナログ音響信号を入力し、
ＤＰＣＭ符号化処理を行なうと共に、音の長さつまり再
生速度を変えずに符号化悟りの圧縮・伸張を伴う時間軸
変換を行なって復号化された音響信号の再生音の音程を
微妙に変化させる音響信号の時間軸変換装置のブロック
図を示している。２は入力端子１から入ノｊされた音声
や楽音信号等のアナログ音響信号を入力してフィルタリ
ングを行なう入力フィルタであり、音響信号処理に不要
な周波数成分や雑音を除去し帯域の設定を行なう。３は
入力フィルタ２から送られる入力信号の振幅圧縮を行な
うコンプレッサであり、ノイズリダクション動作のため
に信号振幅の圧縮を行ない、後述する復号化回路のエキ
スパンダでは信号の増幅が行なわれる。４はコンプレッ
サ３から送られるアナログ音響信号を標本化するサンプ
ル・ボールド回路であり、書込み読出しコントローラ８
から送られるサンプリングパルスの時間間隔により、連
続的な音響信号波形の瞬間、瞬間の振幅値がサンプル値
として取り出される。５はサンプル・ホールド回路４に
より標本化された信号をＭ子化して２進数の符号に変換
するＡ／Ｄ変換器であり、特に、ここでは、入力信号と
予測信号（１ザンブル前の復号値のα倍）との差分をと
ってこれを量子化及び符号化する差分符号化型のＡ／Ｄ
変換器となっている。６は、Ａ／Ｄ変換器５から送られ
る符号化された符号化情報（データ）を、読み書き可能
メモリ（ＲＡＭ）７内に設けた音響信ｑの数ブロック分
の記憶容量をもつレジスタに順次記憶づるために、ラッ
ヂタ゛る書込みラッチであり、書込み読出しコン１〜ロ
ーラ８から供給されるラッチ信号によりデータを一時記
憶し、ＲＡＭ７に後述するマルチプレクサから書き込み
許可信号が送られた時、データバスを通してＲＡＭ７に
符号化データが送られ、ＲＡＭ７の指定されたアドレス
に符号化データが順次書き込まれる。

９は、ＲＡＭ７への符号化データの轡き込みを行なう際
、例えば、その最下位ビット（ＬＳＢ）に、信号の圧縮
・伸張による時間＠変換を行なう時のＲＡＭ７かうの読
み出しブロックの切分点を指定するマーク（例えば論理
「１」の符号）を付すマーキング回路である。このマー
キング回路９には、コンプレツサ３からのアナログ会費
信号を入力し、そのピークを検出しピーク検出信号を出
力するピーク検出部と、Ａ／Ｄ変換器５から占込みラッ
チ６に出力される符号化信号の最上位ビット（ＭＳＢ）
の情報、つまり符号化データの正負符号をチェックし、
ピーク検出信号を入力すると同時に例えば符号化データ
が負から正に移行する際のゼロクロス点を検出した時、
パルス状のマーキング指令信号を出力（るゼロクロス検
出部と、マーキング指令信号を受けて、Ａ／Ｄ変換器５
がら出力される符号化データにおける例えば最下位ビッ
ト（１８Ｂ＞にブロックの切分点を示すマーク（例えば
論理「１」の符号）を付与するマーキング部とが設けら
れている。

１０は、予め設定された時間だけマ−キング回路９のピ
ーク検出部から出力されるピーク検出信号をマスクして
その信号の出力を中止させるタイマ回路であり、ゼロク
ロス検出部から出力されるマーキング指令信号の立ち上
り時から所定のマスク時間だけ高レベルのマスク用信号
をピーク検出部に出力する。なお、タイマ回路１ｏには
、無音入力時に作動づる第２タイマ部が付属され、無音
入力信号が続く場合、すなわち、ブロックを指定する切
分点のマーキングがメモリを一楯づるような長い時間に
わたって行なわれない場合をなくすために、第２タイマ
部に設定された時間が経過してもマーキング回路９のゼ
ロクロス検出部からマーキング指令信号が出力されない
場合、強制的にマーキング回路９のマーキング部へマー
キング指令信号を出力づるように構成されている。

このように、時間軸変換を行なう時のＲＡＭ７からの読
み出しブロックの長さは切分点を示すマークの時間間隔
、すなわちタイマ回路１０の設定時間によってほぼ決定
される。

１１は制御回路であり、書き込み時のブロックの長さが
一定であると、再生音の長さを一定とした時間軸変換を
行なった場合、信号の圧縮又は伸張の程度によって読み
出された信号のブロック毎の切分点の数が大きく変化す
るが、この切分点の数の変化を少な（するように書き込
み時のブロックの長さをターイマ回路１０の設定時間を
変化さぜることによって制御する等の符号化、復号化に
必要な制御を行なう。

１２は入力音に対し、再生音のビッヂを高くあるいは低
く変えるためにその原音と再生音のピッチ比を設定する
ピッチ設定器であって、その操作によりＲＡＭ７からの
符号化データの読み出し速度を調節して原音の長さを変
えずに音程が変えられる。このピッチ設定器１２は読出
しカウンタ１４ａ、１４ｂに印加する読出しクロック信
号ｉの周期を変えるように、可変クロック信号発生器１
３に設けられた可変抵抗器として構成される。

１４ａ１１４ｂはＲＡＭ７がら符号化データを読み出す
際そのアドレスを指定する読出しカウンタであって、プ
リセット可能なカウンタにより構成され、後述するラッ
チ０１９、ラッチＤ２０によりラッチされているアドレ
スを、読み出しを行なうブロックの先頭アドレスとして
マーク検出回路２１からのロード信号Ｊ１、’Ｊ２によ
ってプリセットし、そのアドレスより可変クロック信号
発生器１３から印加されるクロック信号ｉでカウントを
進め、マルチプレクサ１７を介してアドレスにで指定さ
れた符号化情報をＲＡＭ７へ送る。

１５は出込み読出しコントローラ８と書込みカウンタ１
６にクロック信号を出力づるクロック信号発生器であっ
て、出込みカウンタ１６にはＲＡＭ７へのアドレッシン
グ用に分周された霞込みクロック信号りが送られる。一
方、書込み読出しコントローラ８では、クロック信号発
生器１５がら送られたクロック信号から、サンプルパル
ス信号ａ　、Ａ／Ｄ変換器５用のＡＩＤコンバート基準
クロクロック信号発生器ラッチ信号０　、ＲＡＭ７へ印
加するメモリ書込み可能信号ｄ１メモリ読出し可能信号
ｅ、読出しラッチ信号ｆｌ、ｆ２、及びＲＡＭ７の白き
込みと読み出し動作を切り換えるマルチプレクサ１７に
送る選択パルス信＠ｇがそれぞれつくられる。そして符
号化データのＲＡＭ７への書き込みと読み出しのタイミ
ングが、例えば爵込みクロック信号りの一周期の間に連
続して行なわれるようにコントローラルされる。書込み
カウンタ１６はＲＡ　Ｍ　７−内の符号化データ用エリ
アのアトシスに対応づる値を示すリングカウンタであり
クロック信号りを入力してカウントし、書込みアドレス
をマルチプレクサ１７を介してＲＡＭ７へ送る。・よっ
て、符号化データのＲＡＭ７への書き込みは、符号化デ
ータが先ず、書込み読出しコントローラ８から書込みラ
ッチ６へ送られるｍ１１込みラッチ信号Ｃにより書込み
ラッチ６で一時記憶され、データバスにセットされた後
、ＲＡＭ７への自込み可能信号ｄをアクティブにして、
マルチプレクサ１７が書き込み側に切り換えられている
間、書込みカウンタ１６によって指定されるアドレスに
符号化データが順次書き込まれて行なわれる。

１８はラッチＣ１９とラッチＤ２０をｕＪｍする読出し
コントローラであって、第２図に示すようなりタイプの
フリップフロップとゲートを備えた回路から構成され、
マーキング回路９がらマーキング信号Ｍａを入力し、こ
のマーキング信Ｍ　Ｍ　ａに同期したラッチ可能信号ｏ
１ｑ及びストローブ信号ｒｓＤをラッチＣ１９とラッチ
Ｄ２０に送り、マーキング信号１ｙｌａの示すブロック
切分点のタイミングでラッチＣ１９とラッチＤ２０は交
互に自込みカウンタ１６から送られるアドレス情報を一
時記憶していく。

２１はマーク検出回路であり、ＲＡＭ７に順次書き込ま
れていく符号化データに付されたブロック切分点のマー
ク信＠ｍを検出すると共に、第６図のタイジングチ１フ
ートに示すように、符号化データの読み出し時にその読
み出し速度に応じて符号化データ中のマークを検出しマ
ーク検出信号Ｄｅを出力し、２つの連続するマーク信号
ｍ′の間にマーク検出信号Ｄｅが２つ発生した時、２つ
目のマーク検出信＠Ｄ　ｅに同期してロード信号ｎを発
生ずる。そして、このロード信号ｎは１つおきにロード
信号ｊ１とロード信号ｊ２に分けられ、オアゲートを介
してそれぞれ２つの読出しカウンタＡ１４ａＳ読出しカ
ウンタＢ１４ｂに送られ、続出しカウンタＡ、Ｂはこの
ロード信号ｊｔ、、ｊｚによってラッチ０１９またはラ
ッチＤ２０により読み出しの先頭となるアドレスデータ
をプリセットする。尚、このような２つの読出しカウン
タＡ１Ｂを使用し、２系統に分けて符号化データの読み
出しを行なう理由は、信号のブロック切分点において符
号化データの読み飛ばしや、反復読み出しをする場合の
信号のピッチや振幅の相異による波形のずれによるノイ
ズをなくすためであり、エンベロープ回路２２ａ　、２
２ｂから出力される相互に反転したエンベロープ信号Ｅ
ｎＡ、、［ＥｎＢは読出しラッチＡ２３ａ、読出しラッ
チＢ２３ｂからの符号化データがそれぞれ入力される２
つのＤ／Ａ変換器２４ａと２４ｂのレファレンス入力に
印加され、各ブロックは直ちに接続されるのではなり、
曲のデータブロックが切分点を過ぎたらその出力を徐々
に絞り、新しいデータブロックは切分点から次第にその
出力を上げるようにして、ブロック切分点での信号の接
続を行なっている。

前記２３ａと２３ｂはそれぞれ２系統の続出しラッチで
あり、書込み読出しコントローラ８からの読出しラッチ
信８ｆｔまたはｆ２をマルチプレクサ１７への選択パル
ス信号すの読み出し選択に同期して順次入力し、マルチ
プレクサ１７が読み出し側に切り換えられている時、読
出しカウンタＡ１４ａまたはＢ１４１）によってアドレ
ス指定され、ＲＡＭ７かうデータバスに読み出された符
号化データをラッチづる。

２４ａ　、２４ｂは読出しラッチＡ２３ａ　、Ｂ２３ｂ
でラッチされた符号化信号を入力してこれをアナログ信
号に変換づるＤ／Ａ変換器であり、Ｄ／Ａ変換器２４ａ
　、２４ｂから出力される信号は積分器２５に送られて
積分され、そして入力時にコンプレッサ３で圧縮された
信号振幅を元に戻すためにエキスパンダ２６に送られ、
更に出力フィルタ２７に送られ、出力端子２８から時間
軸変換されピッチを変えられたアナログ音響信号が得ら
れるように構成される。

なお、第１図のブロック図では示していないが、楽音信
号等の原音を人力して単にその音程を時間軸変換処理に
より変えて出力するのみではなく、出力側にミキサー回
路を設けて原音信号とその原音に対しＩＱ＠ｌ音程を形
成する特定のピッチ比をもつ時間軸変換処理再生音信号
とをミキシングして出力することにより、例えば単一の
音源より３度や５ｍのハーモニーをもつ協和音を発生さ
せることもできる。

次に、第３図乃至第８図の波形図、タイミングチャート
を参照して時間軸変換装置の動作を説明する。

先ず、ピッチ設定器１２によって、入力される原音と出
力される再生音のピッチ比（音程比）が設定される。例
えば、ピッチ比を１：２に設定した場合には原音に対し
再生音の振動数が２倍に変換されることを意味し、例え
ば入力楽音信号が「ド」の音であれば、再生音は−オク
ターブ高い関係にある「ド」の音ということになる。こ
のピッチ比の設定により可変クロック信号発生器１３の
クロック信号の周□期は、書き込み側の回路に送られる
クロック信号発生器１５の固定クロック信号の周期を基
準としてそのピッチ比に反比例して調整され、信号の書
き込み速度を基準にして読み出し速度がピッチ比に比例
して増加することになる。

楽音信号等の音響信号は、入力端子１から入力され、入
力フィルタ２を通ることにより信号処理に不要な周波数
成分や雑音が信号から除去され、コンプレッサ３に送ら
れる。コンプレッサ３ではノイズリダクション等のため
に音響信号の振幅圧縮が行なわれ、振幅圧縮されたアナ
ログ音響信号はＤＰＣＭ符号化処理回路に送られ、先ず
、サンプル・ホールド回路４に入力されてサンプリング
が行なわれる。サンプリングは関込み読出しコントロー
ラ８から送られるサンプリングパルス信号ａの時間間隔
で行なわれ、各振幅（０がサンプル値として保持される
。サンプル・ホールド回路４により標本化された信号は
、次にＡ／Ｄ変換器５に送られ、それら各信号の差分が
量子化され２進数の符号に変換される。即し、ここでは
、連続して入力され°て標本化された信号と、予測信号
の差分をとってこれが量子化され、量子化された信号デ
ータｔま２進数に符号化される。Ａ／Ｄ変換器５でＤＰ
ＣＭ符号となった音響信号の符号化データは、次に書込
みラッチ６に送られ、書込み読出しコントローラ８から
供給されるラッチ信号Ｃによってラッチされる。そして
、書込みラッチ６でラッチされた符号化データは、順次
、ＲＡＭ７に送られ、書込みカウンタ１６からマルチプ
レクサ１７を介して供給されるアドレス信号に基づいて
アドレスされながらＲＡＭ７内に符号化の周期に同期し
て書き込まれていく。

一方、Ａ／Ｄ変換器５から符号化データが出込みラッチ
６に送られ一時記憶される際、その符号化データの最下
位ビットに、信号のブロック切分点を示すマークが制御
回路１１によって制御されたタイマ回路１０の設定時間
に基づく間隔で、かつ音響信号のピーク位置において次
のように付与される。

ずなわち、コンプレッサ３から出力されたアナログ音響
信号Ｓはマーキング回路９のピーク検出部に入りされて
その頁のピークが検出され、この時、タイマ回路１０か
らは、第３図に示すように、前のマーキング信号が出力
された後、設定時間Ｔ’Ｍだけど−ク検出信号ｔをマス
クづ゛る出力信号Ｖがピーク検出部に出され、この間の
ピーク検出はキャンヒルされる。従って、制御回路１１
によって制御されるタイマ回路１０の設定時間により切
分点を示すマークの間隔、つまりブロックの長さがほぼ
一定に決められることになる。このようなピーク検出信
号ｔはげロクロス検出部に送られ、そのピーク信号入力
と同時に、書込みラッチ６にラッチされた符号化データ
の正、負符号が付された最上位ビットをチェックする間
、各データの正負信号が負から正に変わるゼロクロス点
を検出した時、マーキング回路９にマーキング指令信号
ｕが発生し、書込みラッチ６にラッチされる符号化デー
タにおける例えば最下位ビットにブロックの切分点を示
すマークが例えば論理「１」の符号で付される。

尚、殖音信号が続く場合には音響信号のピークを検出で
きず、マーキングを行なうことができないが、このよう
な場合には、タイマ回路１０内の第２タイマ部が、タイ
マ回路１０のマスク信号Ｖの立ち下り時から設定された
ディレィ時間後に出ツノ信号をゼロクロス検出部に出力
し、無条件でマーキング指令信号を発生させ、上記と同
様にブロックの切分点を示すマークが符号化データの一
部に付与される。勿論第２タイマ部の設定ディレィ時間
もタイマ回路１０のマスク時間と同様に制御回路１１に
より制御される。

一方、ＲＡＭ７に記憶された符号化データは読み出し側
の回路の動作により、ビッヂ設定１１２で設定されたピ
ッチ比に基づく読み出し速度で且つ信号の圧縮又は伸張
を行ないながら、はぼ実時間で以下のようにＲＡＭ７か
ら読み出される。

先ず、時間軸の圧縮と反復読み出しを行なって再生音の
ピッチを上げる場合を、第６図により説明する。第６図
のグラフは書き込みと読み出しの各カウンタのアドレス
の時間的変化を示したものであり、実線Ａは書き込みの
際のアドレスの変化を、一点鎖線Ｂは読み出しの際のア
ドレスの変化を示し、図中の点ａ乃至ｆは書き込み時の
ブロック切分点のマークである。マーク検出回路２１で
は、白き込み時に符号化データに付されたマークを示１
マーク信号ｍが入力され、読み出しの際、読出しカウン
タＡｌ　４ａ　、Ｂ１４ｂのアドレスがこのブロック切
分点を示すマークのアドレス（点ａ乃至ｆ）に来た時ア
クティブになるマーク検出信号Ｄｅ＠発生づる。そして
、この書き込み時のマーク信号ｍと読み出し時のマーク
検出信号［）ｅを比較して、連ｆｂｉ−ｉる２つのマー
ク信号ｍの間にマーク検出信号ＤＣが２つ発生した時、
２つ目のマーク検出信号Ｄｅに同期してマーク検出回路
２１においてロード信号ｎが発生される。そして、ロー
ド信号ｎは１つおきにロード信号ｊ１とロード信号ｊ２
に分けられ、オアゲートを介してそれぞれ２つの読出し
カウンタＡ１４ａ、読出しカウンタＢ１４ｂに送られ、
読出しカウンタＡ１４８％Ｂ１４ｂはこのロード信号ｊ
１とｊ２によってラッチＣ１９、Ｄ２０でラッチされて
いる読み出し６の先頭となるアドレスデータをプリレッ
トし、そのアドノスによりクロック信＠ｉでカウントを
進める。そして、書込み読出しコントローラ８からマル
チプレクサ１７に送られる選択パルス信号ｇによってマ
ルチプレクサ１７が読み出し側に切り換えられた時、Ｒ
ＡＭ７への読出し可能信号ｅがアクディプにされ、読出
しカウンタＡ１４ａ、またはＢ１４ｂにより指定された
アドレスから符号化データが順次読み出される。

この様に、データの書き込み速度を示す実線への傾きに
対し、読み出し速度を示す一点鎖線Ｂの傾きが大きい時
つまり時間軸の圧縮が行なわれる時、連続するマーク信
号ｍの間に２つのマーク検出信号Ｄｅが検出信号が発生
する場合、もう一度前のブロックを反復して読み出す動
作を行なって、読み出しデータのアドレスが書き込みデ
ータのアドレスを追い越すことを防止し、時間軸圧縮時
に必要最小限度のブロックの反復読み出しを行なうこと
により、信号ブロックの接続箇所が減少し聴感が改良さ
れる。

そして、ＲＡＭ７から読み出され、データバスにセット
アツプされた符号化データは、書込み読出しコントロー
ラ８から出力される読出しラッチ信号ｆ、、ｆ２により
読出しラッチＡ２３ａ、読出しラッチＢ２３ｂによって
交互にラッチされ、２つのＤ／Ａ変換器２４ａ、２４ｂ
に送られる。

Ｄ／Ａ変換器２４ａ　、２４ｂでは差分符号化信号がア
ナログイＳ８に変換されると共に、レファレンス入力に
印加されるエンベロープ信号ＥｎΔ、「ｎ［３ににす、
各Ｄ／Ａ変換器２４ａ　、２４ｂから出力される省ニ）
化データブロックの始めの部分及び終りの部分のアノ−
ログ信号の波形のピークが滑らかな傾きを持つＪ：うに
、即ち信号のエンベａ　−プが始めは小→大に、終りは
大→小となるように、振幅調整される。そして、出力さ
れた２系統の信号は合成されて積分器２５に送られて完
全なアナログ信号に複舅化され、更にエキスパンダ２６
により元の伯号概幅に戻され、出力フィルタ２７を通し
て出力端子２８から時間軸変換の信号圧縮処理によりピ
ッチを上げられた音響信号が出力される。

一方、時間軸の伸張を行なって再生音のピッチを下げる
場合に（、Ｌ１第７図のグラフに示すようにれる。即ち
、第７図のグラフは、第６図と同様に書込みと読出しの
各カウンタの１１′：レスの時間的変化を示し、実線Ｃ
は書き込み時の）′ドレスの変化を、一点鎖線りは読み
出し時のアドレスの変化を示し、図中、点ａ乃至１１．
ｔ８ぎ込み時のブロック切分点のマークである。マーク
検出回路２１では、書ぎ込み時に符号化データに付され
たマークを示すマーク信号ｍが入力され、読み出しの際
、読出しカウンタ△１４ａ、、Ｂ１／１．ｂのノ′ドレ
スがこのブロック切分点を示すマークのアドレス（魚ａ
乃至ｆ）に来た時、アクティブになるマーク検出信号Ｄ
ｅを発生する。そして、この書き込み時のマーク信号ｍ
と読み出し時のマーク検出信号を比較し、連続する２つ
のマーク検出信号［）ｅの間にマーク信号ｍが２つ発生
した時、２つ日のン一り検出信号［）ｅに同期してロー
ド信＠１）がマーク検出＠蹄２１において発生される。

そして、前述の時間軸圧縮の場合と同様に、ロード信号
１１は１つおきにロード信＠　Ｊ、＋　、Ｊ　２に分（
Ｊβれ、イれぞれ２つの読出しカウンタΔ１４ａ、Ｂ１
４ｂに送られ、読出しカウンタ△１４ａ１Ｂ１４ｂはこ
のロード信＠Ｊ　＋　、ｊ　ｚによってランチＣ１９、
Ｄ２０から送られる読み出しの先頭アドレスデータをブ
リロン１〜覆る。尚、時間軸伸張処理の場合には、読出
しコントローラ１８に入力されるマーキング信号１ｙｊ
ａが反転されずにフリップフロップに人力され、第５図
のラッチ可能信号０、ｑはマーキング信号Ｍａの立ち上
がりで交番する。従って、ロード信号ｊ＋、ｊ　２にＪ
、って読出しカウンタＡ１４ａ、Ｂ１４ｂにプリセット
されるアドレスは、圧縮処理の場合のように、１つ前の
データのアドレスではなり、最新のブロック切分点のア
ドレスとなるから、読み出しの際の原音に対する追随性
を向上させることになる。プリセットされた読出しカウ
ンタＡ１４ａ、Ｂ１４ｂは、そのアドレスよりクロック
４Ｎ　＠　ｉでカウントを進め、出込み読出しコント［
Ｉ−ラ８からマルチプレクサ１７に送られる選択パルス
信＠）によってマルチプレクサ−が読出し側に切り換え
られた時、ＲＡＭ７への読出し可能信号ｅがアクティブ
にされ、読出しカウンタ１４ａ、１４ｂにより指定され
たアドレスから符号化データが読み出される。このよう
にして、読出し処理と書込み処理の時間差が大きくなっ
た場合には、１ブ１コツクを飛び越して次のブロックを
読出す動作を行なって、音の良さを変えずに時間軸を伸
張して、ビッヂを下げる処理が行なわれる。そして、前
述の圧縮処理と同様に、読み出された符号化データは読
出しラッチΔ２３８１Ｂ２３ｂによって一連のブロック
毎に交ｑにラッチされ、復号化回路によって復号化され
合成されて、アナログ＠　Ｉ　（ｉ号として出力され、
ピッチを下げた再生音が作られる。

また、前述したように復号化の際に積分器２５に送られ
る信号のエンベロープは第８図で構成的に表わせばＤ／
Ａ変換器２４ａからは、例えば（Ｉ）で示Ｊ−如き信号
が出ツノされ、同様にＤ／△変換器２４ｂからは、例え
ば（ｎ）で示ブ如き仁１号が曲力され、その結集積分器
２５０入力信号【よ（ＩＩＩ　）　’？’表わづ形状と
なる。

尚、時間軸変換処理ににす、原音に対しピッチを変化さ
せた再生音の音響信号は、図示しない出力側に設けられ
たミキシング回路により原音入力信号とミキシングされ
ることにより、例えば２つの音が互いに協和音の関係に
あれば、協和音程のハーモニーを作ることができる。

更に、このような時間軸変換回路では、時間軸圧縮や伸
張処理を行なわず、同一長さ同一ビッヂの音、つまり原
音と原音に対し若干遅れた同一の再生音をミキシング回
路を介して出力づることにより、残響付加を行なうこと
ができる。このような信号の遅延処理にＪ、る残響付加
は制御回路１１の動作によって行なわれる。即ち、残響
付加の指令信号を受けたＩＩＪ　ｍ１回路１１は、読出
しカウンタ１４ａ、１４ｂに対しオアゲート群を介して
図示せぬディレイ値設定スイッチによって設定されたデ
ィレィデータを送る。そして、制御回路１１は、リセッ
ト信号を書込みカウンタ１６へ送ってカウントをゼロに
し、更に、オアゲートを介して読出しカウンタ１４ａ１
１４ｂにディレィ用のロード信号を印加１゛る。尚、こ
の時、マーク検出回路２１及びラッチ１９．２０は休止
し出力は低レベルとなっている。このような処理によっ
て、読出しカウンタＡ１４ａ、Ｂ１４ｂはプリセットさ
れたディレィデータのアドレスより由込みカウンタ１６
と同一のクロック信号でカウントを進め、由込みカウン
タ１６と読出しカウンタＡ１４ａ、Ｂ１−４ｂに変位を
持たせて、信号の出力遅延処理を行ない、この出力音青
信号を原音信号とミキシングすることにより残響を付加
することができる。

以上説明したように、本発明の音響信号の時間軸変換装
置によれば、音響信号の時間軸の圧縮や伸張をする際に
、これに伴う反復読み出しや読み飛ばし処理を行ないな
がらＲＡＭ１．：書き込んだ最新の符号化情報を復号化
することができ、はぼ実時間で時間軸変換処理を行なう
ことができるから、楽音や音声を実時間でピッチ変換し
、原音との協和音を発生させたり、特殊な音を発生させ
るなどの用途に広く使用できる。また、比較的簡単な回
路構成で明解度や聴感の良好な出力信号を得ることがで
きる。

【図面の簡単な説明】

図は本発明の実施例を示し、第１図は時間軸変換装置の
ブロック図、第２図は読出しコントローラの回路図、第
３図はマーキング処理を行なう各信号の波形図、第４図
は吉込み読出しコントローラから入出力される各信号の
タイミングチャート、第５図は読出しコントローラに入
出力される各信号のタイミングチャート、第６図は時間
軸圧縮時の書込み読出しアドレスの時間的変化を示すグ
ラフと各信号のタイミングチャー１−１第７図は時間軸
伸張時の同グラフと同タイミングヂト一ト、第８図は積
分器の入力波形のエンベロープを模式的に表わした波形
図である。 ５・・・Ａ／Ｄ変換器 ６・・・書込みラッチ ７・・・ＲＡＭ ８・・・書込み読出しコントローラ 、り・・・マーキング回路 １４ａ、ｉ４ｂ・・・読出しカウンタ １６・・・書込みカウンタ １７・・・マルチプレクサ １８・・・読出しコントローラ １９．２０・・・ラッチ ２１・・・マーク検出回路 代理人　弁理士　定立　勉 他１名 第２図 ＩＲ 第３図 第４図 第５図 第６図 アドレス 第７図

Claims (1)

1. 【特許請求の範囲】 アナログ音響信号を入力し該アナログ音響信号をデジタ
   ル信号に符号化し、当該符号化信号を符号化情報として
   切分点となるマークを付づことによってブロック毎に分
   けながら読み閂き可能なメモリへ順次書き込むと共に、
   該メモリ内の符号化情報を順次読み出しアナログ音響信
   号に復号化を行ない、更に、符号化の周期と復号化の周
   期を変えることににつで音響信号の時間軸変換を行なう
   音響信号の時間軸変換装置において、 タイマ回路によって設定されたタイマ時間に基づいて前
   記アナログ音響信号の同一位相部分に対応した符号化情
   報にマークを付すと共にマーク信号を出力するマーキン
   グ回路と、 当該マークの付された符号化情報を前記メモリへ書き込
   む際のアドレスをブロック毎の先頭アドレスとして一時
   記憶するラッチ回路と、前記メモリへの符号化情報白き
   込み及び読み出しの際に、該符号化情報よりマークを検
   出し、この書き込み時と読み出し時のマーク検出間隔に
   抽づいてロード信号を出力するマーク検出回路と、該ロ
   ード信号を受けて前記ラッチ回路に記憶されているアド
   レスを、次の読み出しを行なうブロックの先頭アドレス
   としてプリセットする読出しカウンタとを備え、 該読出しカウンタの出力する値を前記メモリの読出しア
   ドレスとして符号化情報を読み出し複Ｆ）化するように
   構成したことを特徴とする音響信号の時間軸変換装置。