JPH02137892A - 音源装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば楽音信号等のアナログ又はディジタル
・オーディオ信号を再生する音源装置に関するものであ
。

〔発明の概要〕

本発明は、第一の連続する複数サンプルと第二の連続す
る複数サンプルとより成る音源データをストアする音源
データ・メモリと、音源データに付随するデータ開始ア
ドレス・データとルービング開始アドレス・データをス
トアする開始アドレス・データ・メモリと、データ開始
アドレス・データとルーピング開始アドレス・データに
基づいて音源データ・メモリの読み出しアドレスを発生
するアドレス発生回路とを有し、データ開始アドレス・
データをアドレス発生回路にロードして後、読み出しア
ドレス・データに基づいてデータ開始アドレスより始ま
る記憶領域より第一の連続する複数サンプルを読み出し
、その後ルーピング開始アドレス・データをアドレス発
生回路にロードして、ルーピング開始アドレスより始ま
る記憶領域より第二の連続する複数サンプルを繰り返し
読み出してアナログ又はディジタル・オーディオ信号を
再生することにより、メモリフェッチ回数の少ない音源
装置を提供するものである。

〔従来の技術］ 一般に、電子楽器やＴＶゲーム器等に用いられる音ａは
、例えばＶＣＯ，ＶＣＡ、ＶＣＦ等から成るアナログ音
源と、ＰＳＧ　（プログラマブル・サウンド・ジェネレ
ータ）や波形ＲＯＭ　読み出しタイプ等のディジタル音
源とに大別される。このディジタル音源の一種として、
近年においては、生の楽器音等をサンプリングしてディ
ジタル処理した音源データをメモリ等に記↑、シさせて
用いるようなサンプラー音源（例えば特開昭６１２６４
０９９号公報、特開昭６２−２６７７９８号公報参照）
も広く知られるようになってきている。

このサンプラー音源においては、−船釣に音源データ記
憶用のメモリに大容量を要することから、メモリ節約の
ための手法が各種提案されており、例えば、楽音波形の
周期性を利用したルーピング処理や、非線形量子化等に
よるビット圧縮処理がその代表的なものとして挙げられ
る。

ここで、上記ルーピング処理は、サンプリングされた楽
音の元の持続時間よりも長い時間音を出し続けるための
一手法でもある。すなわち、例えば楽音信号波形を考え
るとき、一般に発音開始直後においてはピアノの打鍵ノ
イズや管楽器のプレスノイズ等のいわゆる非音程成分を
含む波形の周期性が不明瞭なフォルマント部分が生じて
おり、その後、楽音の音程（ピッチ、音高）に対応する
基本周期で同し波形が繰り返し現れるようになる。

この繰り返し波形のｎ周期分（ｎは整数）をルーピング
区間とし、必要に応じて繰り返し再生することにより、
少ないメモリ容量で長時間の持続音を得ることができる
わけである。

〔発明が解決しようとする課題〕

ここで、上記音源データを記憶するメモリ・において、
上記音源データを読み出す際に音源データのデータ開始
アドレス・データおよびルーピング処理のルーピング開
始アドレス・データは、音源データを有するメモリ空間
と同一空間上にあるディレクトリに指示されている。こ
の２つのアドレス・データは通常異なった値であり、オ
ーディオ信号処理装置のアドレス・レジスタ等に両者を
常にロードする場合において、特に、複数の音を発生さ
せるために時分割で信号処理するような場合には、メモ
リフェッチ回数の増加が大きな負担となる。

本発明は、上述のような実情に鑑みて提案されたもので
あり、メモリフェッチ回数の少ない音源装置を提供する
ことを目的とするものである。

〔課題を解決するための手段〕

本発明に係る音源装置は、第１図に示すように、第一の
連続する複数サンプルより成るデータ部分ＳＤＦと第二
の連続する複数サンプルより成るデータ部分ＳＤＬとよ
り成る音源データをストアする音源データ・メモリｌと
、上記音源データに付随するデータ開始アドレス・デー
タＳＡとルーピング開始アドレス・データＬＳＡをスト
アする開始アドレス・データ・メモリ２と、上記データ
開始アドレス・データＳＡとルーピング開始アドレス・
データＬＳＡに基づいて上記音源データ・メモリ１の読
み出しアドレスを発生するアドレス発生回路３とを有し
、上記開始アドレス・データメモリ２より上記データ開
始アドレス・データＳＡを上記アドレス発生回路３内の
例えばアドレス・レジスタ４にロードして後、上記読み
出しアドレス・データＳＡに基づいて上記音源データ・
メモリｌの上記データ開始アドレスより始まる記憶領域
より上記第一の連続する複数サンプルのデータＳＤＦを
読み出し、その後上記開始アドレス・データ・メモリ２
より上記ルーピング開始アドレス・データＬＳＡを上記
アドレス発生回路３（のアドレス・レジスタ４）にロー
ドして、上記音源データ・メモリ１の上記ルーピング開
始アドレスより始まる記憶領域より上記第二の連続する
複数サンプルのデータＳＤＬを繰り返し読み出してアナ
ログ又はディジタル・オーディオ信号を再生することを
特徴とするものである。

〔作　用〕

本発明によれば、データ開始アドレス・データをアドレ
ス発生回路にロードすることにより、第一の連続する複
数サンプルを読み出し、その後、ルーピング開始アドレ
ス・データをアドレス発生回路にロードして第二の連続
する複数サンプルを繰り返し読み出す。したがって、次
の音源再生まで第一の連続する複数サンプルを再び読み
出すことはない。

〔実施例〕

以下、本発明に係る音源装置の一実施例について図面を
参照しながら説明する。なお、本発明は以下の実施例に
限定されるものでないことは言うまでもない。

第２図において、音源データ・メモリ１１及びアドレス
・データ・メモリ１２を含むメモリ１３には、外部の音
源データ供給手段１０がらの音源データが供給されるよ
うになっている。本発明の説明に先立って、この音源デ
ータを得るための方法及び装置について概略的に説明す
る。

すなわち、先ず第３図はサンプリング前の楽音信号波形
の一例を示している。この第３図の楽音信号波形におい
て、一般に発音開始直後においてはピアノの打鍵ノイズ
や管楽器のプレスノイズ等の非音程成分が含まれること
により、波形の周期性が不明瞭な部分であるフォルマン
ト部分ＦＲが生じており、その後楽音の音程（ピッチ、
音高）に対応する基本周期で同じ波形が繰り返し現れる
ようになる。この繰り返し波形のｎｒｆｆｉ期分〔ｎは
整数）をルーピング区間ＬＰとし、このルーピング区間
ＬＰはルーピング開始点ＬＰ、とルーピング終端点ＬＰ
えのルーピングポイント間で表されるものである。そし
て上記フォルマント部分ＦＲとルーピング区間ＬＰとを
記憶媒体に記録し、再生時にはフォルマント部分ＦＲの
再生に続いてルーピング区間ＬＰを繰り返し再生するこ
とにより、任意の長時間に亘って楽音を発生させること
ができるわけである。

この楽音信号波形を上記フォルマント部分ＦＲとルーピ
ング区間ＬＰとに分けてメモリ等の記憶媒体に記録する
際に、ビット圧縮符号化を施してデータ量の低減を図っ
ている。

ところでこのビット圧縮符号化方式としては、種々のも
のが考えられるが、ここでは、本件出願人が先に特開昭
６２−００８６２９号公報や特開昭６２−００３５１６
号公報等において従業している準瞬時圧伸型、すなわち
波高値データの一定ワード数（ｈサンプル）毎にブロッ
ク化しこのブロック単位でビット圧縮を施すような亮能
率符号化方式を用いるものとし、この高能率ビット圧縮
符号化方式について、第４図を参照しながら概略的に説
明する。

この第４図において、上記高能率ビット圧縮符号化シス
テムは、記録側のエンコーダ７ｏと、再生側のデコーダ
９０とにより構成されており、エンコーダ７０の入力端
子７１には、上記音源信号の波高値データｘ　（ｎ）が
供給されている。

この入力信号（の波高値データ）ｘ（ｎ）は、予測器７
２及び加算器７３で構成されたＦＩＲ（有限インパルス
応答型）ディジタルフィルタ７４に供給され、上記予測
器７２からの予測信号（の波高値データ）’；ｉ”（ｎ
）は上記加算器７３に減算信号として送られている。上
記加算器７３においては、上記入力信号ｘ　（ｎ）から
上記予測信号？（ｎ）が減算されることによって、予測
誤差信号あるいは広義の差分出力ｄ　（ｎ）が出力され
る。予測器７２は、一般に過去のｐ個の人力ｘ（ｎ−ｐ
）、ｘ（ｎ−ｐ＋１）＋・・ｘ（ｎ−１）の１成語合に
より予測値？（ｎ）を算出するものである。なお、上記
ＦＩＲフィルタ７４を、以下エンコード・フィルタと称
す。

上記高能率ビット圧縮符号システムにおいては、上記音
源データの一定時間内のデータ、すなわち、一定ワード
数りの入力データ毎にブロック化して、各ブロック毎に
最適の特性の上記エンコード・フィルタ７４を選択する
ようにしている。これは、互いに異なる特性を有する複
数の（例えば４個の）エンコード・フィルタを予め設け
ておき、これらのフィルタのうち最適の特性のフィルタ
を選択することで実現できるものである。ただし、−般
のディジタル・フィルタの構成上は、第１８図に示す１
個のエンコード・フィルタ７４の予測器７２の係数の組
を複数＆［ｌ（例えば４組）係数メモリ等に記憶させて
おき、これらの係数の組を時分割的に切り換え選択する
ことで、実質的に上記複数のエンコード・フィルタのう
ちの１つを選択するのと等価な動作を行わせることが多
い。

次に、上記予測誤差としての差分出力ｄ　（ｎ）は、加
算器８１を介し、利得Ｇのシフタ７５と量子化器７６と
よりなるビット圧縮器に送られ、例えば浮動小数点（フ
ローティング・ポイン日表示形態における指数部が上記
利得Ｇに、仮数部が量子化器７６からの出力にそれぞれ
対応するような圧縮処理あるいはレンジング処理が施さ
れる。すなわち、シフタ７５により入力データを上記利
得Ｇに応じたビット数だけシフトしてレンジを切り替え
、量子化器７６により該ビット・シフトされたデータの
一定ビット数を取り出すような再量子化を行っている。

ここで、ノイズ・シェイピング回路（ノイズ・シェイパ
）７７は、量子化器７６の出力と入力との誤差分いわゆ
る量子化誤差を加算器７８で得て、この量子化誤差を利
得Ｇ−１のシフタ７９を介し予測器８０に送って、量子
化誤差の予測信号を加算器８１にｆＩｉ算信号として帰
還するようないわゆるエラー・フィードバックを行う。

このように量子化器７６による再量子化とノイズ・シェ
イピング回路７７によるエラー・フィードバックとが施
され、出力端子８２より出力↑（ｎ）が取り出される。

ところで、上記加算器８１からの出力ｄ　’　（ｎ）は
上記差分出力ｄ　（ｎ）より上記ノイズ・シェイパ７７
からの量子化誤差の予測信号７（ｎ）を減算したもので
あり、上記利得Ｇのシフタ７５からの出力ｄ　″（ｎ）
は利得Ｇと上記出力加算器８１からの出力ｄ　’　（ｎ
）を乗算したものである。また、上記量子化器１６から
の出力？　（ｎ）は、量子化の過程における量子化誤差
ｅ　（ｎ）と上記シフタ７５からの出力ｄＩＴ　（ｎ）
を加算したものとなり、上記ノイズ・シェイパ７７の上
記加算器７８において上記量子化誤差ｅ　（ｎ）が取り
出される。この量子化誤差ｅ　（ｎ）は、上記利得Ｇ−
１のシフタ７９を介し、過去のｒ個の入力の１成語合を
とる予測器８０を介することにより量子化誤差の予測信
号７（ｎ）となる。

上記音源データは、以上のようなエンコード処理が施さ
れ、上記量子化器７６からの出力↑（ｎ）となって出力
端子８２を介して取り出される。

次に予測・レンジ適応回路８４からは、最適フィルタ選
択情報としてのモード選択情報が出力されて、上記エン
コード・フィルタ７４の例えば予測器７２および出力端
子８７に送られ、また、上記利得Ｇおよび利得Ｃ−＋あ
るいは上記ビット・シフト量を決定するためのレンジ情
報が出ノＪされて、各シフタ７５．７９および出力端子
８６に送られている。

このようなビット圧縮符号化エンコーダ７０からの上記
１ブロック分の出力データの一例を第５図に示している
。この１ブロック分のデータは、１バイトのヘッダ情報
（ビット圧縮に関するパラメータ情報あるいは付属情報
）ＲＦと８ハイドのサンプル用データＤ、。〜Ｄ０で構
成されている。

上記ヘッダ情報（付属情報）ＲＦは、４ビツトの上記レ
ンジ情報と、２ビツトの上記モード選択情報あるいはフ
ィルタ選択情報と、それぞれ１ピントの２つのフラグ情
報、例えばループの有無を示す情報Ｌｌ及び波形の終端
ブロック（エンドブロツク）が否かを示す情報Ｅｌとで
構成されている。

ここで１サンプルの波高値データは、ビット圧縮されて
４ビツトで表されており、上記データＩ）ａ＋ｅ〜０１
３中には１６サンプル分の４ビツト・データＤ４６１１
〜ＤＩＩＬが含まれている。

この第５図に示すような圧縮符号化ブロック単位のデー
タがメモリ等の記憶媒体に記録され、第２図の例えば音
源データ供給手段１０からメモリ１３の音源データ・メ
モリ１１に供給される。音源データ・メモリ１１からの
上記圧縮符号化、ブロック単位のデータは、上記付属情
報が付属情報レジスタ１４に取り込まれ、サンプル・デ
ータがデコーダ３０にてデコードされる。このデコーダ
３０はデコード・フィルタ３１とシフタ３２とから成り
、デコード・フィルタ３１は加算器３３と予測器３４と
から成る。このデコーダ３０について、第４図を参照し
ながら説明する。

すなわち第４図において、再生側のデコーダ９０の入力
端子９１には上記エンコーダ７０の出力端子８２からの
出力（サンプル・データ）７（ｎ）が伝送されあるいは
記録、再生されることによって得られた信号７１　（ｎ
）が供給されている。この入力信号１“（ｎ）は利得Ｇ
−１のシフタ９２を介し加算器９３に送られている。加
算器９３がらの出力ｘ　’　（ｎ）は予測器９４に送ら
れて予測信号マ“（れ）となり、この予測信号ｘ　’　
（ｎ）は上記加算器９３に送られてシフタ９２からの出
力子”（ｎ）と加算される。この加算出力が出力端子９
５よりデコード出力？　’　（ｎ）として出力される。

この場合、シフタ９２からの出力↑”（ｎ＞は、上記入
力信号３　”　（ｎ）と利得Ｇ−１を乗算したものであ
る。また、上記加算器９３の出力ｔ′（ｎ）は、上記シ
フタ９２からの出力↑”（ｎ）と予測信号’ｉｉ　’　
（ｎ）とを加算したものである。

これらのシフタ９２、加算器９３及び予測器９４が第２
図のシフタ３２、加算器３３及び予測器３４とそれぞれ
対応する。

また、上記エンコーダ７０の各出力端子８６および８７
より出力され、伝送あるいは記録、再生された上記レン
ジ情報およびモード（フィルタ）選択情報は、上記デコ
ーダ９０の各入力端子９６および９７にそれぞれ入力さ
れている。そして、入力端子９６からのレンジ情報は上
記シフタ９２に送られて利得Ｇ−１を決定し、入力端子
９７からのモード選択情報は上記予測器９４に送られて
予測特性を決定する。この予測器９４の予測特性は、上
記エンコーダ７０の予測器７２の特性に等しいものが選
択される。第２図の場合には、これらのレンジ情報及び
フィルタ選択情報は付属情報レジスタ１４から与えられ
る。

第２図の回路は、以上のようなデコード動作を主として
行うためのものであり、デコードされた蒼源デークは、
エンベロープ付加やリバーブあるいはエコー処理等の各
種処理が施されて、ミュート回路３６を介し、Ｄ／Ａ変
換器３７に送られ、アナログ楽音信号となってスピーカ
３８よす再生される。

さらに第２図の回路においては、キー・オン等に応じて
メモリ１３にストアされた所定の音源データを読み出す
と共にルーピング読出処理するためのアドレス発生回路
２ｏを存している。このアドレス発生回路２０は、アド
レス・データ・メモリ１２からのデータ開始アドレス・
データＳＡと、ルーピング開始アドレス・データＬＳＡ
とを読み込むためのアドレス・レジスタ２１と、このア
ドレス・データがロードされてクロックに応じて計数動
作するアドレス・カウンタ２２と、このアドレス・カウ
ンタ２２からのアドレス出力が送られるマルチプレクサ
２３とを有している。アドレス・カウンタ２２のロード
制御端子（プリセット制御端子）には、端子２４からの
後述するタイミング・パルスＣＰＡがＡＮＤゲート２５
を介して供給され、このＡＮＤゲート２５はＯＲゲート
２６からの出力によりゲート制御される。またアドレス
発生回路２０内にはディレクトリ・アドレス生成回路２
８が設けられており、このディレクトリ・アドレス生成
回路２８からのアドレス出力がマルチプレクサ２３に送
られている。このディレクトリ・アドレス出力と上記ア
ドレス・カウンタ２２からのアドレス出力とのいずれが
一方がマルチプレクサ２３により選択され、このマルチ
プレクサ２３からのアドレス出力によりメモリ１３がア
クセスされるようになっている。

付属情報レジスタ１４は後述するタイミング・パルスＣ
Ｐｌが端子１５に供給されるタイミングで上記ヘッダ情
報（圧縮に関するパラメータ情報、あるいは付属情報）
を取り込み、このレジスタ１４に取り込まれた付属情報
の内の上記ループ情報（ループの有無を示す情報）Ｌｌ
は、インバータ（否定ゲート）１６を介してＡＮＤゲー
トドアに送られ、上記エンド情報（波形の終端ブロック
か否かを示す情報）ＥｌはＡＮＤゲート１７及び上記Ｏ
Ｒゲート２６に送られる。ＡＮＤゲート１７からの出力
信号はフリップフロップ１８のセット端子Ｓに供給され
、このフリップフロップ１８のりセント端子Ｒには端子
１９からの発音開始信号（キーオン信号）ＫＯＮが供給
されている。このキーオン信号ＫＯＮは、上記ＯＲゲー
ト２６及びディレクトリ・アドレス生成回路２８にも供
給されている。このキーオン信号ＫＯＮは、電子楽器の
キーオンのみならず、自動演奏ソフトの発音開始トリガ
信号等をも含むものである。

次に第６図は、上記メモリ１３の内容の一例を示すもの
であり、例えば６４にバイト程度のＲＡＭを複数のメモ
リ領域、すなわち少なくとも上記音源データ・メモリ１
１の部分と上記アドレス・データ・メモリ１２の部分と
に分けて使用している。アドレス・データ・メモリ１２
はメモリ内のいわゆるディレクトリ領域の一部となって
おり、上記ディレクトリ・アドレス生成回路２８からの
ディレクトリ・アドレスにより上記データ開始アドレス
・データＳＡやルーピング開始アドレス・データＬＳＡ
がアクセスされる。そして、これらのデータＳＡ、ＬＳ
Ａによって第一の連続する複数サンプルより成るデータ
部分ＳＤＦ　（上記信号波形のフォルマント部分ＦＲに
対応）の先頭アドレスと、第二の連続する複数サンプル
より成るデータ部分ＳＤＬ　（上記ルーピング区間ＬＰ
に対応）の先頭アドレスとがそれぞれ指示される。この
第６図の例では、ＳＡＩ、ＬＳＡＩによってそれぞれ指
示されるフォルマント・データ５ＤＦＩ、ルーピング・
データＳＤＬ　１から成る音源データＳＤＩと、ＳＡ２
、ＬＳＡ２によってそれぞれ指示されるデータ５ＤＦ２
．５ＤＬ２から成る音源データＳＤ２と、ＳＡ３によっ
て指示されるデータ５ＤＦ２のみから成る音源データＳ
Ｄ３とを図示しているが、この他ルーピング部分のみか
ら成る音源データも考えられる。なお、実際には、上記
アドレス・データＳＡやＬＳＡは、上記圧縮符号化のブ
ロック単位で、すなわち第５図のヘッダ情報（付属情報
）ＲＦのアドレスのみを指示するものであり、これより
細かい例えばバイト単位のアドレス指示は上記アドレス
・カウンタ２２等により行われるものである。

次に動作を説明する。

第７図は信号処理の時分割動作を説明するためのタイミ
ングチャートであり、Ｔ、はサンプリング周期を表して
いる。例えばサンプリング周波数が３２ｋＨｚのときに
はＴ、は１／３２　［ｍｓｌとなる。この１つのサンプ
リング周期Ｔ、は、先ず同時に発音可能な音の数である
ボイス数（例ではボイスＯからボイス７までの８個とし
ている）に分割され、各ボイスの割り付は時間がさらに
細分割されて各時分割処理内容により割り付けられてい
る。この時分割処理の最小単位時間をτとするとき、例
えばτ。、τ１は上記ディレクトリ領域のアドレス・デ
ータＳＡあるいはＬＳＡを読み込む（フェッチする）時
間に割り当てられ、時間τ２からτ、までは上記ビット
圧縮符号化データを読み込む時間に割り当てられ、時間
τ、は上記アドレス・カウンタ２２の更新に割り当てら
れている。また、上記時間τ２〜τ、のうち、時間τ２
は上記付属情報（第５図のヘッダ情報ＲＦ）の読み込み
に、また時間τ、〜τ、はサンプル・データ（第５図の
データＤＡ＋１〜Ｄｌ１３）の読み込みにそれぞれ割り
付けられている。そして、上記タイミング・パルスＣＰ
Ａは上記時間τ、のタイミングで、また上記タイミング
・パルスＣＰ、は上記時間τ２のタイミングでそれぞれ
出力される。

ここで発音開始のためのキーオン信号ＫＯＮは、上記サ
ンプリング周期Ｔ、の１周期の聞出力され（図示の例で
は時刻１．；１．の間ハイレベル“Ｈ“となり）、この
ＫＯＮ信号の前縁（立ち上がり）でスタンバイ信号５Ｔ
ＢＹが立ち下がり、数Ｔ。

周期後（図示の例では５周期後の時刻ｔｓ）に立ち上が
るようになっている。

このキーオン信号ＫＯＮが端子１９に入力されると、デ
ィレクトリ・アドレス生成回路２８は、ＣＰＵシステム
によって設定されるメモリのオフセット・アドレスと音
源の種類を示すソース番号とに基づきディレクトリ・ア
ドレスを生成し、マルチプレクサ２３に送る。このマル
チプレクサ２３は、上記時分割スロットの時間τ。、τ
１の間、このディレクトリ・アドレス生成回路２８から
のアドレス出力を選択してメモリ１３をアクセスし、ア
ドレス・データ・メモリ１２内の所定のアドレス・デー
タ、すなわち上記ソース番号に対応した音源データの開
始アドレスを示すデータＳＡを読み出して、データ・バ
スを介してアドレス・レジスタ２１に取り込む（フェッ
チする）、このとき、上記キーオン信号ＫＯＮはＯＲゲ
ート２６を介してＡＮＤゲート２５に送られ、該ＡＮＤ
ゲート２５をオン（導通）状態に制御するから、上記タ
イム・スロットτ、のタイミングのパルスＣＰＡがアド
レス・カウンタ２２のロード制御端子に入力され、アド
レス・レジスタ２１に取り込まれたデータ開始アドレス
データＳＡがアドレス・カウンタ２２にロード゛（プリ
セット）される。そして、アドレス・カウンタ２２はこ
のデータＳＡから計数動作を開始し、ＳＡが先頭アドレ
スとなる音源データＳＤＦがアドレス順にアクセスされ
ることになる。そしてデータＳＤＦに連続するループデ
ータＳＤＬが存在するときには、データＳＤＦの次にデ
ータＳＤＬが自動的に順次アクセスされることになる。

ここで、上記キーオン信号ＫＯＮが出力された次のサン
プリング周期以降（時刻１．以降）においては、該キー
オン信号ＫＯＮは初期状態（ローレベルＩＩ　Ｌ　ＩＩ
の状態）に復帰し、ディレクトリ・アドレス生成回路２
８は上記ループデータＳＤＬの開始アドレス・データＬ
ＳＡを出力する。従って、アドレス・レジスタ２１はこ
のループ開始アドレス・データＬＳＡを取り込むが、ア
ドレス・カウンタ２２はロード制御端子に入力がされな
い限りアドレス・レジスタ２１からのアドレスをロード
することはなく、それまでのカウント動作を持続する。

なお、この動作は、フォルマント部分のデータＳＤＦの
みの場合には無関係である。

そして付属情報レジスタ１４からの上記エンド情報Ｅｌ
のフラグが立ったとき、すなわち、゛ループデータＳＤ
Ｌのエンド・ブロック（あるいはフォルマント部分のデ
ータＳＤＦのエンド・ブロック）に達したときには、Ｏ
Ｒゲート２６を介してＡＮＤゲート２５がオン（導通）
状態となり、上記タイミング・パルスＣＰ　Ａの入力タ
イミングでアドレス・カウンタ２２に上記アドレス・レ
ジスタ２１内のルーピング開始アドレス・データＬＳＡ
がロニド（プリセット）される。ただし、前述したよう
に上記アドレス・データＳＡやＬＳＡは上記ビット圧縮
ブロック単位のアドレスであり、現実の動作は次のブロ
ックの信号処理のタイミングでルーピング開始ブロック
の音源データのルーピング開始ブロックのアクセスが行
われる。

また、上記エンド情報ＥｌはＡＮＤゲート１７にも送ら
れている。このＡＮＤゲー）１７には上記ループ有無情
報Ｌｌの否定（ＮＯＴ）出力が送られていることより、
第６図の音源データＳＤ３のように第一の種類のデータ
（フォルマント部分に対応するデータ）ＳＯＦ２のみか
ら成り、上記ルーピング区間のデータＳＤＬが無いとき
、否定ゲー１−１６からの出力がハイレベル“Ｈ”とな
っている。このような音源データＳＤ３のエンド・ブロ
ックに達したとき、ＡＮＤゲート１７からの出力がハイ
レベル°“Ｈ″となり、フリップフロップ１８をセット
してミュート回路をミューティング状態（オーディオ信
号を遮断する状！りに制御する。これはルーピング無し
のときの消音動作であるが、ルーピング有りのときには
、次のキーオンがなされるまでルーピング再生を繰り返
しており、エンベロープ処理により音を消している。な
お、キーオン信号ＫＯＨの入力時には、これがフリップ
フロップ１８のリセット入力端子Ｒに供給され、それ以
前の状態にかかわらずフリップフロップ１８がリセット
状態となるから、上記ミューティング状態は解除される
。

ところで、第６図の２つの音源データＳＤＩ、ＳＤ２、
特にそれぞれのルーピング・データ部分５ＤＬｌ、５Ｄ
Ｌ２を用いて、外部の音源データ供給手段ｌＯからの音
源データを交互に上記５ＤＬ１．５ＤＬ２のメモリ・エ
リアに読み込み、これを交互に読み出してデコーダ３０
でデコード処理することにより、長時間に亘る音源デー
タのデコード処理を行うことが可能となる。すなわち、
上記５ＤＬＩ、５ＤＬ２の一方のメモリ・エリアからの
音源データを読み出してデコード処理している間に、他
方のメモリ・エリアに外部の音源データ供給手段１０か
らの音源データを書き込むようにし、これらのメモリ・
エリアを交代して交互に書き込みと読み出しを行うもの
である。

これは、上記ルーピング処理動作を利用して、上記ルー
ピング開始アドレス・データＬＳＡＩとＬＳＡ２とを交
互に書き換えることにより、極めて容易に実現できる。

すなわち、第６図のメモリ１３において、ルーピング開
始アドレス・データＬＳＡＩが書き込まれているメモリ
・エリア１２ａに対して、アドレス・データをＬＳＡＩ
とＬＳＡ２とで書き換えるものであり、音源データ５Ｄ
Ｌ１を読み出して上記デコード処理している間にはメモ
リ・エリア１２にルーピング開始アドレス・データＬＳ
Ａ２を書き込み、このＬＳＡ２をアドレス・レジスタ２
１に取り込んでおき、データＳＤＬ　１の終端（ルーピ
ング終端）に達した時点でこのアドレス・データＬＳＡ
２をアドレス・カウンタ２２にロードすることで音源デ
ータ５ＤＬ２を開始アドレスＬＳＡ２からアクセスし始
める。

次に、この音源データ５ＤＬ２を読み出して上記デコー
ド処理している間にはメモリ・エリア１２にルーピング
開始アドレス・データＬＳＡＩを書き込む、そしてデー
タ５ＤＬ２の終端（ルーピング終端）に達した時点でこ
のアドレス・データＬＳＡＩをアドレス・カウンタ２２
にロードするから、音源データ５ＤＬ１のアクセスが開
始される。

このようにして、長時間に亘る音源データの連続的なデ
コード処理を、ハードウェアの増加なく実現することが
できる。

ところで、上記ビット圧縮符号化処理やその他の音源デ
ータ生成のためのディジタル信号処理については、ディ
ジタル信号処理装置（ＤＳＰ）を用いてソフトウェア的
に実現することが多く行われており、また記録された音
源データの再生にもＤＳＰを用いたソフトウェア的な構
成が採用されることが多い、第８図はその一例として、
音源データを取り扱う音源ユニットとしてのオーディオ
・プロセッシング・ユニット（ＡＰＵ）１０７及びその
周辺を含むシステムの全体構成例を示している。

この第８図において、例えば一般のパーソナルコンピュ
ータ装置や、ディジタル電子楽器、ＴＶゲーム機等に設
けられているホストコンピュータ１０４は、上記音源ユ
ニットとしてのＡＰＵＩＯ７と接続されており、該ホス
トコンピュータ１０４からは音源データ等がＡＰＵ１０
７にロードされるようになっている。すなわち、このホ
ストコンピュータ１０４内に上記音源データ供給手段１
０が設けられている。

次にＡＰＵ１０７は、マイクロプロセッサ等のＣＰＵ　
（中央処理袋り１０３と、ＤＳＰ　（ディジタル信号処
理装置）１０１と、上述したような音源データ等が記憶
されたメモリ１０２とを少なくとも有して構成されるも
のである。すなわち、このメモリ１０２は上記メモリ１
３に対応するものであり、少なくとも音源データが記憶
されており、上記ＤＳＰＩＯＩにより該音源データの読
み出し制御を含む各種処理、例えばルーピング処理、ビ
ット伸長（復元）処理、ピッチ変換処理、エンベロープ
の付加、エコー（リバーブ）処理等が施される。メモリ
１０２は、これらの各種処理のためのバッファメモリと
しても用いられる。ＣＰＵ１０３は、ＤＳＰＩＯＬのこ
れらの各種処理の動作や内容等についての制御を行うも
のである。また、上述したメモリ１３（メモリ１０２）
内のアドレス・データＬＳＡの書き換えや音源データ供
給手段１０（ホストコンピュータ１０４内）からの音源
データをメモリ１３に書き込む処理等も上記ＣＰｔＪ１
０３が行う。

さらに、メモリ１０２からの上記音源データに対してＤ
ＳＰＩＯＩにより上記各種処理を施して最終的に得られ
たディジタル楽音データは、Ｄ／Ａコンバータ１０５（
Ｄ／Ａコンバータ３７に対応）によりアナログ信号に変
換されてスピーカ１０６（スピーカ３日に対応）に供給
されるようになっている。

なお、本発明は上述した実施例のみに限定されるもので
はなく、例えば、上述の実施例においてはフォルマント
部分とルーピング区間とを接続して音源データを形成し
ていたが、ルーピング区間のみから成る音源データを形
成する場合にも容易に適用可能である。また、上記デコ
ーダ側構成や音源データ供給用外部メモリ等は、ＲＯＭ
カートリッジやアダプタとして供給してもよい、また、
楽音信号の音源のみならず音声合成にも適用可能である
。

〔発明の効果〕

本発明の音源装置によれば、音源データのデータ開始ア
ドレス・データ及びルーピング開始アドレス・データの
ロードをキー・オン信号゛に応じていずれか一方のみと
する。すなわち、キー・オン時にデータ開始アドレス・
データを、それ以外には、ルーピング開始アドレス・デ
ータをロードするため、メモリのフェッチ回数が少なく
て済み、特に時分割処理の際の処理の簡素化に貢献し得
る。

【図面の簡単な説明】

第１図は本発明に係る音源装置の基本構成を説明するた
めの機能ブロック図、第２図は本発明の一実施例を示す
ブロック回路図、第３図は楽音信号波形図、第４図は複
数サンプル毎のブロック単位でビット圧縮するビット圧
縮符号化システムの概略構成を示すブロック回路図、第
５図は第４図のビット圧縮符号化システムによりエンコ
ードされて得られたデータの１ブロツクの具体例を示す
模式図、第６図はメモリの内容の一例を示す模式図、第
７図は第２図の回路の動作説明のためのタイミングチャ
ート、第８図はオーディオ・プロセッシング・ユニッ）
、（ＡＰＵ）及びその周辺を含むシステムの構成例を示
すブロック図である。 １・・・・・・音源データ・メモリ ２・・・・・・開始アドレス・データ・メモリ。 ３・・・・・・アドレス発止回路 ４・・・・・・アドレス・レジスタ

Claims (1)

1. 【特許請求の範囲】 第一の連続する複数サンプルと第二の連続する複数サン
   プルとより成る音源データをストアする音源データ・メ
   モリと、 上記音源データに付随するデータ開始アドレス・データ
   とルーピング開始アドレス・データをストアする開始ア
   ドレス・データ・メモリと、上記データ開始アドレス・
   データとルーピング開始アドレス・データに基づいて上
   記音源データ・メモリの読み出しアドレスを発生するア
   ドレス発生回路とを有し、 上記開始アドレス・データ・メモリより上記データ開始
   アドレス・データを上記アドレス発生回路にロードして
   後、上記読み出しアドレス・データに基づいて上記音源
   データ・メモリの上記データ開始アドレスより始まる記
   憶領域より上記第一の連続する複数サンプルを読み出し
   、その後上記開始アドレス・データ・メモリより上記ル
   ーピング開始アドレス・データを上記アドレス発生回路
   にロードして、上記音源データ・メモリの上記ルーピン
   グ開始アドレスより始まる記憶領域より上記第二の連続
   する複数サンプルを繰り返し読み出してアナログ又はデ
   ィジタル・オーディオ信号を再生するようにした音源装
   置。