JP2712421B2

JP2712421B2 - 音源装置

Info

Publication number: JP2712421B2
Application number: JP63292933A
Authority: JP
Inventors: 真古橋
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1988-11-19
Filing date: 1988-11-19
Publication date: 1998-02-10
Anticipated expiration: 2013-02-10
Also published as: JPH02137892A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、例えば楽音信号等のアナログ又はディジタ
ル・オーディオ信号を再生する音源装置に関するもので
ある。

〔発明の概要〕

本発明は、第一の連続する複数サンプルと第二の連続
する複数サンプルとより成る音源データをストアする音
源データ・メモリと、音源データに付随するデータ開始
アドレス・データとルーピング開始アドレス・データを
ストアする開始アドレス・データ・メモリと、データ開
始アドレス・データとルーピング開始アドレス・データ
に基づいて音源データ・メモリの読み出しアドレスを発
生するアドレス発生回路とを有し、データ開始アドレス
・データをアドレス発生回路にロードして後、読み出し
アドレス・データに基づいてデータ開始アドレスより始
まる記憶領域より第一の連続する複数サンプルを読み出
し、その後ルーピング開始アドレス・データをアドレス
発生回路にロードして、ルーピング開始アドレスより始
まる記憶領域より第二の連続する複数サンプルを繰り返
し読み出してアナログ又はディジタル・オーディオ信号
を再生することにより、メモリフェッチ回数の少ない音
源装置を提供するものである。

〔従来の技術〕

一般に、電子楽器やTVゲーム器等に用いられる音源
は、例えばVCO、VCA、VCF等から成るアナログ音源と、P
SG（プログラマブル・サウンド・ジェネレータ）や波形
ROM読み出しタイプ等のディジタル音源とに大別され
る。このディジタル音源の一種として、近年において
は、生の楽器音等をサンプリングしてディジタル処理し
た音源データをメモリ等に記憶させて用いるようなサン
プラー音源（例えば特開昭62−264099号公報、特開昭62
−267798号公報参照）も広く知られるようになってきて
いる。

このサンプラー音源においては、一般的に音源データ
記憶用のメモリに大容量を要することから、メモリ節約
のための手法が各種提案されており、例えば、楽音波形
の周期性を利用したルーピング処理や、非線形量子化等
によるビット圧縮処理がその代表的なものとして挙げら
れる。

ここで、上記ルーピング処理は、サンプリングされた
楽音の元の持続時間よりも長い時間音を出し続けるため
の一手法でもある。すなわち、例えば楽音信号波形を考
えるとき、一般に発音開始直後においてはピアノの打鍵
ノイズや管楽器のブレスノイズ等のいわゆる非音程成分
を含む波形の周期性が不明瞭なフォルマント部分が生じ
ており、その後、楽音の音程（ピッチ、音高）に対応す
る基本周期で同じ波形が繰り返し現れるようになる。こ
の繰り返し波形のｎ周期分（ｎは整数）をルーピング区
間とし、必要に応じて繰り返し再生することにより、少
ないメモリ容量で長時間の持続音を得ることができるわ
けである。

〔発明が解決しようとする課題〕ここで、上記音源データを記憶するメモリにおいて、
上記音源データを読み出す際に音源データのデータ開始
アドレス・データおよびルーピング処理のルーピング開
始アドレス・データは、音源データを有するメモリ空間
と同一空間上にあるディレクトリに指示されている。こ
の２つのアドレス・データは通常異なった値であり、オ
ーディオ信号処理装置のアドレス・レジスタ等に両者を
常にロードする場合において、特に、複数の音を発生さ
せるために時分割で信号処理するような場合には、メモ
リフェッチ回数の増加が大きな負担となる。

本発明は、上述のような実情に鑑みて提案されたもの
であり、メモリフェッチ回数の少ない音源装置を提供す
ることを目的とするものである。

［課題を解決するための手段］本発明に係る音源装置は、第一の連続する複数サンプ
ルと第二の連続する複数サンプルとより成る音源データ
をストアする音源データ・メモリと、上記音源データに
付随するデータ開始アドレス・データとルーピング開始
アドレス・データをストアする開始アドレス・データ・
メモリと、上記データ開始アドレス・データとルーピン
グ開始アドレス・データに基づいて上記音源データ・メ
モリの読み出しアドレスを発生するアドレス発生回路と
を有し、上記開始アドレス・データ・メモリより上記デ
ータ開始アドレス・データを上記アドレス発生回路にロ
ードした後、上記読み出しアドレス・データに基づいて
上記音源データ・メモリの上記データ開始アドレスより
始まる記憶領域より上記第一の連続する複数サンプルの
読み出しを開始し、その後上記開始アドレス・データ・
メモリより上記ルーピング開始アドレス・データを上記
アドレス発生回路にロードして、上記音源データ・メモ
リの上記ルーピング開始アドレスより始まる記憶領域よ
り上記第二の連続する複数サンプルを繰り返し読み出し
てアナログ又はディジタル・オーディオ信号を再生する
ようにしたことを特徴としている。

具体的には、例えば第１図に示すように、第一の連続
する複数サンプルより成るデータ部分SDFと第二の連続
する複数サンプルより成るデータ部分SDLとより成る音
源データをストアする音源データ・メモリ１と、上記音
源データに付随するデータ開始アドレス・データSAとル
ーピング開始アドレス・データLSAをストアする開始ア
ドレス・データ・メモリ２と、上記データ開始アドレス
・データSAとルーピング開始アドレス・データLSAに基
づいて上記音源データ・メモリ１の読み出しアドレスを
発生するアドレス発生回路３とを有し、上記開始アドレ
ス・データ・メモリ２より上記データ開始アドレス・デ
ータSAを上記アドレス発生回路３内の例えばアドレス・
レジスタ４にロードして後、上記読み出しアドレス・デ
ータSAに基づいて上記音源データ・メモリ１の上記デー
タ開始アドレスより始まる記憶領域より上記第一の連続
する複数サンプルのデータSDFを読み出し、その後上記
開始アドレス・データ・メモリ２より上記ルーピング開
始アドレス・データLSAを上記アドレス発生回路３（の
アドレス・レジスタ４）にロードして、上記音源データ
・メモリ１の上記ルーピング開始アドレスより始まる記
憶領域より上記第二の連続する複数サンプルのデータSD
Lを繰り返し読み出してアナログ又はディジタル・オー
ディオ信号を再生することを特徴とするものである。

〔作用〕

本発明によれば、データ開始アドレス・データをアド
レス発生回路にロードすることにより、第一の連続する
複数サンプルを読み出し、その後、ルーピング開始アド
レス・データをアドレス発生回路にロードして第二の連
続する複数サンプルを繰り返し読み出す。したがって、
次の音源再生まで第一の連続する複数サンプルを再び読
み出すことはない。

〔実施例〕

以下、本発明に係る音源装置の一実施例について図面
を参照しながら説明する。なお、本発明は以下の実施例
に限定されるものでないことは言うまでもない。

第２図において、音源データ・メモリ11及びアドレス
・データ・メモリ12を含むメモリ13には、外部の音源デ
ータ供給手段10からの音源データが供給されるようにな
っている。本発明の説明に先立って、この音源データを
得るための方法及び装置について概略的に説明する。

すなわち、先ず第３図はサンプリング前の楽音信号波
形の一例を示している。この第３図の楽音信号波形にお
いて、一般に発音開始直後においてはピアノの打鍵ノイ
ズや管楽器のブレスノイズ等の非音程成分が含まれるこ
とにより、波形の周期性が不明瞭な部分であるフォルマ
ント部分FRが生じており、その後楽音の音程（ピッチ、
音高）に対応する基本周期で同じ波形が繰り返し現れる
ようになる。この繰り返し波形のｎ周期分（ｎは整数）
をルーピング区間LPとし、このルーピング区間LPはルー
ピング開始点LP_Sとルーピング終端点LP_Eのルーピングポ
イント間で表されるものである。そして上記フォルマン
ト部分FRとルーピング区間LPとを記憶媒体に記録し、再
生時にはフォルマント部分FRの再生に続いてルーピング
区間LPを繰り返し再生することにより、任意の長時間に
亘って楽音を発生させることができるわけである。

この楽音信号波形を上記フォルマント部分FRとルーピ
ング区間LPとに分けてメモリ等の記憶媒体に記録する際
に、ビット圧縮符号化を施してデータ量の低減を図って
いる。

ところでこのビット圧縮符号化方式としては、種々の
ものが考えられるが、ここでは、本件出願人が先に特開
昭62−008629号公報や特開昭62−003516号公報等におい
て提案している準瞬時圧伸型、すなわち波高値データの
一定ワード数（ｈサンプル）毎にブロック化しこのブロ
ック単位でビット圧縮を施すような高能率符号化方式を
用いるものとし、この高能率ビット圧縮符号化方式につ
いて、第４図を参照しながら概略的に説明する。

この第４図において、上記高能率ビット圧縮符号化シ
ステムは、記録側のエンコーダ70と、再生側のデコーダ
90とにより構成されており、エンコーダ70の入力端子71
には、上記音源信号の波高値データｘ（ｎ）が供給され
ている。

この入力信号（の波高値データ）ｘ（ｎ）は、予測器
72及び加算器73で構成されたFIR（有限インパルス応答
型）ディジタルフィルタ74に供給され、上記予測器72か
らの予測信号（の波高値データ）（ｎ）は上記加算器
73に減算信号として送られている。上記加算器73におい
ては、上記入力信号ｘ（ｎ）から上記予測信号（ｎ）
が減算されることによって、予測誤差信号あるいは広義
の差分出力ｄ（ｎ）が出力される。予測器72は、一般に
過去のｐ個の入力ｘ（ｎ−ｐ）,x（ｎ−ｐ＋１），・
・,x（ｎ−１）の１次結合により予測値（ｎ）を算出
するものである。なお、上記FIRフィルタ74を、以下エ
ンコード・フィルタと称す。

上記高能率ビット圧縮符号システムにおいては、上記
音源データの一定時間内のデータ、すなわち、一定ワー
ド数ｈの入力データ毎にブロック化して、拡径ブロック
毎に最適の特性の上記エンコード・フィルタ74を選択す
るようにしている。これは、互いに異なる特性を有する
複数の（例えば４個の）エンコード・フィルタを予め設
けておき、これらのフィルタのうち最適の特性のフィル
タを選択することで実現できるものである。ただし、一
般のディジタル・フィルタの構成上は、第18図に示す１
個のエンコード・フィルタ74の予測器72の係数の組を複
数組（例えば４組）係数メモリ等に記憶させておき、こ
れらの係数の組を時分割的に切り換え選択することで、
実質的に上記複数のエンコード・フィルタのうちの１つ
を選択するのと等価な動作を行わせることが多い。

次に、上記予測誤差としての差分出力ｄ（ｎ）は、加
算器81を介し、利得Ｇのシフタ75と量子化器76とよりな
るビット圧縮器に送られ、例えば浮動小数点（フローテ
ィング・ポイント）表示形態における指数部が上記利得
Ｇに、仮数部が量子化器76からの出力にそれぞれ対応す
るような圧縮処理あるいはレンジング処理が施される。
すなわち、シフタ75により入力データを上記利得Ｇに応
じたビット数だけシフトしてレンジを切り替え、量子化
器76により該ビット・シフトされたデータの一定ビット
数を取り出すような再量子化を行っている。ここで、ノ
イズ・シェイピング回路（ノイズ・シェイパ）77は、量
子化器76の出力と入力との誤差分いわゆる量子化誤差を
加算器78で得て、この量子化誤差を利得G^-1のシフタ79
を介し予測器80に送って、量子化誤差の予測信号を加算
器81に減算信号として帰還するようないわゆるエラー・
フィードバックを行う。このように量子化器76による再
量子化とノイズ・シェイピング回路77によるエラー・フ
ィードバックとが施され、出力端子82より出力（ｎ）
が取り出される。

ところで、上記加算器81からの出力ｄ′（ｎ）は上記
差分出力ｄ（ｎ）より上記ノイズ・シェイパ77からの量
子化誤差の予測信号（ｎ）を減算したものであり、上
記利得Ｇのシフタ75からの出力ｄ″（ｎ）は利得Ｇと上
記出力加算器81からの出力ｄ′（ｎ）を乗算したもので
ある。また、上記量子化器16からの出力（ｎ）は、量
子化の過程における量子化誤差ｅ（ｎ）と上記シフタ75
からの出力ｄ″（ｎ）を加算したものとなり、上記ノイ
ズ・シェイパ77の上記加算器78において上記量子化誤差
ｅ（ｎ）が取り出される。この量子化誤差ｅ（ｎ）は、
上記利得G^-1のシフタ79を介し、過去のｒ個の入力の１
次結合をとる予測器80を介することにより量子化誤差の
予測信号（ｎ）となる。

上記音源データは、以上のようなエンコード処理が施
され、上記量子化器76からの出力（ｎ）となって出力
端子82を介して取り出される。

次に予測・レンジ適応回路84からは、最適フィルタ選
択情報としてのモード選択情報が出力されて、上記エン
コード・フィルタ74の例えば予測器72および出力端子87
に送られ、また、上記利得Ｇおよび利得G^-1あるいは上
記ビット・シフト量を決定するためのレンジ情報が出力
されて、各シフタ75,79および出力端子86に送られてい
る。

このようなビット圧縮符号化エンコーダ70からの上記
１ブロック分の出力データの一例を第５図に示してい
る。この１ブロック分のデータは、１バイトのヘッダ情
報（ビット圧縮に関するパラメータ情報あるいは付属情
報）RFと８バイトのサンプル用データD_A0〜D_B3で構成さ
れている。上記ヘッダ情報（付属情報）RFは、４ビット
の上記レンジ情報と、２ビットの上記モード選択情報あ
るいはフィルタ選択情報と、それぞれ１ビットの２つの
フラグ情報、例えばループの有無を示す情報LI及び波形
の終端ブロック（エンドブロック）が否かを示す情報EI
とで構成さている。ここで１サンプルの波高値データ
は、ビット圧縮されて４ビットで表されており、上記デ
ータD_A0〜D_B3中には16サンプル分の４ビット・データD
_A0H〜D_B3Lが含まれている。

この第５図に示すような圧縮符号化ブロック単位のデ
ータがメモリ等の記憶媒体に記録され、第２図の例えば
音源データ供給手段10からメモリ13の音源データ・メモ
リ11に供給される。音源データ・メモリ11からの上記圧
縮符号化ブロック単位のデータは、上記付属情報が付属
情報レジスタ14に取り込まれ、サンプル・データがデコ
ーダ30にてデコードされる。このデコーダ30はデコード
・フィルタ31とシフタ32とから成り、デコード・フィル
タ31は加算器33と予測器34とから成る。このデコーダ30
について、第４図を参照しながら説明する。

すなわち第４図において、再生側のデコーダ90の入力
端子91には上記エンコーダ70の出力端子82からの出力
（サンプル・データ）（ｎ）が伝送されあるいは記
録，再生されることによって得られた信号′（ｎ）が
供給されている。この入力信号′（ｎ）は利得G^-1の
シフタ92を介して加算器93に送られている。加算器93か
らの出力ｘ′（ｎ）は予測器94に送られて予測信号′
（ｎ）となり、この予測信号′（ｎ）は上記加算器93
に送られてシフタ92からの出力″（ｎ）と加算され
る。この加算出力が出力端子95よりデコード出力′
（ｎ）として出力される。この場合、シフタ92からの出
力″（ｎ）は、上記入力信号′（ｎ）と利得G^-1を
乗算したものである。また、上記加算器93の出力′
（ｎ）は、上記シフタ92からの出力″（ｎ）と予測信
号′（ｎ）とを加算したものである。

これらのシフタ92、加算器93及び予測器94が第２図の
シフタ32、加算器33及び予測器34とそれぞれ対応する。

また、上記エンコーダ70の各出力端子86および87より
出力され、伝送あるいは記録，再生された上記レンジ情
報およびモード（フィルタ）選択情報は、上記デコーダ
90の各入力端子96および97にそれぞれ入力されている。
そして、入力端子96からのレンジ情報は上記シフタ92に
送られて利得G^-1を決定し、入力端子97からのモード選
択情報は上記予測器94に送られて予測特性を決定する。
この予測器94の予測特性は、上記エンコーダ70の予測器
72の特性に等しいものが選択される。第２図の場合に
は、これらのレンジ情報及びフィルタ選択情報は付属情
報レジスタ14から与えられる。

第２図の回路は、以上のようなデコード動作を主とし
て行うためのものであり、デコードされた音源データ
は、エンベロープ付加やリバーブあるいはエコー処理等
の各種処理が施されて、ミュート回路36を介し、D/A変
換器37に送られ、アナログ楽音信号となってスピーカ38
より再生される。

さらに第２図の回路においては、キー・オン等に応じ
てメモリ13にストアされた所定の音源データを読み出す
と共にルーピング読出処理するためのアドレス発生回路
20を有している。このアドレス発生回路20は、アドレス
・データ・メモリ12からのデータ開始アドレス・データ
SAと、ルーピング開始アドレス・データLSAとを読み込
むためのアドレス・レジスタ21と、このアドレス・デー
タがロードされてクロックに応じて計数動作するアドレ
ス・カウンタ22と、このアドレス・カウンタ22からのア
ドレス出力が送られるマルチプレクサ23とを有してい
る。アドレス・カウンタ22のロード制御端子（プリセッ
ト制御端子）には、端子24からの後述するタイミング・
パルスCP_AがANDゲート25を介して供給され、このANDゲ
ート25はORゲート26からの出力によりゲート制御され
る。またアドレス発生回路20内にはディレクトリ・アド
レス生成回路28が設けられており、このディレクトリ・
アドレス生成回路28からのアドレス出力がマルチプレク
サ23に送られている。このディレクトリ・アドレス出力
と上記アドレス・カウンタ22からのアドレス出力とのい
ずれか一方がマルチプレクサ23により選択され、このマ
ルチプレクサ23からのアドレス出力によりメモリ13がア
クセスされるようになっている。

付属情報レジスタ14は後述するタイミング・パルスCP
_Bが端子15に供給されるタイミングで上記ヘッダ情報
（圧縮に関するパラメータ情報、あるいは付属情報）を
取り込み、このレジスタ14に取り込まれた付属情報の内
の上記ループ情報（ループの有無を示す情報）LIは、イ
ンバータ（否定ゲート）16を介してANDゲート17に送ら
れ、上記エンド情報（波形の終端ブロックか否かを示す
情報）EIはANDゲート17及び上記ORゲート26に送られ
る。ANDゲート17からの出力信号はフリップフロップ18
のセット端子Ｓに供給され、このフリップフロップ18の
リセット端子Ｒには端子19からの発音開始信号（キーオ
ン信号）KONが供給されている。このキーオン信号KON
は、上記ORゲート26及びディレクトリ・アドレス生成回
路28にも供給されている。このキーオン信号KONは、電
子楽器のキーオンのみならず、自動演奏ソフトの発音開
始トリガ信号等をも含むものである。

次に第６図は、上記メモリ13の内容の一例を示すもの
であり、例えば64Kバイト程度のRAMを複数のメモリ領
域、すなわち少なくとも上記音源データ・メモリ11の部
分と上記アドレス・データ・メモリ12の部分とに分けて
使用している。アドレス・データ・メモリ12はメモリ内
のいわゆるディレクトリ領域の一部となっており、上記
ディレクトリ・アドレス生成回路28からのディレクトリ
・アドレスにより上記データ開始アドレス・データSAや
ルーピング開始アドレス・データLSAがアクセスされ
る。そして、これらのデータSA、LSAによって第一の連
続する複数サンプルより成るデータ部分SDF（上記信号
波形のフォルマント部分FRに対応）の先頭アドレスと、
第二の連続する複数サンプルより成るデータ部分SDL
（上記ルーピング区間LPに対応）の先頭アドレスとがそ
れぞれ指示される。この第６図の例では、SA1、LSA1に
よってそれぞれ指示されるフォルマント・データSDF1、
ルーピング・データSDL1から成る音源データSD1と、SA
2、LSA2によってそれぞれ指示されるデータSDF2、SDL2
から成る音源データSD2と、SA3によって指示されるデー
タSDF2のみから成る音源データSD3とを図示している
が、この他ルーピング部分のみから成る音源データも考
えられる。なお、実際には、上記アドレス・データSAや
LSAは、上記圧縮符号化のブロック単位で、すなわち第
５図のヘッダ情報（付属情報）RFのアドレスのみを指示
するものであり、これより細かい例えばバイト単位のア
ドレス指示は上記アドレス・カウンタ22等により行われ
るものである。

次に動作を説明する。

第７図は信号処理の時分割動作を説明するためのタイ
ミングチャートであり、T_Sはサンプリング周期を表して
いる。例えばサンプリング周波数が32kHzのときにはT_S
は1/32［ms］となる。この１つのサンプリング周期T
_Sは、先ず同時に発音可能な音の数であるボイス数（例
ではボイス０からボイス７までの８個としている）に分
割され、各ボイスの割り付け時間がさらに細分割されて
各時分割処理内容により割り付けられている。この時分
割処理の最小単位時間をτとするとき、例えばτ₀，τ₁
は上記ディレクトリ領域のアドレス・データSAあるいは
LSAを読み込む（フェッチする）時間に割り当てられ、
時間τ₂からτ₅までは上記ビット圧縮符号化データを読
み込む時間に割り当てられ、時間τ₆は上記アドレス・
カウンタ22の更新に割り当てられている。また、上記時
間τ₂〜τ₅のうち、時間τ₂は上記付属情報（第５図の
ヘッダ情報RF）の読み込みに、また時間τ₃〜τ₅はサン
プル・データ（第５図のデータD_A0〜D_B3）の読み込みに
それぞれ割り付けられている。そして、上記タイミング
・パルスCP_Aは上記時間τ₅のタイミングで、また上記タ
イミング・パルスCP_Bは上記時間τ₂のタイミングでそれ
ぞれ出力される。

ここで発音開始のためのキーオン信号KONは、上記サ
ンプリング周期T_Sの１周期の間出力され（図示の例では
時刻t₀〜t₁の間ハイレベル“H"となり）、このKON信号
の前縁（立ち上がり）でスタンバイ信号STBYが立ち下が
り、数T_S周期後（図示の例では５周期後の時刻t₅）に立
ち上がるようになっている。

このキーオン信号KONが端子19に入力されると、ディ
レクトリ・アドレス生成回路28は、CPUシステムによっ
て設定されるメモリのオフセット・アドレスと音源の種
類を示すソース番号とに基づきディレクトリ・アドレス
を生成し、マルチプレクサ23に送る。このマルチプレク
サ23は、上記時分割スロットの時間τ₀，τ₁の間、この
ディレクトリ・アドレス生成回路28からのアドレス出力
を選択してメモリ13をアクセスし、アドレス・データ・
メモリ12内の所定のアドレス・データ、すなわち上記ソ
ース番号に対応した音源データの開始アドレスを示すデ
ータSAを読み出して、データ・バスを介してアドレス・
レジスタ21に取り込む（フェッチする）。このとき、上
記キーオン信号KONはORゲート26を介してANDゲート25に
送られ、該ANDゲート25をオン（導通）状態に制御する
から、上記タイム・スロットτ₆のタイミングのパルスC
P_Aがアドレス・カウンタ22のロード制御端子に入力さ
れ、アドレス・レジスタ21に取り込まれたデータ開始ア
ドレスデータSAがアドレス・カウンタ22にロード（プリ
セット）される。そして、アドレス・カウンタ22はこの
データSAから計数動作を開始し、SAが先頭アドレスとな
る音源データSDFがアドレス順にアクセスされることに
なる。そしてデータSDFに連続するループデータSDLが存
在するときには、データSDFの次にデータSDLが自動的に
順次アクセスされることになる。

ここで、上記キーオン信号KONが出力された次のサン
プリング周期以降（時刻t₁以降）においては、該キーオ
ン信号KONは初期状態（ローレベル“L"の状態）に復帰
し、ディレクトリ・アドレス生成回路28は上記ループデ
ータSDLの開始アドレス・データLSAを出力する。従っ
て、アドレス・レジスタ21はこのループ開始アドレス・
データLSAを取り込むが、アドレス・カウンタ22はロー
ド制御端子に入力がされない限りアドレス・レジスタ21
からのアドレスをロードすることはなく、それまでのカ
ウント動作を持続する。なお、この動作は、フォルマン
ト部分のデータSDFのみの場合には無関係である。

そして付属情報レジスタ14からの上記エンド情報EIの
フラグが立ったとき、すなわち、ループデータSDLのエ
ンド・ブロック（あるいはフォルマント部分のデータSD
Fのエンド・ブロック）に達したときには、ORゲート26
を介してANDゲート25がオン（導通）状態となり、上記
タイミング・パルスCP_Aの入力タイミングでアドレス・
カウンタ22に上記アドレス・レジスタ21内のルーピング
開始アドレス・データLSAがロード（プリセット）され
る。ただし、前述したように上記アドレス・データSAや
LSAは上記ビット圧縮ブロック単位のアドレスであり、
現実の動作は次のブロックの信号処理のタイミングでル
ーピング開始ブロックの音源データのルーピング開始ブ
ロックのアクセスが行われる。

また、上記エンド情報EIはANDゲート17にも送られて
いる。このANDゲート17には上記ループ有無情報LIの否
定（NOT）出力が送られていることより、第６図の音源
データSD3のように第一の種類のデータ（フォルマント
部分に対応するデータ）SDF3のみから成り、上記ルーピ
ング区間のデータSDLが無いとき、否定ゲート16からの
出力がハイレベル“H"となっている。このような音源デ
ータSD3のエンド・ブロックに達したとき、ANDゲート17
からの出力がハイレベル“H"となり、フリップフロップ
18をセットしてミュート回路をミューティング状態（オ
ーディオ信号を遮断する状態）に制御する。これはルー
ピング無しのときの消音動作であるが、ルーピング有り
のときには、次のキーオンがなされるまでルーピング再
生を繰り返しており、エンベロープ処理により音を消し
ている。なお、キーオン信号KONの入力時には、これが
フリップフロップ18のリセット入力端子Ｒに供給され、
それ以前の状態にかかわらずフリップフロップ18がリセ
ット状態となるから、上記ミューティング状態は解除さ
れる。

ところで、第６図の２つの音源データSD1、SD2、特に
それぞれのルーピング・データ部分SDL1、SDL2を用い
て、外部の音源データ供給手段10からの音源データを交
互に上記SDL1、SDL2のメモリ・エリアに読み込み、これ
を交互に読み出してデコーダ30でデコード処理すること
により、長時間に亘る音源データのデコード処理を行う
ことが可能となる。すなわち、上記SDL1、SDL2の一方の
メモリ・エリアからの音源データを読み出してデコード
処理している間に、他方のメモリ・エリアに外部の音源
データ供給手段10からの音源データを書き込むように
し、これらのメモリ・エリアを交代して交互に書き込み
と読み出しを行うものである。

これは、上記ルーピング処理動作を利用して、上記ル
ーピング開始アドレス・データLSA1とLSA2とを交互に書
き換えることにより、極めて容易に実現できる。すなわ
ち、第６図のメモリ13において、ルーピング開始アドレ
ス・データLSA1が書き込まれているメモリ・エリア12a
に対して、アドレス・データをLSA1とLSA2とで書き換え
るものであり、音源データSDL1を読み出して上記デコー
ド処理している間にはメモリ・エリア12にルーピング開
始アドレス・データLSA2を書き込み、このLSA2をアドレ
ス・レジスタ21に取り込んでおき、データSDL1の終端
（ルーピング終端）に達した時点でこのアドレス・デー
タLSA2をアドレス・カウンタ22にロードすることで音源
データSDL2を開始アドレスLSA2からアクセスし始める。
次に、この音源データSDL2を読み出して上記デコード処
理している間にはメモリ・エリア12にルーピング開始ア
ドレス・データLSA1を書き込む。そしてデータSDL2の終
端（ルーピング終端）に達した時点でこのアドレス・デ
ータLSA1をアドレス・カウンタ22にロードするから、音
源データSDL1のアクセスが開始される。このようにし
て、長時間に亘る音源データの連続的なデコード処理
を、ハードウェアの増加なく実現することができる。

ところで、上記ビット圧縮符号化処理やその他の音源
データ生成のためのディジタル信号処理については、デ
ィジタル信号処理装置（DSP）を用いてソフトウェア的
に実現することが多く行われており、また記録された音
源データの再生にもDSPを用いたソフトウェア的な構成
が採用されることが多い。第８図はその一例として、音
源データを取り扱う音源ユニットとしてのオーディオ・
プロセッシング・ユニット（APU）107及びその周辺を含
むシステムの全体構成例を示している。

この第８図において、例えば一般のパーソナルコンピ
ュータ装置や、ディジタル電子楽器、TVゲーム機等に設
けられているホストコンピュータ104は、上記音源ユニ
ットとしてのAPU107と接続されており、該ホストコンピ
ュータ104からは音源データ等がAPU107にロードされる
ようになっている。すなわち、このホストコンピュータ
104内に上記音源データ供給手段10が設けられている。

次にAPU107は、マイクロプロセッサ等のCPU（中央処
理装置）103と、DSP（ディジタル信号処理装置）101
と、上述したような音源データ等が記憶されたメモリ10
2とを少なくとも有して構成されるものである。すなわ
ち、このメモリ102は上記メモリ13に対応するものであ
り、少なくとも音源データが記憶されており、上記DSP1
01により該音源データの読み出し制御を含む各種処理、
例えばルーピング処理、ビット伸長（復元）処理、ピッ
チ変換処理、エンベロープの付加、エコー（リバーナ）
処理等が施される。メモリ102は、これらの各種処理の
ためのバッファメモリとしても用いられる。CPU103は、
DSP101のこれらの各種処理の動作や内容等についての制
御を行うものである。また、上述したメモリ13（メモリ
102）内のアドレス・データLSAの書き換えや音源データ
供給手段10（ホストコンピュータ104内）からの音源デ
ータをメモリ13に書き込む処理等も上記CPU103が行う。

さらに、メモリ102からの上記音源データに対してDSP
101により上記各種処理を施して最終的に得られたディ
ジタル楽音データは、D/Aコンバータ105（D/Aコンバー
タ37に対応）によりアナログ信号に変換されてスピーカ
106（スピーカ38に対応）に供給されるようになってい
る。

なお、本発明は上述した実施例のみに限定されるもの
ではなく、例えば、上述の実施例においてはフォルマン
ト部分とルーピング区間とを接続して音源データを形成
していたが、ルーピング区間のみから成る音源データを
形成する場合にも容易に適用可能である。また、上記デ
コーダ側構成や音源データ供給用外部メモリ等は、ROM
カートリッジやアダプタとして供給してもよい。また、
楽音信号の音源のみならず音声合成にも適用可能であ
る。

〔発明の効果〕

本発明の音源装置によれば、音源データのデータ開始
アドレス・データ及びルーピング開始アドレス・データ
のロードをキー・オン信号に応じていずれか一方のみと
する。すなわち、キー・オン時にデータ開始アドレス・
データを、それ以外には、ルーピング開始アドレス・デ
ータをロードするため、アドレス・レジスタの本数が低
減できると共に、発音開始前のメモリのフェッチ回数が
少なくて済み、特に時分割処理の際の処理の簡素化に貢
献し得る。

【図面の簡単な説明】

第１図は本発明に係る音源装置の基本構成を説明するた
めの機能ブロック図、第２図は本発明の一実施例を示す
ブロック回路図、第３図は楽音信号波形図、第４図は複
数サンプル毎のブロック単位でビット圧縮するビット圧
縮符号化システムの概略構成を示すブロック回路図、第
５図は第４図のビット圧縮符号化システムによりエンコ
ードされて得られたデータの１ブロックの具体例を示す
模式図、第６図はメモリの内容の一例を示す模式図、第
７図は第２図の回路の動作説明のためのタイミングチャ
ート、第８図はオーディオ・プロセッシング・ユニット
（APU）及びその周辺を含むシステムの構成例を示すブ
ロック図である。１……音源データ・メモリ２……開始アドレス・データ・メモリ３……アドレス発生回路４……アドレス・レジスタ

Claims

(57)【特許請求の範囲】

【請求項１】第一の連続する複数サンプルと第二の連続
する複数サンプルとより成る音源データをストアする音
源データ・メモリと、上記音源データに付随するデータ開始アドレス・データ
とルーピング開始アドレス・データをストアする開始ア
ドレス・データ・メモリと、上記データ開始アドレス・データとルーピング開始アド
レス・データに基づいて上記音源データ・メモリの読み
出しアドレスを発生するアドレス発生回路とを有し、上記開始アドレス・データ・メモリより上記データ開始
アドレス・データを上記アドレス発生回路内のアドレス
・レジスタにロードした後、このアドレス・レジスタの
上記データ開始アドレス・データをアドレス・カウンタ
にロードすることにより得られる読み出しアドレスに基
づいて上記音源データ・メモリの上記データ開始アドレ
スより始まる記憶領域より上記第一の連続する複数サン
プルの読み出しを開始し、その後上記開始アドレス・デ
ータ・メモリより上記ルーピング開始アドレス・データ
を上記アドレス発生回路内のアドレス・レジスタにロー
ドして、このアドレス・レジスタの上記ルーピング開始
アドレス・データをアドレス・カウンタにロードするこ
とにより上記音源データ・メモリの上記ルーピング開始
アドレスより始まる記憶領域より上記第二の連続する複
数サンプルを繰り返し読み出してアナログ又はディジタ
ル・オーディオ信号を再生するようにした音源装置。