JP2798083B2 - 電子楽器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、圧縮処理を施し
た楽音信号に基づき録音・発音する電子楽器に関する。

【０００２】

【従来の技術】従来より、ディジタル波形データを記録
する際には、その記憶容量を小さくするために、各種の
ディジタルデータ圧縮技術が用いられてきた。圧縮処理
を施すことによって、波形メモリ内に記憶する情報量を
少なくできるため、より少ない容量の記憶装置を用いて
効率的に波形メモリを構成することができる。こうした
圧縮技術を利用して楽音を再生するような場合、楽音信
号をＰＣＭ（パルス符号化変調）等を用いてディジタル
のＰＣＭ・データに変換したのち、圧縮処理を施して波
形メモリ内に記憶させておく。その際、圧縮処理には、
ＡＤＰＣＭ（適応型差分ＰＣＭ）や、さらに圧縮効率を
あげたサブバンドコーディングなどが用いられる。そし
て、再生（発音）時には、この波形メモリ内から圧縮処
理を施したデータ（エンコード・データ）を読み出し、
このデータにデコード（展開あるいは伸張）処理を施し
て元のＰＣＭ・データに戻し、得られたＰＣＭ・データ
に基づいて楽音を発生させている。

【０００３】

【発明が解決しようとする課題】ところが、上述したよ
うに、ディジタルデータ圧縮技術を用いて予め圧縮記録
された楽音を再生するような場合に、エンコード・デー
タの圧縮率を高めると、圧縮されたエンコード・データ
のデコードにかなりの時間を要することになるため、波
形データをリアルタイムに再生できないという問題があ
った。すなわち、楽音を再生するには、オペレータ（操
作者）による発音指示によって読み出したエンコード・
データを元のＰＣＭ・データへデコードするための時間
が必要であるため、図１１に示すように、楽音発生が、
デコード処理に要する時間Ｄだけ発音指示から遅れて、
直ちに再生音が出てこないことになる。それゆえ、聴感
上無視できないほどの再生時の立ち上がり遅れが生じる
こともあった。この発明は、上記課題に鑑みてなされた
もので、その目的とするところは、圧縮率の高い波形デ
ータを用いた場合であっても楽音信号をリアルタイムに
再生することができる電子楽器を提供することにある。

【０００４】

【課題を解決するための手段】上述した課題を解決する
ために本発明は、時系列の圧縮波形データを記憶する記
憶手段と、所定数の波形サンプルを記憶する第１のバッ
ファセットと、所定数の波形サンプルを記憶する第２の
バッファセットと、前記記憶手段に記憶された圧縮波形
データを前記第１のバッファセットおよび前記第２のバ
ッファセットに交互に転送する転送手段と、この転送手
段による前記第１および第２のバッファセットヘの圧縮
波形データの転送終了に応じて、転送の終了したバッフ
ァセットに記憶された圧縮波形データに基づく波形伸張
を実行し、該バッファセット上に所定数の波形サンプル
を生成する演算手段と、前記第１のバッファセットおよ
び前記第２のバッファセットから交互に、所定のサンプ
リング周期毎に１サンプルずつ前記バッファセット上の
前記波形サンプルを順次読み出し、読み出された波形サ
ンプルに基づいて楽音信号を発生する楽音発生手段とを
備え、前記転送手段は、前記楽音発生手段による所定数
の波形サンプルの読み出しが終了したバッファセットに
対して転送を実行するものであることを特徴としてい
る。

【０００５】

【発明の実施の形態】以下、図面を参照してこの発明の
実施形態について説明する。 ＜第１の実施形態＞図１は、この発明による第１の実施
形態の構成を示すブロック図であり、楽音信号を録音す
るものである。この図に示すＰＣＭ・データは、録音す
べき楽音信号を図示せぬＡ／Ｄ変換部によってディジタ
ル信号に変換した２値データであり、エンコーダ１の入
力端およびセレクタ２の入力端Ｂに供給されている。エ
ンコーダ１は、制御信号ＳＡ１にしたがって、入力した
ＰＣＭ・データを圧縮処理を連続的に施すものであり、
圧縮したエンコード・データをセレクタ２の入力端Ａに
供給する。ここで、エンコーダ１の圧縮能力は１／４で
あり、例えば、連続する４個のＰＣＭ・データを、１個
のエンコード・データに圧縮するものである。なお、エ
ンコーダ１は、圧縮すべきデータを入力後、時間遅れＴ
をもってエンコード・データを出力する。

【０００６】一方、カウンタ３には、録音開始トリガＲ
ＴＲＧ、サンプリングクロックＳＣおよびデータＮが供
給される。録音開始トリガＲＴＲＧは、録音すべき楽音
信号の入力開始によって発生する１ショットパルスであ
り、サンプリングクロックＳＣは、楽音信号をＡ／Ｄ変
換したときのものが用いられる。また、データＮは、楽
音信号録音時における圧縮しないＰＣＭ・データの長さ
を決定するものであり、後述する展開処理時間以上に設
定される。カウンタ３の出力信号は、制御信号ＳＡ１と
してエンコーダ１、セレクタ２およびアドレスコントロ
ーラ５に供給される。

【０００７】このようなカウンタ３は、録音開始トリガ
ＲＴＲＧによってデータＮをセットするとともに、制御
信号ＳＡ１のレベルを「Ｌ」にする。その後、カウンタ
３は、データＮをサンプリングクロックＳＣによってカ
ウントダウンして、カウント結果が「０」になった場合
には、制御信号ＳＡ１のレベルを「Ｈ」にする。すなわ
ち、カウンタ３は、録音開始トリガＲＴＲＧの供給を受
けてサンプリングクロックＳＣをＮカウントするまで、
制御信号ＳＡ１のレベルを「Ｌ」にし、Ｎカウント以降
では、「Ｈ」にする。セレクタ２は、制御信号ＳＡ１に
よって、入力の選択切換を行うものであり、制御信号Ｓ
Ａ１のレベルが「Ｌ」の場合には入力端Ｂを選択し、レ
ベルが「Ｈ」の場合には入力端Ａを選択して、選択され
た入力端に供給されてるデータを波形メモリ４の書き込
みデータとして供給する。

【０００８】アドレスコントローラ５は、アドレスデー
タＡＤ１を生成して波形メモリ４の書き込みアドレスを
指定するものであり、録音開始トリガＲＴＲＧによって
アドレスデータＡＤ１のカウントを開始し、サンプリン
グクロックＳＣによってそのカウントアップを行い、制
御信号ＰＡＵによってそのカウントを一時停止させる。
アドレスコントローラ５は、制御信号ＳＡ１のレベルが
「Ｌ」の場合には、１サンプリングクロックＳＣに対し
「１」だけアドレスデータＡＤ１を歩進させる一方、制
御信号ＳＡ１のレベルが「Ｈ」の場合には、４サンプリ
ングクロックに対し「１」だけアドレスデータＡＤ１を
歩進させる。波形メモリ４は、ＲＡＭ等の書き込み可能
な記憶素子によって構成される。

【０００９】次に、上述した実施形態の動作について図
２を参照して説明する。図２（１）に示すように、楽音
等の録音すべき楽音波形が入力されると、図示せぬＡ／
Ｄ変換部によってＰＣＭ・データに変換される。

【００１０】 Ｎカウント前（ＰＣＭ・データの１〜
Ｎサンプル） このＰＣＭ・データが図１に示す装置内に入力される
と、カウンタ３によるデータＮのカウントダウンが、サ
ンプリングクロックＳＣのタイミングで、録音開始トリ
ガＲＴＲＧによって開始されるので、制御信号ＳＡ１の
レベルが「Ｌ」となる（図２のの期間に対応する）。
これによって、セレクタ２は入力端Ｂを選択し（同図
（２）参照）、その出力データはＰＣＭ・データとなる
（同図（３）参照）。同時に、アドレスコントローラ５
は、アドレスデータＡＤ１の歩進を、サンプリングクロ
ックＳＣのタイミングにて、すなわち、１クロックあた
り１カウントにて、開始する（同図（４）参照）。した
がって、同図（５）に示すように、波形メモリ４には、
ＰＣＭデータが、サンプリングクロックＳＣに対応し、
アドレスデータＡＤ１に指定されたアドレスに書き込ま
れる。

【００１１】 Ｎカウント後、エンコード・データ出
力前 次に、カウンタ３によってサンプリングクロックＳＣが
Ｎカウントされると、すなわち、ＰＣＭデータの先頭か
らＮサンプルがこの装置内に入力すると、制御信号ＳＡ
１のレベルは「Ｈ」になる。これによって、同図（２）
に示すように、セレクタ２は入力端Ａを選択するととも
に、この時点において供給されているＰＣＭ・データの
圧縮処理がエンコーダ１によって開始される。しかしな
がら、圧縮処理を施したエンコード・データは、時間遅
れＴをともなって出力されるので、この間、セレクタ２
からはなにも出力されない（同図（３）参照）。このた
め、エンコーダ１は、制御信号ＰＡＵによってアドレス
コントローラ５によるアドレスデータＡＤ１の歩進を一
時停止させ（同図（４）参照）、波形メモリ４の書き込
みを停止させる。

【００１２】 Ｎカウント後、エンコード・データ出
力後 カウンタ３によるサンプリングクロックＳＣのＮカウン
ト後、さらに時間Ｔが経過すると、エンコーダ１は、Ｐ
ＣＭ・データを圧縮したエンコード・データを出力する
とともに、制御信号ＰＡＵによってアドレスコントロー
ラ５によるアドレスデータＡＤ１の歩進を再開させる。
このとき、制御信号ＳＡ１が「Ｈ」なので、アドレスコ
ントローラ５は４サンプリングクロックに対して「１」
だけアドレスデータＡＤ１を歩進させる（同図（４）参
照）。ＰＣＭ・データは、４サンプリングクロックに対
して１語に圧縮されることになるが、これに合わせてア
ドレスデータＡＤ１の歩進も行なわれるので、エンコー
ド・データとアドレスデータＡＤ１とが整合される。し
たがって、波形メモリ４には、引き続きエンコード・デ
ータが、ＰＣＭ・データに連続したアドレスに書き込ま
れる（同図（５）参照）。

【００１３】かかる実施形態によれば、波形メモリ４に
記憶される波形データは、図２（５）にその構成を示す
ように、１〜Ｎサンプルまでが、すなわち、サンプリン
グクロックＳＣがＮカウントされるまでがＰＣＭ・デー
タであり、これ以降は圧縮処理されたエンコード・デー
タである。ＰＣＭ・データの部分は、圧縮処理されない
のでデータ量が増加するが、圧縮処理されたエンコード
・データの部分に比べて充分短いので、全体のデータ量
にはほとんど影響を与えない。したがって、従来と比較
して、圧縮効率にほとんど差が生じない。

【００１４】＜第２の実施形態＞次に、この発明による
第２の実施形態について説明する。この実施形態は、第
１の実施形態によって録音された波形データの再生装置
であり、図３は、この電気的な構成を示すブロック図で
ある。この図において、波形メモリ１０には、図２
（５）に示した波形データが記憶されている。

【００１５】１１はタイミング発生回路であり、サンプ
リングクロックＳＣからストローブ信号ＳＴ１、ＳＴ２
を生成する。このストローブ信号は、波形メモリ１０内
に記憶されている波形データのうちのエンコード・デー
タの圧縮率に依存するものであり、例えば、圧縮率１／
Ｐの場合、ストローブ信号ＳＴ１、ＳＴ２は、サンプリ
ングクロックＳＣの周波数を（１＋Ｐ）／Ｐ倍したもの
内の先Ｐクロックと、後１クロックとに各々設定され
る。この実施形態では、圧縮率は１／４としているの
で、このストローブ信号ＳＴ１、ＳＴ２は、図４（１）
に示すように、サンプリングクロックＳＣの周波数を５
／４倍したもの先４クロックと、後１クロックとに各々
相当することになる。

【００１６】１２はアドレスコントーラであり、ＰＣＭ
・データ読出用アドレスおよびエンコード・データ読出
用アドレスからなるアドレスデータＡＤ２を生成して、
波形メモリ１０の読み出しアドレスを指定するものであ
る。ＰＣＭ・データ読出用アドレスは、発音開始トリガ
ＰＴＲＧによってそのカウントが開始され、ストローブ
信号ＳＴ１によってそのカウントアップが行なわれるよ
うになっている。また、エンコード・データ読出用アド
レスは、ＰＣＭ・データ読出用アドレスに対してデータ
Ｎだけオフセットした値から、ストローブ信号ＳＴ２に
よってそのカウントアップが行なわれるようになってい
る。ここで、発音開始トリガーＰＴＲＧとは、オペレー
タによる発音指示に対応した１ショット・パルスであ
る。

【００１７】１３はデコーダであり、エンコード・デー
タを元のＰＣＭ・データに展開するものである。このデ
コーダ１３は、ストローブ信号ＳＴ２によってエンコー
ドデータを取り込んだ後、時間遅れＤ（サンプリングク
ロックＳＣのＤクロック分）をもって、ＰＣＭ・データ
に展開する。そして、展開されたＰＣＭ・データは、サ
ンプリングクロックＳＣのタイミング毎に供給されるよ
うになっている。

【００１８】１４はカウンタであり、図１におけるカウ
ンタ３と同様に、発音開始トリガＲＴＲＧによってデー
タＮをセットして、サンプリングクロックＳＣによって
カウントダウンする。そして、カウント結果が「０」に
なった場合には、制御信号ＳＡ２のレベルを「Ｈ」にす
る。

【００１９】１５はラッチ回路であり、波形メモリ１０
からストローブ信号ＳＴ１のタイミングで読み出された
ＰＣＭ・データを、本来のサンプリングクロックＳＣで
供給するようにラッチする。１６は、カウンタ１４の制
御信号ＳＡ２によって入力の選択切換を行うセレクタで
あり、制御信号ＳＡ２のレベルが「Ｌ」の場合には入力
端Ｂを選択し、レベルが「Ｈ」の場合には入力端Ａを選
択して、選択された入力端に供給されているＰＣＭ・デ
ータを出力する。そして、カウンタ１６によって出力さ
れたＰＣＭ・データは、図示せぬＤ／Ａ変換部、サウン
ドシステム等を介し、この装置の発生楽音として出力さ
れる。

【００２０】次に、この実施形態の動作について説明す
る。 発音指示から（Ｎ−Ｄ）クロックまで まず、オペレータが発音指示の旨のキーを押下すると、
これに対応して発音開始トリガーＰＴＲＧが各部に供給
される。これによって、カウンタ１４がデータＮのカウ
ントダウンを行なうとともに、アドレスコントローラ１
２は、ストローブ信号ＳＴ１によってＰＣＭ・データ読
出用アドレスのカウントアップを行なう。これによっ
て、波形メモリ１０からＰＣＭ・データは、図４（２）
のに示すように、ストローブ信号ＳＴ１のタイミング
にて読み出され、ラッチ回路１５によって、本来のサン
プリングクロックＳＣのタイミングに戻される。このと
き、制御信号ＳＡ２のレベルは「Ｌ」であり、これによ
り、セレクタ１６は入力端Ｂを選択しているので、セレ
クタ１６の出力データは、ＰＣＭ・データがサンプリン
グクロックＳＣのタイミングにて出力されることにな
る。

【００２１】 （Ｎ−Ｄ）クロックからＮクロックま
で サンプリングクロックＳＣ（ストローブ信号ＳＴ１）を
（Ｎ−Ｄ）カウントすると、アドレスコントローラ１２
は、ＰＣＭ・データ読出用アドレスとともに、ストロー
ブ信号ＳＴ２によってエンコード・データ読出用アドレ
スのカウントアップを行なう。すなわち、Ｎクロックか
らデコーダ１３による時間遅れＤの分だけ前に達する
と、図４（２）のに示すように、波形メモリ１０から
ＰＣＭ・データとエンコード・データとが、それぞれス
トローブ信号ＳＴ１、ＳＴ２のタイミングにて読み出さ
れる。このとき、ＰＣＭ・データはと同様に、ラッチ
回路１５によってサンプリングクロックＳＣのタイミン
グにて出力される一方、エンコード・データはストロー
ブ信号ＳＴ２のタイミングにてデコーダ１３に取り込ま
れ、展開処理が施される。

【００２２】 Ｎカウント経過後 次に、カウンタ１４によってサンプリングクロックＳＣ
がＮカウントされると、すなわち、波形メモリ１０に記
憶されているＰＣＭ・データの先頭からＮサンプルまで
のすべてが読み出されると、カウンタ１４による制御信
号ＳＡ２のレベルが「Ｈ」になるので、セレクタ１６の
入力端Ａが選択される。同時に、（Ｎ−Ｄ）クロックか
らＤクロック経過したので、デコーダ１３からは元に戻
されたＰＣＭ・データが、サンプリングクロックＳＣの
タイミング毎に順次供給される。したがって、セレクタ
１６は、１〜ＮサンプルまでのＰＣＭ・データに引き続
き、サンプリングクロックＳＣのタイミングで、元に戻
された（Ｎ＋１）以降のＰＣＭ・データを出力すること
になる。

【００２３】これと同時に、アドレスコントローラ１２
によるＰＣＭ・データ読出用アドレスのカウントが停止
する。これは、ＰＣＭ・データ読出用アドレスによって
エンコード・データが読み出されるのを防止するためで
ある。これによって、図４（２）のに示すように、波
形メモリ１０からは、エンコード・データだけが、スト
ローブ信号ＳＴ２のタイミングで読み出される。すなわ
ち、デコーダ１３では、サンプリングクロックＳＣの４
クロックに対し、１個のエンコード・データが展開さ
れ、４個のＰＣＭ・データに戻されるとともに、サンプ
リングクロックＳＣ１クロックに対し１個のＰＣＭ・デ
ータがセレクタ１６を介して出力される。

【００２４】上述した第２の実施形態によれば、図４
（３）に示すように、発音指示後、まず、ＰＣＭ・デー
タが読み出され、サンプリングクロックＳＣのタイミン
グで出力される。その後、（Ｎ−Ｄ）クロック経過する
と、ＰＣＭ・データとエンコード・データとが読み出さ
れ、ラッチ回路１５はＰＣＭ・データをサンプリングク
ロックＳＣにてラッチして出力する一方、デコーダ１３
はエンコード・データを順次取り込み、Ｎクロック経過
した時点で最初のＰＣＭ・データを供給すべく、展開処
理を開始する。そして、Ｎクロック経過すると、セレク
タ１６の選択は入力端Ｂから入力端Ａへと切り替わると
ともに、デコーダ１３は、時間遅れＤを見越して展開処
理をしていたＰＣＭ・データを、サンプリングクロック
ＳＣのタイミングにて出力する。したがって、発音指示
後、時間遅れを生じることなく、ＰＣＭ・データを連続
して出力することができる。

【００２５】＜第３の実施形態＞次に、この発明による
第３の実施形態について説明する。この実施形態は、第
２の実施形態と同様に、波形データの再生装置である
が、第２の実施形態に対して、音高情報ＫＣを与え、こ
の情報に基づいてＰＣＭ・データの読出レートを設定し
て、異なる楽音が得られるようにし、さらに、ＦＩＦＯ
メモリを用いて出力データを制御している。

【００２６】図５は、この構成を示すブロック図であ
る。この図において、波形メモリ２０には、図２（５）
に示した波形データが記憶されている。２２はアドレス
コントーラであり、ＰＣＭ・データ読出用アドレスおよ
びエンコード・データ読出用アドレスからなるアドレス
データＡＤ３を生成して、波形メモリ２０の読み出しア
ドレスを指定するものである。さらに、アドレスコント
ローラ２２は、そのアドレスデータＡＤ３が波形メモリ
２０内に記憶されているＮ個のＰＣＭ・データを読み出
すまでにカウントすると、制御信号ＳＡ３のレベルを
「Ｈ」にする。２３はデコーダであり、転送要求にした
がって、ｍ個（ｍは整数）のエンコード・データを元の
４ｍ個のＰＣＭ・データに戻して出力する。２６は、制
御信号ＳＡ３にしたがって入力の選択切換を行うセレク
タであり、制御信号ＳＡ３のレベルが「Ｌ」の場合には
入力端Ｂを選択し、レベルが「Ｈ」の場合には入力端Ａ
を選択して、選択された入力端に供給されているＰＣＭ
・データを出力する。２７はＦＩＦＯ（先入れ先出し）
メモリであり、ＦＩＦＯコントローラ２８による書込ク
ロックにしたがって、セレクタ２６の出力データを取り
込むとともに、同じく読出クロックにしたがって、記憶
したデータを読み出して図示せぬＤ／Ａ変換部に供給す
る。なお、このＦＩＦＯメモリ２７は、発音開始トリガ
ＰＴＲＧによって内部がクリアされる構成となってい
る。ＦＩＦＯコントローラ２８は、サンプリングクロッ
クＳＣに対し十分高い周波数の書込クロックを生成し、
音高情報ＫＣに基づく読出クロックを生成して、ＦＩＦ
Ｏメモリ２７の入出力データ（ＰＣＭ・データ）を制御
する。

【００２７】次に、この実施形態の動作について図６を
参照して説明する。図６は、この実施形態の動作を説明
するためのフローチャートである。まず、発音指示があ
った場合、手順はステップＳＰ１に進む。ステップＳＰ
１では、発音開始トリガーＰＴＲＧによって、ＦＩＦＯ
メモリ２７がクリアにされるとともに、制御信号ＳＡ３
のレベルが「Ｌ」となり、セレクタ２６の入力端Ｂが選
択される。さらに、アドレスコントローラ２２がＰＣＭ
・データ読出用アドレスを高速にＮだけカウントアップ
して、波形メモリ２０からＮ個のＰＣＭ・データを読み
出す。このとき、ＦＩＦＯコントローラ２８は、ＰＣＭ
・データの読み出しに対応して書込クロックをＦＩＦＯ
メモリ２７に供給する。これによって、Ｎ個のＰＣＭ・
データが高速にＦＩＦＯメモリ２７に転送されることに
なる。このときのＦＩＦＯメモリ２７の記憶状態を図７
（１）に示す。同時に、ＦＩＦＯコントローラ２８は、
音高情報ＫＣに基づく読出クロックを生成する。以後、
この発音処理が終了するまでＦＩＦＯメモリ２７から音
高情報に基づくレートにてＰＣＭ・データが順次読み出
される。

【００２８】次に、処理はステップＳＰ２に進み、アド
レスコントローラ２２が、エンコード・データ読出用ア
ドレスを生成する。これによって、波形メモリ２０から
ｍ個のエンコード・データが読み出され、デコーダ２３
に転送される。デコーダ２３は、ｍ個のエンコード・デ
ータを受け取り次第、直ちに、展開処理を開始し、展開
処理によって元に戻した４ｍ個のＰＣＭ・データを転送
要求があるまで保持する。

【００２９】ここで、図７（１）の状態から展開処理終
了までに時間Ｔ₁ が経過したとすると、この時間Ｔ₁ だ
けＰＣＭ・データが読み出されているので、この分ＦＩ
ＦＯメモリ２７の記憶しているＰＣＭ・データ量は減少
する（図７（２）参照）。

【００３０】次に、処理はステップＳＰ３に進み、デコ
ーダ２３はＦＩＦＯメモリ２７から転送要求があったか
否かを判別する。ここで、転送要求がある場合とは、Ｆ
ＩＦＯメモリ２７内に蓄えられているＰＣＭ・データが
所定量βより下回った場合である。なお、所定量βにつ
いては後述する。この転送要求がない場合には、処理は
ステップＳＰ４に進み、現時点においてＦＩＦＯメモリ
２７から読み出されているＰＣＭ・データが最終データ
であるか否かが検出される。このデータが最終データで
あれば、判別結果が「ＹＥＳ」となり、この発音指示ル
ーチンが終了して発音動作が終了する一方、最終データ
でなければ、判別結果が「ＮＯ」となり、処理は再びス
テップＳＰ３に戻る。すなわち、ステップＳＰ３におい
て、ＦＩＦＯメモリ２７に蓄えられているＰＣＭ・デー
タが読み出されて所定量β以下となるまで、処理はステ
ップＳＰ３およびステップＳＰ４を循環する。

【００３１】そして、ステップＳＰ３において、ＦＩＦ
Ｏメモリ２７に蓄えられているＰＣＭ・データが所定量
βとなった場合、転送要求がデコーダ２３に向けて出力
され、これにより処理はステップＳＰ５に進む。このと
きのＦＩＦＯメモリ２７の記憶状態を図７（３）に示
す。ステップＳＰ５においてデコーダ２３が転送要求を
受けると、元に戻した４ｍ個のＰＣＭ・データを、セレ
クタ２６を介しＦＩＦＯメモリ２７に転送する。ここ
で、デコーダ２３からＦＩＦＯメモリ２７への転送にか
かる時間をＴ₂ とすると、このときＦＩＦＯメモリ２７
に記憶されているＰＣＭ・データは、図７（４）に示す
ように、同図（３）に示す所定量βから時間Ｔ₂ だけ読
み出されたＰＣＭ・データの部分Ｐ１と、デコーダ２３
から転送された４ｍ個のＰＣＭ・データの部分Ｐ２とを
合わせたものとなる。この時点にいたるまでに、ＰＣＭ
・データＰ１の部分が完全に読み出されてなくなってし
まわないように、所定量βは、時間Ｔ₂ に読み出される
ＰＣＭ・データ量以上に設定される。

【００３２】次に処理はステップＳＰ６に進み、続くｍ
個のエンコード・データを展開処理すべく、アドレスコ
ントローラ２２はエンコード・データ読出用アドレスの
歩進をする。これによって、波形メモリ１０から続くｍ
個のエンコード・データが読み出され、デコーダ２３に
転送される。デコーダ２３は、続くｍ個のエンコード・
データを受け取り次第、直ちに、展開処理を開始すると
ともに、展開処理によって元に戻した４ｍ個のＰＣＭ・
データを転送要求があるまで保持する。

【００３３】この後、処理は前述のステップＳＰ３に戻
り、以後、すべてのエンコード・データを展開処理すべ
く、転送要求が発生する毎に処理がステップＳＰ５、Ｓ
Ｐ６を経由する。すなわち、ＦＩＦＯメモリ２７の蓄え
られているＰＣＭ・データの量が所定量β以上の場合に
は、処理がステップＳＰ３→ＳＰ４→ＳＰ３と循環する
一方、ＰＣＭ・データの量が所定量βとなると、処理が
ステップＳＰ３→ＳＰ５→ＳＰ６→ＳＰ４→ＳＰ３と循
環して、ＦＩＦＯメモリ２７には、最終データ以外では
つねに、Ｐ１以上のＰＣＭ・データが蓄えられるように
している。これにより、発音指示後、展開処理に係わら
ず、ＦＩＦＯメモリ２７からＰＣＭ・データを、安定し
て供給することができる。かかる実施形態によれば、第
２の実施形態と同様に、発音指示後、時間遅れを生じる
ことなく、ＰＣＭ・データを連続して出力することがで
きる。

【００３４】＜第４の実施形態＞次に、この発明による
楽音波形再生装置を電子楽器に適用した第４の実施形態
について説明する。この電子楽器では、各種音色（ピア
ノ音やヴァイオリン音等）を発生することができるよう
に、音色別の波形データが波形メモリ内に記憶されてお
り、さらにこの波形データは音高毎に記憶されている。

【００３５】すなわち、波形メモリから所望の波形デー
タを選択するためには、音色および音高を指定しなけれ
ばならない。したがって、読み出しアドレスの決定に
は、上述した第２の実施形態と比較して、音色を示すデ
ータおよび音高を示すデータが必要である。

【００３６】図８は、この実施形態の構成を示すブロッ
ク図である。この図において、３０は、複数のキースイ
ッチから構成された鍵盤装置であり、キーが押鍵されて
いることを示すノートオンNON 信号および押鍵されたキ
ーの音高を示すノートコードNCD 信号を出力する。３１
は音色ＳＷ部であり、音色を選択するスイッチから構成
されて、音色を指定する音色コードTCを出力する。

【００３７】３２はタイミング発生部であり、システム
クロックφ、ノートコードNCD およびノートオン信号NO
N から次の各信号を生成して各部に供給する。オン・パ
ルス信号ONP は、キーが押鍵された直後に発生する１シ
ョットパルスである。ヘッダ信号HDは、第２実施形態に
おけるクロックのＮ周期分に相当するもので、波形デー
タのＰＣＭ・データの期間に対応する。ヘッダ・エンド
・パルス信号HEP は、ヘッダ信号HDの終了直後に発生す
る１ショットパルスである。また、ノートクロックは、
ノートコードNCD に比例する周波数を持つパルス信号で
あり、システムクロックを分周あるいは逓倍することに
よって生成され、アドレス発生部３３に供給される。

【００３８】アドレス発生部３３は、アドレスデータを
生成して第１波形メモリ３４の読み出しアドレスを指定
するものであり、オン・パルス信号ONP によってアドレ
スデータのカウントを開始し、ノートクロックによって
アドレスデータのカウントアップを行う。このアドレス
データの初期値は音色コードTCおよびノートコードNCD
から決定され、また、アドレスデータはヘッド・エンド
・パルス信号HEP によって全ビットが「０」にリセット
される。このアドレスデータの内、全ビットが第１波形
メモリ３４に、下位AD₀〜AD₉の１０ビットがデコーダ３
５に、AD₁₀がゲート３６の一方の入力端にそれぞれ供給
される。

【００３９】第１波形メモリ３４には、波形データの先
頭から一定期間部分がＰＣＭ・データの状態にて記憶さ
れ、さらに、このＰＣＭ・データは音色別、音高毎に記
憶されている。第１波形メモリ３４では、アドレス発生
部３３のアドレスデータによって指定されたＰＣＭ・デ
ータが読み出されてセレクタ３７の入力端Ａに供給され
る。つまり、音色コードTCおよびノートコードNCD に該
当する波形データのＰＣＭ・データが、ノートコードNC
D に応じた読み出しレートにて読み出される。

【００４０】一方、ゲート３６はORゲートであり、他方
の入力端にはヘッダ信号HDが供給される。ゲート３６の
論理和は、信号Ｓとしてデコーダ３５および変化検出部
３８に供給される。変化検出部３８は、信号Ｓの状態が
反転したときに１ショットパルスを生成して、読み出し
部３９に供給する。読み出し部３９は、アドレスデータ
を生成するものであり、第２波形メモリ４０の読み出し
アドレスを指定して波形データの読み出しを行うととも
に、変化検出部３８の１ショットパルスが供給される毎
に波形データをデコーダ３５に転送する。このアドレス
データは、オン・パルス信号ONP によってカウントを開
始し、その初期値は音色コードTCおよびノートコードNC
D から決定される。

【００４１】第２波形メモリ４０には、波形データの一
定期間以降部分が圧縮処理を施したエンコード・データ
の状態にて記憶され、さらに、このエンコード・データ
は音色別、音高毎に記憶されている。第２波形メモリ４
０では、読み出し部３９のアドレスデータによって指定
されたエンコード・データが読み出される。

【００４２】デコーダ３５は、圧縮処理されたエンコー
ド・データを元のＰＣＭ・データ（デコード・データに
戻して、一時的に記憶するデコード・バッファＢ
（０），Ｂ（１）によって構成される。各々のデコード
・バッファＢ（０），Ｂ（１）は１０２４語のバッファ
領域を有し、アドレスを指定することにより、デコード
・データを読み出すことができる。このアドレスを指定
するために、デコード・バッファＢ（０），Ｂ（１）に
は、アドレス発生部３３によって生成されるアドレスデ
ータの内、下位１０ビットAD₀〜AD₉が供給される。

【００４３】これら、デコード・バッファＢ（０），Ｂ
（１）の役割について説明すると、信号Ｓの状態が
“Ｈ”の場合には、デコード・バッファＢ（０）側にエ
ンコード・データが転送されて、転送終了信号TEによっ
てデコードを開始する一方、バッファＢ（１）側からAD
₀〜AD₉によって指定されたアドレスのデコード・データ
が読み出される。また、信号Ｓの状態が“Ｌ”の場合に
は、デコード・バッファＢ（１）側にエンコード・デー
タが転送されて、転送終了信号TEによってデコードを開
始する一方、バッファＢ（０）側からAD₀〜AD₉によって
指定されたアドレスのデコード・データが読み出され
る。信号Ｓの状態に従って、バッファＢ（０）、Ｂ
（１）の転送および読み出しを交互に切り換えるので、
連続的にＰＣＭ・データを供給することができる。

【００４４】セレクタ３７は、入力端Ａ、Ｂの内どちら
か一方をヘッダ信号HDによって選択し、選択された入力
端に供給されたデータを、そのまま出力データとして乗
算器４１の一方の入力端に供給する。この実施形態で
は、ヘッダ信号HDが“Ｈ”の場合には、セレクタ３７は
入力端Ａを選択し、ヘッダ信号HDが“Ｌ”の場合には、
入力端Ｂを選択する。

【００４５】４２はエンベロープ発生部であり、音色コ
ードTC、ノートオンNON およびノートコードNCD よりエ
ンベロープの波形データを生成して、乗算器４１の他方
の入力端に供給する。乗算器４１は、セレクタ３７の出
力データとエンベロープの波形データとを乗算し、乗算
結果をＤ／Ａ変換部４３に供給する。Ｄ／Ａ変換部４３
は、乗算器４１の乗算結果をアナログ信号に変換するも
のであり、変換結果をサウンドシステム４４に供給す
る。サウンドシステム４４は、図示せぬ増幅器、スピー
カ等によって構成され、Ｄ／Ａ変換部４３の変換結果を
をこの電子楽器の楽音として出力する。

【００４６】次に、上述した実施形態の動作について説
明する。図９は、この実施形態の動作を示すタイミング
チャートである。 鍵盤装置３０のキーが押鍵されてからタイミング発
生部３２がシステムクロックφを規定数カウントするま
で、すなわち、ヘッダ信号HDの状態が“Ｈ”である場合
について説明する（図９において、の期間に対応す
る）。

【００４７】まず、キーが押鍵されると、鍵盤装置３０
では、ノートオンNON および押鍵されたキーに対応する
ノートコードNCD が生成される。このときの音色の種類
は、すでに音色ＳＷ部３１で選択されており、音色コー
ドTCが生成されているものとする。そして、タイミング
発生部３２は、オン・パルス信号ONP をノートオン信号
NON から、また、ノートクロックをノートコードNCD か
らそれぞれ生成する。

【００４８】さらに、アドレス発生部３３は、アドレス
データの初期値をノートコードNCDおよび音色コードTC
によって決定し、さらに、ノートクロックによるアドレ
スデータのカウントアップをオン・パルス信号ONP によ
って開始する。このアドレスデータによって、第１波形
メモリ３４から押鍵されたキーに対応するＰＣＭ・デー
タが読み出され、セレクタ３７の入力端Ａに供給され
る。そして、ヘッダ信号HDの状態は“Ｈ”であるので、
セレクタ３７は入力端Ａを選択する。すなわち、キーが
押鍵されてからヘッダ信号HDの状態が“Ｈ”である場合
には、セレクタ３７は、第１波形メモリ３４から読み出
されたＰＣＭ・データを出力する。

【００４９】一方、読み出し部３９は、アドレスデータ
の初期値をノートコードNCD および音色コードTCによっ
て決定し、さらに、このアドレスデータのカウントアッ
プをオン・パルス信号ONP によって開始する。このアド
レスデータによって第２波形メモリ４０から、押鍵され
たキーに対応するエンコード・データが読み出される。
さらに、読み出し部３９は、信号Ｓの状態（“Ｈ”）に
したがって１ブロック分のエンコードデータをデコード
・バッファＢ（０）に転送する。この転送が終了した場
合には、転送終了信号TEをデコーダ３５に供給する。デ
コーダ３５は、転送終了信号TEを入力すると、読み出し
部３９から転送された１ブロック分のエンコード・デー
タのデコードをデコード・バッファＢ（０）に開始さ
せ、デコード・データをデコード・バッファＢ（０）に
書き込む。

【００５０】 次に、タイミング発生部３２がシステ
ムクロックφを規定数カウントしてからAD₁₀が反転する
まで、すなわち、ヘッダ信号HDの状態が“Ｌ”になって
からアドレス発生部３３が１０２４（2¹⁰） をカウント
するまでの期間について説明する（図９において、の
期間に対応する）。

【００５１】まず、タイミング発生部３２は、ヘッダ信
号HDを“Ｈ”から“Ｌ”へ切り換えて、セレクタ３７の
選択を入力端Ｂに切り換えるとともに、ヘッダ・エンド
・パルス信号HEP を生成する。また、ヘッダ信号HDにし
たがって信号Ｓが反転するので、変化検出部３８では１
ショットパルスが発生する。ヘッダ・エンド・パルス信
号HEP 信号により、アドレス発生部３３のアドレスデー
タは、オール０にリセットされて、ノートクロックによ
ってカウントが再開される。このアドレスデータのAD₀
〜AD₉の１０ビットがデコード・バッファＢ（０）のア
ドレスを指定する。これによって、１ブロック分のデコ
ードデータが読み出され、セレクタ３７の入力端Ｂに供
給される。すなわち、ヘッダ信号HDが“Ｌ”になると、
セレクタ３７の出力データは、AD ₀〜AD₉で指定されたデ
コード・データとなる。

【００５２】一方、読み出し部３９は、次の１ブロック
分のエンコードデータを信号Ｓの状態（“Ｌ”）にした
がってデコード・バッファＢ（１）に転送する。この転
送が終了した場合には、転送終了信号TEがデコーダ３５
に供給され、デコーダ３５は、転送されたエンコード・
データのデコードをデコード・バッファＢ（１）に開始
させ、デコード・データはデコード・バッファＢ（１）
に書き込まれる。

【００５３】 次に、AD₁₀が反転するまで、すなわ
ち、アドレス発生部３３が再び１０２４までカウントす
るまでの期間について説明する（図９において、の期
間に対応する）。まず、AD₀〜AD₉が１０２４までカウン
トするとAD₁₀は反転する。したがって、信号Ｓの状態も
“Ｌ”から“Ｈ”へ反転するので、AD₀〜AD₉の１０ビッ
トが、デコード・バッファＢ（１）のアドレスを指定す
る。これによって、１ブロック分のデコードデータが読
み出され、セレクタ３７の入力端Ｂに供給される。

【００５４】また、AD₁₀にしたがって信号Ｓが反転する
ので、変化検出部３８では１ショットパルスが発生す
る。これにより、読み出し部３９は３番目のブロックの
エンコードデータをデコーダ３５に転送する。転送が終
了すると、転送終了信号TEがデコーダ３５に供給され
て、デコーダ３５は、転送されたエンコード・データの
デコードをデコード・バッファＢ（０）に開始させ、デ
コード・データはデコード・バッファＢ（０）に書き込
まれる。

【００５５】上述した動作，，をキーが押鍵され
てから離鍵されるまで、……と繰り返す
ことにより、セレクタ２７の出力データは、図９に示す
ように、押鍵指示後に時間遅れを生じることなく、連続
したＰＣＭ・データとなる。そして、セレクタ２７の出
力データは、乗算器４１によってエンベロープの波形デ
ータと乗算された後に、Ｄ／Ａ変換部４３およびサウン
ドシステム４４を介してこの電子楽器の楽音として出力
される。

【００５６】上述した第４の実施形態によれば、押鍵指
示後に時間遅れを生じることなく、多様な音色の楽音波
形を、押鍵指示後に時間遅れを生じることなく、連続し
たＰＣＭ・データを出力することができる。

【００５７】なお、上述した第１の実施形態では、Ａ／
Ｄ変換部で変換されたＰＣＭ・データが直接、セレクタ
２の入力端Ｂに供給される構成であったが、図１０に示
すような構成であっても良い。すなわち、ＰＣＭ・デー
タに図示せぬエンコーダによる圧縮処理を施してエンコ
ード・データを作成し、このエンコード・データを図３
におけるデコーダ１３を用いてＰＣＭ・データに戻して
セレクタ２の入力端Ｂに供給する構造であっても良い。
この場合、セレクタ２の入力端Ａには、エンコード・デ
ータが供給される。

【００５８】なお、上述した実施形態では、楽音信号の
変換にＰＣＭを用いたが、本発明はこれに限定されな
い。例えば、ＰＷＭ（パルス幅変調）やＰＰＭ（パルス
位置変調）を用いても良い。また、ＰＣＭ・データとデ
コード・データとの合成を、セレクタを用いて行った
が、クロスフェード乗算器と加算器とを用いて行っても
良い。この場合には、ＰＣＭ・データとデコード・デー
タとが部分的に重なりあって合成される。

【００５９】

【発明の効果】以上説明したように、この発明によれ
ば、記憶手段に記憶された圧縮波形データを読み出して
楽音信号を発生する電子楽器に第１および第２のバッフ
ァセットを設け、これら２つのバッファセットに対して
圧縮波形データを交互に転送するとともに、これら２つ
のバッファセット上で交互に波形伸張を実行し、これら
２つのバッファセット上に生成された所定数の波形サン
プルを交互に読み出して楽音信号を発生させている。こ
れによって、圧縮率の高い圧縮波形データを用いた場合
であっても楽音信号をリアルタイムに再生することがで
きるという効果がある。

【図面の簡単な説明】

【図１】 この発明による第１の実施形態の構成を示す
ブロック図である。

【図２】 同実施形態における動作説明図である。

【図３】 この発明による第２の実施形態の構成を示す
ブロック図である。

【図４】 同実施形態における動作説明図である。

【図５】 この発明による第３の実施形態の構成を示す
ブロック図である。

【図６】 同実施形態における動作を説明するためのフ
ローチャートである。

【図７】 同実施形態におけるＦＩＦＯメモリ２７の記
憶状態を示す説明図である。

【図８】 この発明による第４の実施形態の構成を示す
ブロック図である。

【図９】 同実施形態の動作を説明するためのタイミン
グチャートである。

【図１０】 第１の実施形態の別構成を示すブロック図
である。

【図１１】 従来の電子楽器における動作説明図であ
る。

【符号の説明】

Ｂ（０），Ｂ（１）……デコード・バッファ（第１のバ
ッファセット，第２のバッファセット、演算手段）、３
３……アドレス発生部（転送手段）、３５……デコーダ
（演算手段，転送手段）、３６……ゲート（転送手
段）、３８……変化検出部（転送手段）、３９……読み
出し部（転送手段）、４０……第２波形メモリ（記憶手
段）、４１……乗算器（楽音発生手段）、４２……エン
ベロープ発生部（楽音発生手段）、４３……Ｄ／Ａ変換
部（楽音発生手段）、４４……サウンドシステム（楽音
発生手段）。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 時系列の圧縮波形データを記憶する記憶
   手段と、 所定数の波形サンプルを記憶する第１のバッファセット
   と、 所定数の波形サンプルを記憶する第２のバッファセット
   と、 前記記憶手段に記憶された圧縮波形データを前記第１の
   バッファセットおよび前記第２のバッファセットに交互
   に転送する転送手段と、 この転送手段による前記第１および第２のバッファセッ
   トヘの圧縮波形データの転送終了に応じて、転送の終了
   したバッファセットに記憶された圧縮波形データに基づ
   く波形伸張を実行し、該バッファセット上に所定数の波
   形サンプルを生成する演算手段と、 前記第１のバッファセットおよび前記第２のバッファセ
   ットから交互に、所定のサンプリング周期毎に１サンプ
   ルずつ前記バッファセット上の前記波形サンプルを順次
   読み出し、読み出された波形サンプルに基づいて楽音信
   号を発生する楽音発生手段とを備え、前記転送手段は、
   前記楽音発生手段による所定数の波形サンプルの読み出
   しが終了したバッファセットに対して転送を実行するも
   のであることを特徴とする電子楽器。