JP3351543B2 - 信号処理方法 - Google Patents
信号処理方法Info
- Publication number
- JP3351543B2 JP3351543B2 JP23560791A JP23560791A JP3351543B2 JP 3351543 B2 JP3351543 B2 JP 3351543B2 JP 23560791 A JP23560791 A JP 23560791A JP 23560791 A JP23560791 A JP 23560791A JP 3351543 B2 JP3351543 B2 JP 3351543B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- pitch
- signal processing
- memory
- processing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、例えば符号化された音
源データを復号化する信号処理方法に関する。
源データを復号化する信号処理方法に関する。
【従来の技術】一般に、電子楽器やＴＶゲーム器等に用
いられる音源は、例えばＶＣＯ、ＶＣＡ、ＶＣＦ等から
成るアナログ音源と、ＰＳＧ（プログラマブル・サウン
ド・ジェネレータ）や波形ＲＯＭ読み出しタイプ等のデ
ィジタル音源とに大別される。このディジタル音源の一
種として、近年においては、生の楽器音等をサンプリン
グしてディジタル処理したデータをメモリ等に記憶させ
て、このメモリ等から所要の楽器の信号を読みだすよう
ないわゆるサンプラ音源がある。
いられる音源は、例えばＶＣＯ、ＶＣＡ、ＶＣＦ等から
成るアナログ音源と、ＰＳＧ（プログラマブル・サウン
ド・ジェネレータ）や波形ＲＯＭ読み出しタイプ等のデ
ィジタル音源とに大別される。このディジタル音源の一
種として、近年においては、生の楽器音等をサンプリン
グしてディジタル処理したデータをメモリ等に記憶させ
て、このメモリ等から所要の楽器の信号を読みだすよう
ないわゆるサンプラ音源がある。
【０００２】このサンプラ音源においては、一般的に音
源データ記憶用のメモリに大容量を要することから、メ
モリの容量を節約するための手法が種々提案されてお
り、例えば、非線形量子化等によるビット圧縮処理や楽
音信号の周期性を利用したルーピング処理がその代表的
なものとして挙げられる。
源データ記憶用のメモリに大容量を要することから、メ
モリの容量を節約するための手法が種々提案されてお
り、例えば、非線形量子化等によるビット圧縮処理や楽
音信号の周期性を利用したルーピング処理がその代表的
なものとして挙げられる。
【０００３】上記ビット圧縮符号化処理では、音源デー
タである入力ディジタルデータのビットレートを低減す
るビットレートリダクション（ＢＲＲ）により楽音信号
を圧縮符号化してメモリの節約が行われる。
タである入力ディジタルデータのビットレートを低減す
るビットレートリダクション（ＢＲＲ）により楽音信号
を圧縮符号化してメモリの節約が行われる。
【０００４】上記ビット圧縮符号化処理方式において、
例えば１６サンプルを１ブロックとする適応差分量子化
方式（ＡＤＰＣＭ）を採用し、差分のレンジ及び適応フ
ィルタが上記ブロック単位で設定されたとすれば、復号
化もメモリから読みだされた圧縮データの１６サンプル
を１ブロックの単位として行われることになる。
例えば１６サンプルを１ブロックとする適応差分量子化
方式（ＡＤＰＣＭ）を採用し、差分のレンジ及び適応フ
ィルタが上記ブロック単位で設定されたとすれば、復号
化もメモリから読みだされた圧縮データの１６サンプル
を１ブロックの単位として行われることになる。
【０００５】以上に述べたようなビット圧縮符号化処理
により圧縮されたデータが外部メモリに格納され、この
外部メモリから読みだされた圧縮データをディジタル信
号処理（ＤＳＰ）によりＢＲＲデコードし、バッファＲ
ＡＭに一旦格納し、ピッチ変換等の演算処理が施され
る。
により圧縮されたデータが外部メモリに格納され、この
外部メモリから読みだされた圧縮データをディジタル信
号処理（ＤＳＰ）によりＢＲＲデコードし、バッファＲ
ＡＭに一旦格納し、ピッチ変換等の演算処理が施され
る。
【０００６】ここで上記ピッチ変換は、メモリ（バッフ
ァＲＡＭ）から読みだされたサンプラ音源データを各楽
器毎の特定の音の高さの信号から所望の高さの音の信号
に変換するものである。
ァＲＡＭ）から読みだされたサンプラ音源データを各楽
器毎の特定の音の高さの信号から所望の高さの音の信号
に変換するものである。
【０００７】上記ピッチ変換について図４及び図５を参
照しながら説明する。図４の外部メモリ２２に格納され
た圧縮データが音源選択データにより選択されるのであ
るが、先ず外部メモリ２２に格納されている圧縮データ
について、図５を用いて説明する。
照しながら説明する。図４の外部メモリ２２に格納され
た圧縮データが音源選択データにより選択されるのであ
るが、先ず外部メモリ２２に格納されている圧縮データ
について、図５を用いて説明する。
【０００８】図５は、ビット圧縮符号化され、上記外部
ＲＡＭ２２に格納されている１ブロック分の出力データ
一例を示している。この１ブロック分のデータとして
は、１バイトのヘッダ情報（ビット圧縮に関するパラメ
ータ情報あるいは付属情報）ＲＦと８バイトのサンプル
用データＤA0〜ＤB3で構成されている。上記ヘッダ情報
（付属情報）ＲＦは、４ビットのレンジ情報と、２ビッ
トのモード選択情報あるいはフィルタ選択情報と、それ
ぞれ１ビットの２つのフラグ情報、例えば後述するルー
ピング処理におけるループの開始点を含むブロックであ
ることを示す情報（ループ・スタート・フラグＬＳＦ）
及びループの終端点のブロックを示す情報（ループ・エ
ンド・フラグＬＥＦ）とで構成されている。ここで１サ
ンプルの波高値データは、ビット圧縮されて４ビットで
表されており、上記データＤA0〜ＤB3中には１６サンプ
ル分の４ビット・データＤA0H 〜ＤB3L が含まれてい
る。
ＲＡＭ２２に格納されている１ブロック分の出力データ
一例を示している。この１ブロック分のデータとして
は、１バイトのヘッダ情報（ビット圧縮に関するパラメ
ータ情報あるいは付属情報）ＲＦと８バイトのサンプル
用データＤA0〜ＤB3で構成されている。上記ヘッダ情報
（付属情報）ＲＦは、４ビットのレンジ情報と、２ビッ
トのモード選択情報あるいはフィルタ選択情報と、それ
ぞれ１ビットの２つのフラグ情報、例えば後述するルー
ピング処理におけるループの開始点を含むブロックであ
ることを示す情報（ループ・スタート・フラグＬＳＦ）
及びループの終端点のブロックを示す情報（ループ・エ
ンド・フラグＬＥＦ）とで構成されている。ここで１サ
ンプルの波高値データは、ビット圧縮されて４ビットで
表されており、上記データＤA0〜ＤB3中には１６サンプ
ル分の４ビット・データＤA0H 〜ＤB3L が含まれてい
る。
【０００９】上述のような圧縮データが格納されている
外部ＲＡＭ２２から、音源選択データＳＲＣ２１により
選択された８ビットの圧縮データＤA0、ＤB0は、ＤＳＰ
のＢＲＲデコーダ２３によりデコードされバッファＲＡ
Ｍ２４にいったん格納される。発音時に、ピッチの高さ
に応じてバッファＲＡＭ２４からデコードされたサンプ
ルが読みだされ、ピッチ変換回路２５に供給され、ピッ
チ変換が行われる。なお、上記音源選択データＳＲＣ２
１は、上記外部ＲＡＭ２２の音源データ格納部に０〜25
5 の番号を付けられて格納されている例えばピアノ、サ
キソホン、シンバル・・・のような各種楽器の音源デー
タを指定し選択するものである。
外部ＲＡＭ２２から、音源選択データＳＲＣ２１により
選択された８ビットの圧縮データＤA0、ＤB0は、ＤＳＰ
のＢＲＲデコーダ２３によりデコードされバッファＲＡ
Ｍ２４にいったん格納される。発音時に、ピッチの高さ
に応じてバッファＲＡＭ２４からデコードされたサンプ
ルが読みだされ、ピッチ変換回路２５に供給され、ピッ
チ変換が行われる。なお、上記音源選択データＳＲＣ２
１は、上記外部ＲＡＭ２２の音源データ格納部に０〜25
5 の番号を付けられて格納されている例えばピアノ、サ
キソホン、シンバル・・・のような各種楽器の音源デー
タを指定し選択するものである。
【００１０】上記ピッチ変換回路２５として４タップの
ＦＩＲフィルタを用いる場合の演算処理は、上記バッフ
ァＲＡＭ２４から読みだされたデータを例えばＸ0 、Ｘ
1 、Ｘ2 、Ｘ3 とし、ＦＩＲフィルタのフィルタ係数を
Ｋ0 、Ｋ1 、Ｋ2 、Ｋ3 とすると次式のように表され
る。 Ｘ0 Ｋ0 ＋Ｘ1 Ｋ1 ＋Ｘ2 Ｋ2 ＋Ｘ3 Ｋ3 ＝ＸP 上式のＸP は、端子２６から導出される。
ＦＩＲフィルタを用いる場合の演算処理は、上記バッフ
ァＲＡＭ２４から読みだされたデータを例えばＸ0 、Ｘ
1 、Ｘ2 、Ｘ3 とし、ＦＩＲフィルタのフィルタ係数を
Ｋ0 、Ｋ1 、Ｋ2 、Ｋ3 とすると次式のように表され
る。 Ｘ0 Ｋ0 ＋Ｘ1 Ｋ1 ＋Ｘ2 Ｋ2 ＋Ｘ3 Ｋ3 ＝ＸP 上式のＸP は、端子２６から導出される。
【００１１】なお、ルーピング処理は、サンプリングさ
れた楽音の元の持続時間よりも長い時間、音を出し続け
るための一手法でもある。すなわち、例えば楽音信号を
考える時、一般に発音開始直後等の波形の周期性が不明
瞭なフォルマント部分以外の部分においては、楽音の音
程（ピッチ、音高）に対応する基本周期で同じ波形が繰
り返し現れており、この繰り返し波形のｎ周期分（ｎは
整数）をルーピング区間とし必要に応じて繰り返し再生
することにより、少ないメモリ容量で長時間の持続音を
得ることができるわけである。
れた楽音の元の持続時間よりも長い時間、音を出し続け
るための一手法でもある。すなわち、例えば楽音信号を
考える時、一般に発音開始直後等の波形の周期性が不明
瞭なフォルマント部分以外の部分においては、楽音の音
程（ピッチ、音高）に対応する基本周期で同じ波形が繰
り返し現れており、この繰り返し波形のｎ周期分（ｎは
整数）をルーピング区間とし必要に応じて繰り返し再生
することにより、少ないメモリ容量で長時間の持続音を
得ることができるわけである。
【００１２】
【発明が解決しようとする課題】上記ピッチ変換の演算
処理では、ピッチ変換のフィルタを４タップとしている
ので、サンプルが２ブロックにまたがることもあり得、
バッファＲＡＭとしては２ブロック分すなわち３２サン
プル分の容量が必要になる。
処理では、ピッチ変換のフィルタを４タップとしている
ので、サンプルが２ブロックにまたがることもあり得、
バッファＲＡＭとしては２ブロック分すなわち３２サン
プル分の容量が必要になる。
【００１３】本発明は上述のような実情に鑑みて提案さ
れたものであり、バッファＲＡＭの容量を小さく抑える
信号処理方法を提供することを目的とする。
れたものであり、バッファＲＡＭの容量を小さく抑える
信号処理方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明は上述の目的を達
成するためになされたものであり、第１の複数のワード
を１ブロックとして所定の符号化方法で符号化されたデ
ータを、第１の複数と異なる第２の複数毎にデコード
し、上記デコードされたデータを少なくとも第２の複数
の３倍の容量を持つメモリにストアし、上記ストアされ
た上記データをメモリから読みだして、所定の演算処理
を施すものである。
成するためになされたものであり、第１の複数のワード
を１ブロックとして所定の符号化方法で符号化されたデ
ータを、第１の複数と異なる第２の複数毎にデコード
し、上記デコードされたデータを少なくとも第２の複数
の３倍の容量を持つメモリにストアし、上記ストアされ
た上記データをメモリから読みだして、所定の演算処理
を施すものである。
【００１５】
【作用】本発明は、例えば１６サンプルを１ブロックと
する符号化方法で符号化されたデータのデコードの管理
を１回に可能なデコードサンプル数（例えば４サンプ
ル）とするものである。そして、デコードされた１単位
当り４サンプルのデータをその３倍の容量を持つメモリ
にストアする。したがって、上記ストアされたデータを
読みだして所定の信号処理を施した後には、４サンプル
のワード毎に再びメモリストアすることにより、メモリ
（バッファＲＡＭ）の容量を小さくできる。
する符号化方法で符号化されたデータのデコードの管理
を１回に可能なデコードサンプル数（例えば４サンプ
ル）とするものである。そして、デコードされた１単位
当り４サンプルのデータをその３倍の容量を持つメモリ
にストアする。したがって、上記ストアされたデータを
読みだして所定の信号処理を施した後には、４サンプル
のワード毎に再びメモリストアすることにより、メモリ
（バッファＲＡＭ）の容量を小さくできる。
【００１６】
【実施例】以下、本発明の信号処理方法を図面を参照し
ながら説明する。図１は、本発明の実施例の信号処理方
法を示す図である。本実施例では、バッファＲＡＭから
読みだされたデコードデータをピッチ変換している。
例えば区間１の４つのサンプルデータを１回に可能なデ
コードサンプル数とし１単位とする。同様に、区間２、
区間３のそれぞれ４サンプル毎を１回に可能なデコード
サンプル数として１単位とする。この１回に可能はデコ
ードサンプル数の単位を例えばＱＢ（quarter block)と
する。
ながら説明する。図１は、本発明の実施例の信号処理方
法を示す図である。本実施例では、バッファＲＡＭから
読みだされたデコードデータをピッチ変換している。
例えば区間１の４つのサンプルデータを１回に可能なデ
コードサンプル数とし１単位とする。同様に、区間２、
区間３のそれぞれ４サンプル毎を１回に可能なデコード
サンプル数として１単位とする。この１回に可能はデコ
ードサンプル数の単位を例えばＱＢ（quarter block)と
する。
【００１７】また、本発明の実施例ではピッチ変換のフ
ィルタのタップ数を４としているので、図１に示すよう
にピッチ変換は最大でも区間１と区間２のような２つの
ＱＢにまたがる。したがって、バッファＲＡＭの容量
は、上記２ＱＢに、次にデコードする１ＱＢを加え３Ｑ
Ｂすなわち１２サンプル分で済むことになる。
ィルタのタップ数を４としているので、図１に示すよう
にピッチ変換は最大でも区間１と区間２のような２つの
ＱＢにまたがる。したがって、バッファＲＡＭの容量
は、上記２ＱＢに、次にデコードする１ＱＢを加え３Ｑ
Ｂすなわち１２サンプル分で済むことになる。
【００１８】図１にて、区間１と区間２にまたがる４つ
のサンプルを対象としたピッチ変換は、右側の方に進行
する。使用済のＱＢ、すなわち●で示した空き領域又は
書き換えた直後の領域ができたら、次にそこへＢＲＲデ
コードサンプルが埋められていき、ピッチ変換が行われ
ていく。このように、バッファＲＡＭのバッファ領域は
巡回的に用いられる。
のサンプルを対象としたピッチ変換は、右側の方に進行
する。使用済のＱＢ、すなわち●で示した空き領域又は
書き換えた直後の領域ができたら、次にそこへＢＲＲデ
コードサンプルが埋められていき、ピッチ変換が行われ
ていく。このように、バッファＲＡＭのバッファ領域は
巡回的に用いられる。
【００１９】次に、上述の本発明の実施例の信号処理方
法でバッファＲＡＭの必要最小容量を１２サンプル分と
したことについて、図２を参照しながら説明する。図２
は、ピッチ変換で使用済の領域にＢＲＲデコードサンプ
ルを書き込んでいくときのバッファＲＡＭの状態をモデ
ル化したものである。考え易くするため、領域の先頭部
分にデコードサンプルを書き込み可能な空き領域ができ
たとする。図２の区間１１がデコード可能な空き領域で
あり、これを１周期あたりのデコードサンプル数ｄとす
る。区間１２内のｔで示した部分は、ピッチ変換のフィ
ルタのタップ数に対応する。区間１１と区間１２にまた
がるｋで示した部分は、ピッチ上限での１周期ごとのサ
ンプル進行数である。上記のｄ、ｔ、ｋは変数である。
ただし、必要条件としては、ｄがｋ以上とする。バッフ
ァＲＡＭの容量が最も必要とされるケースとしては、ピ
ッチ変換フィルタの先頭サンプルを指すポインタ１３が
Ｐ１の位置にあるときで、ピッチが最高値のときであ
る。このとき現周期では、先頭サンプルを示すポインタ
１３はＰ２の位置になる。したがって、必要最小限のバ
ッファＲＡＭ容量ＳR は、ｄ＋ｋ＋ｔ−１で表される。
本実施例の場合は、ｄ＝４、ｋ＝２2 ＝４、ｔ＝４であ
り、よって必要最小限のＲＡＭ容量ＳR は、１１とな
る。ただし、デコードのしやすさを考えて、ＲＡＭ容量
は１２サンプル分としている。
法でバッファＲＡＭの必要最小容量を１２サンプル分と
したことについて、図２を参照しながら説明する。図２
は、ピッチ変換で使用済の領域にＢＲＲデコードサンプ
ルを書き込んでいくときのバッファＲＡＭの状態をモデ
ル化したものである。考え易くするため、領域の先頭部
分にデコードサンプルを書き込み可能な空き領域ができ
たとする。図２の区間１１がデコード可能な空き領域で
あり、これを１周期あたりのデコードサンプル数ｄとす
る。区間１２内のｔで示した部分は、ピッチ変換のフィ
ルタのタップ数に対応する。区間１１と区間１２にまた
がるｋで示した部分は、ピッチ上限での１周期ごとのサ
ンプル進行数である。上記のｄ、ｔ、ｋは変数である。
ただし、必要条件としては、ｄがｋ以上とする。バッフ
ァＲＡＭの容量が最も必要とされるケースとしては、ピ
ッチ変換フィルタの先頭サンプルを指すポインタ１３が
Ｐ１の位置にあるときで、ピッチが最高値のときであ
る。このとき現周期では、先頭サンプルを示すポインタ
１３はＰ２の位置になる。したがって、必要最小限のバ
ッファＲＡＭ容量ＳR は、ｄ＋ｋ＋ｔ−１で表される。
本実施例の場合は、ｄ＝４、ｋ＝２2 ＝４、ｔ＝４であ
り、よって必要最小限のＲＡＭ容量ＳR は、１１とな
る。ただし、デコードのしやすさを考えて、ＲＡＭ容量
は１２サンプル分としている。
【００２０】なお、本発明の信号処理方法が適用され
る、デコードデータのバッファＲＡＭへの書き込みの構
成を図３を用いて説明する。図３のDECP１は、現周期で
デコード結果を入れるべきバッファＲＡＭ３７の場所を
指すポインタである。ＱＢ３２は、現周期でピッチ変換
計算する先頭サンプルを指すポインタである。上記DECP
３１とＱＢ３２は、比較器３３に接続される。該比較器
３３の比較結果により、NDEC３４が“Ｈ”若しくは
“Ｌ”となる。該NDEC３４は、フラグとしてアンド回路
３５、アンド回路４０及びアンド回路４１に“Ｈ”若し
くは“Ｌ”を供給する。上記アンド回路３５には、ＷＲ
パルス発生器３６からＷＲパルスも供給される。上記ア
ンド回路３５の出力は、バッファＲＡＭ３７に供給され
る。上記アンド回路４０には、＋１加算器３９の出力も
供給される。上記アンド回路４０の出力は、上記DECP３
１に供給される。上記DECP３１１は、前述した比較器３
３に接続される他、＋１加算器３３及びマルチプレクサ
（ＭＰＸ）３５にも接続される。上記アンド回路４１に
は、加算（更新）器１２の出力も供給される。上記アン
ド回路３１の出力は、外部メモリアドレス生成回路４３
に供給される。該外部メモリアドレス生成回路４３の出
力は、上記加算（更新）器４２に戻される一方、端子４
４から導出される。上記ＭＰＸ４５には、上記DECP３１
の他に上記ＱＢ３２も接続される。上記ＭＰＸ４５の出
力は、アドレス信号となってバッファＲＡＭ３７に供給
される。該バッファＲＡＭ３７は、上記NDEC３４が
“Ｈ”のとき上記ＭＰＸ４５からのアドレス信号とアン
ド回路３５からのＷＲパルスとによりアドレスと書き込
みが指示され、デコードデータが書き込まれる。
る、デコードデータのバッファＲＡＭへの書き込みの構
成を図３を用いて説明する。図３のDECP１は、現周期で
デコード結果を入れるべきバッファＲＡＭ３７の場所を
指すポインタである。ＱＢ３２は、現周期でピッチ変換
計算する先頭サンプルを指すポインタである。上記DECP
３１とＱＢ３２は、比較器３３に接続される。該比較器
３３の比較結果により、NDEC３４が“Ｈ”若しくは
“Ｌ”となる。該NDEC３４は、フラグとしてアンド回路
３５、アンド回路４０及びアンド回路４１に“Ｈ”若し
くは“Ｌ”を供給する。上記アンド回路３５には、ＷＲ
パルス発生器３６からＷＲパルスも供給される。上記ア
ンド回路３５の出力は、バッファＲＡＭ３７に供給され
る。上記アンド回路４０には、＋１加算器３９の出力も
供給される。上記アンド回路４０の出力は、上記DECP３
１に供給される。上記DECP３１１は、前述した比較器３
３に接続される他、＋１加算器３３及びマルチプレクサ
（ＭＰＸ）３５にも接続される。上記アンド回路４１に
は、加算（更新）器１２の出力も供給される。上記アン
ド回路３１の出力は、外部メモリアドレス生成回路４３
に供給される。該外部メモリアドレス生成回路４３の出
力は、上記加算（更新）器４２に戻される一方、端子４
４から導出される。上記ＭＰＸ４５には、上記DECP３１
の他に上記ＱＢ３２も接続される。上記ＭＰＸ４５の出
力は、アドレス信号となってバッファＲＡＭ３７に供給
される。該バッファＲＡＭ３７は、上記NDEC３４が
“Ｈ”のとき上記ＭＰＸ４５からのアドレス信号とアン
ド回路３５からのＷＲパルスとによりアドレスと書き込
みが指示され、デコードデータが書き込まれる。
【００２１】本発明の信号処理方法が適用される、デコ
ードデータのバッファＲＡＭへの書き込みの動作を図３
を用いて説明する。先ず、比較器３３でDECP３１の指す
場所とＱＢ３２の指す先頭サンプルの位置とを比較し、
同じブロック内でないときは、NDEC３４を“Ｈ”に、同
じブロック内のときは、NDEC３４を“Ｌ”にする。例え
ば、NDEC３４が“Ｈ”のときアンド回路３５は、デコー
ド結果を書き込むＷＲパルスをバッファＲＡＭ７に供給
する。上記バッファＲＡＭ３７には、ＭＰＸ４５からア
ドレスが供給される。したがって、バッファＲＡＭ３７
は、端子４６からデコードデータが供給され、上記アド
レスと上記ＷＲパルスにより、デコードデータが書き込
まれる。また、アンド回路４０にNDEC３４から“Ｈ”が
供給されるとDECP３１が更新される。同様に、アンド回
路４１にNDEC３４から“Ｈ”が供給されると音源データ
のアドレスを生成するためのカウンタ／ポインタの更新
を行う。
ードデータのバッファＲＡＭへの書き込みの動作を図３
を用いて説明する。先ず、比較器３３でDECP３１の指す
場所とＱＢ３２の指す先頭サンプルの位置とを比較し、
同じブロック内でないときは、NDEC３４を“Ｈ”に、同
じブロック内のときは、NDEC３４を“Ｌ”にする。例え
ば、NDEC３４が“Ｈ”のときアンド回路３５は、デコー
ド結果を書き込むＷＲパルスをバッファＲＡＭ７に供給
する。上記バッファＲＡＭ３７には、ＭＰＸ４５からア
ドレスが供給される。したがって、バッファＲＡＭ３７
は、端子４６からデコードデータが供給され、上記アド
レスと上記ＷＲパルスにより、デコードデータが書き込
まれる。また、アンド回路４０にNDEC３４から“Ｈ”が
供給されるとDECP３１が更新される。同様に、アンド回
路４１にNDEC３４から“Ｈ”が供給されると音源データ
のアドレスを生成するためのカウンタ／ポインタの更新
を行う。
【００２２】一方、NDEC３４が“Ｌ”のときは、バッフ
ァＲＡＭ３７への書き込みは禁止され、DECP３１と音源
データのアドレスを生成するためのカウンタ/ ポインタ
の更新を行わない。
ァＲＡＭ３７への書き込みは禁止され、DECP３１と音源
データのアドレスを生成するためのカウンタ/ ポインタ
の更新を行わない。
【００２３】以上、ＢＲＲデコードの単位を１ブロック
より小さくとること及びその単位を用い、ピッチ変換を
終えて使用済の部分ができたら、次にそこへデコードサ
ンプルを埋めるという管理を行うことにより、バッファ
ＲＡＭの容量を小さくできる。
より小さくとること及びその単位を用い、ピッチ変換を
終えて使用済の部分ができたら、次にそこへデコードサ
ンプルを埋めるという管理を行うことにより、バッファ
ＲＡＭの容量を小さくできる。
【００２４】
【発明の効果】本発明の信号処理方法によれば、符号化
の場合のデータの１ブロック当りのワード数と異なるワ
ード数を１ブロックとしてデコードし、その異なるワー
ド数の３倍の容量を持つメモリにデータをストアし、読
み出し後に所定の演算処理を施すという要部の構成を有
することにより、メモリ（バッファＲＡＭ）の容量を小
さくできる。
の場合のデータの１ブロック当りのワード数と異なるワ
ード数を１ブロックとしてデコードし、その異なるワー
ド数の３倍の容量を持つメモリにデータをストアし、読
み出し後に所定の演算処理を施すという要部の構成を有
することにより、メモリ（バッファＲＡＭ）の容量を小
さくできる。
【図１】本願発明の実施例の信号処理方法を示す図であ
る。
る。
【図２】該実施例の信号処理方法が実行されるときのバ
ッファＲＡＭの必要最小容量を求めるためのモデル図で
ある。
ッファＲＡＭの必要最小容量を求めるためのモデル図で
ある。
【図３】該実施例の信号処理方法が適用されるブロック
回路図である。
回路図である。
【図４】ピッチ変換の演算回路を示すブロック回路図で
ある。
ある。
【図５】ビット圧縮符号化されて得られたデータの１ブ
ロック分の具体例を示す模式図である。
ロック分の具体例を示す模式図である。
Claims (1)
- 【請求項１】メモリにストアされたデータを読み出し
て、所定の演算処理を施す信号処理方法であって、 前記演算処理は、タップ数ｔのフィルタを有するピッチ
変換回路による、サンプリング周期ごとに行われるピッ
チ変換であって、 第１の複数のワードを１ブロックとして所定の符号化方
法で符号化されたデータを、第１の複数よりも少ない、
前記タップ数ｔと同じ数の第２の複数ｄ毎にデコード
し、 前記デコードされたデータを、前記タップ数ｔと、前記
第２の複数ｄと、前記ピッチ変換のピッチ上限での１周
期ごとのサンプル進行数ｋと、を加算した数の容量を持
つ前記メモリにストアし、 前記ストアされたデータから、サンプリング周期毎に前
記ピッチ変換のピッチ数のデータを読み出して前記演算
処理を施し、 前記読み出した先頭のデータから前記ピッチ数に応じた
数だけ進行したデータを、次の演算処理において読み出
す先頭のデータとし、このデータから後続する次の演算
処理のピッチ数に応じた数のデータを読み出して、該演
算処理を実行すること を特徴とする信号処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23560791A JP3351543B2 (ja) | 1991-08-23 | 1991-08-23 | 信号処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23560791A JP3351543B2 (ja) | 1991-08-23 | 1991-08-23 | 信号処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0553584A JPH0553584A (ja) | 1993-03-05 |
| JP3351543B2 true JP3351543B2 (ja) | 2002-11-25 |
Family
ID=16988520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23560791A Expired - Lifetime JP3351543B2 (ja) | 1991-08-23 | 1991-08-23 | 信号処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3351543B2 (ja) |
-
1991
- 1991-08-23 JP JP23560791A patent/JP3351543B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0553584A (ja) | 1993-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4577343A (en) | Sound synthesizer | |
| US4785707A (en) | Tone signal generation device of sampling type | |
| US5321794A (en) | Voice synthesizing apparatus and method and apparatus and method used as part of a voice synthesizing apparatus and method | |
| JP3351543B2 (ja) | 信号処理方法 | |
| US6242681B1 (en) | Waveform reproduction device and method for performing pitch shift reproduction, loop reproduction and long-stream reproduction using compressed waveform samples | |
| US6009395A (en) | Synthesizer and method using scaled excitation signal | |
| US5872727A (en) | Pitch shift method with conserved timbre | |
| US5886277A (en) | Electronic musical instrument | |
| JP2674161B2 (ja) | 音源データ圧縮符号化方法 | |
| US5126738A (en) | Circuit for decoding a sequentially and serially inputted, variable length code | |
| JPS5975294A (ja) | 楽音合成装置 | |
| JPH0553585A (ja) | 信号処理方法 | |
| JPH06167978A (ja) | 電子楽器の音源装置 | |
| JP2712421B2 (ja) | 音源装置 | |
| JP2712422B2 (ja) | 連続音源データ再生装置 | |
| JP2671456B2 (ja) | 音源装置 | |
| JPH01239599A (ja) | 音声合成方式 | |
| JPS5968793A (ja) | 音声合成装置 | |
| JPH0142000B2 (ja) | ||
| KR950007152Y1 (ko) | 전자악기의 가변옥타브 어드레스 발생장치 | |
| JPS5948399B2 (ja) | 音声合成方式 | |
| JPS6040636B2 (ja) | 音声合成装置 | |
| JPS60229097A (ja) | 音声合成装置 | |
| JPH02176797A (ja) | 音声合成方式 | |
| JPH0325800B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100920 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100920 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110920 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |