JPH0325800B2 - - Google Patents

Description

【発明の詳細な説明】 〔技術分野〕 本発明は合成された音声の音程や音量のみなら
ず、音声のスペクトル分布についても微妙に補正
できるようにした音声合成装置に関するものであ
つて、音声目覚時計や音声時報装置、音声警報装
置、マツサージ椅子のような各種の電気製品に組
み込まれて音声メツセージの出力を行なうような
用途に使用されるものである。

〔背景技術〕

一般に、音声信号を音声周波数よりも高い周波
数のサンプリングパルスにてサンプリングして音
の大小を表わす振巾パラメータ（以下Ａパラメー
タと略称する）と、音の高低すなわち基本周期を
表わすピツチパラメータ（以下Ｐパラメータと略
称する）と、音の音色すなわちスペクトル分布を
表わすスペクトルパラメータ（以下Ｋパラメータ
と略称する）とよりなる特徴パラメータを抽出し
各特徴パラメータをそれぞれ温質に寄与する度合
に応じたビツト数に圧縮して圧縮パラメータとし
てデータ記憶部に記憶し、データ記憶部から順次
読出される圧縮パラメータにて予め各特徴パラメ
ータを記憶させた再生用ROMをアクセスし、再
生用ROMから読み出された特徴パラメータによ
り音源を駆動して音声を再生するようにした音声
合成装置において、音量（振巾）あるいは音程
（ピツチが異なる略同一の音声であつても全く異
なる音声を再生する場合と同様に、各音量あるい
は音程の音声に対応した圧縮パラメータをデータ
記憶部に記憶させておく必要があつた。したがつ
て、周囲の騒音の状態あるいは使用者の好みに応
じた音量あるいは音程で音声を再生し得るように
するには、各音量あるいは音程の音声に対応して
それぞれ圧縮パラメータをデータ記憶部に記憶さ
せるおく必要があり、データ記憶部の記憶容量を
必要以上に大きくしなければならないという欠点
があつた。

そこで従来、本発明者は特願昭57−41011号の
特許出願に示すように、再生用ROMから読出さ
れた特徴パラメータのうち、振巾パラメータ適宜
音量補正データを加算あるいは減算する音量補正
回路を設けるとともにピツチパラメータに適宜音
程補正データを加算あるいは減算する音程補正回
路を設け、音量補正回路および音程補正回路から
出力される補正振巾パラメータおよび補正ピツチ
パラメータに基いて音声を再生するようにした音
声合成装置や、特願昭58−4892号の特許出願にい
示すように、１つのパラメータ補正回路を時分割
的に使用して上記音量補正回路と音程補正回路と
を共用化できるようにした音声合成装置などを開
発したものである。

しかしながら、近年英語圏内の国々において開
発されているような規則合成システム、すなわち
単語の綴り字だけからその単語に対応する音声を
規則的に合成しようとするようなシステムを、日
本語においても構成しようとすれば、上述のよう
な音量および音程のみの補正だけでは充分なでは
なく、音声のスペクトル分布の微妙な補正をも行
ない得るようにしなければ、各音節の結合が完全
に滑らかには行なえないという問題がある。そこ
で本発明者は、音声スペクトル分布を決定するパ
ラメータについても微妙な補正を行ない得るよう
に、新たな補正回路を付加することを検討したも
の、である。ところが、音声のスペクトル分布を
表わすＫパラメータの情報量は、音声の振巾やピ
ツチを表わすＡパラメータやＰパラメータの情報
量に比べると格段に多く、すべてのＫパラメータ
について微妙な補正を行ない得るようにすること
は著しく困難であつた。

〔発明の目的〕

本発明は上述のような点に鑑みて為されたもの
であり、音声のスペクトル分布を表わすパラメー
タのうち、音質に寄与する度合の大きい部分につ
いてのみ補正を行なうようにして補正回路の構成
を簡単化できるようにした音声合成装置を提供す
ることを目的とするものである。

〔発明の開示〕

（構成） 本発明は、第１図のクレーム対応ブロツク図に
示すように、音声信号を音声周波数よりも高い周
波数のサンプリングパルスにてサンプリングして
抽出させる振巾パラメータＡ、ピツチパラメータ
ＰおよびスペクトルパラメータK₁〜K₁₀を予めデ
ータ記憶部１に記録し、データ記憶部１から順次
読出される各パラメータにそれぞれ適宜補正デー
タを加算あるいは減算するパラメータ補正回路２
を設け、補正された各パラメータにて、音源３を
駆動して音声を合成するようにした音声合成装置
にいおいて、スペクトルパラメータK₁〜K₁₀とし
て音声信号を互いに近接したサンプリング値間の
部分自己相関係数を用い、隣り合うサンプリング
値間の部分自己相関係数を１次係数とし、Ｎサン
プリング値（Ｎは自然数）分だけ離れて隣り合う
サンプリング値間の部分自己相関係数を（Ｎ＋
１）次係数とし、パラメータ補正回路２は（Ｎ＋
１）個の部分自己相関係数のうち、低次の係数
K₁〜K₄についてのみ補正データを加算あるいは
減算するようにしたものである。第１図のブロツ
ク図においては、パラメータ補正回路２は加減算
回路２ａと、この加減算回路２ａに補正データを
与える補正データ設定手段２ｂとを有している。
補正データは、振巾を決定するＡパラメータとピ
ツチを決定するＰパラメータ、および低次のＫパ
ラメータK₁〜K₄についてのみ用意されており、
高次のＫパラメータK₅〜K₁₀については補正デー
タは用意されておらず、補正も行なわれない。こ
れは高次のＫパラメータK₅〜K₁₀は、後述するよ
うに音質に寄与する度合が少ないからである。第
１図において、加減算回路２ａから出力される各
パラメータのうち、アステリスク（＊印）の付い
ているのもは補正データを加算あるいは減算され
さパラメータである。本発明にあつてはこのよう
に低次のパラメータK₁〜K₄についてのみ補正を
行なうようにしているので、パラメータ補正回路
２の構成、特に補正データ設定手段２ｂの構成を
簡単化することができるものである。

（実施例） 第２図は本発明の一実施例に係る音声合成装置
の概略構成を示すブロツク図であり、第３図は同
上の要部ブロツク図である。また第４図は第３図
回路動作を示すタイムチヤートである。本発明の
音声合成装置は上述のように、音声スペクトル分
布を表わすパラメータとして、部分自己相関係数
（いわゆるPARCOR係数）を用いており、
PARCOR型の音声合成装置と呼ばれている。か
かるPARCOR型の音声合成装置においては、第
５図に示すように、音声信号V_Sをサンプリング
パルスにより適宜周期t_Oでサンプリングし、サン
プリングされたサンプリング値XtとXt−ｐの間
にある（ｐ−１）個のサンプリング値による相関
関係を除外し、、XtとXt−ｐとの相関関係のみを
抽出したPARCOR係数をスペクトル分布を表わ
すＫパラメータとして音声を合成するものであ
り、Ｋパラメータは音声がほぼ定常状態とみなせ
る１フレーム（５〜20ｍsec）において、周期t_O
（約100μsec）毎に音声信号V_Sのサンプリングを
行ない、隣り合うサンプリング値間の相関係数を
K₁とし、複数間隔離れたサンプリング値間では、
その間に挾まれたサンプリング値による影響を最
小２乗誤差による線形予測によつて求め、それら
を差引いてできる相関係数をK₂〜K₁₀としたもの
である。このＫパラメータはK₁，K₂，K₃のよう
にXtにい近い点との部分自己相関関係を表わす
係数にはスペクトル分布に関する情報が豊富に含
まれているが、K₈，K₉，K₁₀のようなXtから遠
い点との部分自己相関係数にはスペクトル分布に
関する情報があまり含まれていないので、低次の
Ｋパラメータには多数の量子化ビツトを割り当
て、高次のＫパラメータには少数の量子化ビツト
を割り当てることによりビツト数を節減して冗長
度を小さくしているものである。したがつて
PARCOR方式はＫパラメータとして自己相関係
数を用いて各係数に同一ビツト数を割り当てるよ
うにした自己相関係数方式に比べて帯域圧縮率が
すぐれているものである。各Ａ、Ｐ、Ｋパラメー
タは圧縮されて記憶され、Ａパラメータに対して
５ビツト、Ｐパラメータに対して６ビツト、Ｋパ
ラメータの各係数K₁，K₂…K₁₀に対して７、６、
５、４、４、４、３、３、３、３ビツトのように
割り当てられる。

第２図に示す音声合成装置はデータ記憶部１を
含む制御用IC(A)と音声合成用IC（点線部Ａ，Ｂを
除いた部分）との２チツプで構成されており、両
者間でビツトシリアルにデータを受渡しを行なう
ようにしているのである。音声の特徴パラメータ
はすべて再生用ROM４内に10ビツトのデータと
して記憶されており、各特徴パラメータに割り当
てられるデータの個数は、その特徴パラメータが
音質に寄与する度合に応じて最適に配分されてい
る。第７図は再生用ROM４内に記憶されたＡ、
Ｐ、K₁₀〜K₁の各特徴パラメータのデータ個数を
示している。例えば、Ａパラメータの場合10ビツ
トで表現されるデータが32個記録されている。し
たがつてＡパラメータの任意のデータをアクセス
するときに必要とされる相対アドレスのビツト数
は５ビツトである。この相対アドレスは特徴パラ
メータを必要最小限に圧縮して表現したものであ
るので圧縮パラメータと呼ばれる。これに対して
再生用ROM４の内に記載されている実際の特徴
パラメータは再生パラメータと呼ばれる。上述し
た所から明らかなように再生パラメータのビツト
数はＡ、Ｐ、K₁₀〜K₁の各特徴パラメータについ
て共通に10ビツトであるが、圧縮パラメータのビ
ツト数はＡ、Ｐ、K₁₀〜K₁の各パラメータについ
て異なるものであり、それぞれ５、６、３、３、
３、３、４、４、４、５、６、７ビツト（合計53
ビツト）である。このほか予備エリアとして３ビ
ツト分すなわちデータ８個分が再生用ROM４内
に確保されている。圧縮パラメータは音声信号が
ほぼ定常状態のとみなし得る20ｍsec（１フレー
ム）ごとに１組（＝53ビツト）抽出されるのであ
るから、高々2650ビツト／秒で音声室号を記録す
ることができ、無音区間やリピート区間をも考慮
に入れると実際には1600ビツト／秒程度で音声信
号を記録することができるものである。

データ記憶部１に記憶されている圧縮パラメー
タ（すなわち再生用ROM４の相対アドレス）は
１フレームごとに切換回路５を介してリングレジ
スタ６にビツトシリアルに入力されるものである
が、このような相対アドレスだけで再生用ROM
４からの記憶データを取り出すことはできないの
で、インデツクスROM７の中に第８図に示すよ
うに記憶されている先頭アドレスをアドレスカウ
ンタ８の制御の下に順次取り出して、この先頭ア
ドレスと上記相対アドレスとを加算回路９によつ
て加算することにより再生用ROM４の絶対アド
レス（９ビツト）を計算し、この絶対アドレスに
よつて再生用ROM４をアクセスするようにして
いる。

以下再生用ROM４に記憶されている再生パラ
メータの読み出し動作を説明する。インデイツク
スROM７には圧縮パラメータのビツト配分数を
３ビツトの２進数で記憶させており、再生用
ROM４の記憶容量削減のための共通化ビツトを
１ビツト設けており、さらに再生用ROM４内の
予備エリアに対応する予備ビツトを設けている。
圧縮パラメータのビツト配分数に関するデータば
再生制御回路１０に送られ、再生制御回路１０
は、該ビツト配分数だけシフトロツクをリングレ
ジスタ６に送出する。したがつてリングレジスタ
６からは、上記ビツト配分数に応じて例えばＡパ
ラメータの場合は５ビツト、Ｐパラメータの場合
には６ビツト、K₁₀パラメータの場合には３ビツ
ト…、K₁パラメータの場合には７ビツトという
具合に圧縮パラメータ（相対アドレス）をそれぞ
れ加算回路９にシリアルに送出するものである。
リングレジスタ６はできるだけチツプ面積をとら
ないようにダイナミツクシフトレジスタで構成さ
れている。またインデツクスROM７内に記憶さ
れている各特徴パラメータの再生用ROM４内に
おける先頭アドレスは、パラレルシリアル変換回
路１１を介して１ビツトずつ順次加算回路９に送
出されるので、順次１ビツトずつ加算されて絶対
アドレスが計算されるものである。計算された直
列データの絶対アドレスはシリアルパラレル変換
回路１２を介して並列データに変換され、再生用
ROM４をアクセスできるようになつている。

再生用ROM４から読み出された再生パラメー
タはパラレルシリアル変換回路１３にて直列デー
タに変換され、パラメータ補正回路２に入力され
る。パラメータ補正回路２は、再生用ROM４か
らＡパラメータが出力されるタイミングにおいて
はＡパラメータに適当な音量補正データを加算あ
るいは減算して補正Ａパラメータを出力し、また
再生用ROM４からＰパラメータが出力されるタ
イミングにおいては、Ｐパラメータに適当な音程
補正データを加算あるいは減算して補正パラメー
タを出力するものである。一方、再生用ROM４
から高次のＫパラメータK₁₀〜K₅が出力されるタ
イミングにおいては、これらの各Ｋパラメータを
補正せずにそのまま通過させるようになつてい
る。また再生用ROM４から低次のＫパラメータ
K₄〜K₁が出力されるタイミングにおいては、こ
れらの各Ｋパラメータにそれぞれ適当な補正デー
タを加算あるいは減算して補正Ｋパラメータを出
力するものである。かかるパラメータ補正回路２
の具体的構成および動作については、第３図ブロ
ツク図の説明において後述する。

ところで、補正Ａパラメータ、補正Ｐパラメー
タ、K₁₀〜K₅パラメータぼよび補正K₄〜K₁パラ
メータが入力される補間計算回路１４は、１フレ
ーム毎に更新される特徴パラメータのフレーム間
の接続点における不連続な変化による音声信号の
歪み（明瞭度の低下）を防止するもので、データ
更新の際に特徴パラメータがスムーズに変化し得
るように１フレーム内の８点において近似的な直
線的補間を行なうようにしている。この補間計算
回路１４はタイミング制御回路１５にて接続さ
れ、タイミング制御回路１５では第６図に示すよ
うに１フレーム（20ｍsec）中に８個の補間Ｄク
ロツク（2.5ｍsec）を発生し、１個のＤクロツク
中に25個のパラメータ読込用Ｐクロツク
（100μsec）、さらに１個のＰクロツク中に２２個
のビツト読込用Ｔクロツク（4.5μsec）が作成さ
れる。８個のＤクロツクのうち、最初のD₁にお
いてデータ入力端子１６からリングレジスタ６に
データが読み込まれる。各圧縮パラメータＡ、
Ｐ、K₁₀…、K₁は奇数番目のＰクロツクで順次読
み込まれるものであり、例えばＡパラメータは
P₁区間のT₆〜T₁₀の５個のＴクロツクで読み込ま
れる。偶数番目のＰクロツクあるいは上記以外の
Ｔクロツクは補間計算回路１４、音源ROM１
７、デジタルフイルタ１８などのタイミングとし
て使用されるものである。上記補間計算回路１４
によつて2.5ｍsecごとに新しい値に更新された各
特徴パラメータは、それぞれＰラツチ１９、AK
ラツチ２０に一時的に蓄えられる。ただし、補間
計算に差し当り必要のないパラメータはすべて
AKパラメータスタツク２１に転送してデジタル
フイルタ１８の音声合成用データとして蓄積す
る。

補間計算回路１４における補間計算は、リング
レジスタ６内のデータを繰り返し循環させて送出
することによつて容易に行なえるようになつてい
る。このリングレジスタ６の動作について説明す
ると、まず補間区間D₁のときには、データ入力
端子１６からリングレジスタ６内に直列にデータ
を読み込み、また補間区間D₂〜D₈のときには、
リングレジスタ６内にてサイクリツクにデータを
循環させ、これによつてアドレス計算用の加算回
路９へは１フレームの全補間区間にわたつて常に
同じデータをＡ，Ｐ，K₁₀，K₉…，K₂，K₁の順
に繰り返し送出できるようになつている。ゆえに
補間計算回路１４はD₁〜D₈の補間区間にわたつ
て同じデータを同じ順序で８回受けとることにな
る。このように補間計算回路１４が繰り返して８
回受け取るデータをａとし、１フレーム前のデー
タをｂとし、補間された値をＣ，₁C₂…，C₃とすれ
ば次式によつてほぼ近似的に直線補間を行なうこ
とができるものである。

D₁；C₁＝ｂ D₂；C₂＝C₁＋（ａ−C₁）×１／８ D₃；C₃＝C₂＋（ａ−C₂）×１／８ D₄；C₄＝C₃＋（ａ−C₃）×１／８ D₅；C₅＝C₄＋（ａ−C₄）×１／４ D₆；C₆＝C₅＋（ａ−C₅）×１／４ D₇；C₇＝C₆＋（ａ−C₆）×１／４ D₈；C₈＝C₇＋（ａ−C₇）×１／２ 以上のように、いかなる場合においても１つ前
の補間区間におけるデータを記憶しておきさえす
れば、繰り返し送出されるデータａと共に常に補
間計算を実行することができる。C₁乃至C₈は具
体的にはＡ、Ｐ、Ｋのパラメータを示している。

今、D₂の補間区間を例にとつて補間計算の動
作を説明すると、まずP₁においてパラレルシリ
アル変換回路１３からの次のフレームのＡパラメ
ータの値ａが送出されて来るから、AKラツチ２
０から１つ前の補間区間D₁におけるＡパラメー
タC₁の値を取り出して、ａ及びC₁から次の補間
区間D₂におけるＡパラメータの補間値C₂を計算
する。計算結果C₂はAKラツチ２０を介してパラ
メータスタツク２１に転送蓄積される。このとき
パラメータスタツク２１からはK₁₀パラメータの
１つ前の補間値C₁が取り出されAKラツチ２０に
転送蓄積される。これらの一連の動作は、Ａパラ
メータがP₁において転送されてから、次のＰパ
ラメータがP₃において転送されるまでの間のブ
ランク期間P₂においてなされるものである。以
下同様にしてP₃，P₅，P₇…，P₂₃において転送さ
れるＰ，K₁₀，K₉…_，K₁の補間計算処理はP₄，
P₆，P₈，P₁₀…，K₂₄の各ブランク期間において
それぞれ行なわれるものである。したがつてパラ
メータスタツク２１ならびにＰラツチ１９には
D₁〜D₈の各区間ごとに、言い換えれば2.5ｍsecご
とに新しく補間されたパラメータが更新記憶され
ることになる。

Ｐラツチ１９に蓄えられた音声の基本周期に関
するデータすなわちＰパラメータは一致回路２２
にてＰクロツク（100μsec）をカウントするアド
レスカウンタ２２の出力と比較され、アドレスカ
ウンタ２２の出力がＰパラメータに一致したとき
一致回路２１からアドレスカウンタ２２をリセツ
トするリセツト信号V_Rが出力される。したがつ
てアドレスカウンタ２２はＰパラメータに基いた
周期でリセツトされ、この周期で音源ROM１７
から音源制御データが順次読み出される。この音
源制御データにて有声音源２３を駆動して基本周
期を有する有声音を発生させる、例えばＰパラメ
ータが「25」の場合には基本周期が25×100μsec
（400Hz）の有声音が発生されることになる。な
お、上記音源制御データは原音を周波数分析して
得られる残差波形を再現して音色を忠実に再生す
るためのデータある。一方、音声に基本周期がな
い場合には、音源制御回路２４にて切換回路２５
を駆動し、無声音源２６に切り換える。無声音源
２６は基本周期を持たないホワイトノイズ（白雑
音）を発生するものである。次にＡパラメータお
よびＫパラメータはVCAを具備したデジタルフ
イルタ１８に供給され、音源回路により供給（有
声音源２３あるいは無声音源２６から出力）され
た信号に振幅の大小およびスペクトル分布に関す
る情報を付け加えることにより音声を再生するも
のである。なお、第２図において２７はアンプ、
２８はスピーカ、２９は水晶発振回路であるが、
これらは本発明の要旨には直接的には関連しない
のでその詳細な説明は省略する。

以下、パラメータ補正回路２の具体回路構成お
よび動作について説明する。第３図はパラメータ
補正回路２の具体回路例を示すものである。まず
入力されたパラメータに所定の補正データを加算
するための回路は全加算器３０と、桁上がり記憶
用のフリツプフロツプ３１とから構成されてお
り、全加算器３０の桁上がり出力C_oはフリツフ
ロツプ３１によつてＴクロツク１個分の時間だけ
遅延されて桁上がり入力C_o−１に入力されるよ
うになつている。全加算器３０の一方の入力Ａに
は再生用ROM４から出力された再生パラメータ
がパラレルシリアル変換回路１３によつてＴクロ
ツクに同期した直列データに変換されて入力され
るものである。また全加算器３０の他方の入力Ｂ
には、補正データ切換回路３２からＴクロツクに
同期として出力される直列データが入力されるも
のである。かかるデータ入力は上述のようにT₅
のタイミングから開始されるものであり、したが
つて桁上がりの記憶用のフリツプフロツプ３１は
T₄のタイミングにおいてリセツトしておくもの
である。PGT０〜PGT３は補正データ入力用の
入力端子である。PGT０〜PGT３に入力された
４ビツトのデジタルデータはデコーダ３３にて解
読され、Ａエンコーダ３４、Ｐエンコーダ３５、
およびK₄エンコーダ３６乃至K₁エンコーダ３９
に入力される。Ａエンコーダ３４はPGT０〜
PGT３の入力に対応した音量補正データを出力
するものであり、またＰエンコーダ４０はPGT
０〜PGT３の入力に対応した音程補正データを
出力するものである。さらにK₄エンコーダ３６
乃至K₁エンコーダ３９は、それぞれPGT０〜
PGT３の入力に応じて、各ＫパラメータK₄〜K₁
の補正データを出力するものである。４０および
４１はＡエンコーダ３４およびＰエンコーダ３５
の各出力を記憶保持ラツチ回路である。また４２
〜４５はK₄エンコーダ３６乃至K₁エンコーダ３
９の出力を記録保持するラツチ回路である。これ
らの各ラツチ回路４０〜４５は音声合成開始時に
出力されるREADY信号の前縁によつてリセツト
され、NANDゲート４６〜５１の出力がＬレベ
ルになつたときに、各エンコーダ３４〜３９の出
力をそれぞれ記億保持するものである。各
NANDゲート４６〜５１の一方の入力にはD₂ク
ロツクが入力されており、また他方の入力には、
それぞれP₁，P₃，P₁₇，P₁₉，P₂₁，P₂₃の各Ｐクロ
ツクとT₂₂クロツクおよびＴクロツクTCLKとの
論理積が入力されている。第４図ａ〜ｃはかかる
各クロツクの関係を示す図である。上記各図にお
いては、音声合成の１フレームは20ｍsecとなつ
ており、この１フレームを上述のようにD₁〜D₈
の各Ｄクロツクで８等分している。まず第４図ａ
は、D₁クロツクとD₂クロツクとの関係を示して
おり、同図に示すように各Ｄクロツクは2.5ｍsec
のパルス巾を有しているものである。第４図ｂは
D₁クロツクについて、P₁クロツクと、Poddクロ
ツク、およびT₂₂クロツクの関係を示している。
ここでPoddクロツクとは、奇数番目のＰクロツ
クのことである。同図に示すように、T₂₂クロツ
クは１つのＰクロツクの期間内における最後のタ
イミングを示すクロツクである。第４図ｃは、上
述の各NANDゲート４６〜５１に入力されるラ
ツチ回路４０〜４５のラツチタイミングを決定す
るクロツクの関係を示す図である。この第４図ｃ
におけるD₂・P₁・T₂₂クロツクのタイミングにお
いてはＡパラメータの補正データがＡエンコーダ
３４からラツチ回路４０に読み込まれてるもので
ある。したがつて、このD₂・P₁・T₂₂クロツクの
直前にPGT０〜PGT３にＡパラメータの補正デ
ータを設定しておけば、ラツチ回路４０にＡパラ
メータの補正データを入力することができる。同
様に、D₂・P₃・T₂₂、D₂・P₁₇・T₂₂、D₂・P₁₉・
T₂₂、D₂・P₂₁・T₂₂、D₂・P₂₃・T₂₂の各クロツク
のタイミングにおいては、Ｐパラメータおよび
K₄〜K₁パラメータの各補正データが各エンコー
ダ３５〜３９から各ラツチ回路４１〜４５に読み
込まれるものであるから、これらの各データ読み
込み用のクロツクの直前にPGT０〜PGT３に各
パラメータの補正データを設定しておけば、各ラ
ツチ回路４１〜４５に所望の補正データをそれぞ
れ入力することができるものである。

こうしてラツチ回路４０〜４５にラツチされた
パラレルデータは、偶数番目のＰクロツクPevn
の最初のタイミングT₁においてパラレルシリア
ル変換回路５２〜５７に入力されて、Ｔクロツク
に同期したシフトクロツクによりシリアルデータ
に変換されるものである。各パラレルシリアル変
換回路５２〜５７から出力されるシリアルデータ
はそれぞれ補正データ切換回路３２を介して補正
データ加算用の全加算器３０に切換入力される。
補正データ切換回路３２にはP₂クロツク、P₄ク
ロツク、P₁₈クロツク、P₂₀クロツク、P₂₂クロツ
ク、およびP₂₄クロツクが切換タイミング制御信
号として入力されており、Ａパラメータの補間計
算が行なわれる。P₂クロツクのタイミングにお
いてはパラレルシリアル変換回路５２から出力さ
れるシリアルデータを補正データ加算用の全加算
器３０に入力し、またＰパラメータの補間計算が
行なわれるP₄クロツクのタイミングにおいては
パラレルシリアル変換回路５３から出力されるシ
リアルデータを全加算器３０に入力しており、さ
らにK₄〜K₁パラメータの補間計算が行なわれる。
P₁₈，P₂₀，P₂₂、およびP₂₄の各Ｐクロツクのタイ
ミングにおいては、それぞれパラレルシリアル変
換回路５４〜５７から出力されるシリアルデータ
を全加算器３０に入力している。

このように本実施例においては、入力端子
PGT０〜PGT３を介して音量補正データ、音程
補正データ、およびK₄〜K₁パラメータの補正デ
ータを同一のフレーム内で４ビツトの情報として
入力することが可能であるので、制御用IC(A)内
に含まれている制御用CPUを用いて入力端子
PGT０〜３のデータを制御することにより、１
フレーム毎のＡパラメータ、Ｐパラメータ、およ
びK₄〜K₁パラメータの各補正データの入力を行
なうようにすれば、音声メツセージの中に現われ
る単位音節のイントネーシヨンやアクセント、ピ
ツチおよびスペクトル分布によつて決まる声の質
などを微妙に制御することが可能になるものであ
る。例えば音声時報装置として用いる場合におい
て、「11時35分」を報知するときに、単純に「ジ
ユウ」「イチ」「ジ」「ニ」「ジユウ」「ゴ」「フン」
の各単位音節を連結させても不自然な再生音しか
得られないが、CPU制御にいよる１フレーム毎
の音量、音程および音質の補正データの入力を行
なうようにすれば、上述の「ジユウ」や「イチ」
のような単位音節を構成する多数個のフレーム毎
に音量、音程および音質を微妙に補正できるので
あ各単位音節が滑らかに連続するように制御する
ことが可能となるものである。

なおここで低次のＫパラメータについての補正
を特にK₄〜K₁パラメータのみに選定した理由は、
このK₄〜K₁パラメータが音質に寄与する度合が
特に大きいからである。実際、従来のPARCOR
型の音声合成装置においても、有声音を合成する
際には、K₁₀〜K₁パラメータをすべて使用してい
るが、無音声を合成する際には、K₄〜K₁パラメ
ータのみを使用して、K₁₀〜K₅パラメータについ
ては使用していないのである。したがつて仮に低
次のＫパラメータについての補正を例えばK₅〜
K₁パラメータと選定すると、K₅パラメータにつ
いてのパラメータ補正回路は有声音の合成時には
使用されるが、無声音の合成時には使用されない
ことになる。つまりこの場合にはK₅パラメータ
の補正のために設けたエンコーダやラツチ回路お
よびパラレルシリアル変換回路などが使用されな
いことになる。このような点を考慮して本実施例
では低次のＫパラメータについて補正をK₄〜K₁
パラメータと選定したものである。しかしなが
ら、音声の規則合成に関する今後の研究動向によ
つては、低次のＫパラメータについての補正は例
えばK₁パラメータおよびK₂パラメータについて
のみ行なえば足りるという研究成果が得られるこ
とも充分に考えられる。

第９図は本発明の他の実施例におけるパラメー
タ補正回路２を示す回路図である。本実施例にあ
つては、Ｄフリツプフロツプを４個パラレルに設
けた４ビツトのパラレルデータ用のラツチ回路
Q₀〜Q₅を６個シリアルに接続すると共に、その
始端と終端とを切換回路５８を介して接続するこ
とにより、４ビツト単位のパラレルデータの循環
が可能なリングレジスタ５９を構成している。こ
のリングレジスタ５９のデータ循環クロツク
CIRCは、Podd・₄〜₁₆・₂₅・T₂₂・TCLKク
ロツクと等価であつて、第１０図の動作説明図に
示すように、D₂クロツクの期間中においては、
P₁・T₂₂、P₃・T₂₂、P₁₇・T₂₂、P₁₉・T₂₂、P₂₁・
T₂₂、P₂₃・T₂₂の各クロツクのタイミングにおい
て合計６回に亘つて、しかもＡ、Ｐ、K₄〜K₁の
各パラメータのデータ読み込みタイミングにおい
て生じるものである。ところでこのD₂クロツク
の期間中においては、各切換回路５８は入力端子
PGT０〜PGT３の側に切り換えられており、し
たがつて、上述の６回のデータ循環クロツクのタ
イミングにおいてそれぞれ入力端子PGT０〜
PGT３にＡ、Ｐ、K₄〜K₁の各パラメータの補正
データを入力すれば、リングレジスタ５９へのデ
ータ入力が完了した状態において、各ラツチ回路
Q₀〜Q₅にはそれぞれK₁〜K₄、Ｐ、Ａの各パラメ
ータの補正データが各々４ビツトずつ記録保持さ
れていることになる。第１０図の動作説明は、か
かるD₂クロツクの期間中におけるリングレジス
タ５９のデータ読み込み動作を示しており、同図
においてK₁′〜K₄′，P′，A′は前フレームにおけ
るデータを示しており、またK₁〜K₄，Ｐ，Ａは
新たに読み込んだ現フレームにおけるデータを示
している。次にD₃フレームに入ると、各切換回
路５８は最終出力段のラツチ回路Q₅の出力を入
力団のラツチ回路Q₀の入力に接続するように切
り換えられる。したがつて、現フレームのD₃〜
D₈クロツクおよび次フレームのD₁クロツクの各
期間中は、データ循環クロツクCIRCが入力され
るたびにリングレジスタ５９内のデータは何度も
循環して利用されるものである。この際１つのＤ
クロツクの間にデータ循環クロツクCIRCが合計
６回発生するので、こによつてリングレジスタ５
９内のデータは丁度１回循環して元の状態に戻る
ようになつている。リングレジスタ５９の入力段
におけるラツチ回路Q₀の出力データはデコーダ
６０を介してエンコーダ６１に入力されている。
またエンコーダ６１の出力はパラレルシリアル変
換回路６２に入力されて、シリアルデータに変換
されるようになつている。すなわち本実施例にお
いては、リングレジスタ５９を用いたことにより
第３図実施例回路におけるエンコーダ３４〜３９
およびパラレルシリアル変換回路５２〜５７を
各々１つのエンコーダ６１とパラレルシリアル変
換回路６２とで共用化できるようにしたものであ
る。ラツチ回路４０〜４５についてはリングレジ
スタ５９の各ラツチ回路Q₀〜Q₅で置き換えられ
ている。したがつて第３図回路を使用するよりも
第９図回路を使用する方が音声合成用LSIのチツ
プ面積は小さくすることができるものである。パ
ラレルシリアル変換回路６２からの出力されるシ
リアルデータは、補正データ加算用の全加算切３
０の入力Ｂに順次入力されるものであるが、K₁₀
〜K₅パラメータの補間計算の期間に相当するP₅
〜P₁₇クロツクの期間中はNORゲート６３によつ
てデータの通過を阻止している。今、Ａパラメー
タの補正データの場合についてリングレジスタ５
９からの全加算器３０までのデータの流れを説明
すると、まずD₃クロツクの期間中におけるP₁・
T₂₂クロツクのタイミングにおいて、第１０に示
すようにデータ循環クロツクCIRCが発生するか
ら、このときにリングレジスタ５９のデータが１
ステツプだけシフトして、ラツチ回路Q₀にはＡ
パラメータの補正データが記憶保持される。また
ラツチ回路Q₁〜Q₅には、K₁〜K₄、およびＰの各
パラメータの補正データがそれぞれ記憶保持され
る。ラツチ回路Q₀の出力たるＡパラメータの補
正データはデコーダ６０およびエンコーダ６１を
介してパラレルシリアル変換回路６２に入力され
ることになる。パラレルシリアル変換回路６２
は、READY状態において偶数番目のＰクロツク
Pevnの最初のＴクロツクT₁にてデータを入力し、
Ｔクロツクに同期したシフトクロツクにより入力
データをシリアルデータに変換して出力するもの
である。このシリアルデータは上述のように、
NORゲート６３を介して全加算器３０に入力さ
れるようになつている。ＰパラメータおよびK₄
〜K₁パラメータの各補正データについても同様
にリングレジスタ５９から順次データ循環クロツ
クCIRCによつて読み出されてパラレルシリアル
変換回路６２にそれぞれ入力されてシリアルデー
タとして全加算器３０に入力されるようになつて
いるものである。

第１１図は本発明のさらに他の実施例における
パラメータ補正回路２を示す回路図である。本実
施例にあつては、リングレジスタ５９におけるデ
ータ循環のタイミングを略一定にすることによ
り、リングレジスタ５９を構成する各ラツチ回路
Q₀〜Q₅としてダイナミツク形のフリツプフロツ
プを使用できるようにしたものである。一般に
LSIのチツプ上にフリツプフロツプを構成しよう
とする場合には、第１３図ａに示すようなダイナ
ミツク形のシフトレジスタと、同図ｂに示すよう
なスタテイツク形のシフトレジスタとが使用可能
である。前者はMOSトランジスタ２個で１つの
フリツプフロツプを構成でき、後者が１つのフリ
ツプフロツプにMOSトランジスタを４個も必要
とするのに比べると大幅にLSIチツプ上の面積を
小さくすることができる。しかしながら、前者は
データを記憶保持しておくためには常にデータを
一定周期毎に循環せしめることが必要であり、後
者がこのようなデータの循環を必要としないのに
比べると若干使用条件が制約されるものである。
本発明の第１１図実施例は、リングレジスタ５９
内のデータをＡ、Ｐ、K₄〜K₁パラメータの補間
計算のタイミングのみならず、K₁₀〜K₅パラメー
タの補間計算のタイミングにおいても循環せしめ
ることにより、リングレジスタ５９を構成する各
フリツプフロツプとしてダイナミツク形のものを
使用できるようにしたものである。第１２図は第
１１図実施例の動作説明用のタイムチヤートであ
り、同図においてはD₂クロツク期間中における
リングレジスタ５９内のデータ循環の仕方、およ
びデータ入力の仕方を示している。同図におい
て、CIRTはリングレジスタ５９のデータ循環ク
ロツクであり、Podd・₂₅・T₂₂クロツクと等価
である。このデータ循環クロツクCIRTは、第１
２図に示すように、D₂クロツクの期間中におい
ては、P₁・T₂₂クロツクからP₂₃・T₂₂までの各
Podd・T₂₂クロツクのタイミングにおいて合計12
回発生するものである。したがつて、リングレジ
スタ５９内のデータは１つのＤクロツクの期間中
に２回循環することになる。また第１２図におい
て、RECRは各切換回路５８の切換信号であり、
D₂・₅〜₁₆クロツクと等価である。この切換信
号RECRがＨレベルである期間中は、リングレジ
スタ５９のラツチ回路Q₀のデータ入力は入力端
子PGT０〜PGT３に接続され、反対にＬレベル
である期間中は、最終出力段のラツチ回路Q₅の
出力が入力段のラツチ回路Q₀の入力に接続され
るようになつている。しかして第１２図からも明
らかなように、この切換信号RECRは、Ａパラメ
ータおよびＰパラメータの各補正データの読み込
みタイミングであるP₁・T₂₂クロツクおよびP₃・
T₂₂クロツクのタイミングと、K₄〜K₁パラメータ
の各補正データの読み込みタイミングである
P₁₇・T₂₂〜P₂₃・T₂₂クロツクのタイミングにお
いてはＨレベルとなるが、P₅・T₂₂〜P₁₅・T₂₂ク
ロツクのタイミングにおいては、Ｌレベルとな
る。第１２図においてA′，P′，K₄′〜K₁′は前フ
レームにおける補正データの内容を示しており、
Ａ，Ｐ，K₄〜K₁は現フレームにおける補正デー
タの内容を示している。同図に示すように、D₂
クロツクの期間中においては、P₁クロツクおよ
びP₃クロツクのタイミングにおいて、Ａ、Ｐ、
パラメータの各補正データが更新され、前フレー
ムのA′，P′がそれぞれＡ，Ｐに置き換えられる
ものであり、以後P₅〜P₁₅の各Poddクロツクにお
いては、Ａ，Ｐ，K₄′〜K₁の各補正データがリン
グレジスタ５９内を循環し、さらにP₁₇〜P₂₃の各
PoddクロツクにおいてK₄〜K₁パラメータの各補
正データが更新され、前フレームのK₄′〜K₁′がそ
れぞれ現フレームのK₄〜K₁に置き換えられるも
のである。したがつて本実施例にあつては、リン
グレジスタ５９のデータは常に循環されることに
なるので、各ラツチ回路Q₀〜Q₅としてはダイナ
ミツク形のフリツプフロツプを用いることができ
るものである。さらに本実施例にあつては、Ａ、
Ｐパラメータの補正データ用のエンコーダ６１お
よびパラレルシリアル変換回路６２と、K₄〜K₁
パラメータの補正データ用のエンコーダ６４およ
びパラレルシリアル変換回路６５とを別々に構成
している。これはＡ、Ｐパラメータと補正データ
についてのエンコーダ６１上のテーブル値が、Ｋ
パラメータの補正データについてのエンコーダ６
４上のテーブル値とは異なつてくることが考えら
れるので、それぞれのテーブル値に合わせたエン
コーダ６１，６４を別個に設けているのである。
各パラレルシリアル変換回路６２，６５の出力
ば、切換回路６６を介して全加算器３０のＢ入力
に接続されている。この切換回路６６は、P₁〜
P₄のＰクロツクのタイミングにおいてはパラレ
ルシリアル変換回路６２を選択し、P₅〜P₂₅の各
Ｐクロツクのタイミングにおいてはパラレルシリ
アル変換回路６５を選択するようになつている。

〔発明の効果〕

本発明は叙上のように構成されており、音声合
成用の振巾、ピツチ、およびスペクトルの各パラ
メータに対してそれぞれ適宜補正データを加算あ
るいは減算するパラメータ補正回路を設け、補正
された各パラメータにて、音源を駆動して音声を
合成するようにした音声合成装置において、スペ
クトルパラメータとして音声信号の互いに近接し
たサンプリング値間の部分自己相関係数を用い、
隣り合うサンプリング値間の部分自己相関係数を
１次係数とし、Ｎサンプリング（Ｎは自然数）分
だけ離れて隣り合うサンプリング値間の部分自己
相関係数を（Ｎ＋１）次係数とし、パラメータ補
正回路は（Ｎ＋１）の個の部分自己相関係数のう
ち、低次の係数についてのみ補正データを加算あ
るいは減算するようにしたものであるから、部分
自己相関係数は低次の係数ほど音質に寄与する度
合が大きく、高次の係数は余り音質に影響を与え
ないという性質を利用して、すべてのスペクトル
パラメータについて補正データを加減算する必要
をなくし、一部のスペクトルパラメータについて
のみ補正データを加減算すればよいようにしたも
のであり、したがつてスペクトルパラメータにつ
いてのパラメータ補正回路の構成を簡単化するこ
とができるという効果がある。

なお本発明の第３図実施例において示したよう
に、振巾、ピツチ、およびスペクトルの各パラメ
ータに対する補正データをそれぞれ同一の入力端
子から時分割的に順次読み込んで別々のラツチ回
路に記憶保持するように構成すれば、１つのフレ
ームにおける各パラメータの補正データを同一の
入力端子を介して入力することが可能になるの
で、音成合成用LSIのピン数を少なくすることが
できるので好都合なものである。

また本発明の第９図実施例において示したよう
に、補正データ用の入力端子から順次時分割的に
入力された各パラメータに対する補正データを一
旦リングレジスタに読み込んで、このリングレジ
スタ内のデータを各パラメータ補間計算のタイミ
ングに合わせて順次循環させながら使用するよう
にすれば、補正データをエンコードするためのエ
ンコーダや、エンコードされた補正データをシリ
アルデータに変換して補正データ加算用の全加算
器に送出するパラレルシリアル変換回路等を各パ
ラメータの補正データについてすべて共用化する
ことができるので、音声合成用LSIチツプ面積を
小さくすることができるものである。

さらにまた本発明の第１１図実施例において示
したように補正データ用の入力端子から順次リン
グレジスタ内に時分割的に入力されるＡ、Ｐ、お
よびK₄〜K₁の各パラメータについての補正デー
タが、一時的に入力されなくなるタイミング、す
なわちK₁₀〜K₅の各パラメータの補間計算のタイ
ミングにおいてもリグレジスタ内のデータをその
まま循環せしめるように構成すれば、リングレジ
スタを構成するフリツプフロツプとしてダイナミ
ツク形のものを使用することができ、音声合成用
LSIチツプ面積を小さくすることができるもので
ある。

【図面の簡単な説明】

第１図は本発明の特許請求の範囲に記載された
構成を示すいわゆるクレーム対応ブロツク図、第
２図は本発明の一実施例に係る音声合成装置の全
体構成を示すブロツク図、第３図は同上の要部と
なるパラメータ補正回路のブロツク図、第４図は
同上の動作説明図、第５図は本実施例において用
いるPARCOR型音声合成方式の原理説明図、第
６図は同上の動作説明図、第７図および第８図は
それぞれ同上の再生用ROM、インデツクス
ROMの構成を示す図、第９図は本発明の他の実
施例の要部となるパラメータ補正回路のブロツク
図、第１０図は同上の動作説明図、第１１図は本
発明のさらに他の実施例の要部となるパラメータ
補正回路のブロツク図、第１２図は同上の動作説
明図、第１３図ａ，ｂはそれぞれダイナミツク形
およびスタテイツク形の各フリツプフロツプの構
成を示す回路図である。 １はデータ記録部、２はパラメータ補正回路、
２ａは加減算回路、２ｂは補正データ設定手段、
３は音源である。

Claims (1)

【特許請求の範囲】
1. １ 音声信号を音声周波数よりも高い周波数のサ
   ンプリングパルスにてサンプリングして抽出せる
   振巾パラメータ、ピツチパラメータおよびスペク
   トルパラメータを予めデータ記憶部に記録し、デ
   ータ記憶部から順次読出される各パラメータにそ
   れぞれ適宜補正データを加算あるいは減算するパ
   ラメータ補正回路を設け、補正された各パラメー
   タにて、音源を駆動して音声を合成するようにし
   た音声合成装置において、スペクトルパラメータ
   として音声信号の互いに近接したサンプリング値
   間の部分自己相関係数を用い、隣り合うサンプリ
   ング値間の部分自己相関係数を１次係数とし、Ｎ
   サンプリング値（Ｎは自然数）分だけ離れて隣り
   合うサンプリング値間の部分自己相関係数を（Ｎ
   ＋１）次係数とし、パラメータ補正回路は（Ｎ＋
   １）個の部分自己相関係数のうち、低次の係数に
   ついてのみ補正データを加算あるいは減算するよ
   うにして成ることを特徴とする音声合成装置。