JPS63286897A

JPS63286897A - 楽音信号発生装置

Info

Publication number: JPS63286897A
Application number: JP62121974A
Authority: JP
Inventors: 利文国本
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1987-05-19
Filing date: 1987-05-19
Publication date: 1988-11-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、音声信号、楽器音信号等の音響信号を外部か
ら入力し、該入力した音響信号と同一音色の楽音信号を
所望の周波数で発生する楽音信号発生装置に関する。

（従来技術）従来技術としては、入力した音響信号をアナログディジ
タル変換することにより前記音響信号を表す複数のサン
プリングデータを形成するとともに、該サンプリングデ
ータをＲＡＭ等のメモリに記憶しておき、このメモリに
記憶したサンプリングデータを発生すべき楽音の周波数
に対応したレートで読出し出力するようにしたものがあ
る。

（発明が解決しようとする問題点）しかるに、上記従来の装置にあっては、メモリに記憶さ
れたサンプリングデータは読出しレートに従って圧縮又
は伸長されて読出されるので、入力音響信号の７オルマ
ントも周波数軸上で圧縮又は伸長される。その結果、再
生される楽音は移動フォルマント特性となってしまい、
固定フォルマント特性を実現できないという問題があっ
た。

本発明は上記問題点に鑑み案出されたものであり、その
目的とするところは、入力音響信号の音色を模倣すると
ともに固定フォルマント特性を有する楽音信号を、所望
の周波数で出力するようにした楽音信号発生装置を提供
することにある。

（問題点を解決するための手段）上記問題点を解決して本発明の目的を達成するために、
本発明の構成上の特徴は、音響信号を電気信号に変換し
て入力する音響信号入力手段と、前記変換した電気信号
に基づいて前記音響信号のスペクトルエンベロープに対
応した所定長のインパルス応答信号を形成するインパル
ス応答信号形成手段と、前記インパルス応答信号を発生
すべき楽音の周期に同期したタイミングで繰返し出力す
る出力手段とを備えたことにある。

（発明の作用）上記のように構成した本発明においては、音響信号入力
手段が外部からの音響信号を電気信号に変換して入力し
、インパルス応答信号形成手段が、該変換入力した電気
信号に基づき、前記音響信号のスペクトルエンベロープ
に対応したインパルス応答信号、すなわち前記音響信号
と同じフォルマンＩ・特性を有しかつ連続スペクトル特
性を有する信号を形成し、出力手段がこのインパルス応
答信号を発生すべき楽音の周期に同期したタイミングで
繰返し出力することにより前記周期の楽音信号を出力す
る。

（発明の効果）上記作用説明からも理解できる通り、本発明によれば、
外部からの音響信号は一旦同音響信号と同じフォルマン
ト特性を有しかつ連続スペクトル特性を有するインパル
ス応答信号に変換され、このインパルス応答信号の繰返
しタイミングを発生すべき楽音の周期に同期させながら
同応答信号を繰返し出力することによって前記周期の楽
音信号を得るようにしたので、発生される楽音の周期（
周波数）が変化しても、インパルス応答信号により決定
されるフォルマント特性すなわち音響信号のフォルマン
ト特性は同じに維持され、入力音響信号の計色を模倣す
るとともに固定フォルマント特性の楽音を得ることがで
きる。

（実施例）以下、本発明の一実施例を図面を用いて説明すると、第
１図は本発明に係る楽音信号発生装置を適用した電子楽
器をブロック図にて示している。

この電子楽器はマイク１１を有し、マイク１１は外部か
らの音響信号を電気信号に変換してＡ／Ｄ変換器１２に
出力する。Ａ／Ｄ変換器１２は入力したアナログ信号を
ディジタル信号に変換して、メモリ１３に出力する。メ
モリ１３はＲＡＭにより構成され前記ディジタル信号を
音響サンプリングデータとして記憶するもので、マイク
１１に入力される音響信号を例えば２〜５秒程度に渡り
記憶できる記憶エリアを有する。また、マイク１１から
の電気信号は入力検知回路１４にも供給されるようにな
っており、同検知回路１４は入力電気信号の有無を検出
することによりマイク１１への音響信号の有無を表す入
力検知信号ＩＮを出力する。入力検知回路１４の出力は
書込み制御回路１５に接続されており、同制御回路１５
はメモリ１３にアドレス信号等を出力して同メモリ１３
の書込み動作を制御するもので、入力検知回路１４から
の入力検知信号ＩＮの到来により前記書込み制御動作を
開始するとともに、前記入力検知信号ＩＮの消滅時又は
メモリ１３の記憶エリアのオーバーフロ一時に書込み終
了信号ＷＴＥＮＤを出力する。

メモリ１３及び書込み制御回路１５には分析データ抽出
回路１６が接続されている０分析データ抽出回路１６は
メモリ１３に記憶されマイク１１に入力された音響信号
の数ミリ秒の長さに対応した音響す〉′ブリングデータ
を１フレームデータ（第５図のＦＢＩ、ＦＲ２を参照）
として順次抽出するもので、書込み制御回路１５からの
書込み終了信号ＷＴＥＮＤの到来により前記抽出動作を
開始する。また、分析データ抽出回路１６には後述する
インパルス応答データ形成回路１７から演算終了信号Ｃ
ＡＬＥＮＤが供給されるようになっており、分析データ
抽出回路１６は前記信号ＣＡＬＥＮＤの到来毎に次のフ
レームデータの抽出を開始する。

分析データ抽出回路１６の出力はインパルス応答データ
形成回路１７に接続されている。インパルス応答データ
形成回路１７は、分析データ抽出回路１６からの各フレ
ームデータに基づき、各フレームデータ毎の音響信号の
スペクトルエンベロープに対応したインパルス応答信号
（例えば２〜３ミリ秒）を表すサンプリングデータを演
算等の実行により形成して出力するとともに、該形成の
終了を表す演算終了信号ＣＡＬＥＮＤを出力する。

このインパルス応答信号を表すサンプリングデータを形
成する手段としては、線型予測法、ケプストラム法等種
々の方法を利用したものが考えられるが、本件実施例で
はその一例としてケプストラム法を用いた場合について
簡単に説明しておく。・第２図はこのケプストラム法を
用いた演算回路例をブロック図にて示すもので、この演
算回路はフーリエ変換器１７ａ、対数変換器１７ｂ、逆
フーリエ変換器１７Ｃ１乗算器１７ｄ、窓関数発生器１
７ｅ、フーリエ変換器１７ｆ、指数変換器１７ｇ及び逆
フーリエ変換器１７ｈからなる。かかる構成においては
１分析データ抽出回路１６からの各フレームデータはフ
ーリエ変換器１７ａにて高速フーリエ変換させて、周波
数域のパワスペクトル（第６Ａ図及び第６Ｂ図参照）に
変換される。

この変換されたパワスペクトルは、対数変換器１７ｂに
より対数変換され、さらに逆フーリエ変換器１７Ｃにて
高速フーリエ逆変換されて時間域（ケフレンジ）のケプ
ストラムに変換される。このケプストラムは乗算器１７
ｄ及び窓関数発生器１７ｅにより因果性の窓がかけられ
て複素ケプストラムに変換される。この複素ケプストラ
ムは再びフーリエ変換器１７ｆにより高速フーリエ変換
されて周波数域に戻される。これにより、各フレームデ
ータに対応した音響信号のスペクトルエンベロープ（第
７Ａ図及び第７Ｂ図参照）が求められる。このスペクト
ルエンベロープは指数変換器１７ｇにて上記対数変換に
よる影響を元に戻すなめ指数変換され、さらに逆フーリ
エ変換器１７ｈにて高速フーリエ逆変換されて時間域に
戻される。

その結果、逆フーリエ変換器１７ｈからは最小位相イン
パルス信号すなわち前記スペクトルエンベロー１特性を
有するインパルス応答信号（第８図のＦＲＩ、ＦＲ２・
・・）を表すサンプリングデータが出力される。なお、
第２図においては、演算回路の各回路１７ａ〜１７ｈの
演算タイミングを制御する制御回路及び逆フーリエ変換
器１７１〕の演算の終了すなわちインパルス応答データ
形成回路１７（第１図）の演算終了信号ＣＡＬＥＮＤを
出力する回路は図示省略されている。

インパルス応答データ形成回路１７の出力はメモリ１８
及び書込み制御回路１９に接続されている。メモリ１８
はＲＡＭにより構成されインパルス応答データ形成回路
１７からのインパルス応答信号を表す所定長のサンプリ
ングデータを記憶するもので、該サンプリングデータを
各フレームＦＲ１，ＦＲ２・・・毎に記憶する複数の記
憶エリアＭＡ１．ＭＡ２・・・を有している。書込み制
御回路１９はメモリ１８に対するサンプリングデータの
書込みを制御するもので、インパルス応答データ形成回
路１７からの演算終了信号ＣＡＬＥＮＤに応答して同形
成回路１７からのインパルス応答信号（第８図のＦＲＩ
、ＦＲ２・・・）を表すサンプリングデータのメモリ１
８への書込みを各フレームＦＢＩ、ＦＲ２・・・毎に制
御する。

また、この電子楽器はキースイッチ回路２１を有する。

キースイッチ回路２１は鍵盤（図示しない）の複数の鍵
に各々対応した複数のキースイッチにより構成され、各
キースイッチは各鍵の押離鍵に応じて開閉成する。キー
スイッチ回路２１には押鍵検出回路２２が接続されてお
り、同検出回路２２はキースイッチ回路２１の各スイッ
チの開閉成を検出することにより各鍵の押離鍵を検出し
て、押鍵された鍵を表すキーコードＫＣ及び該鍵が押鍵
中であることを表すキーオン信号ＫＯＮを出力する。

押鍵検出回路２２の出力は前記キーコードＫＣ及びキー
オン信号ＫＯＨに応じてメモリ１８の読出しを制御する
読出し制御回路２３に接続されている。この読出し制御
回路２３は、第３図に示すように、高い周波数のマスタ
クロック信号φ０を発生するマスタクロック発生器２３
ａを有する。

マスタクロック発生器２３ａの出力は分周器２３ｂに接
続されており、同分周器２′３ｂはマスタクロック信号
φ０を分周して所定レートのクロック信号φＣを出力す
る。分周器２３ｂからのクロック信号φ。はアンド回路
ＡＮＩの一方の入力を介してカウンタ２３ｃに入力され
ており、カウンタ２３ｃはこのクロック信号φＣをカウ
ントしてそのカウント値を第１アドレス信号ＡＤＩとし
て出力する。この第１アドレス信号ＡＤＩはメモリ１８
の各記憶エリアＭＡＬ、ＭＡ２・・・内の各アドレスを
順次指定するもので、同エリアＭＡＬ。

ＭＡ２・・・の先頭アドレス「０」から最終アドレスに
渡り変化する。この第１アドレス信号ＡＤ１は最終アド
レス検出器２３ｄに供給されるようになっており、同検
出器２３ｄは第１アドレス信号ＡＤＩが最終アドレス値
に達したとき検出信号を出力する。この検出信号はイン
バータ回路ＩＮ１を介してアンド回路ＡＮＩの他方の入
力に供給されるようになっており、第１アドレス信号Ａ
Ｄ１が最終アドレス値に達した時点で分周器２３１）か
らのクロック信号φＣがカウンタ２３ｃに供給されない
ようになっている。また、カウンタ２３Ｃのリセット端
子Ｒにはオア回路ｏＲ１を介して後述するキーオンパル
ス信号ＫＯＮＰ及び楽音の一周期を示すキャリイ信号Ｃ
ＡＩが供給されるようになっており、同カウンタ２３ｃ
はキーオンパルス信号ＫＯＮＰ又はキャリイ信号ＣＡＬ
の到来毎に「０」からカウントを開始する。

また、読出し制御回路２３はマスタクロック発生器２３
ａに接続された可変分周器２３ｅを有する。可変分周器
２３ｅはマスタクロック信号φ。

を分周して楽音の音高周波数のｎ（ｎは発生すべき楽音
の一周期分のサンプリングデータ数に等しい）倍の周波
数を有するノートロック信号φ。を出力する。この可変
分周器２３ｅには分周比メモリ２３ｆが接続されており
、同メモリ２３ｆは鍵盤の各付与に鍵音高周波数に反比
例する分周比を記憶しているもので、供給されたキーコ
ードＫＣに応じてこの分周比を読出して可変分周器２３
ｅに出力する。可変分周器２３ｅからのノートロック信
号φ。はモジュロ５．ｎ　、のカウンタ２３ｇに入力さ
れ、同カウンタ２３ｇはノートクロック信号φ。に同期
してｒＱＪ〜ｒｎ−ＩＪを繰返し力ウントシ、そのカウ
ント値がｒｎ−ＩＪから「０」に変化する毎に楽音の一
周期に対応したキャリイ信号ＣＡＬを出力する。また、
カウンタ２３ｇのリセット端子Ｒには、微分回路２３ｈ
によりキーオン信号ＫＯＮを立上がり微分したキーオン
パルス信号ＫＯＮＰが供給されており、同カウンタ２３
ｇはこのキーオンパルス信号ＫＯＮＰの到来に応じて押
鍵時にリセツＩ・されるようになっている。

カウンタ２３ｇにはモジュロ「ｍ」　（但しｍは数１０
程度の整数）のカウンタ２３ｉが接続されており、同カ
ウンタ２３ｉはカウンタ２３ｇからのキャリイ信号ＣＡ
Ｉをカウントすることにより楽音の一周期に同期して「
０」〜ｒｍ−ＩＪに渡り繰返し変化するカウント値をゲ
ート制御回路２３ｊに出力するとともに、カウント値が
ｒ　ｍ　−１，Ｊから「０」に変化する毎にすなわち楽
音のｍ周期毎にキャリイ信号ＣＡ２を出力する。また、
このカウンタ２３ｉのリセット端子Ｒにはキーオンパル
ス信号ＫＯＮＰが供給されており、同カウンタ２３　ｔ
はこのキーオンパルス信号ＫＯＮＰの到来に応じて押鍵
時にリセットされるようになっている。ゲート制御回路
２３ｊはカウンタ２３ｉのカウント値の所定値毎、例え
ば“０，３．６・・・”、”０，５．１０・・・”にて
“１パとなりかつそれ以外の場合には°Ｏ”となるゲー
ト信号ＧＯＮを出力する。

カウンタ２３ｉからのキャリイ信号ＣＡ２はアンド回路
ＡＮ２の一方の入力を介してカウンタ２３１（に入力さ
れており、カウンタ２３にはこのキャリイ信号ＣＡ２を
カウントしてそのカウント値を第２アドレス信号ＡＤ２
として出力する。この第２アドレス信号ＡＤ２はメモリ
１８の各記憶エリアＭＡＬ、ＭＡ２・・・を順次指定す
るものであり、これにより各記憶エリアＭＡＬ、ＭＡ２
・・・は楽音のｍ周期毎に順次指定される。この第２ア
ドレス信号ＡＤ２は最終アドレス検出器２３、Ｑに供給
されるようになっており、同検出器２３ｐは第２アドレ
ス信号ＡＤ２が最終アドレス値に達したとき検出信号を
出力する。この検出信号はインバータＩＮ２を介してア
ンド回路ＡＮ２の他方の入力に供給されるようになって
おり、第２アドレス信号Ａ　Ｄ　２が最終アドレス値に
達した時点でカウンタ２３ｉからのキャリイ信号ＣＡ２
がカウンタ２３ｋに供給されないようになっている。

また、カウンタ２３にのリセット端子Ｒにはキーオンパ
ルス信号ＫＯＮＰが供給されるようになっており、同カ
ウンタ２３にはキーオンパルス信号Ｋ　ＯＮ　Ｐに応じ
て押鍵時にリセッＩ・されるようになっている。

メモリ１８の出力は補間回路２４に接続されており、補
間回路２４は、第４図に示すように、減算器２４ａ、ゲ
ート回路２４ｂ、乗算器２４ｃ、利得係数発生器２４ｄ
、加算器２４ｅ及びシフトレジスタ２４ｆにより構成さ
れている。

減算器２４ａはメモリ１８から供給されるサンプリング
データから、シフトレジスタ２４ｆの最終ステージから
供給されるサンプリングデータを減算して、該減算によ
る差データをゲート回路２４ｂに出力する。ゲート回路
２４ｂは読出し制御回路２３からのゲート信号ＧＯＮに
より導通又は非導通制御されるもので、同信号ＧＯＮが
“１パのとき減算器２４ａからの入力データを乗算器２
４ｃに供給し、同信号が“０”のとき前記供給を禁止す
る。乗算器２４ｃはゲート回路２４ｂからの入力データ
に利得係数発生器２４ｄからの利得係数ｇを乗算して加
算器２４ｅの一方の入力に供給する。加算器２４ｅの他
方の入力にはシフトレジスタ２４ｆの最終ステージから
のサンプリングデータが供給されており、同加算器２４
ｅは該サンプリングデータと乗算器２４ｃからの入力デ
ータとを加算して該加算結果を補間回路２４から外部へ
出力データとして出力するとともに、同加算結果をシフ
Ｉ・レジスタ２４ｆの第１ステージに供給する。シフト
レジスタ２４ｆは楽音の一周期分のサンプリングデータ
数に等しいｎステージのレジスタにより構成されており
、各ステージに記憶されているサンプリングチ３．−夕
は読出し制御回路２３からのノートタロツク信号φ。に
より順次シフトされるとともに、同制御回路２３からの
キーオンパルス信号ＫＯＮＰにより押鍵時にリセットさ
れるようになっている。

補間回路２４の出力は乗算器２５（第１図）に接続され
ており、同乗算器２５は補間回路２４（加算器２４ｅ）
からの出力データとエンベロープ波形データＥＮＶを乗
算して出力する。このエンベロープ波形データＥＮＶは
エンベロープ波形信号発生器２６から供給されるもので
、同発生器２６は押鍵検出回路２２からのキーオン信号
ＫＯＮに応じて発生楽音のエンベロープ波形を表すエン
ベロープ波形データＥＮＶを形成して出力する。

乗算器２５の出力はＤ／Ａ変換器２７に接続されており
、同変換器２７は入力したディジタル信号をアナログ信
号に変換して出力する。Ｄ／Ａ変換器２７の出力はアン
プ２８を介してスピーカ２つに接続されている。

次に、上記のように構成した実施例の動作を説明する。

最初に、外部から供給される音声信号、楽器音信号等の
音響信号のスペクトルエンベロープに対応したインパル
ス応答信号を表すサンプリングデータを形成記憶する過
程について説明すると、外部から供給された音響信号は
マイク１１にて電気信号に変換されるとともに、Ａ／Ｄ
変換器１２にて音響サンプリングデータに変換され順次
メモリ１３に供給される。一方、入力検知回路１４は前
記音響信号の入力を検知して入力検知信号ＩＮを書込み
制御回路１５に出力し、書込み制御回路１５が前記信号
ＩＮに基づきメモリ１３の書込み動作を制御するので、
メモリ１３にはＡ／Ｄ変換器１２からの音響サンプリン
グデータが順次書込まれる。かかる場合、音響サンプリ
ングデータはメモリ１３の先頭番地から書込まれるが、
音響信号の入力時間が短いために該音響信号に対応する
音響サンプリングデータがメモリ１３の最終番地まで書
込まれない場合には、該音響サンプリングデータが書込
まれた番地より後ろの番地に対応した記憶領域内のデー
タは書込み制御回路１５によりクリアされる。また、音
響信号の入力時間が長いために、該音響信号に対応した
音響サンプリングデータの全てをメモリ１３に書込むこ
とができない場合には、メモリ１３の最終番地への前記
音響サンプリングデータの書込み終了後、書込み制御回
路１５による書込み制御動作は終了する。

上記のようにして音響サンプリングデータの書込みが終
了すると、書込み制御回路１５は書込み終了信号ＷＴＥ
ＮＤを分析データ抽出回路１６に出力する。分析データ
抽出回路１６は前記信号ＷＴＥＮＤに応答して第１フレ
ームデータＦＲ１の抽出動作を開始する。かかる場合、
分析データ抽出回路１６はメモリ１３の先頭番地から順
次アドレス指定して、メモリ１３に記憶させている音響
サンプリングデータを順次読出し、入力音響信号の頭か
ら約数１０ミリ秒に渡る音響サンプリングデータを第１
フレームデータＦＲ，１（第５図参照）としてインパル
ス応答データ形成回路１７に出力する。

インパルス応答データ形成回路１７においては、前記入
力した第１フレームデータＦＲＩは、フーリエ変換器１
７ａの高速フーリエ変換処理により、前記第１フレーム
データＦＲＩに対応した音響信号のパワスペクトル（第
６Ａ図参照）を表すデータに変換される。この変換され
たデータは、対数変換器１７ｂ、逆フーリエ変換器１７
Ｃ１乗算器１７ｄ、窓関数発生器１７ｅ及びフーリエ変
換器１７ｆの各処理により、前記第１フレームデータＦ
ＲＩに対応した音響信号のスペクトルエンベロー１（第
７Ａ図参照）を表すデータに変換される。

この変換されたデータは、指数変換器１７ｇ及び逆フー
リエ変換器１７ｈの処理により、前記スペクトルエンベ
ロープに対応したインパルス応答信号（第８図のＦＲＩ
参照）に対応したサンプリングデータに変換されて、メ
モリ１８に供給される。

かかるサンプリングデータの形成が終了すると、インパ
ルス応答データ形成回路１７は演算終了信号ＣＡＬＥＮ
Ｄを書込み制御回路１９に出力する。

書込み制御回路１９は前記信号ＣＡＬＥＮＤに応答して
、前記サンプリングデータをメモリ１８の記憶エリアＭ
ＡＩに書込む。

また、上記サンプリングデータの形成終了時には、イン
パルス応答データ形成回路１７がらの前記演算終了信号
ＣＡＬＥＮＤは分析データ抽出回路１６にも供給され、
同抽出回路１６は上記場合と同様にしてメモリ１３から
第２フレームデータＦＲ２（第５図参照〉を抽出してイ
ンパルス応答データ形成回路１７に出力する。ただし、
この場合には、メモリ１３は第２フレームデータＦＲ２
の最終番地より多少手前の番地がら順次アドレス指定さ
れ、数１０ミリ程度の入力音響信号を表す音響サンプリ
ングデータが抽出される。このようにｊ−でインパルス
応答データ形成回路１７に供給された第２フレームデー
タＦＲ２は、上記場合と同様にして、第２フレームデー
タＦＲ２に対応した音響信号のスベク１−ルエンベロー
ブに対応したインパルス応答信号（第８図のＦＲ２’）
を表すサンプリングデータに変換されてメモリ１８に供
給される。この場合、書込み制御回路１９は前記サンプ
リングデータの形成終了を表す演算終了信号ＣＡＬＥＮ
Ｄに基づきメモリ１８の記憶エリアＭＡ２を指定するの
で、前記サンプリングデータはメモリ１８の記憶エリア
ＭＡ２に書込まれる。このようにして、各フレームＦＲ
Ｉ、ＦＲ２・・・に対応する入力音響信号のスペクトル
エンベロープに対応したインパルス応答信号を表すサン
プリングデータは、メモリ１８の各記憶上□・リアＭＡ
Ｌ。

ＭＡ２・・・に順次書込まれる。なお、入力音響信号が
短いために、分析データ抽出回路１６にて抽出されるフ
レームデータＦＲ’ｌ、ＦＲ２・・・の数がメモリ１８
の記憶エリアＭＡＬ、ＭＡ２・・・に満たない場合には
、最後のフレームデータに対応したサンプリングデータ
が残りの記憶エリアに書込まれる。

上記動作の結果、メモリ１８の各記憶エリアＭＡＩ、Ｍ
Ａ２・・・には、所定時間の入力音響信号と同一のフォ
ルマン１〜特性を有しかつ連続スペクトル特性を有する
所定長（記憶エリアＭＡＬ。

ＭＡ２・・・の記憶容量に対応）のサンプリングデータ
が各々記憶されることになる。

次に、上記のようにしてメモリ３１の各記憶エリアＭＡ
Ｌ、ＭＡ２・・・に記憶されているサンプリングデータ
に基づき楽音信号を発生する動作について説明する。鍵
盤にていずれかの鍵が押下されて、キースイッチ回路２
１内における前記押下鍵に対応したキースイッチが閉成
すると、押鍵検出回路２２はこの押鍵を検出して、押さ
れた鍵を表すキーコードＫＣ及びキーオン信号ＫＯＮを
読出し御回路２３に供給する。読出し制御回路２３にお
いては、微分回路２３ｈがキーオン信号ＫＯＮを微分す
ることによりキーオンパルス信号ＫＯＮＰを発生し、こ
のキーオンパルス信号ＫＯＮＰによりカウンタ２３ｃ、
２３ｇ、２３ｉ、２３ｋが各々リセットされる。このキ
ーオンパルス信号ＫＯＮＰは補間回路２４のシフトレジ
スタ２４ｒにも給され、シフトレジスタ２４ｆがリセッ
トされるにれらのリセツ）〜後、カウンタ２３ｃは分周
器２３ｂからアンド回路ＡＮＩを介して供給されるクロ
ック信号φ。をカウントして、同信号φＣに同期して「
０」から順次変化する第１アドレス信号ＡＤＩをメモリ
１８に出力する。このメモリ１８には前記リセットによ
り「０」に設定されている第２アドレス信号ＡＤ２がカ
ウンタ２３ｋから供給されており、同メモリ１８は記憶
エリアＭＡＩに記憶されているサンプリングデータをタ
ロツク信号φＣに同期して順次出力し始める。

第１アドレス信号ＡＤＩが記憶エリアＭＡＬの最終アド
レスに達すると、最終アドレス検出器２３ｄが検出信号
を出力し、アンド回路ＡＮＩがインバータ回路ＩＮＩと
の協働によりカウンタ２３ｃに対するクロック信号φＣ
の供給を停止するのでサンプリングデータの読出しが一
時停止される。

一方、カウンタ２３ｇは可変分周器２３ｅからの音高周
波数に比例した周波数のノードクロツタ信号φ。をカウ
ントシ、楽音の一周期毎にキャリイ信号ＣＡＬ（第９図
）を出力してオア回路ＯＲＩを介してカウンタ２３ｃを
楽音の一周期Ｔ、毎にリセットする。このリセットによ
り、カウンタ２３ｃは再び「０」からカウントを開始し
て、第１アドレス信号ＡＤＩが最終アドレスに達すると
再びそのカウントを停止する。このようにして、カウン
タ２３ｃは「０」から最終アドレスまでのカウント及び
その停止を楽音の一周期Ｔ、毎に繰返すので、メモリ１
８から読出された波形は、第９図ＳＤに示すように、フ
レームデータＦＲＩに関する音響信号のスペクトルエン
ベロープに対応したインパルス応答信号部分ＦＲ１と無
信号部分とを組み合わせたものとなる。この場合、イン
パルス応答信号部分ＦＲＩが周期Ｔ。より短い限り、こ
のインパルス応答信号部分ＦＢＩはクロック信号φ。の
レートに従って読出し出力される所定長の信号部分であ
り、無信号部分が周期Ｔ。に応じて圧縮又は伸長される
。

一方、インパルス応答信号部分ＦＲＩが周期Ｔ、より長
い場合、カウンタ２３ｃによる第１アドレス信号ＡＤＩ
が最終アドレス値をカウントする前に、カウンタ２３ｇ
はキャリイ信号ＣＡ１（第１０図参照）を出力してカウ
ンタ２３ｃをリセットする。その結果、メモリ１８から
読出された波形は、第１０図参照に示すように、フレー
ムデータＦＲＩに関する音響信号のスペクトルエンベロ
ープに対応したインパルス応答信号の後部を無視したも
のとなる。この場合、前記無視される部分が少なければ
、多少の音質低下があるものの、無視される部分は略無
信号Ｃ＋近いのでそれ程問題はない。

このようにしてメモリ１８がら読出された波形ＳＤを表
すサンプリングデータは補間回路２４の減算器２４ａに
供給され、減算器２４ａは該サンプリングデータから、
シフトレジスタ２４ｆがらのサンプリングデータを減算
して、該減算した差データをゲート回路２４ｂに出力す
る。なお、最初、シフトレジスタ２４ｆはキーオンパル
ス信号ＫＯＮＰによりリセットされているので、同レジ
スタ２４ｆから減算器２４ａに供給されるサンプリング
データは「０」であり、ゲート回路２４ｂに供給される
前記差データは波形メモリ１８がちのサンプリングデー
タと等しくなる。ゲート回路２４ｂはカラン）・２３　
ｉのリセットにより最初“１”となるゲート信号ＧＯＮ
により導通状態に制御されているので、減算器２４ａが
らのデータを乗算器２４ｃに供給する。

乗算器２４ｃには、利得係数発生器２４ｄがらの利得係
数値ｇが供給されており、同乗算器２４Ｃは前記供給デ
ータに利得係数値ｇを乗算して加算器２４ｅの一方の入
力に供給する。この場合、加算器２４ｅの他方の入力に
は上述のように「ｏ」に設定されているサンプリングデ
ータがシフトレジスタ２４ｆの最終ステー゛ジがら供給
されているので、乗算器２４ｃからのデータがシフトレ
ジスタ２４ｆの第１ステージに入力され、同レジスタ２
４ｆは同データをノートクロック信号φ。に同期して順
次シフトしながら記憶する。このようにして、カウンタ
２３ｇが’ｎ−ＩＪをカウントし終えると、メモリ１８
は波形の一周期分のサンプリングデータを補間回路２４
に出力したことになり、シフトレジスタ２４ｆの各ステ
ージには前記一周期分のサンプリングデータが記憶され
る。

このようにして楽音の一周期に相当する時間が経過する
と、カウンタ２３ｇは上述したようにキャリイ信号ＣＡ
１を出力し、カウンタ２３１がこのキャリイ信号ＣＡＩ
に基づきそのカウント値を「１」にすると、ゲート制御
回路２３ｊは０゛′となるゲート信号ＧＯＮを出力する
。このゲート信号ＧＯＮにより、ゲート回路２４ｂは非
導通制御されて、乗算器２４ｃを介して加算器２４ｅの
一方の入力に「０」を表すデータを供給する。

これにより、加算器２４ｅはシフトレジスタ２４ｆの最
終ステージから供給されるサンプリングデータをそのま
まシフトレジスタ２４ｆの第１ステージに供給するので
、同レジスタ２４ｆは上記記憶したサンプリングデータ
を循環記憶する。一方、シフトレジスタ２４ｆの第１ス
テージに入力されるサンプリングデータは乗算器２５に
も供給され、乗算器２５にてエンベロープ波形信号発生
器２６から供給されるエンベロープ波形データと乗算さ
れてディジタルアナログ変換器２７に供給される。この
エンベロープ波形データが乗算されたサンプリングデー
タはり、　／’　Ａ変換器２７にてアナログ信号に変換
され、このアナログ信号はアンプ２８を介してスピーカ
２９に供給されて、スピーカ２９がこのアナログ信号に
対応した楽音を発音し始める。このように、ゲート信号
Ｇ　ＯＮが“０°′である間に、シフトレジスタ２４ｆ
は同一波形を表すサンプリングデータを循環記憶すると
ともに、同データを乗算器２５、Ｄ／Ａ変換器２７及び
アンプ２８を介してスピーカ２９に出力し続けるので、
スピーカ２９はこのサンプリングデータにより表される
楽音を発音し続ける。この場合、シフトレジスタ２４ｆ
はｎステージで構成され、かつ音高周波数のｎ倍のノー
トクロック信号φ。

によってシフト制御されるので、シフトレジスタ２４ｆ
は、第９図及び第１０図に示すように、楽音の一周期Ｔ
ｎ分の波形ＳＤを表すサンプリングデータを記憶し、ス
ピーカ２９はこのサンプリングデータにより表された波
形すなわち前記波形ＳＤを音高周波数で繰返し出力して
楽音信号を発音する。

かかる状態にて、カウンタ２３ｉのカウント値が上昇し
て所定値（例えば「３」又は「５」）に達するとゲート
信号ＧＯＮが“１”になる。このように、ゲート信号Ｇ
ＯＮが“１”になると、ゲ−）−回路２４ｂは導通状態
に制御され、上述と同様に、メモリ１８内の記憶エリア
ＭＡＩから読出されたサンプリングデータとシフトレジ
スタ２４ｆの最終ステージから出力されたサンプリング
データとの差データが、ゲート回路２４ｂ及び乗算器２
４ｃを介して加算器２４ｅの一方の入力に供給される。

加算器２４ｅの他方の入力には、シフトレジスタ２４ｆ
の最終ステージから出力されたサンプリングデータが供
給されているので、同加算器２４ｅはシフトレジスタ２
４ｆに記憶されていたサンプリングデータを、前記差デ
ータに応じて修正し、シフ１−レジスタ２４ｆはこの修
正したサンプリングデータを再び記憶することにより以
前のサンプリングデータを更新する。そして、再びカウ
ンタ２３ｉのカウント値が上昇してゲート信号ＧＯＮが
“０″になると、ゲート回路２４ｂは非導通状態に制御
され、シフトレジスタ２４ｆは再びサンプリングデータ
を循環記憶するようになる。以降、このゲート回路２４
ｂの導通制御に伴うシフトレジスタ２４ｆ内のサンプリ
ングデータの更新及びゲート回路２４ｂの非導通制御に
伴うシフトレジスタ２４ｆ内のサンプリングデータの記
憶保持により、シフＩ・レジスタ２４ｆに記憶されるサ
ンプリングデータが徐々にメモリ１８の記憶エリアＭＡ
Ｌに記憶されているサンプリングデータに近づく。この
ように徐々に変化するサンプリングデータは、上記場合
と同様に、乗算器２５、Ｄ／Ａ変換器２７及びアンプ２
８を介してスピーカ２９に供給され、スピーカ２９がこ
のサンプリングデータに対応した楽音を発音するので、
発音される楽音はメモリ１８の記憶エリアＭＡＩに記憶
されているサンプリングデータにより表された波形に徐
々に近づく。

さらに、押鍵からの時間が経過して、カウンタ２３ｉが
ｒｍ−ＩＪをカウントし終えると、同カウンタ２３ｉは
アンド回路ＡＮ２を介してキャリイ信号ＣＡ２をカウン
タ２３ｋに出力する。カウンタ２３にはカウント値を「
１−１だけ上昇させて第２アドレス信号ＡＤ２を「１」
に変更する。この第２アドレス信号ＡＤ２の変更により
、メモリ１８は記憶エリアＭＡ２に記憶しているサンプ
リングデータを繰返し出力するようになる。また、これ
と同時に、カウンタ２３ｉは再び「０」からｒｍ−ＩＪ
までのカウント動作を開始する。この場合も、補間回路
２４は、上記第２アドレス信号ＡＤ２が「０，１である
場合と同様、ゲート回路２４ｂの導通制御に伴うシフ）
・レジスタ２４ｆ内のサンプリングデータの更新、及び
ゲート回路２４ｂの非導通制御に伴うシフトレジスタ２
４ｆ内のサンプリングデータの記憶保持により、シフト
レジスタ２４ｆに記憶されているサンプリングデータを
、メモリ１８の記憶エリアＭＡ２に記憶されているサン
プリングデータに徐々に近づける。これにより、スピー
カ２９から発音される楽音は、メモリ１８の記憶エリア
ＭＡＬ内のサンプリングデータにより表される波形から
、同メモリ１８の次の記憶エリアＭＡ２内、、のサンプ
リングデータにより表される波形に徐々に近づいていく
、このようにして、第２アドレス信号ＡＤ２が増加する
に従って、スピーカ２９から発音される楽音の波形はメ
モリ１８の各記憶エリアＭＡ１．ＭＡ２．　　・・・の
サンプリングデータにより表された波形に従って徐々に
変化する。そして、第２アドレス信号ＡＤ２が最終アド
レス値に達すると、最終アドレ、ス検出器２３．１２は
インバータ回路ＩＮ２及びアンド回路ＡＮ２との協働に
よりカウンタ２３ｉからのキャリイ信号ＣＡ２のカウン
タ２３にへの供給を停止するので、カウンタ２３ｋによ
る第２アドレス信号ＡＤ２の更新が停止する。

上記のような動作説明からも理解できる通り、この実施
例によれば、メモリ１８から順次切換え出力されるサン
プリングデータは補間回路２４によりその変化が緩和さ
れ、スピーカ２９から楽音として出力されるので、発音
される楽音の波形は徐々に変化し、発生楽音が聴感上快
いものとなる。

また、鍵盤にて異なる音高の鍵が押されても、カウンタ
２３ｃは楽音の一周期Ｔｎに対応したカウンタ２３ｇか
らのキャリイ信号ＣＡＩによりリセットされるが、同カ
ウンタ２３ｃのカウント動作は分周器２３ｂから供給さ
れる一定のクロック信号φＣにより規定されて、第１ア
ドレス信号ＡＤ１の変化速度は一定に保たれるので、メ
モリ１８から出力されるサンプリングデータにより表さ
れた波形すなわちインパルス応答信号に対応する波形部
分は時間的に圧縮又は伸長されず常に同じものとなる。

これにより、補間回路２４を介してスピーカ２９から出
力される楽音の波形も音高変化とは無関係にインパルス
応答信号に相当する同一波形部分を有することになり、
スピーカ２つは前記波形部分により規定されたフォルマ
ント特性を示すことになる。その結果、上記実施例の電
子楽器は楽音を固定フォルマント特性に従って発音する
ようになる。

なお、上記実施例においては、インパルス応答データ形
成回路１７内の演算回路をハード回路により構成したが
、この演算回路における各演算をコンピュータにより実
行させるようにしてもよい。

さらに、分析データ抽出回路１６、補間回路２４等の各
回路の処理をコンピュータで実行させるようにしてもよ
い。

また、上記実施例において１よ、補間回路２４によりイ
ンパルス応答信号を表すサンプリングデータの時間的変
化を緩和するようにしたが、この時間的変化が問題にな
らない場合には、ノートクロック信号φ。によりメモリ
１８の各記憶エリアＭＡｌ、ＭＡ２・・・から繰返し読
出したサンプリングデータを補間回路２４を介さず直接
乗算器２５に導くようにしてもよい。

また、上記実施例においては、クロック信号φ０を形成
する分周器２３ｂの分周比を固定するようにしたが、同
分周器２３ｂを可変分周器で構成し、該可変分周器の分
周比を押鍵検出回路２２からのキーコードＫＣに応じて
所定音域毎（例えば、オクターブ毎、半オクターブ毎程
度）に若干変更するようにしてもよい。これによれば、
オクターブ毎、半オクターブ毎にフォルマント特性が若
干変化するようになる。また、図示しない演奏操作子出
力又は鍵タツチ出力等により前記分周比を若干変更する
ようにしてもよい。

また、上記実施例においては、ケプストラム法を用いて
インパルス応答信号を表すサンプリングデータを形成す
るようにしたが、入力した音響信号（Ａ／Ｄ変換器１２
の出力〉から自己相関関数列を求め、これによる正規方
程式をレビンソンアルゴリズムを用いて高速で解くこと
により逆フィルタの係数列を求め、この求めた係数列を
用いたフィルタにインパルス信号を入力して入力音響信
号のスペクトルエンベロープに対応したインパルス応答
信号を表すサンプリングデータを形成するようにしても
よい。さらに、音響信号（Ａ／Ｄ変換器１２の出力）に
アダプティブフィルタ（ＡＲ。

型又はＭＡ型）を適用し、その係数を適当な分析時間毎
に抽出し、この係数を用いて前記サンプリングデータを
形成するようにしてもよい。これらの方法を利用するよ
うにすれば、上記実施例とは異なり、上記実施例による
楽音を音響信号の入力に対しリアルタイムで発音させる
ことができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る楽音信号発生装置を適
用した電子楽器のブロック図、第２図は第１図のインパ
ルス応答データ形成回路に内蔵される演算回路の一例を
示すブロック図、第３図は第１図の読出し制御回路の一
例を示すブロック図、第４図は第１図の補間回路の一例
を示すブロック図、第５図は第１図の実施例の動作を説
明するための信号波形図、第６Ａ図及び第６Ｂ図は第５
図の信号波形図により表された信号のスペクトル特性図
、第７Ａ図及び第７Ｂ図は第６Ａ図及び第６Ｂ図に対応
したスペクトルエンベロープ特性図、並びに第８図乃至
第１０図は第１図の実施例の動作を説明するための信号
波形図である。符号の説明１１・・・マイク、１２・・・Ａ／Ｄ変換器、１３・・
・メモリ、１６・・・分析データ抽出回路、１７・・・
インパルス応答データ形成回路、１８・・・メモリ、１
９・・・書込み制御回路、２１・・・キースイッチ回路
、２２・・・押鍵検出回路、２３・・・読出し制御回路
、２３ａ・・・マスタクロック発生器、２３ｂ・・・分
周器、２３ｃ、２３ｇ、２３ｉ、２３に−・−カウンタ
、２３ｅ・・・可変分周器、２３ｆ・・・分周比メモリ
、２４・・・補間回路。出願人　　日本楽器製造株式会社代理人　　弁理士　長　谷　照　− （外１名）第５図しベル　　　　　　　　　　　　　ＬＡ１ＬＩ第７Ａ図
　　　　第７ＢＩ！！第８図第９図第１０図

Claims

【特許請求の範囲】

（１）音響信号を電気信号に変換して入力する音響信号
入力手段と、前記変換した電気信号に基づいて前記音響信号のスペク
トルエンベロープに対応した所定長のインパルス応答信
号を形成するインパルス応答信号形成手段と、前記インパルス応答信号を発生すべき楽音の周期に同期
したタイミングで繰返し出力する出力手段とを備えたことを特徴とする楽音信号発生装置。
（２）上記インパルス応答信号形成手段を、上記インパ
ルス応答信号の各瞬時値を表す複数のサンプリングデー
タを形成するサンプリングデータ形成手段と、前記サンプリングデータを記憶するメモリ手段とで構成
するとともに、上記出力手段を、前記メモリ手段を発生すべき楽音の音高周波数とは無関
係な所定レートで順次操返しアドレス指定して前記サン
プリングデータの読出しを制御する読出し制御手段と、発生すべき楽音の音高周期に対応した音高周期信号を形
成して前記読出し制御手段による前記アドレス指定の操
返し開始タイミングを前記音高周期信号により同期制御
する同期制御手段とで構成した上記特許請求の範囲第１項記載の楽音信号発
生装置。
（３）上記インパルス応答信号形成手段を、上記変換し
た電気信号から異なる時点における所定長の複数の電気
信号を複数のフレームデータとして抽出するフレームデ
ータ抽出手段と、前記各フレームデータに対応した各電
気信号に基づいて該各電気信号により表される音響信号
のスペクトルエンベロープに対応した複数のインパルス
応答信号を表す複数組のサンプリングデータを形成する
サンプリングデータ形成手段と、前記複数組のサンプリ
ングデータを各々記憶する複数のメモリ手段とで構成するとともに、上記出力手段を、前記複数のメモリ手段を発生すべき楽音の音高周波数と
は無関係な所定レートで順次繰返しアドレス指定して前
記複数組のサンプリングデータの各読出しを制御する第
１読出し制御手段と、発生すべ楽音の音高周期に対応し
た音高周期信号を形成して前記第１読出し制御手段によ
る前記アドレス指定の繰返し開始タイミングを前記音高
周期信号により同期制御する同期制御手段と、前記複数
のメモリ手段を前記第１読出し制御手段のアドレス指定
レートよりも長い時間間隔で順次切換え指定して前記複
数のメモリ手段の読出し出力を順次許容する第２読出し
制御手段とで構成した上記特許請求の範囲第１項記載の楽音信号発
生装置。