JP2819533B2 - 楽音信号発生装置 - Google Patents
楽音信号発生装置Info
- Publication number
- JP2819533B2 JP2819533B2 JP63112891A JP11289188A JP2819533B2 JP 2819533 B2 JP2819533 B2 JP 2819533B2 JP 63112891 A JP63112891 A JP 63112891A JP 11289188 A JP11289188 A JP 11289188A JP 2819533 B2 JP2819533 B2 JP 2819533B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- waveform
- data
- sampling data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H7/00—Instruments in which the tones are synthesised from a data store, e.g. computer organs
- G10H7/08—Instruments in which the tones are synthesised from a data store, e.g. computer organs by calculating functions or polynomial approximations to evaluate amplitudes at successive sample points of a tone waveform
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H1/00—Details of electrophonic musical instruments
- G10H1/0091—Means for obtaining special acoustic effects
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H1/00—Details of electrophonic musical instruments
- G10H1/02—Means for controlling the tone frequencies, e.g. attack or decay; Means for producing special musical effects, e.g. vibratos or glissandos
- G10H1/04—Means for controlling the tone frequencies, e.g. attack or decay; Means for producing special musical effects, e.g. vibratos or glissandos by additional modulation
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H2210/00—Aspects or methods of musical processing having intrinsic musical character, i.e. involving musical theory or musical parameters or relying on musical knowledge, as applied in electrophonic musical tools or instruments
- G10H2210/155—Musical effects
- G10H2210/265—Acoustic effect simulation, i.e. volume, spatial, resonance or reverberation effects added to a musical sound, usually by appropriate filtering or delays
- G10H2210/281—Reverberation or echo
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H2250/00—Aspects of algorithms or signal processing methods without intrinsic musical character, yet specifically adapted for or used in electrophonic musical processing
- G10H2250/131—Mathematical functions for musical analysis, processing, synthesis or composition
- G10H2250/145—Convolution, e.g. of a music input signal with a desired impulse response to compute an output
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S84/00—Music
- Y10S84/26—Reverberation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電子楽器、玩具等に利用される楽音信号発
生装置に係り、特に波形信号に変調を付与することによ
って発生楽音に音響効果を付与し、または新たな楽音信
号を合成して出力する楽音信号発生装置に関する。
生装置に係り、特に波形信号に変調を付与することによ
って発生楽音に音響効果を付与し、または新たな楽音信
号を合成して出力する楽音信号発生装置に関する。
［従来技術］ 従来、この種の装置としては、楽音信号に低周波数の
波形信号による振幅変調、位相変調、周波数変調等を施
してトレモロ、アンサンブル等の効果を得るようにし、
または楽音信号を循環遅延しながら出力することにより
残響効果、エコー効果等を得るようにするものは知られ
ている。
波形信号による振幅変調、位相変調、周波数変調等を施
してトレモロ、アンサンブル等の効果を得るようにし、
または楽音信号を循環遅延しながら出力することにより
残響効果、エコー効果等を得るようにするものは知られ
ている。
［発明が解決しようとする課題］ しかるに、上記のような従来の装置にあっては、変調
又は遅延が単純で、得られる楽音が音の厚みに欠け、聴
取者にとっては物足りないものであった。
又は遅延が単純で、得られる楽音が音の厚みに欠け、聴
取者にとっては物足りないものであった。
本発明が上記問題に鑑み案出されたもので、その目的
は簡単な構成で波形信号に複雑な変調を施すことによ
り、豊かな音響効果の付与された楽音信号又は音に厚み
のある豊かな楽音信号を形成できるようにした楽音信号
発生装置を提供しようとするものである。
は簡単な構成で波形信号に複雑な変調を施すことによ
り、豊かな音響効果の付与された楽音信号又は音に厚み
のある豊かな楽音信号を形成できるようにした楽音信号
発生装置を提供しようとするものである。
［課題を解決するための手段］ 上記目的を達成するために、第１の発明（請求項１に
係る発明）の構成上の特徴は、連続楽音波形の各瞬時値
をそれぞれ表す第１サンプリングデータを時間経過に従
って順次出力する楽音波形データ発生手段と、前記楽音
波形データ発生手段からの第１サンプリングデータを入
力して順次更新しながら新しいものから順にＮ個の第１
サンプリングデータを常に記憶保持する更新記憶手段
と、連続波形の各瞬時値をそれぞれ表すＮ個の第２サン
プリングデータを記憶する波形データ記憶手段と、前記
更新記憶手段に記憶保持されているＮ個の第１サンプリ
ングデータと前記波形データ記憶手段に記憶されている
Ｎ個の第２サンプリングデータとをそれぞれ乗算する乗
算手段と、前記乗算手段による各乗算結果を合成して出
力楽音波形の瞬時値を表す出力サンプリングデータとし
て出力する合成手段とを備えたことにある。
係る発明）の構成上の特徴は、連続楽音波形の各瞬時値
をそれぞれ表す第１サンプリングデータを時間経過に従
って順次出力する楽音波形データ発生手段と、前記楽音
波形データ発生手段からの第１サンプリングデータを入
力して順次更新しながら新しいものから順にＮ個の第１
サンプリングデータを常に記憶保持する更新記憶手段
と、連続波形の各瞬時値をそれぞれ表すＮ個の第２サン
プリングデータを記憶する波形データ記憶手段と、前記
更新記憶手段に記憶保持されているＮ個の第１サンプリ
ングデータと前記波形データ記憶手段に記憶されている
Ｎ個の第２サンプリングデータとをそれぞれ乗算する乗
算手段と、前記乗算手段による各乗算結果を合成して出
力楽音波形の瞬時値を表す出力サンプリングデータとし
て出力する合成手段とを備えたことにある。
前記のように構成した第１の発明においては、楽音波
形データ発生手段から出力された連続楽音波形の各瞬時
値を表す第１サンプリングデータのうちで新しいものか
らＮ個の第１サンプリングデータが順次更新されながら
更新記憶手段に常に記憶保持されるとともに、同記憶保
持されているＮ個の第１サンプリングデータが乗算手段
にて波形データ記憶手段に記憶されていて連続波形の各
瞬時値を表すＮ個の第２サンプリングデータとそれぞれ
乗算される。そして、各乗算結果が合成手段にて合成さ
れて出力楽音波形の瞬時値を表す出力サンプリングデー
タとして出力されるので、出力楽音波形信号は、楽音波
形データ発生手段から出力された連続楽音波形信号と波
形データ記憶手段に記憶されていて第２サンプリングデ
ータにより表された連続波形信号との畳み込み演算され
たものとなる。
形データ発生手段から出力された連続楽音波形の各瞬時
値を表す第１サンプリングデータのうちで新しいものか
らＮ個の第１サンプリングデータが順次更新されながら
更新記憶手段に常に記憶保持されるとともに、同記憶保
持されているＮ個の第１サンプリングデータが乗算手段
にて波形データ記憶手段に記憶されていて連続波形の各
瞬時値を表すＮ個の第２サンプリングデータとそれぞれ
乗算される。そして、各乗算結果が合成手段にて合成さ
れて出力楽音波形の瞬時値を表す出力サンプリングデー
タとして出力されるので、出力楽音波形信号は、楽音波
形データ発生手段から出力された連続楽音波形信号と波
形データ記憶手段に記憶されていて第２サンプリングデ
ータにより表された連続波形信号との畳み込み演算され
たものとなる。
これにより、第１の発明によれば、例えば波形データ
記憶手段に各種の室内、アンプ、響板（ピアノ、ギター
等）等のインパルス応答信号波形をサンプリングしたも
のを第２サンプリングデータとして記憶しておくように
すれば、簡単な構成で、各種室内の残響特性や、各種ア
ンプ、各種響板等の音響特性をシミュレートしたような
豊かな音響効果の付与された楽音が得られる。また、同
第２サンプリングデータとして、他の楽器音、動物の鳴
き声、自然界の音等に関する波形信号のサンプリングデ
ータを波形データ記憶手段に記憶しておくようにすれ
ば、楽音波形データ発生手段から発生された連続楽音波
形信号の前記楽器音、動物の鳴き声、自然界の音等に応
じて複雑に変調された従来にない豊かな楽音が得られ
る。
記憶手段に各種の室内、アンプ、響板（ピアノ、ギター
等）等のインパルス応答信号波形をサンプリングしたも
のを第２サンプリングデータとして記憶しておくように
すれば、簡単な構成で、各種室内の残響特性や、各種ア
ンプ、各種響板等の音響特性をシミュレートしたような
豊かな音響効果の付与された楽音が得られる。また、同
第２サンプリングデータとして、他の楽器音、動物の鳴
き声、自然界の音等に関する波形信号のサンプリングデ
ータを波形データ記憶手段に記憶しておくようにすれ
ば、楽音波形データ発生手段から発生された連続楽音波
形信号の前記楽器音、動物の鳴き声、自然界の音等に応
じて複雑に変調された従来にない豊かな楽音が得られ
る。
また、第２の発明（請求項２に係る発明）の構成上の
特徴は、前記第１の発明の波形データ記憶手段を、音響
信号をアナログ電気信号に変換する音響電気変換手段
と、前記音響電気変換手段で変換されたアナログ電気信
号を入力して該アナログ電気信号の瞬時値を所定時間毎
に順次ディジタル信号に変換するアナログディジタル変
換手段と、前記アナログディジタル変換手段にて変換さ
れたディジタル信号であって前記音響信号を表すＮ個の
第２サンプリングデータを順次記憶する外部音データ記
憶手段とで置換したことにある。
特徴は、前記第１の発明の波形データ記憶手段を、音響
信号をアナログ電気信号に変換する音響電気変換手段
と、前記音響電気変換手段で変換されたアナログ電気信
号を入力して該アナログ電気信号の瞬時値を所定時間毎
に順次ディジタル信号に変換するアナログディジタル変
換手段と、前記アナログディジタル変換手段にて変換さ
れたディジタル信号であって前記音響信号を表すＮ個の
第２サンプリングデータを順次記憶する外部音データ記
憶手段とで置換したことにある。
前記のように構成した第２の発明においては、音響信
号が音響電気変換手段にてアナログ電気信号に変換され
るとともにアナログディジタル変換手段にてディジタル
信号に変換された後、同変換ディジタル信号であって前
記音響信号を表すＮ個の第２サンプリングデータが外部
音データ記憶手段に記憶される。そして、この外部音デ
ータ記憶手段に記憶されているＮ個の第２サンプリング
データが、前記第１の発明における波形データ記憶手段
に記憶されているＮ個の第２サンプリングデータに代え
て、楽音波形データ発生手段から出力された連続楽音波
形信号に関する前記畳み込み演算に利用される。
号が音響電気変換手段にてアナログ電気信号に変換され
るとともにアナログディジタル変換手段にてディジタル
信号に変換された後、同変換ディジタル信号であって前
記音響信号を表すＮ個の第２サンプリングデータが外部
音データ記憶手段に記憶される。そして、この外部音デ
ータ記憶手段に記憶されているＮ個の第２サンプリング
データが、前記第１の発明における波形データ記憶手段
に記憶されているＮ個の第２サンプリングデータに代え
て、楽音波形データ発生手段から出力された連続楽音波
形信号に関する前記畳み込み演算に利用される。
これにより、前記第２の発明によれば、楽音信号発生
装置自体が、外部音を採取するとともに同外部音を表す
Ｎ個の第２サンプリングデータを形成記憶する音響電気
変換手段、アナログディジタル変換手段及び外部音デー
タ記憶手段を備えており、前述のように各種の室内、ア
ンプ、響板（ピアノ、ギター等）等のインパルス応答信
号波形や、他の楽器音、動物の鳴き声、自然界の音等に
関する信号波形を利用する場合に、格別の装置を必要と
せず、前記外部音に関する波形信号の利用が楽になる。
装置自体が、外部音を採取するとともに同外部音を表す
Ｎ個の第２サンプリングデータを形成記憶する音響電気
変換手段、アナログディジタル変換手段及び外部音デー
タ記憶手段を備えており、前述のように各種の室内、ア
ンプ、響板（ピアノ、ギター等）等のインパルス応答信
号波形や、他の楽器音、動物の鳴き声、自然界の音等に
関する信号波形を利用する場合に、格別の装置を必要と
せず、前記外部音に関する波形信号の利用が楽になる。
また、第３の発明（請求項３に係る発明）の構成上の
特徴は、前記第２の発明に係る楽音信号発生装置に、イ
ンパルス電気信号を発生するインパルス信号発生手段
と、前記インパルス電気信号を音響信号に変換する電気
音響変換手段とを付加したことにある。
特徴は、前記第２の発明に係る楽音信号発生装置に、イ
ンパルス電気信号を発生するインパルス信号発生手段
と、前記インパルス電気信号を音響信号に変換する電気
音響変換手段とを付加したことにある。
また、前記のように構成した第３の発明においては、
前記第２の発明に加えて、インパルス信号発生手段がイ
ンパルス電気信号を発生し、電気音響変換手段が同イン
パルス電気信号を音響信号に変換して出力するので、音
響電気変換手段は、外部からの連続波形信号として、当
該楽音信号発生装置の置かれている場所のインパルス応
答信号を入力することができるようになる。
前記第２の発明に加えて、インパルス信号発生手段がイ
ンパルス電気信号を発生し、電気音響変換手段が同イン
パルス電気信号を音響信号に変換して出力するので、音
響電気変換手段は、外部からの連続波形信号として、当
該楽音信号発生装置の置かれている場所のインパルス応
答信号を入力することができるようになる。
これにより、前記第３の発明によれば、楽音信号発生
装置自体が、第２の発明による装置に加え、インパルス
音響信号を発生するためのインパルス信号発生手段及び
電気音響変換手段を備えているので、インパルス信号を
音響信号として出力するための格別の装置を必要としな
くても、当該楽音信号発生装置を置いた部屋の残響特性
をシミュレートしたような豊かな音響効果の付加された
楽音が簡単に得られる。
装置自体が、第２の発明による装置に加え、インパルス
音響信号を発生するためのインパルス信号発生手段及び
電気音響変換手段を備えているので、インパルス信号を
音響信号として出力するための格別の装置を必要としな
くても、当該楽音信号発生装置を置いた部屋の残響特性
をシミュレートしたような豊かな音響効果の付加された
楽音が簡単に得られる。
また、第４の発明（請求項４に係る発明）の構成上の
特徴は、前記第１の発明の波形データ記憶手段を、第２
連続波形の各瞬時値を表す第２サンプリングデータを時
間経過に従って順次出力する第２波形データ発生手段
と、前記第２波形データ発生手段からの第２サンプリン
グデータを入力して順次更新しながら新しいものから順
にＮ個の第１サンプリングデータを常に記憶保持する第
２更新記憶手段とで置換したことにある。
特徴は、前記第１の発明の波形データ記憶手段を、第２
連続波形の各瞬時値を表す第２サンプリングデータを時
間経過に従って順次出力する第２波形データ発生手段
と、前記第２波形データ発生手段からの第２サンプリン
グデータを入力して順次更新しながら新しいものから順
にＮ個の第１サンプリングデータを常に記憶保持する第
２更新記憶手段とで置換したことにある。
または、前記のように構成した第４の発明において
は、第１波形データ発生手段から出力されかつ第１更新
記憶手段に記憶保持されているＮ個の第１サンプリング
データと、第２波形データ発生手段から出力されかつ第
２更新記憶手段に記憶保持されているＮ個の第２サンプ
リングデータとが、乗算手段及び加算合成手段により、
畳み込み演算されることになる。その結果、第１及び第
２波形データ発生手段から発生されて時間経過に従って
変化する複数のサンプリングデータが複雑に関係し合っ
て、出力信号として複雑な楽音波形信号が得られる。こ
れにより、従来にない豊かな楽音が得られるようにな
る。
は、第１波形データ発生手段から出力されかつ第１更新
記憶手段に記憶保持されているＮ個の第１サンプリング
データと、第２波形データ発生手段から出力されかつ第
２更新記憶手段に記憶保持されているＮ個の第２サンプ
リングデータとが、乗算手段及び加算合成手段により、
畳み込み演算されることになる。その結果、第１及び第
２波形データ発生手段から発生されて時間経過に従って
変化する複数のサンプリングデータが複雑に関係し合っ
て、出力信号として複雑な楽音波形信号が得られる。こ
れにより、従来にない豊かな楽音が得られるようにな
る。
また、第５の発明（請求項５に係る発明）の構成上の
特徴は、前記第１の発明の波形データ記憶手段を、音響
信号をアナログ電気信号に変換する音響電気変換手段
と、前記音響電気変換手段で変換されたアナログ電気信
号を入力して該アナログ電気信号の瞬時値を所定時間毎
に順次ディジタル信号に変換して第２サンプリングデー
タとして出力するアナログディジタル変換手段と、前記
アナログディジタル変換手段からの第２サンプリングデ
ータを入力して順次更新しながら新しいものから順にＮ
個の第２サンプリングデータを常に記憶保持する第２更
新記憶手段とで置換したことにある。
特徴は、前記第１の発明の波形データ記憶手段を、音響
信号をアナログ電気信号に変換する音響電気変換手段
と、前記音響電気変換手段で変換されたアナログ電気信
号を入力して該アナログ電気信号の瞬時値を所定時間毎
に順次ディジタル信号に変換して第２サンプリングデー
タとして出力するアナログディジタル変換手段と、前記
アナログディジタル変換手段からの第２サンプリングデ
ータを入力して順次更新しながら新しいものから順にＮ
個の第２サンプリングデータを常に記憶保持する第２更
新記憶手段とで置換したことにある。
さらに、前記のように構成した第５の発明において
は、前記第４の発明における第２波形データ発生手段か
ら発生される第２サンプリングデータに代えて、音響電
気変換手段により外部から入力されかつアナログディジ
タル変換手段により形成された第２サンプリングデータ
が第２更新記憶手段にて順次更新しながら記憶保持さ
れ、同第２更新記憶手段に記憶されているＮ個の第２サ
ンプリングデータが、乗算手段及び合成手段にて、前記
第４の発明と同様なＮ個の第１サンプリングデータと畳
み込み演算される。その結果、第１波形データ発生手段
から発生されて時間経過に従って変化する複数のサンプ
リングデータが、連続的に変化する外部音信号に応じて
変調されることになり、出力信号として外部音に応じて
複雑に変化する楽音波形信号が得られる。これにより、
従来にない外部音を利用した豊かな楽音が得られるよう
になる。
は、前記第４の発明における第２波形データ発生手段か
ら発生される第２サンプリングデータに代えて、音響電
気変換手段により外部から入力されかつアナログディジ
タル変換手段により形成された第２サンプリングデータ
が第２更新記憶手段にて順次更新しながら記憶保持さ
れ、同第２更新記憶手段に記憶されているＮ個の第２サ
ンプリングデータが、乗算手段及び合成手段にて、前記
第４の発明と同様なＮ個の第１サンプリングデータと畳
み込み演算される。その結果、第１波形データ発生手段
から発生されて時間経過に従って変化する複数のサンプ
リングデータが、連続的に変化する外部音信号に応じて
変調されることになり、出力信号として外部音に応じて
複雑に変化する楽音波形信号が得られる。これにより、
従来にない外部音を利用した豊かな楽音が得られるよう
になる。
［実施例］ 以下、本発明の具体的実施例について説明するが、該
実施例を説明する前に、同実施例で利用されるとともに
本発明の基本概念に相当する畳み込み演算制御について
説明しておく。
実施例を説明する前に、同実施例で利用されるとともに
本発明の基本概念に相当する畳み込み演算制御について
説明しておく。
畳み込み演算制御 第１図は該畳み込み演算制御に利用される電気回路を
ブロック図により示しており、該電気回路は、それぞれ
ｎ段で構成された一対の遅延回路群11,12…1n、21,22…
2nと、ｎ＋１個の乗算器30,31,32…3nと、ｎ個の加算器
41、42…4nとからなる。
ブロック図により示しており、該電気回路は、それぞれ
ｎ段で構成された一対の遅延回路群11,12…1n、21,22…
2nと、ｎ＋１個の乗算器30,31,32…3nと、ｎ個の加算器
41、42…4nとからなる。
遅延回路11は第１の連続波形信号の時間Δｔ毎の瞬時
値を表すサンプリングデータＡ（ｔ）を入力するととも
に、各遅延回路群11、1n…12は前記サンプリングデータ
Ａ（ｔ）を遅延時間Δｔずつ順次遅延して、それぞれサ
ンプリングデータＡ（ｔ−Δｔ）,A（ｔ−２Δｔ）…Ａ
（ｔ−ｎΔｔ）をそれぞれ出力する。遅延回路21は第２
の連続波形信号の時間Δｔ毎の瞬時値を表すサンプリン
グデータＢ（ｔ）を入力するとともに、各遅延回路群
21,22…2nは前記サンプリングデータＢ（ｔ）を遅延時
間Δｔずつ順次遅延して、それぞれサンプリングデータ
Ｂ（ｔ−Δｔ）,B（ｔ−２Δｔ）…Ｂ（ｔ−ｎΔｔ）を
それぞれ出力する。乗算器30,31,32…3nは、入力サンプ
リングデータＡ（ｔ）及び各遅延回路11,12…1nからの
各サンプリングデータＡ（ｔ−Δｔ）,A（ｔ−２Δｔ）
…Ａ（ｔ−ｎΔｔ）と、入力サンプリングデータＢ
（ｔ）及び各遅延回路21,22…2nからの各サンプリング
データＢ（ｔ−Δｔ）,B（ｔ−２Δｔ）…Ｂ（ｔ−ｎΔ
ｔ）とを、それぞれ時間関係が逆になるように乗算して
出力する。加算機41,42…4nは前記乗算結果を加算合成
して出力信号Ｃ（ｔ）として出力する。
値を表すサンプリングデータＡ（ｔ）を入力するととも
に、各遅延回路群11、1n…12は前記サンプリングデータ
Ａ（ｔ）を遅延時間Δｔずつ順次遅延して、それぞれサ
ンプリングデータＡ（ｔ−Δｔ）,A（ｔ−２Δｔ）…Ａ
（ｔ−ｎΔｔ）をそれぞれ出力する。遅延回路21は第２
の連続波形信号の時間Δｔ毎の瞬時値を表すサンプリン
グデータＢ（ｔ）を入力するとともに、各遅延回路群
21,22…2nは前記サンプリングデータＢ（ｔ）を遅延時
間Δｔずつ順次遅延して、それぞれサンプリングデータ
Ｂ（ｔ−Δｔ）,B（ｔ−２Δｔ）…Ｂ（ｔ−ｎΔｔ）を
それぞれ出力する。乗算器30,31,32…3nは、入力サンプ
リングデータＡ（ｔ）及び各遅延回路11,12…1nからの
各サンプリングデータＡ（ｔ−Δｔ）,A（ｔ−２Δｔ）
…Ａ（ｔ−ｎΔｔ）と、入力サンプリングデータＢ
（ｔ）及び各遅延回路21,22…2nからの各サンプリング
データＢ（ｔ−Δｔ）,B（ｔ−２Δｔ）…Ｂ（ｔ−ｎΔ
ｔ）とを、それぞれ時間関係が逆になるように乗算して
出力する。加算機41,42…4nは前記乗算結果を加算合成
して出力信号Ｃ（ｔ）として出力する。
その結果、出力信号Ｃ（ｔ）は下記のように表され
る。
る。
Ｃ（ｔ）＝Ａ（ｔ）＊Ｂ（ｔ−ｎΔｔ） ＋Ａ（ｔ−Δｔ）＊Ｂ（ｔ−（ｎ−１）Δｔ） ＋Ａ（ｔ−２Δｔ）＊Ｂ（ｔ−（ｎ−２）Δｔ） ・ ・ ＋Ａ（ｔ−ｎΔｔ）＊Ｂ（ｔ） このように、出力信号Ｃ（ｔ）は両入力信号Ａ（ｔ）,B
（ｔ）を畳み込み演算したものとなるので、入力信号Ａ
（ｔ）を時間経過に従って連続的に変化する楽音波形信
号にし、遅延回路群21,22…2nに各サンプリングデータ
Ｂ（ｔ−Δｔ）、Ｂ（ｔ−２Δｔ）…Ｂ（ｔ−ｎΔｔ）
が記憶された時点で該各サンプリングデータの順次遅延
動作（シフト動作）を停止して、同データを固定するよ
うにすれば、前記楽音波形信号は入力信号Ｂ（ｔ）に基
づく畳み込み演算による変調が施されたものとなる。そ
の結果、前記入力信号Ｂ（ｔ）として室内の残響特性を
表すインパルス応答波形信号を採用すれば、楽音波形信
号に残響効果の付与された楽音信号が得られ、前記入力
信号Ｂ（ｔ）としてその他の波形信号を採用すれば、楽
音波形信号に従来にない効果の付与された豊かな楽音信
号が得られる。
（ｔ）を畳み込み演算したものとなるので、入力信号Ａ
（ｔ）を時間経過に従って連続的に変化する楽音波形信
号にし、遅延回路群21,22…2nに各サンプリングデータ
Ｂ（ｔ−Δｔ）、Ｂ（ｔ−２Δｔ）…Ｂ（ｔ−ｎΔｔ）
が記憶された時点で該各サンプリングデータの順次遅延
動作（シフト動作）を停止して、同データを固定するよ
うにすれば、前記楽音波形信号は入力信号Ｂ（ｔ）に基
づく畳み込み演算による変調が施されたものとなる。そ
の結果、前記入力信号Ｂ（ｔ）として室内の残響特性を
表すインパルス応答波形信号を採用すれば、楽音波形信
号に残響効果の付与された楽音信号が得られ、前記入力
信号Ｂ（ｔ）としてその他の波形信号を採用すれば、楽
音波形信号に従来にない効果の付与された豊かな楽音信
号が得られる。
また、入力信号Ｂ（ｔ）を時間経過に従って連続的に
変化する波形信号にし、遅延回路群21,22…2nにおける
サンプリングデータＢ（ｔ−Δｔ）,B（ｔ−２Δｔ）…
Ｂ（ｔ−ｎΔｔ）の順次遅延動作（シフト動作）を続け
るようにすれば、入力信号Ａ（ｔ）として前記楽音波形
信号は入力信号Ｂ（ｔ）に基づく畳み込み演算による動
的な変調が施されたものとなる。その結果、楽音波形信
号に従来にない複雑な変調効果が付与され、豊かな楽音
信号が得られる。
変化する波形信号にし、遅延回路群21,22…2nにおける
サンプリングデータＢ（ｔ−Δｔ）,B（ｔ−２Δｔ）…
Ｂ（ｔ−ｎΔｔ）の順次遅延動作（シフト動作）を続け
るようにすれば、入力信号Ａ（ｔ）として前記楽音波形
信号は入力信号Ｂ（ｔ）に基づく畳み込み演算による動
的な変調が施されたものとなる。その結果、楽音波形信
号に従来にない複雑な変調効果が付与され、豊かな楽音
信号が得られる。
具体的実施例 次に、本発明の具体的実施例を、同発明に係る楽音信
号発生装置を鍵盤電子楽器に適用した例を用いて説明す
る。
号発生装置を鍵盤電子楽器に適用した例を用いて説明す
る。
第２図は該鍵盤電子楽器の全体をブロック図により示
しており、同電子楽器は、鍵盤11を構成する複数の鍵に
それぞれ対応した複数の鍵スイッチからなる鍵スイッチ
回路12を有する。鍵スイッチ回路12には押鍵検出回路13
が接続されており、同検出回路13は鍵スイッチ回路12内
の各鍵スイッチの開閉成を検出することにより鍵盤11に
おける押離鍵を検出して、該押離鍵に係る鍵を表す鍵情
報を主波形データ発生回路14及び副波形データ発生回路
15に出力する。
しており、同電子楽器は、鍵盤11を構成する複数の鍵に
それぞれ対応した複数の鍵スイッチからなる鍵スイッチ
回路12を有する。鍵スイッチ回路12には押鍵検出回路13
が接続されており、同検出回路13は鍵スイッチ回路12内
の各鍵スイッチの開閉成を検出することにより鍵盤11に
おける押離鍵を検出して、該押離鍵に係る鍵を表す鍵情
報を主波形データ発生回路14及び副波形データ発生回路
15に出力する。
主波形データ発生回路14は、前記鍵情報に基づき、鍵
盤にて押鍵された鍵の音高周波数を有する連続楽音波形
信号を形成して、該楽音波形信号の瞬時値を表すサンプ
リングデータを波形信号Ａとして畳み込み演算回路16へ
出力する。副波形データ発生回路15は、前記鍵情報に基
づき、鍵盤にて押鍵された鍵の音高周波数を有する連続
楽音波形信号を形成するが、かかる場合の信号波形は前
記波形信号Ａと異なるものであり、また該楽音波形信号
の瞬時値を表すサンプリングデータはセレクタ回路17の
一方の入力（“1"）に出力される。なお、前記両楽音波
形信号の形成においては、波形メモリ読み出し方式、高
調波合成方式、演算方式等の種々の方式を採用できる。
盤にて押鍵された鍵の音高周波数を有する連続楽音波形
信号を形成して、該楽音波形信号の瞬時値を表すサンプ
リングデータを波形信号Ａとして畳み込み演算回路16へ
出力する。副波形データ発生回路15は、前記鍵情報に基
づき、鍵盤にて押鍵された鍵の音高周波数を有する連続
楽音波形信号を形成するが、かかる場合の信号波形は前
記波形信号Ａと異なるものであり、また該楽音波形信号
の瞬時値を表すサンプリングデータはセレクタ回路17の
一方の入力（“1"）に出力される。なお、前記両楽音波
形信号の形成においては、波形メモリ読み出し方式、高
調波合成方式、演算方式等の種々の方式を採用できる。
セレクタ回路17の他方の入力（“0"）にはアナログデ
ィジタル変換器18が接続されている。該変換器18はマイ
クロフォン21からのアナログ信号をディジタル信号に変
換して、該変換ディジタル信号をマイクロフォン21にて
採取した外部音の瞬時値を表すサンプリングデータとし
てセレクタ回路17の他方の入力に供給する。セレクタ回
路17はその選択制御端子SLに供給される第２モード信号
MD2に応じて前記両入力に供給されたサンプリングデー
タを波形信号Ｂとして畳み込み演算回路16へ選択出力す
るもので、第２モード信号MD2が“1"のとき副波形デー
タ発生回路15からのサンプリングデータを選択出力し、
かつ同信号MD2が“0"のときアナログディジタル変換器1
8からのサンプリングデータを選択出力する。
ィジタル変換器18が接続されている。該変換器18はマイ
クロフォン21からのアナログ信号をディジタル信号に変
換して、該変換ディジタル信号をマイクロフォン21にて
採取した外部音の瞬時値を表すサンプリングデータとし
てセレクタ回路17の他方の入力に供給する。セレクタ回
路17はその選択制御端子SLに供給される第２モード信号
MD2に応じて前記両入力に供給されたサンプリングデー
タを波形信号Ｂとして畳み込み演算回路16へ選択出力す
るもので、第２モード信号MD2が“1"のとき副波形デー
タ発生回路15からのサンプリングデータを選択出力し、
かつ同信号MD2が“0"のときアナログディジタル変換器1
8からのサンプリングデータを選択出力する。
この第２モード信号MD2はモード選択スイッチ22から
出力されるもので、同スイッチ22は、前記第２モード信
号MD2の他に、その選択切換え位置に応じて“1"となる
第１及び第３モード信号MD1,MD3を出力する。かかる場
合第１乃至第３モード信号MD1〜MD3は当該鍵盤電子楽器
にて設定される次の第１乃至第３モードを表す。
出力されるもので、同スイッチ22は、前記第２モード信
号MD2の他に、その選択切換え位置に応じて“1"となる
第１及び第３モード信号MD1,MD3を出力する。かかる場
合第１乃至第３モード信号MD1〜MD3は当該鍵盤電子楽器
にて設定される次の第１乃至第３モードを表す。
第１モード インパルス応答信号波形を外部から取込むとともに、主
波形データ発生回路14からの時間経過に従って変化する
波形信号Ａと、該インパルス応答信号波形とに基づく畳
み込み演算を実行して出力楽音波形信号を形成出力す
る。また、予め記憶されていた固定の波形データ（イン
パルス応答波形データも可）に基づく畳み込み演算を実
行して出力楽音波形信号を形成出力する。
波形データ発生回路14からの時間経過に従って変化する
波形信号Ａと、該インパルス応答信号波形とに基づく畳
み込み演算を実行して出力楽音波形信号を形成出力す
る。また、予め記憶されていた固定の波形データ（イン
パルス応答波形データも可）に基づく畳み込み演算を実
行して出力楽音波形信号を形成出力する。
第２モード 主波形データ発生回路14からの時間経過に従って変化
する波形信号Ａと、副波形データ発生回路15からの時間
経過に従って変化する波形信号Ｂとに基づく畳み込み演
算を実行して出力楽音波形信号を形成出力する。
する波形信号Ａと、副波形データ発生回路15からの時間
経過に従って変化する波形信号Ｂとに基づく畳み込み演
算を実行して出力楽音波形信号を形成出力する。
第３モード 主波形データ発生回路14からの時間経過に従って変化
する波形信号Ａと、マイクロフォン21からの時間経過に
従って継続的に変化する外部音信号とに基づく畳み込み
演算を実行して出力楽音波形信号を形成出力する。
する波形信号Ａと、マイクロフォン21からの時間経過に
従って継続的に変化する外部音信号とに基づく畳み込み
演算を実行して出力楽音波形信号を形成出力する。
畳み込み演算回路16の詳細については後述するが、同
回路16はこれらのモード信号MD1〜MD3により制御され
て、前記各モードに応じた波形信号A,Bの畳み込み演算
を実行することにより、出力楽音波形の瞬時値を表す一
連のサンプリングデータを出力波形信号Ｃとしてディジ
タルアナログ変換器23に出力する。ディジタルアナログ
変換器23は供給されたディジタル信号をアナログ信号に
変換してサウンドシステム24に出力する。サウンドシス
テム24はアンプ、スピーカ等からなり、ディジタルアナ
ログ変換器23から供給されたアナログ信号に対応した楽
音を発音する。
回路16はこれらのモード信号MD1〜MD3により制御され
て、前記各モードに応じた波形信号A,Bの畳み込み演算
を実行することにより、出力楽音波形の瞬時値を表す一
連のサンプリングデータを出力波形信号Ｃとしてディジ
タルアナログ変換器23に出力する。ディジタルアナログ
変換器23は供給されたディジタル信号をアナログ信号に
変換してサウンドシステム24に出力する。サウンドシス
テム24はアンプ、スピーカ等からなり、ディジタルアナ
ログ変換器23から供給されたアナログ信号に対応した楽
音を発音する。
また、当該鍵盤電子楽器は、第１モードにおけるイン
パルス信号の発生及びインパルス応答信号波形の畳み込
み演算回路16への入力のために、インパルス発生器25及
びレベル検知回路26を有する。インパルス発生器25の入
力には、インパルス発生用の操作スイッチ27からの“1"
信号及び第１モード信号MD1を入力とするアンド回路28
の出力が接続されており、同発生器25はアンド回路28か
らの信号の立上がりに同期したパルス信号を出力する。
インパルス発生器25の出力にはアンプ31を介してスピー
カ32が接続されており、スピーカ32は前記インパルス発
生器25からのパルス信号を音響信号に変換して放音す
る。レベル検知回路26はアナログディジタル変換器18に
接続されており、同変換器18からの信号レベルが所定以
上に達したことを検知することにより外部音の入力時に
パルス信号をアンド回路33の一方の入力に供給する。こ
のアンド回路33の他方の入力にはアンド回路28の出力が
供給されるようになっており、同回路33は、インパルス
応答信号波形の入力時にのみ、前記外部音（インパルス
応答信号）の取り込み開始時に同期したパルス信号から
なるサンプリングスタート信号SMPSを畳み込み演算回路
16に供給する。
パルス信号の発生及びインパルス応答信号波形の畳み込
み演算回路16への入力のために、インパルス発生器25及
びレベル検知回路26を有する。インパルス発生器25の入
力には、インパルス発生用の操作スイッチ27からの“1"
信号及び第１モード信号MD1を入力とするアンド回路28
の出力が接続されており、同発生器25はアンド回路28か
らの信号の立上がりに同期したパルス信号を出力する。
インパルス発生器25の出力にはアンプ31を介してスピー
カ32が接続されており、スピーカ32は前記インパルス発
生器25からのパルス信号を音響信号に変換して放音す
る。レベル検知回路26はアナログディジタル変換器18に
接続されており、同変換器18からの信号レベルが所定以
上に達したことを検知することにより外部音の入力時に
パルス信号をアンド回路33の一方の入力に供給する。こ
のアンド回路33の他方の入力にはアンド回路28の出力が
供給されるようになっており、同回路33は、インパルス
応答信号波形の入力時にのみ、前記外部音（インパルス
応答信号）の取り込み開始時に同期したパルス信号から
なるサンプリングスタート信号SMPSを畳み込み演算回路
16に供給する。
また、当該鍵盤電子楽器は、前述のような外部から採
取したインパルス応答信号波形に関する波形データを保
存したり、予め用意された波形データを畳み込み演算回
路16に供給して同データを波形信号Ｂに代えて畳み込み
演算に利用したりできるようにするため、畳み込み演算
回路16とのデータの授受を制御する波形データ記録制御
回路34を備えている。波形データ記録制御回路34はバス
35を介して畳み込み演算回路16に接続されており、同バ
ス35を介して記録用アドレス信号MADR、記録用読出し書
込み制御信号MR/及び記録用イネーブル信号MENを畳み
込み演算回路16へ供給することにより、記録用波形デー
タMDATの畳み込み演算回路16に対するデータ授受を制御
する。この波形データ記録制御回路34には、RAMで構成
された波形データメモリ36が接続されるとともに、磁気
ディスク、磁気テープ等の外部記憶装置37も接続可能と
なっており、波形データメモリ36及び外部記憶装置37に
対する波形データの記憶及び読出しが同制御回路34に接
続され複数の操作スイッチからなる指示装置38によって
制御されるようになっている。
取したインパルス応答信号波形に関する波形データを保
存したり、予め用意された波形データを畳み込み演算回
路16に供給して同データを波形信号Ｂに代えて畳み込み
演算に利用したりできるようにするため、畳み込み演算
回路16とのデータの授受を制御する波形データ記録制御
回路34を備えている。波形データ記録制御回路34はバス
35を介して畳み込み演算回路16に接続されており、同バ
ス35を介して記録用アドレス信号MADR、記録用読出し書
込み制御信号MR/及び記録用イネーブル信号MENを畳み
込み演算回路16へ供給することにより、記録用波形デー
タMDATの畳み込み演算回路16に対するデータ授受を制御
する。この波形データ記録制御回路34には、RAMで構成
された波形データメモリ36が接続されるとともに、磁気
ディスク、磁気テープ等の外部記憶装置37も接続可能と
なっており、波形データメモリ36及び外部記憶装置37に
対する波形データの記憶及び読出しが同制御回路34に接
続され複数の操作スイッチからなる指示装置38によって
制御されるようになっている。
なお、当該鍵盤電子楽器を構成する各回路には、畳み
込み演算回路16からマスタクロック信号φＭ及び読出し
書込み制御信号R/が必要に応じて供給されており、こ
れらの信号φM,R/に応じて各回路の同期動作が制御さ
れるようになっている。
込み演算回路16からマスタクロック信号φＭ及び読出し
書込み制御信号R/が必要に応じて供給されており、こ
れらの信号φM,R/に応じて各回路の同期動作が制御さ
れるようになっている。
次に、畳み込み演算回路16について図面を用いて詳述
すると、第３図は同回路16の詳細をブロック図により示
している。
すると、第３図は同回路16の詳細をブロック図により示
している。
この畳み込み演算回路16は、波形信号Ａを構成する各
サンプリングデータを記憶する第１波形データ記憶部WM
1と、波形信号Ｂを構成する各サンプリングデータを記
憶する第２波形データ記憶部WM2と、畳み込み演算を実
行する演算部CALと、畳み込み演算回路16とともに当該
鍵盤電子楽器全体の動作タイミングを制御するタイミン
グ制御部TMCONと、第１及び第２波形データ記憶部WM1,W
M2における各サンプリングデータの読出し及び書込みア
ドレスを制御するアドレス制御部ADCONと、インパルス
応答信号波形の取り込みを制御するサンプリング制御部
SMPCONとからなる。
サンプリングデータを記憶する第１波形データ記憶部WM
1と、波形信号Ｂを構成する各サンプリングデータを記
憶する第２波形データ記憶部WM2と、畳み込み演算を実
行する演算部CALと、畳み込み演算回路16とともに当該
鍵盤電子楽器全体の動作タイミングを制御するタイミン
グ制御部TMCONと、第１及び第２波形データ記憶部WM1,W
M2における各サンプリングデータの読出し及び書込みア
ドレスを制御するアドレス制御部ADCONと、インパルス
応答信号波形の取り込みを制御するサンプリング制御部
SMPCONとからなる。
第１波形データ記憶部WM1はＮ個の記憶領域を有するR
AMにより構成されたメモリ41を有する。このメモリ41の
データ入出力端子DATAはバス42に接続されるとともに、
同メモリ41の読出し書込み制御端子R/にはタイミング
制御部TMCONから読出し書込み制御信号R/（第４図参
照）が供給されており、同信号R/が“1"のときメモリ
41内からバス42上へのサンプリングデータの読出しが制
御され、かつ同信号R/が“0"のときバス42上からメモ
リ41内へのサンプリングデータの書込みが制御されるよ
うになっている。バス42の入力側にはゲート回路43が接
続されており、同ゲート回路43はそのゲート制御端子GC
にインバータ回路44を介して供給される反転読出し書込
み制御信号 が“1"のときのみ導通して、波形信号Ａを構成するサン
プリングデータをバス42上に供給する。バス42の出力側
にはゲート回路45が接続されており、同ゲート回路45は
そのゲート制御端子GCに供給される読出し書込み制御信
号R/が“1"のときのみ導通して、バス42上のサンプリ
ングデータを演算部CALに供給する。また、メモリ41の
アドレス入力端子ADRにはセレクタ回路46が接続されて
おり、同回路46はその選択制御端子SLに供給される読出
し書込み制御信号R/により制御され、同信号R/が
“0"のときアドレス制御部ADCONからの書込みアドレス
信号WADRを選択出力し、かつ同信号R/Wが“1"のときア
ドレス制御部ADCONからの後退読出しアドレス信号READR
を選択出力する。
AMにより構成されたメモリ41を有する。このメモリ41の
データ入出力端子DATAはバス42に接続されるとともに、
同メモリ41の読出し書込み制御端子R/にはタイミング
制御部TMCONから読出し書込み制御信号R/（第４図参
照）が供給されており、同信号R/が“1"のときメモリ
41内からバス42上へのサンプリングデータの読出しが制
御され、かつ同信号R/が“0"のときバス42上からメモ
リ41内へのサンプリングデータの書込みが制御されるよ
うになっている。バス42の入力側にはゲート回路43が接
続されており、同ゲート回路43はそのゲート制御端子GC
にインバータ回路44を介して供給される反転読出し書込
み制御信号 が“1"のときのみ導通して、波形信号Ａを構成するサン
プリングデータをバス42上に供給する。バス42の出力側
にはゲート回路45が接続されており、同ゲート回路45は
そのゲート制御端子GCに供給される読出し書込み制御信
号R/が“1"のときのみ導通して、バス42上のサンプリ
ングデータを演算部CALに供給する。また、メモリ41の
アドレス入力端子ADRにはセレクタ回路46が接続されて
おり、同回路46はその選択制御端子SLに供給される読出
し書込み制御信号R/により制御され、同信号R/が
“0"のときアドレス制御部ADCONからの書込みアドレス
信号WADRを選択出力し、かつ同信号R/Wが“1"のときア
ドレス制御部ADCONからの後退読出しアドレス信号READR
を選択出力する。
第２波形データ記憶部WM2もＮ個の記憶領域を有するR
AMにより構成されたメモリ47を有する。このメモリ47の
データ入出力端子DATAにはセレクタ回路48が接続されて
おり、同セレクタ回路48はその選択制御端子SLへ波形デ
ータ記録制御回路34（第２図）から供給される記録用イ
ネーブル信号MENにより制御され、同信号MENが“0"のと
きメモリ47とバス51との間のサンプリングデータの授受
を許容し、かつ同信号MENが“1"のときメモリ47と波形
データ記録制御回路34との間のサンプリングデータ（記
録用波形データMDAT）の授受を許容する。バス51の入力
側にはゲート回路52が接続されており、同ゲート回路52
はそのゲート制御端子GCへオア回路53から供給される信
号が“1"のときのみ導通して、波形信号Ｂを構成するサ
ンプリングデータをバス51上へ供給する。バス51の出力
側にはゲート回路54が接続されており、同ゲート回路54
はそのゲート制御端子GCへオア回路53からインバータ回
路55を介して供給される信号が“1"のときのみ導通し
て、バス51上のサンプリングデータを演算部CALに供給
する。オア回路53の一方の入力にはアンド回路56からの
出力信号が供給され、かつ同アンド回路56の各入力には
読出し書込み制御信号R/をインバータ回路57により反
転した反転読出し書込み制御信号 が供給されるとともにオア回路58を介した第２及び第３
モード信号MD2,MD3が供給されており、オア回路53は、
当該鍵盤電子楽器が第２又は第３モードにあるとき、前
記反転読出し書込み制御信号 を出力する。また、オア回路53の他方の入力にはアンド
回路61からの出力信号が供給され、かつ同アンド回路61
の各入力には前記反転読出し書込み制御信号 第１モード信号MD1及びサンプリング制御部SMPCONから
のサンプリングホールド信号S/Hが供給されており、オ
ア回路53は、当該鍵盤電子楽器が第１モードにあると
き、サンプリングホールド信号S/Hが“1"であることを
条件として前記反転読出し書込み制御信号 を出力する。
AMにより構成されたメモリ47を有する。このメモリ47の
データ入出力端子DATAにはセレクタ回路48が接続されて
おり、同セレクタ回路48はその選択制御端子SLへ波形デ
ータ記録制御回路34（第２図）から供給される記録用イ
ネーブル信号MENにより制御され、同信号MENが“0"のと
きメモリ47とバス51との間のサンプリングデータの授受
を許容し、かつ同信号MENが“1"のときメモリ47と波形
データ記録制御回路34との間のサンプリングデータ（記
録用波形データMDAT）の授受を許容する。バス51の入力
側にはゲート回路52が接続されており、同ゲート回路52
はそのゲート制御端子GCへオア回路53から供給される信
号が“1"のときのみ導通して、波形信号Ｂを構成するサ
ンプリングデータをバス51上へ供給する。バス51の出力
側にはゲート回路54が接続されており、同ゲート回路54
はそのゲート制御端子GCへオア回路53からインバータ回
路55を介して供給される信号が“1"のときのみ導通し
て、バス51上のサンプリングデータを演算部CALに供給
する。オア回路53の一方の入力にはアンド回路56からの
出力信号が供給され、かつ同アンド回路56の各入力には
読出し書込み制御信号R/をインバータ回路57により反
転した反転読出し書込み制御信号 が供給されるとともにオア回路58を介した第２及び第３
モード信号MD2,MD3が供給されており、オア回路53は、
当該鍵盤電子楽器が第２又は第３モードにあるとき、前
記反転読出し書込み制御信号 を出力する。また、オア回路53の他方の入力にはアンド
回路61からの出力信号が供給され、かつ同アンド回路61
の各入力には前記反転読出し書込み制御信号 第１モード信号MD1及びサンプリング制御部SMPCONから
のサンプリングホールド信号S/Hが供給されており、オ
ア回路53は、当該鍵盤電子楽器が第１モードにあると
き、サンプリングホールド信号S/Hが“1"であることを
条件として前記反転読出し書込み制御信号 を出力する。
また、メモリ47の読出し書込み制御端子R/Wにはノア
回路62からの出力信号が供給され、メモリ47は同信号が
“1"のとき読出し制御され、かつ同信号が“0"のとき書
込み制御されるようになっている。このノア回路62の一
方の入力にはアンド回路63からの出力信号が供給され、
アンド回路63の両入力にはオア回路53からの出力信号と
波形データ記録制御回路34（第２図）からの記録用イネ
ーブル信号MENをインバータ回路64により反転した反転
イネーブル信号▲▼とが供給されており、ノア回
路62及びアンド回路63は前記記録用イネーブル信号MEN
が“0"のときのみオア回路53の出力信号を反転してメモ
リ47の読出し書込み制御端子R/に供給する。また、ノ
ア回路62の他方の入力にはアンド回路65からの出力信号
が供給され、アンド回路65の両入力には波形データ記録
制御回路34（第２図）からの記録用読出し書込み制御信
号MR/をインバータ回路66で反転した反転読出し書込
み制御信号 と前記記録用イネーブル信号MENとが供給されており、
ノア回路62及びアンド回路65は同イネーブル信号MENが
“1"のときのみ前記反転読出し書込み制御信号 を反転してメモリ47の読出し書込み制御端子R/に供給
する。
回路62からの出力信号が供給され、メモリ47は同信号が
“1"のとき読出し制御され、かつ同信号が“0"のとき書
込み制御されるようになっている。このノア回路62の一
方の入力にはアンド回路63からの出力信号が供給され、
アンド回路63の両入力にはオア回路53からの出力信号と
波形データ記録制御回路34（第２図）からの記録用イネ
ーブル信号MENをインバータ回路64により反転した反転
イネーブル信号▲▼とが供給されており、ノア回
路62及びアンド回路63は前記記録用イネーブル信号MEN
が“0"のときのみオア回路53の出力信号を反転してメモ
リ47の読出し書込み制御端子R/に供給する。また、ノ
ア回路62の他方の入力にはアンド回路65からの出力信号
が供給され、アンド回路65の両入力には波形データ記録
制御回路34（第２図）からの記録用読出し書込み制御信
号MR/をインバータ回路66で反転した反転読出し書込
み制御信号 と前記記録用イネーブル信号MENとが供給されており、
ノア回路62及びアンド回路65は同イネーブル信号MENが
“1"のときのみ前記反転読出し書込み制御信号 を反転してメモリ47の読出し書込み制御端子R/に供給
する。
メモリ47のアドレス入力端子ADRにはセレクタ回路67
が接続されており、同セレクタ回路67はその選択制御端
子SLへ波形データ記録制御回路34（第２図）から供給さ
れる記録用イネーブル信号MENにより制御され、同信号M
ENが“0"のときセレクタ回路68からの出力信号を選択出
力し、かつ同信号MENが“1"のとき波形データ記録制御
回路34からの記録用アドレス信号MADRを選択出力する。
セレクタ68はその選択制御端子SLに供給される読出し書
込み制御信号R/により制御され、同信号R/が“0"の
ときアドレス制御部ADCONからの書込みアドレス信号WAD
Rを選択出力し、かつ同信号R/が“1"のとき同制御部A
DCONからの前進読出しアドレス信号READFを選択出力す
る。
が接続されており、同セレクタ回路67はその選択制御端
子SLへ波形データ記録制御回路34（第２図）から供給さ
れる記録用イネーブル信号MENにより制御され、同信号M
ENが“0"のときセレクタ回路68からの出力信号を選択出
力し、かつ同信号MENが“1"のとき波形データ記録制御
回路34からの記録用アドレス信号MADRを選択出力する。
セレクタ68はその選択制御端子SLに供給される読出し書
込み制御信号R/により制御され、同信号R/が“0"の
ときアドレス制御部ADCONからの書込みアドレス信号WAD
Rを選択出力し、かつ同信号R/が“1"のとき同制御部A
DCONからの前進読出しアドレス信号READFを選択出力す
る。
演算部CALはゲート回路45,54に接続された乗算器71を
有する。乗算器71は両ゲート回路45,54からの出力信号
同志を乗算して、該乗算結果をレジスタ回路72とともに
アキュムレータを構成する加算器73の一方の入力に供給
する。加算器73の他方の入力にはレジスタ回路72の出力
信号が供給されており、同加算器73は前記乗算結果とレ
ジスタ回路72の出力信号とを加算してレジスタ回路72の
入力に供給する。レジスタ回路72は、そのリセット端子
Ｒへインバータ回路74を介して供給される反転読出し書
込み制御信号 によってリセットされるとともに、そのロード端子LDに
供給されるマスタクロック信号φＭに同期して加算器73
からの出力信号を更新記憶する。レジスタ回路72の出力
にはレジスタ回路75が接続されており、同レジスタ回路
75は、そのロード端子LDに供給される反転読出し書込み
制御信号 毎にレジスタ回路72の出力信号を更新記憶する。
有する。乗算器71は両ゲート回路45,54からの出力信号
同志を乗算して、該乗算結果をレジスタ回路72とともに
アキュムレータを構成する加算器73の一方の入力に供給
する。加算器73の他方の入力にはレジスタ回路72の出力
信号が供給されており、同加算器73は前記乗算結果とレ
ジスタ回路72の出力信号とを加算してレジスタ回路72の
入力に供給する。レジスタ回路72は、そのリセット端子
Ｒへインバータ回路74を介して供給される反転読出し書
込み制御信号 によってリセットされるとともに、そのロード端子LDに
供給されるマスタクロック信号φＭに同期して加算器73
からの出力信号を更新記憶する。レジスタ回路72の出力
にはレジスタ回路75が接続されており、同レジスタ回路
75は、そのロード端子LDに供給される反転読出し書込み
制御信号 毎にレジスタ回路72の出力信号を更新記憶する。
タイミング制御部TMCONはマスタクロック発生器76を
有する。このマスタクロック発生器76は高周波数のマス
タクロック信号φＭ（第４図参照）を発生するもので、
同クロック信号φＭはカウンタ回路77に供給されるとと
もに他の回路にも供給され、各回路の基本動作タイミン
グを制御する。カウンタ回路77はモジュロＮ＋１に設定
されており、マスタクロック信号φＭに同期して「０」
〜「Ｎ」に渡るカウント動作を繰返し行う。このカウン
タ回路77の出力にはデコーダ回路78が接続されており、
同デコーダ回路78はカウンタ回路77のカウントＮを検出
して、該検出時にのみ“1"となる信号を出力する。この
信号はインバータ回路81により反転され、該反転された
信号は読出し書込み制御信号R/として出力される。こ
の読出し書込み制御信号R/は、第４図に示すように、
Ｎ＋１個のマスタクロック信号φＭ毎に“0"となるもの
であり、当該鍵盤電子楽器においては、このＮ＋１クロ
ック周期が１サンプリング時間に対応する。
有する。このマスタクロック発生器76は高周波数のマス
タクロック信号φＭ（第４図参照）を発生するもので、
同クロック信号φＭはカウンタ回路77に供給されるとと
もに他の回路にも供給され、各回路の基本動作タイミン
グを制御する。カウンタ回路77はモジュロＮ＋１に設定
されており、マスタクロック信号φＭに同期して「０」
〜「Ｎ」に渡るカウント動作を繰返し行う。このカウン
タ回路77の出力にはデコーダ回路78が接続されており、
同デコーダ回路78はカウンタ回路77のカウントＮを検出
して、該検出時にのみ“1"となる信号を出力する。この
信号はインバータ回路81により反転され、該反転された
信号は読出し書込み制御信号R/として出力される。こ
の読出し書込み制御信号R/は、第４図に示すように、
Ｎ＋１個のマスタクロック信号φＭ毎に“0"となるもの
であり、当該鍵盤電子楽器においては、このＮ＋１クロ
ック周期が１サンプリング時間に対応する。
アドレス制御部ADCONはモジュＮのカウンタ回路82及
びモジュロＮ＋１のカウンタ回路83を備えている。カウ
ンタ回路82のクロック入力端子CKには、前記読出し書込
み制御信号R/をインバータ回路84で反転するとともに
遅延回路85で１マスタクロック分遅延した信号が供給さ
れており、同カウンタ回路82は前記供給信号により１サ
ンプリング時間毎にカウントアップして「０」〜「Ｎ−
１」に渡って繰り返し変化する書込みアドレス信号WADR
（第４図参照）を出力する。また、このカウンタ回路82
のリセット端子Ｒにはサンプリングスタート信号SMPSが
供給されており、カウンタ回路82は同信号SMPSの入力時
にリセットされるようになっている。カウンタ回路83の
リセット端子Ｒには遅延回路85からの信号が供給される
とともに、同回路83のクロック入力端子CKにはマスタク
ロック信号φＭが入力されており、カウンタ回路83はカ
ウンタ回路82のカウントアップに同期して「０」に設定
されるとともに、１サンプリング時間内に「０」〜
「Ｎ」に渡って変化するカウント信号を出力する。
びモジュロＮ＋１のカウンタ回路83を備えている。カウ
ンタ回路82のクロック入力端子CKには、前記読出し書込
み制御信号R/をインバータ回路84で反転するとともに
遅延回路85で１マスタクロック分遅延した信号が供給さ
れており、同カウンタ回路82は前記供給信号により１サ
ンプリング時間毎にカウントアップして「０」〜「Ｎ−
１」に渡って繰り返し変化する書込みアドレス信号WADR
（第４図参照）を出力する。また、このカウンタ回路82
のリセット端子Ｒにはサンプリングスタート信号SMPSが
供給されており、カウンタ回路82は同信号SMPSの入力時
にリセットされるようになっている。カウンタ回路83の
リセット端子Ｒには遅延回路85からの信号が供給される
とともに、同回路83のクロック入力端子CKにはマスタク
ロック信号φＭが入力されており、カウンタ回路83はカ
ウンタ回路82のカウントアップに同期して「０」に設定
されるとともに、１サンプリング時間内に「０」〜
「Ｎ」に渡って変化するカウント信号を出力する。
これらのカウンタ回路82,83の各出力は加算器86及び
減算器87に共に接続されており、加算器86はカウンタ回
路82からの書込みアドレス信号WADRとカウンタ回路83か
らのカウント信号とを加算してセレクタ回路88の一方の
入力に供給する。セレクタ回路88の他方の入力にはカウ
ンタ回路83からのカウント信号が供給されており、同セ
レクタ回路88はその選択制御端子SLに供給される第１モ
ード信号MD1により制御され、同信号MD1が“0"のとき加
算器86からの加算結果を前進読出しアドレス信号READF
として選択出力し、かつ同信号MD1が“1"のときカウン
タ回路83からのカウント信号を前進読出しアドレス信号
READFとして選択出力する。減算器87はカウンタ回路82
からの書込みアドレス信号WADRからカウンタ回路83から
のカウント信号及び「１」を減算するもので、該減算結
果を後退読出しアドレス信号READRとして出力する。
減算器87に共に接続されており、加算器86はカウンタ回
路82からの書込みアドレス信号WADRとカウンタ回路83か
らのカウント信号とを加算してセレクタ回路88の一方の
入力に供給する。セレクタ回路88の他方の入力にはカウ
ンタ回路83からのカウント信号が供給されており、同セ
レクタ回路88はその選択制御端子SLに供給される第１モ
ード信号MD1により制御され、同信号MD1が“0"のとき加
算器86からの加算結果を前進読出しアドレス信号READF
として選択出力し、かつ同信号MD1が“1"のときカウン
タ回路83からのカウント信号を前進読出しアドレス信号
READFとして選択出力する。減算器87はカウンタ回路82
からの書込みアドレス信号WADRからカウンタ回路83から
のカウント信号及び「１」を減算するもので、該減算結
果を後退読出しアドレス信号READRとして出力する。
サンプリング制御部SMPCONはモジュロＮ＋１のカウン
タ回路91と同カウンタ回路91に接続されたデコーダ回路
92とを有する。カウンタ回路91のリセット端子Ｒにはサ
ンプリングスタート信号SMPSが供給されるとともに、同
回路91のクロック入力端子CKには遅延回路85からの信号
及びサンプルホールド信号S/Hを入力するアンド回路93
の出力信号が供給されており、カウンタ回路91はサンプ
リングスタート信号SMPSの到来時に「０」に設定される
とともに、サンプルホールド信号S/Hが“1"である間、
１サンプリング時間毎にカウントアップする。デコーダ
回路92はカウンタ回路91のカウント出力が「Ｎ」である
ことを検知して“1"信号を出力するもので、このデコー
ダ回路92の出力信号はインバータ回路94により反転され
てサンプルホールド信号S/Hとして出力される。
タ回路91と同カウンタ回路91に接続されたデコーダ回路
92とを有する。カウンタ回路91のリセット端子Ｒにはサ
ンプリングスタート信号SMPSが供給されるとともに、同
回路91のクロック入力端子CKには遅延回路85からの信号
及びサンプルホールド信号S/Hを入力するアンド回路93
の出力信号が供給されており、カウンタ回路91はサンプ
リングスタート信号SMPSの到来時に「０」に設定される
とともに、サンプルホールド信号S/Hが“1"である間、
１サンプリング時間毎にカウントアップする。デコーダ
回路92はカウンタ回路91のカウント出力が「Ｎ」である
ことを検知して“1"信号を出力するもので、このデコー
ダ回路92の出力信号はインバータ回路94により反転され
てサンプルホールド信号S/Hとして出力される。
次に、上記のように構成した実施例の動作を、モード
選択スイッチ22により選択設定される第１乃至第３モー
ドに分けて説明する。
選択スイッチ22により選択設定される第１乃至第３モー
ドに分けて説明する。
第１モード このモードは主にインパルス応答信号波形を利用して
波形信号Ａの畳み込み演算を実行するもので、この場
合、第１モード信号MD1のみ“1"に設定され、他の第２
及び第３モード信号MD2,MD3は“0"に設定されている。
波形信号Ａの畳み込み演算を実行するもので、この場
合、第１モード信号MD1のみ“1"に設定され、他の第２
及び第３モード信号MD2,MD3は“0"に設定されている。
まず、インパルス応答信号に関する波形データを当該
鍵盤電子楽器内に取り込む場合について説明する。かか
る場合、演奏者は操作スイッチ27をオン操作する。この
オン操作により、アンド回路28は、“1"に設定されてい
る第１モード信号MD1に基づき、“1"信号をインパルス
発生器25に出力するので、スピーカ32からはインパルス
発生器25にて形成されかつアンプ31を介したパルス信号
が音響信号に変換されて当該鍵盤電子楽器が置かれてい
る部屋内に放音される。この音響信号としてのインパル
ス信号は部屋の壁、同部屋内に置かれている物により反
射及び吸収されながらマイクロフォン21に到達し、同マ
イクロフォン21は該部屋のインパルス応答を表すアナロ
グ波形信号をアナログディジタル変換器18に供給する。
アナログディジタル変換器18はマスタクロック信号φＭ
及び読出し書込み制御信号R/により制御されて、第４
図に示す１サンプリング時間毎に前記アナログ波形信号
の瞬時値をディジタル信号に変換するとともに、同ディ
ジタル信号をインパルス応答信号波形に関するサンプリ
ングデータとして前記１サンプリング時間周期でセレク
タ回路17に出力する。この場合、第２モード信号MD2は
“0"であるので、セレクタ回路17は前記サンプリングデ
ータを波形信号Ｂとして畳み込み演算回路16に供給す
る。
鍵盤電子楽器内に取り込む場合について説明する。かか
る場合、演奏者は操作スイッチ27をオン操作する。この
オン操作により、アンド回路28は、“1"に設定されてい
る第１モード信号MD1に基づき、“1"信号をインパルス
発生器25に出力するので、スピーカ32からはインパルス
発生器25にて形成されかつアンプ31を介したパルス信号
が音響信号に変換されて当該鍵盤電子楽器が置かれてい
る部屋内に放音される。この音響信号としてのインパル
ス信号は部屋の壁、同部屋内に置かれている物により反
射及び吸収されながらマイクロフォン21に到達し、同マ
イクロフォン21は該部屋のインパルス応答を表すアナロ
グ波形信号をアナログディジタル変換器18に供給する。
アナログディジタル変換器18はマスタクロック信号φＭ
及び読出し書込み制御信号R/により制御されて、第４
図に示す１サンプリング時間毎に前記アナログ波形信号
の瞬時値をディジタル信号に変換するとともに、同ディ
ジタル信号をインパルス応答信号波形に関するサンプリ
ングデータとして前記１サンプリング時間周期でセレク
タ回路17に出力する。この場合、第２モード信号MD2は
“0"であるので、セレクタ回路17は前記サンプリングデ
ータを波形信号Ｂとして畳み込み演算回路16に供給す
る。
一方、アナログディジタル変換器18からのディジタル
信号はレベル検知回路26にも供給され、同検知回路26は
所定レベル以上の前記ディジタル信号を検知することに
よりインパルス応答波形信号の入力開始を表すパルス信
号を１サンプリング時間の先頭タイミングで出力する。
このパルス信号は実際問題としてインパルス信号出力と
ほぼ同時に発生するものであり、操作スイッチ27は未だ
オン状態にあってアンド回路28が“1"信号を出力してい
るので、同パルス信号はアンド回路33を介してサンプリ
ングスタート信号SMPS（第４図参照）として畳み込み演
算回路16に供給される。
信号はレベル検知回路26にも供給され、同検知回路26は
所定レベル以上の前記ディジタル信号を検知することに
よりインパルス応答波形信号の入力開始を表すパルス信
号を１サンプリング時間の先頭タイミングで出力する。
このパルス信号は実際問題としてインパルス信号出力と
ほぼ同時に発生するものであり、操作スイッチ27は未だ
オン状態にあってアンド回路28が“1"信号を出力してい
るので、同パルス信号はアンド回路33を介してサンプリ
ングスタート信号SMPS（第４図参照）として畳み込み演
算回路16に供給される。
畳み込み演算回路16においては、前記サンプリングス
タート信号SMPSによりサンプリング制御部SMPCONのカウ
ンタ回路91がリセットされ、デコーダ回路92は“0"信号
を出力するようになり、サンプルホールド信号S/Hは
“1"となる。この“1"を表すサンプルホールド信号S/H
はアンド回路61に供給され、また同回路61に供給されて
いる第１モード信号MD1も“1"であるので、第４図に示
す読出し書込み制御信号R/をインバータ回路57により
反転した反転読出し書込み制御信号 がアンド回路61及びオア回路53を介してゲート回路52に
供給されるようになる。これにより、ゲート回路52は各
サンプリング時間の最終タイミング毎に導通し、また波
形データ記録制御回路34からの記録用イネーブル信号ME
Nは“0"であって、セレクタ回路48はバス51とメモリ47
のデータ入出力端子DATAとのデータ授受を許容している
ので、波形信号Ｂ（インパルス応答信号波形を表すサン
プリングデータ）は、各サンプリング時間の最終タイミ
ング毎に、ゲート回路52、バス51及びセレクタ回路48を
介してメモリ47のデータ入出力端子DATAに供給されるこ
とになる。また、記録用イネーブル信号MENが“0"であ
るので、アンド回路63は前記オア回路53からの反転読出
し書込み制御信号 をノア回路62に供給し、同回路62が前記反転読出し書込
み制御信号 を再度反転した読出し書込み制御信号R/をメモリ47の
読出し書込み制御端子R/に供給する。これにより、メ
モリ47は前記各サンプリング時間の最終タイミング毎に
書込みモードとなり、前記供給サンプリングデータがメ
モリ47に書込まれることになる。
タート信号SMPSによりサンプリング制御部SMPCONのカウ
ンタ回路91がリセットされ、デコーダ回路92は“0"信号
を出力するようになり、サンプルホールド信号S/Hは
“1"となる。この“1"を表すサンプルホールド信号S/H
はアンド回路61に供給され、また同回路61に供給されて
いる第１モード信号MD1も“1"であるので、第４図に示
す読出し書込み制御信号R/をインバータ回路57により
反転した反転読出し書込み制御信号 がアンド回路61及びオア回路53を介してゲート回路52に
供給されるようになる。これにより、ゲート回路52は各
サンプリング時間の最終タイミング毎に導通し、また波
形データ記録制御回路34からの記録用イネーブル信号ME
Nは“0"であって、セレクタ回路48はバス51とメモリ47
のデータ入出力端子DATAとのデータ授受を許容している
ので、波形信号Ｂ（インパルス応答信号波形を表すサン
プリングデータ）は、各サンプリング時間の最終タイミ
ング毎に、ゲート回路52、バス51及びセレクタ回路48を
介してメモリ47のデータ入出力端子DATAに供給されるこ
とになる。また、記録用イネーブル信号MENが“0"であ
るので、アンド回路63は前記オア回路53からの反転読出
し書込み制御信号 をノア回路62に供給し、同回路62が前記反転読出し書込
み制御信号 を再度反転した読出し書込み制御信号R/をメモリ47の
読出し書込み制御端子R/に供給する。これにより、メ
モリ47は前記各サンプリング時間の最終タイミング毎に
書込みモードとなり、前記供給サンプリングデータがメ
モリ47に書込まれることになる。
一方、上述のサンプリングスタート信号SMPSによりカ
ウンタ回路82もリセットされ、同信号SMPSの発生後、カ
ウンタ82は、第４図に示すように、サンプリング時間周
期で「０」から「１」ずつ増加する書込みアドレス信号
WADRを出力するようになる。この書込みアドレス信号WA
DRはセレクタ回路68の一方の入力（“0"）に供給され、
セレクタ回路68は、前記読出し書込み制御信号R/に基
づき、各サンプリング時間の最終タイミングで前記書込
みアドレス信号WADRをセレクタ回路67の一方の入力
（“0"）に供給する。この場合、前述したように、記録
用イネーブル信号MENは“0"であって、セレクタ回路67
はセレクタ回路68からの出力信号をメモリ47のアドレス
入力端子ADRに供給するので、同アドレス入力端子ADRに
は各サンプリング時間の最終タイミング毎に前記書込み
アドレス信号WADRが供給されることになる。その結果、
メモリ47には、第５図に示すように、前記インパルス応
答波形を表すサンプリングデータが０番地から順にサン
プリング時間毎に記憶されていくことになる。
ウンタ回路82もリセットされ、同信号SMPSの発生後、カ
ウンタ82は、第４図に示すように、サンプリング時間周
期で「０」から「１」ずつ増加する書込みアドレス信号
WADRを出力するようになる。この書込みアドレス信号WA
DRはセレクタ回路68の一方の入力（“0"）に供給され、
セレクタ回路68は、前記読出し書込み制御信号R/に基
づき、各サンプリング時間の最終タイミングで前記書込
みアドレス信号WADRをセレクタ回路67の一方の入力
（“0"）に供給する。この場合、前述したように、記録
用イネーブル信号MENは“0"であって、セレクタ回路67
はセレクタ回路68からの出力信号をメモリ47のアドレス
入力端子ADRに供給するので、同アドレス入力端子ADRに
は各サンプリング時間の最終タイミング毎に前記書込み
アドレス信号WADRが供給されることになる。その結果、
メモリ47には、第５図に示すように、前記インパルス応
答波形を表すサンプリングデータが０番地から順にサン
プリング時間毎に記憶されていくことになる。
かかるサンプリングデータの書込み中、時間が経過し
て、サンプリング制御部SMPCONのカウンタ回路91のカウ
ント値が「Ｎ」に達すると、デコーダ回路92は“1"信号
を出力するようになり、サンプルホールド信号S/Hは
“0"となる。これにより、カウンタ回路91のカウント動
作は停止し、前記サンプルホールド信号S/Hは“0"に維
持される。また、この“0"を表すサンプルホールド信号
S/Hはアンド回路61の出力を常時“0"にするので、この
時点でメモリ47へのサンプリングデータの書込みは停止
する。なお、カウンタ回路82は前記カウンタ回路91と同
期して動作していたので、この時点で、書込みアドレス
信号WADRは「Ｎ−１」まで達しており、メモリ47の全領
域（「０」〜「Ｎ−１」番地まで）にサンプリングデー
タが書込まれている。
て、サンプリング制御部SMPCONのカウンタ回路91のカウ
ント値が「Ｎ」に達すると、デコーダ回路92は“1"信号
を出力するようになり、サンプルホールド信号S/Hは
“0"となる。これにより、カウンタ回路91のカウント動
作は停止し、前記サンプルホールド信号S/Hは“0"に維
持される。また、この“0"を表すサンプルホールド信号
S/Hはアンド回路61の出力を常時“0"にするので、この
時点でメモリ47へのサンプリングデータの書込みは停止
する。なお、カウンタ回路82は前記カウンタ回路91と同
期して動作していたので、この時点で、書込みアドレス
信号WADRは「Ｎ−１」まで達しており、メモリ47の全領
域（「０」〜「Ｎ−１」番地まで）にサンプリングデー
タが書込まれている。
次に、このようにしてメモリ47に書込まれたインパル
ス応答信号波形データを利用して楽音信号を形成出力す
る動作について説明する。鍵盤11のいずれかの鍵が押鍵
されると、該押鍵は鍵スイッチ回路12及び押鍵検出回路
13により検出され、同押鍵に係る鍵情報が主波形データ
発生回路14に供給される。主波形データ発生回路14は前
記供給鍵情報に基づき、押鍵された鍵の音高周波数を有
する楽音波形信号を形成し、該波形信号の瞬時値を表す
サンプリングデータを読出し書込み制御信号R/に同期
させて波形信号Ａ（第６図参照）として畳み込み演算回
路16に供給する。
ス応答信号波形データを利用して楽音信号を形成出力す
る動作について説明する。鍵盤11のいずれかの鍵が押鍵
されると、該押鍵は鍵スイッチ回路12及び押鍵検出回路
13により検出され、同押鍵に係る鍵情報が主波形データ
発生回路14に供給される。主波形データ発生回路14は前
記供給鍵情報に基づき、押鍵された鍵の音高周波数を有
する楽音波形信号を形成し、該波形信号の瞬時値を表す
サンプリングデータを読出し書込み制御信号R/に同期
させて波形信号Ａ（第６図参照）として畳み込み演算回
路16に供給する。
畳み込み演算回路16においては、第１波形データ記憶
部WM1のゲート回路43が読出し書込み制御信号R/をイ
ンバータ回路44により反転した反転読出し書込み制御信
号 によって導通制御されており、同回路43は波形信号Ａを
構成する各サンプリングデータを１サンプリング時間の
最終タイミング毎にメモリ41のデータ入出力端子DATAに
供給する。また、この最終タイミングでは、読出し書込
み制御信号R/がメモリ41のアドレス入力端子ADRへカ
ウンタ82からの書込みアドレス信号WADRを供給するよう
にセレクタ回路46を制御するとともに、メモリ41を書込
みモードにするように同メモリ41を制御しており、前記
書込みアドレス信号WADRは１サンプリング時間毎に
「０」〜「Ｎ−１」に渡り繰り返し変更されているの
で、波形信号Ａに関する各サンプリングデータは、第７
図に示すように、「Ｎ−１」までは数値が大きくなる順
番で、「Ｎ−１」に達すると「Ｎ−１」から「０」に変
化する順番で、メモリ41の各番地に記憶される。これに
より、新たなサンプリングデータがメモリ41のデータ入
力端子DATAに到来する毎に、最も古いサンプリングデー
タが前記新たなサンプリングデータに書き換えられ、同
メモリ41は波形信号Ａを表すサンプリングデータを順次
循環記憶することになる。
部WM1のゲート回路43が読出し書込み制御信号R/をイ
ンバータ回路44により反転した反転読出し書込み制御信
号 によって導通制御されており、同回路43は波形信号Ａを
構成する各サンプリングデータを１サンプリング時間の
最終タイミング毎にメモリ41のデータ入出力端子DATAに
供給する。また、この最終タイミングでは、読出し書込
み制御信号R/がメモリ41のアドレス入力端子ADRへカ
ウンタ82からの書込みアドレス信号WADRを供給するよう
にセレクタ回路46を制御するとともに、メモリ41を書込
みモードにするように同メモリ41を制御しており、前記
書込みアドレス信号WADRは１サンプリング時間毎に
「０」〜「Ｎ−１」に渡り繰り返し変更されているの
で、波形信号Ａに関する各サンプリングデータは、第７
図に示すように、「Ｎ−１」までは数値が大きくなる順
番で、「Ｎ−１」に達すると「Ｎ−１」から「０」に変
化する順番で、メモリ41の各番地に記憶される。これに
より、新たなサンプリングデータがメモリ41のデータ入
力端子DATAに到来する毎に、最も古いサンプリングデー
タが前記新たなサンプリングデータに書き換えられ、同
メモリ41は波形信号Ａを表すサンプリングデータを順次
循環記憶することになる。
一方、かかる循環記憶動作中、１サンプリング時間の
最終タイミング以外のタイミングにおいては、メモリ41
内のサンプリングデータが順次読出される。すなわち、
前記読出し書込み制御信号R/は、第６図に示すよう
に、１サンプリング時間内の「０」〜「Ｎ−１」に渡る
クロックタイミングにおいては“1"であり、同信号R/
はメモリ41の読出し書込み制御端子R/に供給されて同
メモリ41を読出しモードに制御するとともに、ゲート回
路45のゲート制御端子GCに供給されて同ゲート回路45を
導通制御する。また、この読出し書込み制御信号R/は
セレクタ回路46の選択制御端子SLにも供給されて、前記
「０」〜「Ｎ−１」のクロックタイミングにおいては、
後退読出しアドレス信号READRをメモリ41のアドレス入
力端子ADRに供給するようにセレクタ回路46を制御す
る。これにより、メモリ41に前述のようにして記憶され
ているサンプリングデータは、１サンプリング時間内の
「０」〜「Ｎ−１」のクロックタイミングにて、後退読
出しアドレス信号READRに応じて順次読出される。
最終タイミング以外のタイミングにおいては、メモリ41
内のサンプリングデータが順次読出される。すなわち、
前記読出し書込み制御信号R/は、第６図に示すよう
に、１サンプリング時間内の「０」〜「Ｎ−１」に渡る
クロックタイミングにおいては“1"であり、同信号R/
はメモリ41の読出し書込み制御端子R/に供給されて同
メモリ41を読出しモードに制御するとともに、ゲート回
路45のゲート制御端子GCに供給されて同ゲート回路45を
導通制御する。また、この読出し書込み制御信号R/は
セレクタ回路46の選択制御端子SLにも供給されて、前記
「０」〜「Ｎ−１」のクロックタイミングにおいては、
後退読出しアドレス信号READRをメモリ41のアドレス入
力端子ADRに供給するようにセレクタ回路46を制御す
る。これにより、メモリ41に前述のようにして記憶され
ているサンプリングデータは、１サンプリング時間内の
「０」〜「Ｎ−１」のクロックタイミングにて、後退読
出しアドレス信号READRに応じて順次読出される。
この後退読出しアドレス信号READRは減算器87にて形
成されるもので、カウンタ回路82からの書込みアドレス
信号WADRが「ｉ」であれば、カウンタ回路83は１サンプ
リング時間内の先頭タイミングでリセットされた後、マ
スタクロック信号φＭの到来毎に順次「１」ずつ増加す
るので、第６図及び第７図に示すように、「ｉ−１」，
「ｉ−２」…「ｉ」の順にクロックタイミング毎に変化
する。かかる状態では、メモリ41のｉ番地に対するサン
プリングデータの書込みは未だ成されておらず、メモリ
41のｉ−１番地に最も新しいサンプリングデータが記憶
されており、番地が小さくなる（但し、「０」のときに
は「Ｎ−１」になる）に従って記憶されているサンプリ
ングデータが順に古くなってｉ番地に最も古いサンプリ
ングデータが記憶されている。その結果、メモリ41から
は、新しいサンプリングデータから順に古くなるサンプ
リングデータがクロックタイミング毎に読出されて、乗
算器71の一方の入力に順次供給される。
成されるもので、カウンタ回路82からの書込みアドレス
信号WADRが「ｉ」であれば、カウンタ回路83は１サンプ
リング時間内の先頭タイミングでリセットされた後、マ
スタクロック信号φＭの到来毎に順次「１」ずつ増加す
るので、第６図及び第７図に示すように、「ｉ−１」，
「ｉ−２」…「ｉ」の順にクロックタイミング毎に変化
する。かかる状態では、メモリ41のｉ番地に対するサン
プリングデータの書込みは未だ成されておらず、メモリ
41のｉ−１番地に最も新しいサンプリングデータが記憶
されており、番地が小さくなる（但し、「０」のときに
は「Ｎ−１」になる）に従って記憶されているサンプリ
ングデータが順に古くなってｉ番地に最も古いサンプリ
ングデータが記憶されている。その結果、メモリ41から
は、新しいサンプリングデータから順に古くなるサンプ
リングデータがクロックタイミング毎に読出されて、乗
算器71の一方の入力に順次供給される。
また、これと同時に、乗算器71の他方の入力には第２
波形データ記憶部WM2からのサンプリングデータが供給
されている。すなわち、かかる場合、第１モード信号MD
1のみが“1"で第２及び第３モード信号MD2,MD3は“0"で
あり、またサンプリング制御部SMPCONからのサンプルホ
ールド信号S/Hも“0"であるので、アンド回路56,61の作
用によりオア回路53の出力信号は常に“0"に保たれてお
り、ゲート回路54のゲート制御端子GCにはインバータ回
路55を介した“1"信号が供給されていて同ゲート回路54
は導通状態にある。また、このとき、波形データ記録制
御回路34からの記録用イネーブル信号MENは“0"である
ので、セレクタ回路48はメモリ47のデータ入出力端子DA
TAとバス51との導通を許容していると同時に、アンド回
路63,65及びノア回路62の作用によりメモリ47は読出し
モードに設定されている。その結果、メモリ47内のサン
プリングデータは読出されて、セレクタ回路48、バス51
及びゲート回路54を介して出力される状態にある。
波形データ記憶部WM2からのサンプリングデータが供給
されている。すなわち、かかる場合、第１モード信号MD
1のみが“1"で第２及び第３モード信号MD2,MD3は“0"で
あり、またサンプリング制御部SMPCONからのサンプルホ
ールド信号S/Hも“0"であるので、アンド回路56,61の作
用によりオア回路53の出力信号は常に“0"に保たれてお
り、ゲート回路54のゲート制御端子GCにはインバータ回
路55を介した“1"信号が供給されていて同ゲート回路54
は導通状態にある。また、このとき、波形データ記録制
御回路34からの記録用イネーブル信号MENは“0"である
ので、セレクタ回路48はメモリ47のデータ入出力端子DA
TAとバス51との導通を許容していると同時に、アンド回
路63,65及びノア回路62の作用によりメモリ47は読出し
モードに設定されている。その結果、メモリ47内のサン
プリングデータは読出されて、セレクタ回路48、バス51
及びゲート回路54を介して出力される状態にある。
一方、セレクタ回路68は、読出し書込み制御信号R/
（第６図参照）に基づき、１サンプリング時間内の
「０」〜「Ｎ−１」のクロックタイミングにおいてはセ
レクタ回路88からの前進読出しアドレス信号READFをセ
レクタ67の一方の入力（“0"）に供給すると同時に、セ
レクタ回路88は“1"に設定されている第１モード信号MD
1に基づきカウンタ回路83の出力信号を選択出力し、か
つセレクタ回路67は“0"に設定されている記録用イネー
ブル信号MENに基づきセレクタ回路68の出力信号を選択
出力しているので、該「０」〜「Ｎ−１」のクロックタ
イミングにおいては、第６図に示すように、「０」から
「Ｎ−１」に向かって順次変化する前進読出しアドレス
信号READFが１メモリ47のアドレス入力端子ADRに供給さ
れる。その結果、前述の第１波形データ記憶部WM1のサ
ンプリングデータの読出しに同期して、第５図に示すよ
うに、メモリ47に以前記憶したインパルス応答波形を表
す各サンプリングデータが順次読出されて乗算器71に供
給されることになる。
（第６図参照）に基づき、１サンプリング時間内の
「０」〜「Ｎ−１」のクロックタイミングにおいてはセ
レクタ回路88からの前進読出しアドレス信号READFをセ
レクタ67の一方の入力（“0"）に供給すると同時に、セ
レクタ回路88は“1"に設定されている第１モード信号MD
1に基づきカウンタ回路83の出力信号を選択出力し、か
つセレクタ回路67は“0"に設定されている記録用イネー
ブル信号MENに基づきセレクタ回路68の出力信号を選択
出力しているので、該「０」〜「Ｎ−１」のクロックタ
イミングにおいては、第６図に示すように、「０」から
「Ｎ−１」に向かって順次変化する前進読出しアドレス
信号READFが１メモリ47のアドレス入力端子ADRに供給さ
れる。その結果、前述の第１波形データ記憶部WM1のサ
ンプリングデータの読出しに同期して、第５図に示すよ
うに、メモリ47に以前記憶したインパルス応答波形を表
す各サンプリングデータが順次読出されて乗算器71に供
給されることになる。
このようにして第１及び第２波形データ記憶部WM1,WM
2から乗算器71へ供給された両サンプリングデータは同
乗算器71にて乗算され、該乗算結果は加算器73にてレジ
スタ回路72からのサンプリングデータと加算された後、
同レジスタ回路72にマスタクロック信号φＭに同期して
取り込まれる。このレジスタ回路72は読出し書込み制御
信号R/をインバータ回路74により反転した反転読出し
書込み制御信号 によって１サンプリング時間の最終タイミング毎にリセ
ットされるので、加算器73及びレジスタ回路72は第１及
び第２波形データ記憶部WM1,WM2からの各サンプリング
データの乗算結果を１サンプリング時間に渡って累算す
ることになる。そして、レジスタ回路72のリセット寸前
の累算結果が前記反転読出し書込み制御信号 によって制御されるレジスタ回路75に取り込まれ、同回
路75が、第６図に示すように、前記取り込み信号を出力
信号Ｃとして出力するので、同信号Ｃは１サンプリング
時間に渡って前記両サンプリングデータを畳み込み演算
したサンプリングデータとなる。
2から乗算器71へ供給された両サンプリングデータは同
乗算器71にて乗算され、該乗算結果は加算器73にてレジ
スタ回路72からのサンプリングデータと加算された後、
同レジスタ回路72にマスタクロック信号φＭに同期して
取り込まれる。このレジスタ回路72は読出し書込み制御
信号R/をインバータ回路74により反転した反転読出し
書込み制御信号 によって１サンプリング時間の最終タイミング毎にリセ
ットされるので、加算器73及びレジスタ回路72は第１及
び第２波形データ記憶部WM1,WM2からの各サンプリング
データの乗算結果を１サンプリング時間に渡って累算す
ることになる。そして、レジスタ回路72のリセット寸前
の累算結果が前記反転読出し書込み制御信号 によって制御されるレジスタ回路75に取り込まれ、同回
路75が、第６図に示すように、前記取り込み信号を出力
信号Ｃとして出力するので、同信号Ｃは１サンプリング
時間に渡って前記両サンプリングデータを畳み込み演算
したサンプリングデータとなる。
そして、この出力信号Ｃを構成するサンプリングデー
タはディジタルアナログ変換器23に供給されて同変換器
23にてアナログ信号に変換され、サウンドシステム24が
該アナログ信号に応じた楽音を発音する。これにより、
発音された楽音は、主波形データ発生回路14により発生
された楽音波形信号と当該鍵盤電子楽器が置かれている
部屋のインパルス応答特性を有する波形信号とを畳み込
み演算したものとなるので、同楽音は前記部屋の残響特
性をよりよく表すものとなる。
タはディジタルアナログ変換器23に供給されて同変換器
23にてアナログ信号に変換され、サウンドシステム24が
該アナログ信号に応じた楽音を発音する。これにより、
発音された楽音は、主波形データ発生回路14により発生
された楽音波形信号と当該鍵盤電子楽器が置かれている
部屋のインパルス応答特性を有する波形信号とを畳み込
み演算したものとなるので、同楽音は前記部屋の残響特
性をよりよく表すものとなる。
また、当該鍵盤電子楽器は前記インパルス応答信号波
形データを保存し、または予め保存されていた他の部
屋、会場等のインパルス応答信号波形データを前述の畳
み込み演算にも利用できる。かかる場合、演算者は、指
示装置38内の各種操作スイッチを操作することによりメ
モリ47から波形データメモリ36又は外部記憶装置37への
波形データの転送を指示し、または波形データメモリ36
又は外部記憶装置37からメモリ47への波形データの転送
を指示する。かかる指示により、波形データ記録制御回
路34はマスタクロック信号φＭに同期して「０」から
「Ｎ−１」まで変化する記録用アドレス信号MADRを出力
するとともに、該Ｎクロック分に渡り“1"となる記録用
イネーブル信号MENを出力する（第８図参照）。この記
録用イネーブル信号MENはセレクタ回路67,48の各選択制
御端子SLにそれぞれ供給され、セレクタ回路67は前記記
録用アドレス信号MADRをメモリ47のアドレス入力端子AD
Rに供給し、セレクタ回路47はメモリ47のデータ入出力
端子DATAと波形データ記録制御回路34との導通を許容す
る。
形データを保存し、または予め保存されていた他の部
屋、会場等のインパルス応答信号波形データを前述の畳
み込み演算にも利用できる。かかる場合、演算者は、指
示装置38内の各種操作スイッチを操作することによりメ
モリ47から波形データメモリ36又は外部記憶装置37への
波形データの転送を指示し、または波形データメモリ36
又は外部記憶装置37からメモリ47への波形データの転送
を指示する。かかる指示により、波形データ記録制御回
路34はマスタクロック信号φＭに同期して「０」から
「Ｎ−１」まで変化する記録用アドレス信号MADRを出力
するとともに、該Ｎクロック分に渡り“1"となる記録用
イネーブル信号MENを出力する（第８図参照）。この記
録用イネーブル信号MENはセレクタ回路67,48の各選択制
御端子SLにそれぞれ供給され、セレクタ回路67は前記記
録用アドレス信号MADRをメモリ47のアドレス入力端子AD
Rに供給し、セレクタ回路47はメモリ47のデータ入出力
端子DATAと波形データ記録制御回路34との導通を許容す
る。
かかる場合、前述の指示がメモリ47から波形データメ
モリ36又は外部記憶装置37へのデータ転送を指示するも
のであれば、波形データ記録制御回路34は前記各信号MA
DR,MENとともに“1"を示す記録用読出し書込み制御信号
MR/を出力する。このとき、記録用イネーブル信号MEN
は“1"であるので、アンド回路65は前記信号MR/をイ
ンバータ回路66によって反転した反転読出し書込み制御
信号 を出力し、この反転された信号 はノア回路62にて再び反転されてメモリ47の読出し書込
み制御端子R/に供給されるので、同メモリ47は読出し
モードに設定される。これにより、メモリ47に記憶され
ているサンプリングデータは前記「０」から「Ｎ−１」
まで変化する記録用アドレス信号MADRに応じて順次読出
され、セレクタ回路48を介して波形データ記録制御回路
34に供給されて、同制御回路34は前記サンプリングデー
タを波形データメモリ36又は外部記憶装置37の指示位置
に記憶させる。これにより、前述のようにして採取した
インパルス応答信号に関する波形データを保存できる。
また、部屋のインパルス応答信号波形に限らず、種々の
外部音波形であって前記インパルス応答信号波形と同等
の長さを有するものであれば、前述の操作により種々の
外部音に関する波形データを保存できる。
モリ36又は外部記憶装置37へのデータ転送を指示するも
のであれば、波形データ記録制御回路34は前記各信号MA
DR,MENとともに“1"を示す記録用読出し書込み制御信号
MR/を出力する。このとき、記録用イネーブル信号MEN
は“1"であるので、アンド回路65は前記信号MR/をイ
ンバータ回路66によって反転した反転読出し書込み制御
信号 を出力し、この反転された信号 はノア回路62にて再び反転されてメモリ47の読出し書込
み制御端子R/に供給されるので、同メモリ47は読出し
モードに設定される。これにより、メモリ47に記憶され
ているサンプリングデータは前記「０」から「Ｎ−１」
まで変化する記録用アドレス信号MADRに応じて順次読出
され、セレクタ回路48を介して波形データ記録制御回路
34に供給されて、同制御回路34は前記サンプリングデー
タを波形データメモリ36又は外部記憶装置37の指示位置
に記憶させる。これにより、前述のようにして採取した
インパルス応答信号に関する波形データを保存できる。
また、部屋のインパルス応答信号波形に限らず、種々の
外部音波形であって前記インパルス応答信号波形と同等
の長さを有するものであれば、前述の操作により種々の
外部音に関する波形データを保存できる。
一方、前述の指示が波形データメモリ36又は外部記憶
装置37からメモリ47へのデータ転送を指示するものであ
れば、波形データ記録制御回路34は、前記各信号MADR,M
ENとともに、波形データメモリ36又は外部記憶装置37か
ら読出したＮ個のサンプリングデータからなる波形デー
タと“0"を示す記録用読出し書込み制御信号MR/とを
出力する。このとき、記録用イネーブル信号MENは前述
と同様に作用して該記録用読出し書込み制御信号MR/
に基づきメモリ47を書込みモードに設定するので、同メ
モリ47はその「０」から「Ｎ−１」までの各番地に波形
データメモリ36又は外部記憶装置37からの各サンプリン
グデータを順次記憶する。これにより、かかる状態で、
鍵盤11における押鍵があった場合、畳み込み演算回路16
においては、主波形データ発生回路14からの楽音波形デ
ータと波形データメモリ36又は外部記憶装置37内の波形
データとの畳み込み演算が実行されるようになる。かか
る場合、前記波形データメモリ36又は外部記憶装置37内
へ、外種室内の残響特性を表すインパルス応答信号波形
データ、各種アンプ及び各種響板（ピアノ、ギター等）
の音響特性に関する波形データ、楽器音、動物の鳴き声
及び自然界の音に関する波形データ等を記憶させておく
ようにすれば、各種音響効果の付与された楽音又は従来
にない変調の施された豊かな楽音が得られるようにな
る。
装置37からメモリ47へのデータ転送を指示するものであ
れば、波形データ記録制御回路34は、前記各信号MADR,M
ENとともに、波形データメモリ36又は外部記憶装置37か
ら読出したＮ個のサンプリングデータからなる波形デー
タと“0"を示す記録用読出し書込み制御信号MR/とを
出力する。このとき、記録用イネーブル信号MENは前述
と同様に作用して該記録用読出し書込み制御信号MR/
に基づきメモリ47を書込みモードに設定するので、同メ
モリ47はその「０」から「Ｎ−１」までの各番地に波形
データメモリ36又は外部記憶装置37からの各サンプリン
グデータを順次記憶する。これにより、かかる状態で、
鍵盤11における押鍵があった場合、畳み込み演算回路16
においては、主波形データ発生回路14からの楽音波形デ
ータと波形データメモリ36又は外部記憶装置37内の波形
データとの畳み込み演算が実行されるようになる。かか
る場合、前記波形データメモリ36又は外部記憶装置37内
へ、外種室内の残響特性を表すインパルス応答信号波形
データ、各種アンプ及び各種響板（ピアノ、ギター等）
の音響特性に関する波形データ、楽器音、動物の鳴き声
及び自然界の音に関する波形データ等を記憶させておく
ようにすれば、各種音響効果の付与された楽音又は従来
にない変調の施された豊かな楽音が得られるようにな
る。
第２モード このモードは主波形データ発生回路14からの時間経過
に従って変化する波形信号Ａと、副波形データ発生回路
15からの時間経過に従って変化する波形信号Ｂとに基づ
く畳み込み演算を実行するもので、鍵盤11における押鍵
に応じて主波形データ発生回路14が楽音波形データを波
形信号Ａとして出力し、畳み込み演算回路16内の第１波
形データ記憶部WM1が前記波形信号Ａを構成するサンプ
リングデータをサンプリング時間毎に順次循環記憶する
と同時に、各サンプリング時間内にてクロックタイミン
グ毎に新しいものから古いものに向かってサンプリング
データを順次演算部CALに出力する点は、上記第１モー
ドの場合と同じである。
に従って変化する波形信号Ａと、副波形データ発生回路
15からの時間経過に従って変化する波形信号Ｂとに基づ
く畳み込み演算を実行するもので、鍵盤11における押鍵
に応じて主波形データ発生回路14が楽音波形データを波
形信号Ａとして出力し、畳み込み演算回路16内の第１波
形データ記憶部WM1が前記波形信号Ａを構成するサンプ
リングデータをサンプリング時間毎に順次循環記憶する
と同時に、各サンプリング時間内にてクロックタイミン
グ毎に新しいものから古いものに向かってサンプリング
データを順次演算部CALに出力する点は、上記第１モー
ドの場合と同じである。
一方、このモードにおいては、第２モード信号MD2の
み“1"であるので、セレクタ回路17は副波形データ発生
回路15から出力されるサンプリングデータを波形信号Ｂ
として畳み込み演算回路16へ出力する。このサンプリン
グデータは副波形データ発生回路15にて形成され、鍵盤
11にて押鍵された鍵の音高周波数を有する楽音波形を表
すものであり、波形信号Ａとともに継続して畳み込み演
算回路16の第２波形データ記憶部WM2に供給される。
み“1"であるので、セレクタ回路17は副波形データ発生
回路15から出力されるサンプリングデータを波形信号Ｂ
として畳み込み演算回路16へ出力する。このサンプリン
グデータは副波形データ発生回路15にて形成され、鍵盤
11にて押鍵された鍵の音高周波数を有する楽音波形を表
すものであり、波形信号Ａとともに継続して畳み込み演
算回路16の第２波形データ記憶部WM2に供給される。
この第２波形データ記憶部WM2においては、“1"を表
す第２モード信号MD2がオア回路58を介してアンド回路5
6の一方の入力に供給され、かつ“0"を示す記録用イネ
ーブル信号MENをインバータ回路64で反転したものがア
ンド回路63の一方の入力に供給されているので、第１波
形データ記憶部WM1と同様に、セレクタ回路68には読出
し書込み制御信号R/が供給され、ゲート回路52のゲー
ト制御端子GCには読出し書込み制御信号R/を反転した
反転読出し書込み制御信号 が供給され、かつメモリ47の読出し書込み制御端子R/
及びゲート回路54のゲート制御端子GCには前記反転読出
し書込み制御信号 をノア回路62及びインバータ回路55によりそれぞれ再度
反転した読出し書込み制御信号R/が供給される。な
お、“0"を示す記録用イネーブル信号MENにより、セレ
クタ回路48はメモリ47のデータ入出力端子DATAとバス51
との導通を許容している。これにより、第２波形データ
記憶部WM2においても、第９図及び第11図に示すよう
に、波形信号Ｂを表すサンプリングデータは、１サンプ
リング時間の最終タイミング毎に、最も古いものが新し
いものに書き換えられながら、メモリ47の「Ｎ−１」番
地までは数値が大きくなる順で、また「Ｎ−１」番地に
達すると、「Ｎ−１」番地から「０」番地に変化する順
番でメモリ47の各番地に循環記憶される。
す第２モード信号MD2がオア回路58を介してアンド回路5
6の一方の入力に供給され、かつ“0"を示す記録用イネ
ーブル信号MENをインバータ回路64で反転したものがア
ンド回路63の一方の入力に供給されているので、第１波
形データ記憶部WM1と同様に、セレクタ回路68には読出
し書込み制御信号R/が供給され、ゲート回路52のゲー
ト制御端子GCには読出し書込み制御信号R/を反転した
反転読出し書込み制御信号 が供給され、かつメモリ47の読出し書込み制御端子R/
及びゲート回路54のゲート制御端子GCには前記反転読出
し書込み制御信号 をノア回路62及びインバータ回路55によりそれぞれ再度
反転した読出し書込み制御信号R/が供給される。な
お、“0"を示す記録用イネーブル信号MENにより、セレ
クタ回路48はメモリ47のデータ入出力端子DATAとバス51
との導通を許容している。これにより、第２波形データ
記憶部WM2においても、第９図及び第11図に示すよう
に、波形信号Ｂを表すサンプリングデータは、１サンプ
リング時間の最終タイミング毎に、最も古いものが新し
いものに書き換えられながら、メモリ47の「Ｎ−１」番
地までは数値が大きくなる順で、また「Ｎ−１」番地に
達すると、「Ｎ−１」番地から「０」番地に変化する順
番でメモリ47の各番地に循環記憶される。
一方、１サンプリング時間内の「０」〜「Ｎ−１」の
クロックタイミングにおけるメモリ47の読出しモード時
においては、セレクタ回路68はセレクタ回路88からの前
進読出しアドレス信号READFをセレクタ回路67を介して
メモリ47のアドレス入力端子ADRに供給する。かかる場
合、セレクタ回路88の選択制御端子SLには“0"を示す第
１モード信号MD1が供給されており、同回路88は加算器8
6からの出力信号を前進読出しアドレス信号READFとして
出力する。加算器86はカウンタ回路82からの書込みアド
レス信号WADRと１サンプリング時間内にてクロックタイ
ミング「０」〜「Ｎ」に向かって増加するカウンタ回路
83によるカウント値とを加算するものであり、書込みア
ドレス信号WADRを「ｉ」とすれば、前進読出しアドレス
信号READFは第９図及び第11図に示すように、「ｉ」，
「ｉ＋１」…「ｉ−２」，「ｉ−１」の順で変化する。
かかる「０」〜「Ｎ−１」のクロックタイミングにおい
ては、新たなサンプリングデータは未だメモリ47に書込
まれていないので、メモリ47からは最も古いサンプリン
グデータから順に新しくなるサンプリングデータが順次
読出し出力されて、演算部CALに供給される。
クロックタイミングにおけるメモリ47の読出しモード時
においては、セレクタ回路68はセレクタ回路88からの前
進読出しアドレス信号READFをセレクタ回路67を介して
メモリ47のアドレス入力端子ADRに供給する。かかる場
合、セレクタ回路88の選択制御端子SLには“0"を示す第
１モード信号MD1が供給されており、同回路88は加算器8
6からの出力信号を前進読出しアドレス信号READFとして
出力する。加算器86はカウンタ回路82からの書込みアド
レス信号WADRと１サンプリング時間内にてクロックタイ
ミング「０」〜「Ｎ」に向かって増加するカウンタ回路
83によるカウント値とを加算するものであり、書込みア
ドレス信号WADRを「ｉ」とすれば、前進読出しアドレス
信号READFは第９図及び第11図に示すように、「ｉ」，
「ｉ＋１」…「ｉ−２」，「ｉ−１」の順で変化する。
かかる「０」〜「Ｎ−１」のクロックタイミングにおい
ては、新たなサンプリングデータは未だメモリ47に書込
まれていないので、メモリ47からは最も古いサンプリン
グデータから順に新しくなるサンプリングデータが順次
読出し出力されて、演算部CALに供給される。
演算部CALは、上記第１モードの場合と同様に、第１
及び第２波形データ記憶部WM1,WM2からの各サンプリン
グデータを畳み込み演算して、１サンプリング時間毎に
出力波形信号Ｃを表すサンプリングデータを順次出力す
る。かかる場合、第10図及び第11図に示すように、１サ
ンプリング時間内にて、第１波形データ記憶部WM1から
順次出力されるサンプリングデータは新しいものから順
に古くなるものであり、かつ第２波形データ記憶部WM2
から順次出力されるサンプリングデータは古いものから
順に新しくなるものであるので、各楽音波形信号の現在
の瞬時値と過去の瞬時値とが変調し合って複雑で豊かな
楽音波形信号が形成される。そして、この楽音波形信号
に対応した楽音がサウンドシステム24から発音されるの
で、この第２モードにおいては従来にない豊かな楽音が
得られるようになる。
及び第２波形データ記憶部WM1,WM2からの各サンプリン
グデータを畳み込み演算して、１サンプリング時間毎に
出力波形信号Ｃを表すサンプリングデータを順次出力す
る。かかる場合、第10図及び第11図に示すように、１サ
ンプリング時間内にて、第１波形データ記憶部WM1から
順次出力されるサンプリングデータは新しいものから順
に古くなるものであり、かつ第２波形データ記憶部WM2
から順次出力されるサンプリングデータは古いものから
順に新しくなるものであるので、各楽音波形信号の現在
の瞬時値と過去の瞬時値とが変調し合って複雑で豊かな
楽音波形信号が形成される。そして、この楽音波形信号
に対応した楽音がサウンドシステム24から発音されるの
で、この第２モードにおいては従来にない豊かな楽音が
得られるようになる。
第３モード このモードは主波形データ発生回路14からの時間経過
に従って変化する波形信号Ａと、マイクロフォン21から
の時間経過に従って継続的に変化する外部音とに基づく
畳み込み演算を実行するもので、この場合には、モード
選択スイッチ22により、第３モード信号MD3のみが“1"
に設定され、かつ第１及び第２モード信号MD1,MD2は
“0"に設定される。
に従って変化する波形信号Ａと、マイクロフォン21から
の時間経過に従って継続的に変化する外部音とに基づく
畳み込み演算を実行するもので、この場合には、モード
選択スイッチ22により、第３モード信号MD3のみが“1"
に設定され、かつ第１及び第２モード信号MD1,MD2は
“0"に設定される。
これにより、セレクタ回路17は、マイクロフォン21に
て入力しかつアナログディジタル変換器18にてディジタ
ル信号に変換したサンプリングデータを、上述のサンプ
リング時間に同期させて波形信号Ｂとして畳み込み演算
回路16に供給する。畳み込み演算回路16においては、第
３モード信号MD3がオア回路58に第２モード信号MD2と並
列的に入力されるようになっており、同演算回路16は前
記第２モードの場合と同様に動作する。その結果、外部
にて他の楽器が演奏され、または楽器以外の音が発生さ
れて、マイクロフォン21に継続的に外部音が入力される
と、主波形データ発生回路14からの楽音波形信号の現在
から過去に渡る複数の瞬時値が外部波形信号の過去から
現在に渡る複数の瞬時値によりそれぞれ変調され、サウ
ンドシステム24からは外部音により複雑に変調された従
来にない豊かな楽音が得られる なお、上記実施例の第１モードにおいては、予め用意
された波形データを用いて畳み込み演算する場合におい
ても、波形データメモリ36又は外部記憶装置37内の波形
データを一旦メモリ47に転送した後に、該データの読出
しを制御して演算部CALに供給するようにしたが、かか
る場合、波形データメモリ36又は外部記憶装置37内の波
形データを繰り返し読出して同データを直接演算部CAL
に供給するようにしてもよい。また、種々の波形データ
を記憶するROMを予め用意しておき、前記第１モードに
おいて、該ROM内の波形データを選択的に演算部CALに繰
り返し出力するようにしてもよい。
て入力しかつアナログディジタル変換器18にてディジタ
ル信号に変換したサンプリングデータを、上述のサンプ
リング時間に同期させて波形信号Ｂとして畳み込み演算
回路16に供給する。畳み込み演算回路16においては、第
３モード信号MD3がオア回路58に第２モード信号MD2と並
列的に入力されるようになっており、同演算回路16は前
記第２モードの場合と同様に動作する。その結果、外部
にて他の楽器が演奏され、または楽器以外の音が発生さ
れて、マイクロフォン21に継続的に外部音が入力される
と、主波形データ発生回路14からの楽音波形信号の現在
から過去に渡る複数の瞬時値が外部波形信号の過去から
現在に渡る複数の瞬時値によりそれぞれ変調され、サウ
ンドシステム24からは外部音により複雑に変調された従
来にない豊かな楽音が得られる なお、上記実施例の第１モードにおいては、予め用意
された波形データを用いて畳み込み演算する場合におい
ても、波形データメモリ36又は外部記憶装置37内の波形
データを一旦メモリ47に転送した後に、該データの読出
しを制御して演算部CALに供給するようにしたが、かか
る場合、波形データメモリ36又は外部記憶装置37内の波
形データを繰り返し読出して同データを直接演算部CAL
に供給するようにしてもよい。また、種々の波形データ
を記憶するROMを予め用意しておき、前記第１モードに
おいて、該ROM内の波形データを選択的に演算部CALに繰
り返し出力するようにしてもよい。
また、上記実施例においては、主波形データ発生回路
14及び副波形データ発生回路15からの楽音波形信号を直
接出力するようにしなかったが、該各楽音波形信号と畳
み込み演算回路16からの波形信号Ｃとを加算する加算器
をディジタルアナログ変換器23の前段に設けるようにし
て、前記楽音波形信号をも出力するようにしてもよい。
14及び副波形データ発生回路15からの楽音波形信号を直
接出力するようにしなかったが、該各楽音波形信号と畳
み込み演算回路16からの波形信号Ｃとを加算する加算器
をディジタルアナログ変換器23の前段に設けるようにし
て、前記楽音波形信号をも出力するようにしてもよい。
第１図は本発明の基本ブロック図、第２図は本発明の一
実施例に係る楽音信号発生装置を適用した電子楽器の全
体ブロック図、第３図は第２図の畳み込み演算回路の詳
細ブロック図、第４図、第６図、第８図及び第９図は第
２図の電子楽器の動作を説明するためのタイムチャー
ト、第５図、第７図、第10図及び第11図は第２図のメモ
リの読出し及び書込み動作を説明するためのメモリマッ
プである。 符号の説明 11〜1n,21〜2n……遅延回路、30〜3n……乗算器、41〜4
n……加算器、11……鍵盤、14……主波形データ発生回
路、15……副波形データ発生回路、16……畳み込み演算
回路、18……アナログディジタル変換器、21……マイク
ロフォン、22……モード選択スイッチ、25……インパル
ス発生器、26……レベル検知回路、27……操作スイッ
チ、32……スピーカ、34……波形データ記録制御回路、
WM1……第１波形データ記憶部、WM2……第２波形データ
記憶部、CAL……演算部、TMCON……タイミング制御部、
ADCON……アドレス制御部、SMPCON……サンプリング制
御部。
実施例に係る楽音信号発生装置を適用した電子楽器の全
体ブロック図、第３図は第２図の畳み込み演算回路の詳
細ブロック図、第４図、第６図、第８図及び第９図は第
２図の電子楽器の動作を説明するためのタイムチャー
ト、第５図、第７図、第10図及び第11図は第２図のメモ
リの読出し及び書込み動作を説明するためのメモリマッ
プである。 符号の説明 11〜1n,21〜2n……遅延回路、30〜3n……乗算器、41〜4
n……加算器、11……鍵盤、14……主波形データ発生回
路、15……副波形データ発生回路、16……畳み込み演算
回路、18……アナログディジタル変換器、21……マイク
ロフォン、22……モード選択スイッチ、25……インパル
ス発生器、26……レベル検知回路、27……操作スイッ
チ、32……スピーカ、34……波形データ記録制御回路、
WM1……第１波形データ記憶部、WM2……第２波形データ
記憶部、CAL……演算部、TMCON……タイミング制御部、
ADCON……アドレス制御部、SMPCON……サンプリング制
御部。
Claims (5)
- 【請求項１】連続楽音波形の各瞬時値をそれぞれ表す第
１サンプリングデータを時間経過に従って順次出力する
楽音波形データ発生手段と、 前記楽音波形データ発生手段からの第１サンプリングデ
ータを入力して順次更新しながら新しいものから順にＮ
個の第１サンプリングデータを常に記憶保持する更新記
憶手段と、 連続波形の各瞬時値をそれぞれ表すＮ個の第２サンプリ
ングデータを記憶する波形データ記憶手段と、 前記更新記憶手段に記憶保持されているＮ個の第１サン
プリングデータと前記波形データ記憶手段に記憶されて
いるＮ個の第２サンプリングデータとをそれぞれ乗算す
る乗算手段と、 前記乗算手段による各乗算結果を合成して出力楽音波形
の瞬時値を表す出力サンプリングデータとして出力する
合成手段と を備えたことを特徴とする楽音信号発生装置。 - 【請求項２】連続楽音波形の各瞬時値をそれぞれ表す第
１サンプリングデータを時間経過に従って順次出力する
楽音波形データ発生手段と、 前記楽音波形データ発生手段からの第１サンプリングデ
ータを入力して順次更新しながら新しいものから順にＮ
個の第１サンプリングデータを常に記憶保持する更新記
憶手段と、 音響信号をアナログ電気信号に変換する音響電気変換手
段と、 前記音響電気変換手段で変換されたアナログ電気信号を
入力して該アナログ電気信号の瞬時値を所定時間毎に順
次ディジタル信号に変換するアナログディジタル変換手
段と、 前記アナログディジタル変換手段にて変換されたディジ
タル信号であって前記音響信号を表すＮ個の第２サンプ
リングデータを記憶する外部音データ記憶手段と、 前記更新記憶手段に記憶保持されているＮ個の第１サン
プリングデータと前記外部音データ記憶手段に記憶され
ているＮ個の第２サンプリングデータとをそれぞれ乗算
する乗算手段と、 前記乗算手段による各乗算結果を合成して出力楽音波形
の瞬時値を表す出力サンプリングデータとして出力する
合成手段と を備えたことを特徴とする楽音信号発生装置。 - 【請求項３】前記請求項２に記載の楽音信号発生装置
に、 インパルス電気信号を発生するインパルス信号発生手段
と、 前記インパルス電気信号を音響信号に変換する電気音響
変換手段と を付加したことを特徴とする楽音信号発生装置。 - 【請求項４】第１連続波形の各瞬時値を表す第１サンプ
リングデータを時間経過に従って順次出力する第１波形
データ発生手段と、 前記第１波形データ発生手段からの第１サンプリングデ
ータを入力して順次更新しながら新しいものから順にＮ
個の第１サンプリングデータを常に記憶保持する第１更
新記憶手段と、 第２連続波形の各瞬時値を表す第２サンプリングデータ
を時間経過に従って順次出力する第２波形データ発生手
段と、 前記第２波形データ発生手段からの第２サンプリングデ
ータを入力して順次更新しながら新しいものから順にＮ
個の第１サンプリングデータを常に記憶保持する第２更
新記憶手段と、 前記第１更新記憶手段に記憶保持されているＮ個の第１
サンプリングデータと前記第２更新記憶手段に記憶保持
されているＮ個の第２サンプリングデータとをそれぞれ
乗算する乗算手段と、 前記乗算手段による各乗算結果を合成して出力楽音波形
の瞬時値を表す出力サンプリングデータとして出力する
合成手段と を備えたことを特徴とする楽音信号発生装置。 - 【請求項５】連続波形の各瞬時値を表す第１サンプリン
グデータを時間経過に従って順次出力する第１波形デー
タ発生手段と、 前記第１波形データ発生手段からの第１サンプリングデ
ータを入力して順次更新しながら新しいものから順にＮ
個の第１サンプリングデータを常に記憶保持する第１更
新記憶手段と、 音響信号をアナログ電気信号に変換する音響電気変換手
段と、 前記音響電気変換手段で変換されたアナログ電気信号を
入力して該アナログ電気信号の瞬時値を所定時間毎に順
次ディジタル信号に変換して第２サンプリングデータと
して出力するアナログディジタル変換手段と、 前記アナログディジタル変換手段からの第２サンプリン
グデータを入力して順次更新しながら新しいものから順
にＮ個の第１サンプリングデータを常に記憶保持する第
２更新記憶手段と、 前記第１更新記憶手段に記憶保持されているＮ個の第１
サンプリングデータと前記第２更新記憶手段に記憶保持
されているＮ個の第２サンプリングデータとをそれぞれ
乗算する乗算手段と、 前記乗算手段による各乗算結果を合成して出力楽音波形
の瞬時値を表す出力サンプリングデータとして出力する
合成手段と を備えたことを特徴とする楽音信号発生装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63112891A JP2819533B2 (ja) | 1988-05-10 | 1988-05-10 | 楽音信号発生装置 |
| US07/350,107 US4984495A (en) | 1988-05-10 | 1989-05-09 | Musical tone signal generating apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63112891A JP2819533B2 (ja) | 1988-05-10 | 1988-05-10 | 楽音信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01282599A JPH01282599A (ja) | 1989-11-14 |
| JP2819533B2 true JP2819533B2 (ja) | 1998-10-30 |
Family
ID=14598100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63112891A Expired - Fee Related JP2819533B2 (ja) | 1988-05-10 | 1988-05-10 | 楽音信号発生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4984495A (ja) |
| JP (1) | JP2819533B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7523037B2 (en) | 2004-11-25 | 2009-04-21 | Casio Computer Co., Ltd. | Data synthesis apparatus and program |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5206446A (en) * | 1989-01-18 | 1993-04-27 | Casio Computer Co., Ltd. | Electronic musical instrument having a plurality of tone generation modes |
| JPH03181997A (ja) * | 1989-12-12 | 1991-08-07 | Matsushita Electric Ind Co Ltd | 反射音圧縮装置 |
| JP3092808B2 (ja) * | 1989-12-20 | 2000-09-25 | カシオ計算機株式会社 | 電子弦楽器 |
| US5317104A (en) * | 1991-11-16 | 1994-05-31 | E-Musystems, Inc. | Multi-timbral percussion instrument having spatial convolution |
| JP2616391B2 (ja) * | 1993-06-11 | 1997-06-04 | カシオ計算機株式会社 | エフェクター内蔵電子楽器 |
| US5814750A (en) * | 1995-11-09 | 1998-09-29 | Chromatic Research, Inc. | Method for varying the pitch of a musical tone produced through playback of a stored waveform |
| JPH10111682A (ja) * | 1996-10-07 | 1998-04-28 | Yamaha Corp | 残響効果付加装置 |
| US5789689A (en) * | 1997-01-17 | 1998-08-04 | Doidic; Michel | Tube modeling programmable digital guitar amplification system |
| JP2009128559A (ja) * | 2007-11-22 | 2009-06-11 | Casio Comput Co Ltd | 残響効果付加装置 |
| GB2493030B (en) | 2011-07-22 | 2014-01-15 | Mikko Pekka Vainiala | Method of sound analysis and associated sound synthesis |
| GB2493029B (en) | 2011-07-22 | 2013-10-23 | Mikko Pekka Vainiala | Method and apparatus for impulse response measurement and simulation |
| US20130301839A1 (en) * | 2012-04-19 | 2013-11-14 | Peter Vogel Instruments Pty Ltd | Sound synthesiser |
| CN104318916B (zh) * | 2014-09-30 | 2018-06-05 | 深圳市魔耳乐器有限公司 | 效果器的控制装置、控制系统及控制方法 |
| FR3093856A1 (fr) * | 2019-03-15 | 2020-09-18 | Universite de Bordeaux | Dispositif de modification audio d’un signal d’entrée audio, et procédé correspondant |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3740450A (en) * | 1971-12-06 | 1973-06-19 | North American Rockwell | Apparatus and method for simulating chiff in a sampled amplitude electronic organ |
| GB1409763A (en) * | 1972-01-17 | 1975-10-15 | Nippon Musical Instruments Mfg | Musical tone wave shape generating apparatus |
| US4373416A (en) * | 1976-12-29 | 1983-02-15 | Nippon Gakki Seizo Kabushiki Kaisha | Wave generator for electronic musical instrument |
| JPS5919352B2 (ja) * | 1977-12-09 | 1984-05-04 | ヤマハ株式会社 | 電子楽器 |
| DE3240084A1 (de) * | 1982-05-26 | 1984-05-17 | EUROSIL electronic GmbH, 8057 Eching | Elektronische schlagwerksuhrenschaltung und verfahren zum frequenzgenauen gewinnen vorgegebener toene durch digitale frequenzteilung |
| US4803731A (en) * | 1983-08-31 | 1989-02-07 | Yamaha Corporation | Reverbation imparting device |
| JPH079588B2 (ja) * | 1984-08-31 | 1995-02-01 | ヤマハ株式会社 | 楽音発生装置 |
| US4706291A (en) * | 1985-06-25 | 1987-11-10 | Nippon Gakki Seizo Kabushiki Kaisha | Reverberation imparting device |
| US4864625A (en) * | 1985-09-13 | 1989-09-05 | Casio Computer Co., Ltd. | Effector for electronic musical instrument |
| JPH0631986B2 (ja) * | 1985-10-15 | 1994-04-27 | ヤマハ株式会社 | 楽音発生装置 |
| JPH0631989B2 (ja) * | 1985-11-14 | 1994-04-27 | ロ−ランド株式会社 | 電子楽器の波形発生装置 |
| JPH0690637B2 (ja) * | 1986-07-07 | 1994-11-14 | ロ−ランド株式会社 | 補間方法 |
-
1988
- 1988-05-10 JP JP63112891A patent/JP2819533B2/ja not_active Expired - Fee Related
-
1989
- 1989-05-09 US US07/350,107 patent/US4984495A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7523037B2 (en) | 2004-11-25 | 2009-04-21 | Casio Computer Co., Ltd. | Data synthesis apparatus and program |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01282599A (ja) | 1989-11-14 |
| US4984495A (en) | 1991-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2819533B2 (ja) | 楽音信号発生装置 | |
| US7612281B2 (en) | Reverberation effect adding device | |
| JP2565073B2 (ja) | ディジタル信号処理装置 | |
| JPS62143097A (ja) | 楽音波形信号発生装置 | |
| JPS6328478Y2 (ja) | ||
| JPH0798586A (ja) | 電子楽器の音源装置 | |
| JP2556560B2 (ja) | 楽音生成方式 | |
| JP2705063B2 (ja) | 楽音信号発生装置 | |
| JP3660125B2 (ja) | 電子楽器の音像定位感制御装置 | |
| JP3552265B2 (ja) | 音源装置および音声信号形成方法 | |
| JP2571559B2 (ja) | 波形信号処理方法 | |
| JPH09269779A (ja) | 効果付加装置 | |
| JP2000206972A (ja) | 波形デ―タの演奏制御装置 | |
| JP2679175B2 (ja) | 音声信号発生装置 | |
| JP2611406B2 (ja) | デジタル音声信号発生装置 | |
| JP2004219495A (ja) | 電子楽器 | |
| JPH02146097A (ja) | 波形データループ方式 | |
| JPH05249954A (ja) | 効果付与装置 | |
| JP2754613B2 (ja) | デジタル音声信号発生装置 | |
| JP2730101B2 (ja) | デジタル音声信号発生装置 | |
| JP2770353B2 (ja) | 電子楽器 | |
| JP2734024B2 (ja) | 電子楽器 | |
| JP4106739B2 (ja) | デジタル信号処理方法およびデジタル信号処理装置 | |
| JPH08292763A (ja) | 遅延装置 | |
| JP3095323B2 (ja) | 電子楽器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |