JPH0782340B2

JPH0782340B2 - 楽音波形信号発生装置

Info

Publication number: JPH0782340B2
Application number: JP60284103A
Authority: JP
Inventors: 利文国本
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1985-12-17
Filing date: 1985-12-17
Publication date: 1995-09-06
Anticipated expiration: 2010-09-06
Also published as: US4785706A; JPS62143097A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、記憶手段に記憶された楽音波形を表す複数
のサンプリングデータを、発生すべき楽音の音高に対応
した周期で繰返して読出すことにより、該音高周波数の
楽音波形信号を発生する楽音波形信号発生装置に係り、
特に記憶手段に記憶された前記各サンプリングデータ値
を時間経過に伴って変更修正して、発生される楽音に時
間的な音色変化を付与するようにした楽音波形信号発生
装置に関する。

〔従来の技術〕

従来、この種の装置は、特公昭58−58679号公報に示さ
れたように、１周期分の楽音波形を表す複数のサンプリ
ングデータを各ステージ毎に各々記憶するシフトレジス
タと、該シフトレジスタの帰還路中に設けたディジタル
フィルタとを備え、鍵盤にて押された鍵に対応する音高
周波数の略整数倍の周波数を有するクロック信号によっ
て、シフトレジスタの各ステージに記憶された複数のサ
ンプリングデータを順次シフトして、最終ステージから
順次複数のサンプリングデータを出力することにより楽
音波形信号を得るとともに、該最終ステージから順次出
力された複数のサンプリングデータをディジタルフィル
タを介してシフトレジスタの第１ステージに帰還入力す
るようにしている。これにより、シフトレジスタの各ス
テージに記憶される各サンプリングデータの値はディジ
タルフィルタの特性に従って時間的に変化し、シフトレ
ジスタの最終ステージから得られる楽音波形信号も時間
的に変化するので、該楽音波形信号により形成される楽
音の音色に時間的変化が付与される。

〔発明が解決しようとする問題点〕

しかるに、上記従来装置においては、シフトレジスタの
シフト動作は鍵盤にて押された鍵に対応する音高周波数
の略整数倍の周波数を有するクロック信号により制御さ
れるので、ディジタルフィルタにより変更されて帰還路
を介してシフトレジスタに再記憶される複数のサンプリ
ングデータ値の変化速度は、前記音高周波数すなわち発
生される楽音の周波数に略比例することになる。その結
果、発生される楽音の音色変化速度は該楽音の周波数に
比例することになり、数オクターブに渡る鍵盤の各鍵に
対応した全ての楽音に対して適切な音色変化速度を設定
することができないという問題があった。例えば、音高
C4の楽音においては音高C2の楽音に対して４倍の速さで
その音色が時間的に変化し、音高C2の音色変化が適切に
なるようにディジタルフィルタの特性を設定すると音高
C4の楽音の音色の時間的変化が速過ぎ、また音高C4の楽
音の音色変化が適切になるようにディジタルフィルタの
特性を設定すると音高C2の楽音の音色の時間的変化が遅
過ぎるという問題があった。

この発明は、記憶手段に記憶された楽音波形を表す複数
のサンプリングデータを繰返して読出すことにより楽音
波形信号を形成するようにした楽音波形信号発生装置に
おいて、上記問題を解決し、音高が変化しても各楽音の
音色に適切な時間的変化が付与されるようにして発生楽
音の音質を向上するようにした楽音波形信号発生装置を
提供しようとするものである。

〔問題点を解決するための手段〕

かかる問題を解決するにあたり、第１の発明の構成上の
特徴は、楽音波形を表す複数のサンプリングデータを記
憶する記憶手段と、楽音の発生を指示するとともに発生
すべき楽音の音高を指定する音高指定データを発生する
音高指定データ発生手段と、前記楽音の発生指示に応答
して前記複数のサンプリングデータを前記音高指定デー
タにより設定される周期で繰返し読出して前記発生すべ
き楽音の音高周波数に対応した周波数の楽音波形信号を
出力する読出し出力手段とを備えた楽音波形信号発生装
置において、前記楽音波形信号の出力中に前記複数のサ
ンプリングデータに所定の演算を施して該複数のサンプ
リングデータの値を変更する演算手段と、前記楽音波形
信号の出力中に前記音高指定データにより設定される周
期とは独立に設定される時間間隔で前記記憶手段に記憶
されている複数のサンプリングデータを前記演算により
値の変更された複数のサンプリングデータに更新して同
更新した複数のサンプリングデータを前記読出し出力手
段にひきつづき読出させる更新手段とを設けたことにあ
る。

また、第２の発明の構成上の特徴は、上記第１の発明の
構成に加えて、前記発生すべき楽音の周波数の変更量を
表す周波数変更量データを発生する周波数変更量データ
発生手段と、前記周波数変更量データに基づいて前記読
出し出力手段における前記サンプリングデータの読出し
周期を変更制御する読出し周期変更制御手段とを設けた
ことにある。

〔発明の作用〕

上記のように構成した第１の発明においては、読出し出
力手段が、音高指定データ発生手段による楽音の発生指
示に応答して、記憶手段に記憶された楽音波形を表す複
数のサンプリングデータを、音高指定データ発生手段か
ら発生される音高指定データにより設定される周期で、
繰返して読出すことによって音高指定データが表す音高
に対応した周波数の楽音波形信号を発生する。一方、こ
の楽音波形信号の発生中に、演算手段が記憶手段に記憶
された複数のサンプリングデータに演算を施すことによ
り該複数のサンプリングデータの値を変更し、更新手段
が楽音波形信号の出力中に音高指定データにより設定さ
れる周期とは独立に設定される時間間隔で記憶手段に記
憶されている複数のサンプリングデータを演算により値
の変更された複数のサンプリングデータに更新して同更
新したサンプリングデータを読出し出力手段にひきつづ
き読出させるので、読出し出力手段により読出される楽
音波形信号は発生される楽音の音高とは独立な前記時間
間隔で変化することになる。

また、上記のように構成した第２の発明によれば、上記
第１の発明の作用に加えて、読出し周期変更手段が、周
波数変更量データ発生手段から発生される周波数変更量
データに基づき、記憶手段に記憶された複数のサンプリ
ングデータの読出し周期を変更するので、読出し出力手
段により読出される楽音波形信号の周波数が周波数変更
量データにより指示された周波数分だけ変移する。

〔発明の効果〕

以上の作用により、上記第１の発明によれば、音色の変
化速度が発生すべき楽音の音高周波数とは独立に設定さ
れるので、発生すべき楽音の音高が変化しても該楽音に
適切な時間的音色変化を付与することができ、発生すべ
き楽音の音質が向上する。

また、上記第２の発明によれば、上記第１の発明による
効果に加えて、発生すべき楽音の周波数を常に音高指定
データにより決定される周波数に固定することなく、自
由に変更することができるので、発生すべき楽音に例え
ばビブラート、アタックピッチ、グライド、ピッチシフ
ト等の効果を付与することができ、発生すべき楽音の音
質がさらに向上する。

〔実施例〕

a.第１の実施例構成例以下、この発明の第１の実施例を図面を用いて説明する
と、第１図は第１の実施例に係る電子楽器を概略的に示
している。この電気楽器は、楽音波形の１周期分の波形
データを形成記憶する波形データ形成記憶回路部10と、
鍵盤にて押された鍵の音高に対応した読出し速度で前記
波形データを読出す読出し回路部20と、前記読出された
波形データに応じた楽音信号を出力する出力回路部30と
を備えており、これらの各回路部10,20,30はクロック信
号発生器40から発生されるマスタクロック信号φｍ及び
（又は）音色変更クロック信号φｃによって制御され
る。なお、音色変更クロック信号φｃの周波数は、後述
するように音色の変化速度を決定するもので、マスタク
ロック信号φｍの周波数に比べてかなり低い値に設定さ
れている。

波形データ形成記憶回路部10は波形発生回路11を有し、
この波形発生回路11は後述するキーオンパルス信号KONP
の到来に応じて原波形信号を構成する複数のサンプリン
グデータを、音色変更クロック信号φｃに同期して加算
器12を介してシフトレジスタ13の第１ステージに供給す
る。なお、この原波形信号は、例えば物体を打撃したと
きに生じるような、初期に低域から高域に渡って多くの
周波数成分を含みその後徐々に減衰するとともに高域の
成分が減少するインパルス応答波のような波形信号であ
る。シフトレジスタ13はＭ（＝2^m）ステージを有し１ス
テージ当りＮビットのレジスタで構成されて、Ｎビット
で表されたＭ組のサンプリングデータから成る楽音波形
の１周期分の波形データを循環記憶するもので、加算器
12から供給され各ステージに記憶されるサンプリングデ
ータは音色変更クロック信号φｃにより順次後段のステ
ージに各々シフトされるとともに、後述するキーオンパ
ルス信号KONPにより全ステージの内容が同時にクリアさ
れるようになっている。なお、上記Ｍは例えば「32」
（ｍ＝「５」）程度の値に設定され、上記Ｎは例えば
「10」程度の値に設定されている。また、シフトレジス
タ13は、各ステージ毎にＮビットのサンプリングデータ
を読出し回路部20に並列出力するとともに、最終ステー
ジのＮビットのサンプリングデータを乗算器14に供給す
る。乗算器14はこのサンプリングデータに利得係数（０
＜Ｋ≦１）を乗算して加算器12に供給する。加算器12
は、その一方の入力が波形発生回路11に接続されかつ他
方の入力が乗算器14に接続されて、波形発生回路11及び
乗算器14からのサンプリングデータを加算してシフトレ
ジスタ13の第１ステージに入力する。これにより、波形
データ記憶回路部10は、波形発生回路11から出力された
複数のサンプリングデータに畳込み演算を施すことによ
り、シフトレジスタ13に記憶されているＭ個のサンプリ
ングデータの値を音色変更クロック信号φｃに同期して
変更する。その結果、音色変更クロック信号φｃのＭ周
期毎に、楽音波形の１周期分の波形データが徐々に変化
することになる。

読出し回路部20は鍵盤の各鍵に対応した鍵スイッチから
なる鍵スイッチ回路21に接続された押鍵検出回路22を有
する。この押鍵検出回路22は、鍵スイッチ回路21内の各
鍵スイッチの開閉成信号を入力することにより鍵盤の各
鍵の押鍵状態又は離鍵状態を検出し、鍵盤にて押されて
いる鍵の中から所定の条件（例えば最高音鍵、最低音
鍵、後着鍵等）の基に単一の鍵を選択して、該鍵の鍵名
を表すキーコードKCをアドレス信号発生器23に出力す
る。また、押鍵検出回路22は、上記キーコードKCの出力
と同時に上記選択した鍵が押されている間該鍵の押鍵状
態を表すハイレベル“1"（以下単に“1"と言う）のキー
オン信号KONを出力するとともに、該キーオン信号KONを
立上り微分して上記鍵の押された時に一瞬“1"となるキ
ーオンパルス信号KONPを出力する。なお、押鍵検出回路
22の上記のような動作はマスタクロック信号φｍに同期
して制御される。

アドレス信号発生器23は、押鍵検出回路22から入力され
るキーコードKCに基づき該キーコードKCが示す鍵名に対
応した音高周波数に比例する値の周波数ナンバデータを
出力する周波数ナンバメモリ、及びキーオンパルス信号
KONPにより押鍵時にリセットされて上記周波数ナンバデ
ータをマスタクロック信号φｍにより規定される一定周
期でアキュムレートするアキュムレータ等により構成さ
れて、アキュムレータの出力をアドレス信号として加算
器24の第１入力に供給する。これにより、アドレス信号
発生器23は、押鍵に同期してキーコードKCにより示され
た鍵名に対応する音高周波数に比例した速さで繰返し変
化するアドレス信号を加算器24の第１入力に供給するこ
とになる。

加算器24は、その第２入力に接続されたピッチ変調信号
発生器25から周波数変更信号を入力しかつその第３入力
に接続されたカウンタ25から計数信号を入力し、これら
の周波数変更信号及び計数信号をアドレス信号発生器23
からのアドレス信号を加算して加算結果の上位ｍビット
をセレクタ27に選択制御信号として出力する。ピッチ変
調信号発生器25は発生される楽音にビブラート効果を付
加するために設けられたもので、低い周波数で微小な正
負の値の間を変化する周波数変更信号をマスタクロック
信号φｍに同期して出力する。また、カウンタ26はキー
オンパルス信号KONPによりリセットされて音色変更クロ
ック信号φｃを計数するｍビットの計数回路で構成さ
れ、シフトレジスタ13のシフト動作に同期して０〜Ｍ−
１（＝2^m−１）を順次繰返す計数信号を出力する。これ
により、カウンタ26からの計数信号がシフトレジスタ13
の各ステージに記憶されたサンプリングデータのシフト
動作を打消すように作用するので、セレクタ27に加算器
24から供給される選択制御信号は、実質的に、シフトレ
ジスタ13のシフト動作を停止させた状態において、各ス
テージに記憶されたサンプリングデータを順次又は飛越
しながら繰返し指定する信号となる。セレクタ27はこの
選択制御信号の値０〜Ｍ−１に応じてシフトレジスタ13
の前記値に対応するステージからのサンプリングデータ
を選択出力する。その結果、セレクタ27から出力される
データは、アドレス信号発生器23からのアドレス信号に
より鍵盤にて押された鍵の音高周波数に対応しかつピッ
チ変調信号発生器25からの周波数変更信号によりビブラ
ート効果の付与されたディジタル楽音波形信号を表すこ
とになる。

なお、上記実施例ではピッチ変調信号発生器25がビブラ
ート効果を得るための低周波信号を発生するようにした
が、このピッチ変調信号発生器25にキーオンパルス信号
KONPを入力して、同発生器25が押鍵直後に絶対値の小さ
な負の値を出力しその後徐々に±０に変化する周波数変
更信号を出力するか、または同発生器25が押鍵直後に絶
対値の小さな正負の値に変動しその後徐々に±０に集束
する振動波形からなる周波数変更信号を発生するように
してもよい。これにより、アドレス信号発生器23からの
アドレス信号により決定される音高周波数が上記周波数
変更信号により変移することになり、発生される楽音に
グライド効果又はアタックピッチ効果が付与される。ま
た、ピッチ変調信号発生器25が、電子楽器の操作パネル
面等に配設されたピッチ調整つまみの調整位置に応じた
値を表す周波数変更信号を発生するようにしてもよい。
これにより、上記のような音高周波数が一定量変移し
て、発生される楽音がピッチシフトされることになる。

出力回路部30は、セレクタ27から出力されたディジタル
楽音波形信号に所望のエンベロープを付与するエンベロ
ープ波形信号発生器31と乗算器32を有する。エンベロー
プ波形信号発生器31はキーオン信号KONを入力して、押
鍵直後に急速に立上りその後除々に減衰して離鍵時に急
速に減衰するようなエンベロープ波形信号を表すディジ
タル形式のエンベロープ波形信号を、乗算器32に供給す
る。なお、この場合のエンベロープ波形信号の減衰変化
は、波形データ形成記憶回路部10により出力される楽音
波形データの振幅レベルが時間経過に従って減衰するの
で、該減衰を考慮した上で設定される。乗算器32はこの
エンベロープ波形信号とセレクタ27から供給されたディ
ジタル楽音波形信号とを乗算することにより、発生され
る楽音に所望のエンベロープを付与して、このエンベロ
ープの付与されたディジタル楽音波形信号をディジタル
アナログ変換器（以下D/A変換器という）33に出力す
る。D/A変換器33はこのディジタル楽音波形信号をアナ
ログ信号に変換して、該アナログ信号をアンプ、スピー
カ等からなるサウンドシステム34に供給し、サウンドシ
ステム34が前記アナログ信号を楽音として発音する。

動作及び効果以上のように構成した第１の実施例の動作及びそれに伴
う効果を説明すると、鍵盤にていずれかの鍵が押される
と、押鍵検出回路22が該押鍵を検出してキーコードKC、
キーオン信号KON及びキーオンパルス信号KONPを発生す
る。このキーオンパルス信号KONPに応答して波形発生回
路11から波形信号が発生されて、該信号のサンプリング
データがシフトレジスタ13に順次記憶される。このと
き、アドレス信号発生器23が押された鍵の音高周波数に
比例する周波数のアドレス信号を出力し、このアドレス
信号に応じてセレクタ27が、上記カウンタ26との協働に
より、シフトレジスタ13に記憶した複数のサンプリング
データを順次かつ繰返し読出して、鍵盤に押された鍵に
対応した音高周波数の楽音波形信号を出力する。そし
て、この楽音波形信号はエンベロープ波形信号発生器31
及び乗算器32により所定のエンベロープを付与されて、
D/A変換器33及びサウンドシステム34を介して楽音とし
て発音される。

一方、上記鍵の押鍵中、上記押鍵時にシフトレジスタ13
に記憶された複数のサンプリングデータは音色変更クロ
ック信号φｃのクロックタイミング毎に順次乗算器14を
介して加算器12に供給され、加算器12にて波形発生回路
11から供給される波形信号の対応するサンプリングデー
タと加算されて再びシフトレジスタ13に記憶されるの
で、このシフトレジスタ13に記憶される複数のサンプリ
ングデータはそれぞれ音色変更クロック信号φｃのＭ周
期毎に更新される。この結果、シフトレジスタ13からは
音色変更クロック信号φｃのＭ周期毎に変化する１周期
分の楽音波形データが得られる。そして、この時間的に
変化する楽音波形データが上述のように押鍵中の鍵の音
高周波数に応じて読出され、エンベロープが付与され
て、楽音として発音される。これにより、鍵盤にて押さ
れた鍵の音高周波数に対応してセレクタ27から出力され
る楽音波形信号の波形は、この音高周波数とは独立に設
定されている音色変更クロック信号φｃにより決定され
る時間間隔で変化し、サウンドシステム34から発音され
る楽音の音色は該楽音の音高とは無関係な時間間隔で変
化する。その結果、発生される楽音の音高が変化しても
音色変化速度が適切に設定される。また、この場合の音
色変化は原波形信号が押鍵から時間が経過するに従って
高域成分の少ない波形信号となるのでシフトレジスタ13
に記憶される楽音波形データは押鍵時に高域成分が多く
除々に高域成分の少ない波形信号に変化する。

かかる押鍵中の鍵が離されると、エンベロープ波形信号
発生器31から発生されるエンベロープ波形信号は急速に
減衰して、乗算器32の出力が消滅し、楽音はサウンドシ
ステム34から発生されなくなる。なお、この実施例では
セレクタ27から出力される楽音波形信号は押鍵からの時
間経過に伴って減衰しかつエンベロープ波形信号発生器
31から出力されるエンベロープ波形信号も押鍵からの時
間経過に伴って減衰するので、鍵盤にて同一鍵が押され
続けても押鍵から長い時間が経過すると、サウンドシス
テム34から発音される楽音は消滅する。

また、ピッチ変調信号発生器25を動作させて、周波数変
更信号をアドレス信号発生器23からのアドレス信号に付
加すると、発音される楽音の音高周波数が周波数変更信
号により変更され、ビブラート、グライド、アタックピ
ッチ、ピッチ調整（ピッチシフト）等の効果が付加され
て発生楽音の音質が向上する。

b.第１の実施例の変形例第１変形例上記第１の実施例における波形データ形成記憶回路部10
の部分を変形した第１変形例について図面を用いて説明
すると、第２図は第１変形例に係る波形データ形成記憶
回路部10aを示している。波形データ形成記憶回路部10a
は上記第１の実施例と同一の波形発生回路11とシフトレ
ジスタ13を有し、この波形発生回路11とシフトレジスタ
13との間には減算器12a、乗算器14a及び加算器12bが直
列接続されている。減算器12aは波形発生回路11から出
力される波形信号のサンプリングデータからシフトレジ
スタ13の最終ステージにて出力されるサンプリングデー
タを減算する。乗算器14aは減算器12aの減算結果に利得
係数Ｋ（０＜Ｋ＜１）を乗算する。加算器12bは乗算器1
4aの乗算結果にシフトレジスタ13の最終ステージから出
力されるサンプリングデータを加算してシフトレジスタ
13の第１のステージに入力する。

上記のように減算器12a、乗算器14a及び加算器12bによ
り構成された減算回路により、シフトレジスタ13の第１
ステージに入力されるサンプリングデータDiは下記（式
１）のように表される。

Di＝Ｋ・（Ii−Di′）＋Di… （式１）なお、上記（式１）中のIiは波形発生回路11からの波形
信号のサンプリングデータを示し、かつDi′はシフトレ
ジスタ13の最終ステージから出力されるサンプリングデ
ータを示しており、これらのデータDi,Di′は各々更新
されたサンプリングデータと更新される前のサンプリン
グデータの関係にある。そして、上記（式１）を変形す
ると、下記（式２）のようになる。

Di＝Ｋ・Ii＋（１−Ｋ）・Di′… （式２）この（式２）は、シフトレジスタ13に記憶されている楽
音波形データ（サンプリングデータ）が波形発生回路11
から出力される波形信号により除々に更新されることを
意味し、これにより、第１実施例に係る波形データ形成
記憶回路部10と同様に機能する。また、この第１変形例
に係る波形データ形成記憶回路部10aによれば、上記
（式２）に示されるように、利得係数Ｋの値を例えば音
色選択スイッチ（図示しない）から出力される音色選択
信号、押鍵検出回路22から出力されるキーコードKc及び
押鍵からの時間経過に応じて変化させるようにしても、
両サンプリングデータIi,Di′の乗算係数が各々K,1−Ｋ
であるので、シフトレジスタ13の第１ステージに供給さ
れるサンプリングデータDiのレベル変動が上記第１の実
施例の場合に比べて小さくなる。

第２変形例上記第１の実施例における波形データ形成記憶回路部10
の部分を変形した第２変形例について図面を用いて説明
すると、第３図は第２変形例に係る波形データ形成記憶
回路部10bを示している。この波形データ形成記憶回路
部10bは波形発生回路11aと、シフトレジスタ13aと、デ
ィジタルフィルタ15により構成されている。波形発生回
路11aは、高調波成分の多く含まれている波形、例えば
矩形波、鋸歯状波、三角波、ランダム波（各サンプリン
グデータの値がランダムに配列されたものをさす。）等
の波形を表す波形データを構成するＭ個のサンプリング
データを記憶するメモリで構成され、これらの各サンプ
リングデータをシフトレジスタ13aに並列に出力する。
なお、上記Ｍ個のサンプリングデータは楽音波形の１周
期分のサンプリングデータに対応する。シフトレジスタ
13aは、上記第１の実施例におけるシフトレジスタ13と
同様に、Ｍステージを有し、１ステージ当りＮビットの
レジスタで構成されて、楽音波形の１周期分の波形デー
タを音色変更クロック信号φｃのシフト動作に応じて循
環記憶し、各ステージ毎に各々Ｎビットのサンプリング
データを並列出力する。ただし、このシフトレジスタ13
aは波形発生回路11aから供給される各サンプリングデー
タを、押鍵時に発生されるキーオンパルス信号KONPによ
り全て並列に取込んで、同レジスタ13aの初期データと
する。ディジタルフィルタ15はローパスフィルタ等で構
成されかつシフトレジスタ13aの循環路内に配設されて
おり、音色変更クロック信号φｃにより制御されてシフ
トレジスタ13aのシフト動作に同期して同レジスタ13aに
記憶されている波形データを経時的に変更する。

このように波形データ形成記憶回路部10bを構成するこ
とにより、押鍵と同時に波形発生回路11aから高調波成
分を多く含むような波形データがシフトレジスタ13aに
書込まれ、その後この波形データはシフトレジスタ13a
のシフト動作に同期してディジタルフィルタ15により修
正されて、除々に高調波成分の少ない波形データに変更
されるので、シフトレジスタ13aから出力される波形デ
ータは、音色変更クロック信号φｃに同期して除々に変
更される上記第１の実施例とほぼ同一の効果が達成され
る。

第３変形例上記第１の実施例におけるセレクタ27の部分を変形し、
シフトレジスタ13からの複数のサンプリングデータに補
間演算を施して出力するようにした第３変形例について
図面を用いて説明すると、第４図は上記第１の実施例の
セレクタ27を、第１セレクタ27a、第２セレクタ27b及び
補間演算器27cで置換した回路を示している。この場
合、上記第１実施例の加算器24からはｍより大きいビッ
ト数からなる選択制御信号が出力されており、そのうち
の上位ｍビットが第１セレクタ27a及び第２セレクタ27b
に供給され、上記ｍビットより下位の所定数のビットが
補間演算器27cに供給されるようになっている。なお、
上記ｍビットが上記第１の実施例においてセレクタ27に
供給される選択制御信号に対応するものである。

第１セレクタ27a及び第２セレクタ27bは共に上記第１の
実施例におけるセレクタ27と同一に構成され、第１セレ
クタ27aの第１番目乃至第Ｍ番目の入力には、上記第１
の実施例と同様に、シフトレジスタ13の前記番号に対応
したステージに記憶されているサンプリングデータが供
給され、第２セレクタ27bの第１番目乃至第Ｍ番目の入
力にはシフトレジスタ13の前記番号より１だけ大きい番
号に対応したステージに記憶されているサンプリングデ
ータが供給されている。なお、上記番号において、Ｍ番
より１だけ大きな番号は１番に相当する。これにより、
第１セレクタ27a及び第２セレクタ27bにＪ（但し,Jは０
〜Ｍ−１の整数）を示すｍビットの選択制御信号が入力
すると、第１セレクタ27aはシフトレジスタ13の第Ｊ＋
１ステージに記憶されているサンプリングデータを選択
出力し、第２セレクタ27bはシフトレジスタ13の第Ｊ＋
２ステージに記憶されているサンプリングデータを選択
出力する。ただし、Ｊ＋１がＭ＋１になるときにはこの
Ｊ＋１は１に相当する。補間演算器27cは上記のように
隣接する２つのサンプリングデータを入力し、上記下位
ビットの値に応じて前記隣接する両サンプリングデータ
を補間して出力する。

このように、波形データの隣接するサンプリングデータ
を補間するようにしたので、この変形例においては上記
第１実施例の場合より楽音波形信号の変化を滑かにする
ことができる。

c.第２の実施例構成例次に、楽音波形の１周期分の波形データを記憶する記憶
手段として、データをアドレス信号により指定される任
意の番地に書込み可能にしたメモリ装置（以下、単にRA
Mという）を用いたこの発明の第２の実施例を図面を用
いて説明すると、第５図は第２の実施例に係る電子楽器
を概略的に示している。この電子楽器は、楽音波形の１
周期分の波形データを形成記憶する波形データ形成記憶
回路部50と、同回路部50の波形データの読出し及び書込
みを制御するアドレス信号を出力するアドレス信号発生
回路部60と、波形データ形成記憶回路部50から読出され
た波形データに応じた楽音信号を出力する出力回路部70
と、波形データ形成記憶回路部50に記憶されている波形
データの変更タイミングを制御する波形データ変更タイ
ミング制御回路部80とを備えており、これらの各回路部
50,60,70,80はマスタクロック信号発生器90から発生さ
れるマスタクロック信号φｍにより制御される。

波形データ形成記憶回路部50は発生される楽音の音色を
選択する音色選択スイッチ回路51を有する。音色選択ス
イッチ回路51は演奏者により操作される複数の音色選択
スイッチからなり、これらの音色選択スイッチの開閉成
状態に応じて発生される楽音の音色を選択する音色選択
信号TCを出力して波形発生回路52に供給する。波形発生
回路52は高調波成分の多い波形、例えば矩形波、鋸歯状
波、三角波、ランダム波等の波形を表す複数組の波形デ
ータを記憶するメモリ装置を有し、１組の波形データが
音色選択信号により選択されて後述するキーオンパルス
信号KONPの発生と同時に出力される。この１組の波形デ
ータは上記第１の実施例の第２実施例と同様にＭ（＝
2^m）個のサンプリングデータからなり発生される楽音波
形の１周期に対応しており、これらの各サンプリングデ
ータはマスタクロック信号φｍに同期してデイレイ回路
53に出力される。デイレイ回路53は、マスタクロック信
号φｍが“1"にあるとき、データの取込み及び取出しが
制御されるレジスタで構成され、波形発生回路52から出
力された各サンプリングデータはマスタクロック信号φ
の１周期分遅延され、かつ同クロック信号φｍの“1"へ
の変化に同期して加算器54を介してRAM55に供給され
る。

RAM55は、１周期分の波形データを構成するＭ個のサン
プリングデータを各々異なる記憶位置に記憶するもの
で、加算器54に接続されて加算器54からのサンプリング
データを入力するデータ入力端子INと、記憶したサンプ
リングデータを出力するデータ出力端子OUTと、サンプ
リングデータの記憶位置を指示するアドレス信号を入力
するアドレス信号入力端子ADと、該RAMにおけるデータ
の書込みモード及び読出しモードの切換えを制御するモ
ード選択信号を入力するモード切換え端子W/とを有す
る。このモード選択信号はローレベル“0"（以下単に
“0"という）にてRAM55を読出しモードに設定しかつ
“1"にてRAM55を書込みモードに設定するようになって
おり、同信号はアンド回路55aから供給される。アンド
回路55aは、波形データ変更タイミング制御回路80から
の音色変更制御信号CMSと、マスタクロック信号φｍを
インバータ回路55bで反転した反転マスタクロック信号
ｍとを入力し、これらの両信号をCMS、ｍが共に
“1"にあるときのみ“1"の信号を出力する。これによ
り、音色変更制御信号CMSが“0"にあるときにはRAM55は
常に読出しモードに設定され、同信号CMSが“1"にある
ときには、RAM55は反転マスタクロック信号ｍの“0"
にて読出しモードに設定され、かつ反転マスタクロック
信号ｍの“1"にて書込みモードに設定される。

また、RAM55のデータ出力端子OUTはディジタルフィルタ
56及びゲート回路57を介して加算器54に接続されてい
る。ディジタルフィルタ56はその詳細の一例が第６図に
示されているように、ラッチ回路56a、デイレイ回路56
b、乗算器56c及び加算器56dを備えたローパスフィルタ
で構成されている。ラッチ回路56aは、RAM55のデータ出
力端子OUTから出力されるデータをアンド回路56eから供
給される“1"の信号により取込み記憶する。なお、この
場合、ラッチ回路56aはデータの取込みと同時に取込ん
だデータを出力するようになっている。アンド回路56e
は音色変更制御信号CMSとマスタクロック信号φｍを入
力して、両信号が共に“1"にあるときのみ“1"の信号を
出力する。これにより、ラッチ回路56aは、音色変更制
御信号CMSが“1"にあるときマスタクロック信号φｍの
“1"への変化毎に、RAM55から読出されるサンプリング
データをラッチすると同時に出力することになる。デイ
レイ回路56bは、アンド回路56eから供給される信号が
“1"にあるときデータの取込及び取出しが制御されるレ
ジスタで構成され、RAM55から供給されるサンプリング
データを、音色変更制御信号CMSが“1"にあるときマス
タクロック信号φｍの１周期分遅延しかつ同クロック信
号φｍの“1"の変化に同期して乗算器56cに出力する。
なお、音色変更制御信号CMSが“0"に変化する直前に取
込んだサンプリングデータは、音色変更制御信号CMSが
次に“1"になるまで保持される。乗算器56cはデイレイ
回路56bから供給されるサンプリングデータに係数Ｋを
乗算して、乗算結果を出力する。この場合、係数Ｋはフ
ィルタ係数メモリ56fに記憶されており、同メモリ56fは
音色選択信号TCにより選択された音色に対応する係数Ｋ
を表す係数データを出力する。なお、上記フィルタ係数
メモリ56fには音色選択信号TCの他にキーコードKCが供
給されるようにし、係数Ｋの値を発生される楽音の音高
に応じて変更するようにしてもよい。加算器56dはラッ
チ回路56a及び乗算器56cから出力されるサンプリングデ
ータを加算して、加算結果を表すサンプリングデータを
ゲート回路57に出力する。

ゲート回路57はディジタルフィルタ56から加算器54への
サンプリングデータの供給を制御するもので、その制御
端子ENに“1"の制御信号が入力されたとき前記データの
供給を許容し、かつその制御端子ENに“0"の制御信号が
入力されたとき前記データの供給を禁止する。このゲー
ト回路57の制御端子ENにはインバータ回路57aを介して
キーオンパルス信号KONP及び音色変更制御信号CMSを入
力するアンド回路57bが接続されている。これにより、
キーオンパルス信号KONP及び音色変更制御信号CMSが共
に“1"にあるときのみ、ディジタルフィルタ56から加算
器54へのサンプリングデータの供給が禁止され、それ以
外のときには同サンプリングデータの供給が許容され
る。

アドレス信号発生回路部60は、鍵スイッチ回路61、押鍵
検出回路62、ノートクロック信号発生器63、第１アドレ
スカウンタ64、ピッチ変調信号発生器65及び加算器66か
ら成って、RAM55に記憶されたサンプリングデータを楽
音として発音するために、RAM55の読出しアドレスを指
定する第１アドレス信号ADR1を発生する第１アドレス信
号発生部と、微分回路67及び第２アドレスカウンタ68か
ら成って、RAM55に記憶されたサンプリングデータを更
新するために、RAM55の読出し及び書込みアドレスを指
定する第２アドレス信号ADR2を発生する第２アドレス信
号発生部と、第１アドレス信号ADR1又は第２アドレス信
号ADR2を選択してRAM55に出力するセレクタ69とを備え
ている。

鍵スイッチ回路61及び押鍵検出回路62は上記第１の実施
例と同様に構成されており、押鍵検出回路62は同実施例
の場合と同様のキーコードKC、キーオン信号KON及びキ
ーオンパルス信号KONPを出力する（第８図）。ノートク
ロック信号発生器63はキーコードKCによりアドレス指定
されて音高周波数に反比例する分周比を示す分周比デー
タを出力する分周比メモリと、マスタクロック信号φｍ
を前記分周比により分周する可変分周器とから成る。こ
の分周器はキーオンパルス信号KONPによりリセットされ
るようになっており、分周器出力をノートクロック信号
φｎとして出力することにより、ノートクロック信号発
生器63は鍵盤における押鍵に同期して該鍵の音高周波数
に比例する周波数のノートクロック信号φｎを発生する
ことになる（第９図）。第１アドレスカウンタ64はｍ
（但し、上記第１実施例と同様ｍはＭ＝2^mの関係にあ
る。）ビットで構成されノートクロック信号φｎを計数
するとともにキーオンパルス信号KONPの到来によりリセ
ットされるように構成されており、鍵盤における押鍵に
同期して該鍵の音高周波数に比例する速度でその値が順
次変化する計数信号（０〜Ｍ−１）を出力する。ピッチ
変調信号発生器65は上記第１実施例と同様に構成されて
同実施例の場合と同様の周波数変更信号を出力する。加
算器66は第１アドレスカウンタ64の計数信号とピッチ変
調信号発生器65からの周波数変更信号とを加算し、加算
結果の上位ｍビットを第１アドレス信号ADR1としてセレ
クタ69に出力する。これにより、第１アドレス信号ADR1
は、鍵盤にて押された鍵の音高周波数を周波数変更信号
により変調した（又は変移させた）周波数に比例した速
度で、０〜Ｍ−１（＝2^m−１）を順次変化する信号とな
る（第９図）。

微分回路67は音色変更制御信号CMSを立上り微分するも
ので、同制御信号CMSの“0"から“1"への変化時にマス
タークロック信号φｍに同期しかつ同クロック信号φｍ
の１周期分の幅のパルス信号を第２アドレスカウンタ68
にリセット信号として出力する。第２アドレスカウンタ
68はｍビットで構成され、微分回路67からのパルス信号
によりリセッットされるとともにマスタクロック信号φ
ｍの“1"への変化毎にカウント値を更新して、該カウン
ト値を表す０〜Ｍ−１（＝2^m−１）の計数信号を第２ア
ドレス信号ADR2としてセレウタ69に出力する。これによ
り、第２アドレス信号ADR2はマスタクロック信号φｍの
周期毎に０〜Ｍ−１（＝2^m−１）を順次変化する信号と
なる。

セレクタ69は第１アドレス信号ADR1をそのＡ入力端子に
入力しかつ第２アドレス信号ADR2をそのＢ入力端子に入
力して、その選択制御端子SBに供給される音色変更制御
信号CMSが“0"にあるとき第１アドレス信号ADR1をRAM55
のアドレス信号入力端子ADに出力し、かつ同音色変更制
御信号CMSが“1"にあるとき第２アドレス信号ADR2をRAM
55のアドレス信号入力端子ADに出力する。

出力回路部70はRAM55のデータ出力端子OUTに接続された
ラッチ回路71を有し、ラッチ回路71はRAM55から出力さ
れるサンプリングデータを、ノートクロック信号発生器
63から供給されるノートクロック信号φｎにより取込み
記憶すると同時にディジタル楽音波形信号として乗算器
72に出力する。なお、この取込みタイミングは第１アド
レス信号ADR1の変化タイミングに同期しており、このこ
とは、第１アドレス信号ADR1によりアドレス指定されて
RAM55から読出されたサンプリングデータが第１アドレ
ス信号ADR1の変化時にラッチ回路71に記憶されることを
意味する。乗算器72に入力されたディジタル楽音波形信
号は、上記第１の実施例と同様に、エンベロープ波形信
号発生器73から出力されるエンベロープ波形信号により
所望のエンベロープが付与され、D/A変換器74によりア
ナログ信号に変換されて、サウンドシステム75を介して
楽音として発音される。なお、この場合、エンベロープ
波形信号発生器73は音色選択信号TC及び（又は）キーコ
ードKCにより制御されて種々のエンベロープ波形を発生
する。

波形データ変更タイミング制御回路部80は、第１エンド
アドレス検出器81、第２エンドアドレス検出器82及び音
色変更制御信号発生器83を有し、発生される楽音の音色
を時間的に変化させるために、RAM55に記憶されている
各サンプリングデータの書換えタイミングを制御する音
色変更制御信号CMSを出力する。第１エンドアドレス検
出器81は第１アドレス信号ADR1を入力し、第１アドレス
信号ADR1がRAM55の最終アドレス（Ｍ−１〜2^m−１）を
表すとき“1"となりそれ以外のとき“0"である第１エン
ドアドレス検出信号EA1を音色変更制御信号発生器83に
出力する。また、第２エンドアドレス検出器82は第２ア
ドレス信号ADR2を入力し、第２アドレス信号ADR2がRAM5
5の最終アドレス（Ｍ−１＝2^m−１）を表すとき“1"と
なり、それ以外のとき“0"である第２エンドアドレス検
出信号EA2を音色変更制御信号発生器83に出力する。

音色変更制御信号発生器83は、その詳細回路が第７図に
示されているように、演算タイミング信号発生回路83a
を有する。演算タイミング信号発生回路83aは、音色選
択信号TCに応じた分周比によりマスタクロック信号φｍ
を分周する可変分周器で構成されており、キーオンパル
ス信号KONPの発生と同時に発生されるパルス信号とその
後上記分周比に応じた周期で繰返し発生されるパルス信
号とを演算タイミング信号φｃ（第８図）としてフリッ
プフロップ回路83bのセット端子Ｓに出力して同回路83b
をセットする。なお、前記演算タイミング信号φｃはマ
スタクロック信号φｍの“1"への変化に同期しかつ同ク
ロック信号φｍの１周期に等しいパルス幅を有する。上
記セットにより“1"となるフリップフロップ83bの出力
信号Soはアンド回路83cの一方の入力に供給されてい
る。アンド回路83cの他の入力にはオア回路83dの出力信
号が供給され、オア回路83dの各入力には第１エンドア
ドレス検出信号EA1及びキーオンパルス信号KONPが各々
供給されている。アンド回路83cの出力信号S1はフリッ
プフロップ回路83eのセット端子Ｓに供給されるととも
に、マスタクロック信号φｍにより制御されて同出力信
号S1を同クロック信号φｍの１周期分遅延するデイレイ
回路83fを介してフリップフロップ回路83bのリセット端
子Ｒに供給されている。これにより、演算タイミング信
号φｃによりフリップフロップ回路83bがセットされる
と、キーオンパルス信号KONP又は第１エンドアドレス検
出信号EA1の“0"から“1"への立上りに同期してアンド
回路83cの出力信号S1が“1"になる。しかし、フリップ
フリップ回路83bはデイレイ回路83fを介した出力信号S1
によりリセットされるので、フリップフロップ回路83e
のセット端子Ｓに供給される出力信号S1はキーオンパル
ス信号KONP又は第１エンドアドレス検出信号EA1の前記
立上りに同期してマスタクロック信号φｍの１周期に等
しいパルス幅のパルス信号となる。

フリップフロップ回路83eのリセット端子Ｒには第２エ
ンドアドレス検出信号EA2が供給されており、フリップ
フロップ回路83eは出力信号S1に同期して“0"から“1"
になり第２エンドアドレス検出信号EA2の発生時に“1"
から“0"に変化する出力信号S2をデイレイ回路83gに出
力するようになっている。デイレイ回路83gはマスタク
ロック信号φｍにより制御されて前記出力信号S2をマス
タクロック信号φｍの１周期分遅延して音色変更制御信
号CMSとして出力する。

なお、上記実施例では、演算タイミング信号発生回路83
aにおいて発生される演算タイミング信号φｃの周期は
音色選択信号TCにより決定されるようにしたが、同回路
83aがキーコードKCをも入力するようにし、音色選択ス
イッチ回路51にて選択される音色及び鍵盤にて押された
鍵の音高に応じて演算タイミング信号φｃの周期を決定
するようにしてもよい。また、演算タイミング信号φｃ
は一定周期ではなく押鍵からの時間経過に応じてパルス
信号の発生間隔を換えるようにしてもよい。

動作及び効果以上のように構成した第２の実施例の動作及びそれに伴
う効果を、第８図乃至第11図のタイムチャートを参照し
ながら説明する。以下説明の便宜上、上記動作及びそれ
に伴う効果の説明を鍵盤における押鍵直後の場合と、そ
の後の場合に分けて行なう。

（１）押鍵直後の場合鍵盤にて鍵が押されると、この押鍵に応じて押鍵検出回
路62（第５図）は第８図に示すようなキーオン信号KON
及びキーオンパルス信号KONPを発生する。このキーオン
パルス信号KONPの発生により、音色変更制御信号発生器
83は次のようにして“1"になる音色変更制御信号CMSを
出力する。

すなわち、音色変更制御信号発生器83において、第７図
の演算タイミング信号発生回路83aが、上記キーオンパ
ルス信号KONPを受けて、第10図に示すように、キーオン
パルス信号KONPの立上りに同期して“1"となり、マスタ
クロック信号φｍの１周期分のパルス幅を有する演算タ
イミング信号φｃを発生させる。この演算タイミング信
号φｃによりフリップフロップ回路83bがセットされて
“1"になった出力信号Soがアンド回路83cの一方の入力
に供給される。このとき、アンド回路83cの他方の入力
にはオア回路83dを介して“1"にあるキーオンパルス信
号KONPが供給されており、出力信号S1は“1"になる。こ
の“1"になった出力信号S1によりフリップフロップ回路
83eがセットされてその出力信号S2も“1"になり、この
出力信号S2はデイレイ回路83gによりマスタクロック信
号φｍの１周期分遅延されて音色変更制御信号CMSとし
て出力される。なお、出力信号S1はデイレイ回路83fに
よりマスタクロック信号φｍの１周期分遅延されてフリ
ップフロップ回路83bをリセットするので、出力信号So,
S1は同信号So,S1の“1"への立上りからマスタクロック
信号φｍの１周期分の時間が経過した後に“0"に立下が
る。これにより、第10図に示すように、出力信号So,S1
はキーオンパルス信号KONPの“1"への立上り時マスタク
ロック信号φｍの１周期分のパルス幅を有するパルス信
号となり、出力信号S2は上記立上り時に“1"になってそ
の後“1"を維持する信号になる。また、音色変更制御信
号CMSは上記立上り時からマスタクロック信号φｍの１
周期分遅れて“1"に立上り、その後“1"を維持する信号
となる。

一方、第２アドレスカウンタ68（第５図）は、この音色
変更制御信号CMSの“1"への立上りに同期して微分回路6
7によりリセットされ、その後マスタクロック信号φｍ
を計数するので、第２アドレス信号ADR2は第10図に示す
ように音色変更制御信号CMSの“1"への立上りからマス
タクロック信号φｍに同期して０〜Ｍ−１を順次繰返し
て表す信号となる。この第２アドレス信号ADR2がＭ−１
になると、第２エンドアドレス検出器82は第10図に示す
ような第２エンドアドレ検出信号EA2を発生する。この
第２エンドアドレス検出信号EA2は、音色変更制御信号
発生器83内のフリップフロップ回路83e（第７図）に供
給され、該フリップフロップ回路83eを同信号EA2の“1"
への立上りに同期してリセットするので、今まで“1"に
あった出力信号S2は第10図で示すように同信号EA2の
“1"への立上りと同時に“0"になる。また、今まで“1"
にあった音色変更制御信号CMSは出力信号S2よりマスタ
クロック信号φｍの１周期分後に“0"になる。そして、
このような音色変更制御信号CMSはセレクタ69（第５
図）に供給されてセレクタ69は音色変更制御信号CMSが
“1"にある間第２アドレス信号ADR2を選択してRAM55の
アドレス信号入力端子ADに供給する。これにより、RAM5
5は、音色変更制御信号CMSが“1"にあるとき、マスタク
ロック信号φｍに同期して０〜Ｍ−１番地が順次アドレ
ス指定される。

このときゲート回路57は共に“1"にあるキーオンパルス
信号KONP及び音色変更制御信号CMSによりオフ状態にあ
るのでディジタルフィルタ56からのサンプリングデータ
は加算器54に供給されず、この加算器54には波形発生回
路52から高調波成分を多く含む波形を表すＭ個のサンプ
リングデータのみが供給される。これらのサンプリング
データはキーオンパルス信号KONPの“1"への立上りから
マスタクロック信号φｍのＭ個のパルスに同期して波形
発生回路52から発生されたものを、デイレイ回路53によ
りマスタクロック信号φｍの１周期分遅延したものであ
るので、キーオンパルス信号KONPの“1"への立上りから
マスタクロック信号φｍの１周期分遅れて“1"に立上る
音色変更制御信号CMSが、“1"にある間に、上記Ｍ個の
サンプリングデータがRAM55のデータ入力端子1Nにマス
タクロック信号φｍに同期して順次供給されるとにな
る。

また、この音色変更制御信号CMSが“1"にある間、RAM55
のモード切換え端子W/には、アンド回路55aから反転
クロック信号ｍが“1"になる毎に、RAM55を書込みモ
ードに設定する“1"の信号が供給されるので、RAM55の
０〜Ｍ−１番地には波形発生回路52から発生されるＭ個
の各サンプリングデータが順次書込まれる。

そして、上記Ｍ個のサンプリングデータの書込み後音色
変更制御信号CMSが“1"になると、セレクタ69は第１ア
ドレス信号ADR1を選択してRAM55のアドレス信号入力端
子ADに供給する。この第１アドレス信号ADR1は第１アド
レスカウンタ64の計数値に略等しい値（厳密に言うとピ
ッチ変調信号発生器65からの周波数変更信号により若干
ずれている。）を示すもので、この第１アドレスカウン
タ64はキーオンパルス信号KONPによりリセットされてノ
ートクロック信号発生器63から供給されるノートクロッ
ク信号φｎを計数するので、第１アドレス信号ADR1の値
は、第10図に示すように、キーオンパルス信号KONPの発
生から最初のノートクロック信号φｎの“1"への立上り
に同期して「０」から「１」に変化する。その後、この
ノートクロック信号φｎの発生毎に、第１アドレス信号
ADR1は、第９図のように、「１」ずつ増加して０〜Ｍ−
１を順次繰返す信号となる。これにより、RAM55の０〜
Ｍ−１番地が順次アドレス指定される。このとき、音色
変更制御信号CMSは“0"にあるため、RAM55のモード切換
端子W/には“0"の信号が供給されており、RAM55は読
出しモードに設定されているので、第１アドレス信号AD
R1により指定される番地に記憶されているサンプリング
データが読出される。これにより、上述の動作によって
RAM55内に書込まれた波形発生回路52からの各カンプリ
ングデータが順次繰返し読出される。この読出された各
サンプリングデータはノートクロック信号φｎによって
制御されるラッチ回路71にラッチされた後、上記第１の
実施例と同様に乗算器72、エンベロープ波形信号発生器
73、D/A変換器74及びサウンドシステム75により所望の
エンベロープが付与されて楽音として発音される。

上記動作説明からも理解できる通り、鍵盤にて新たな押
鍵があった直後には、波形発生回路52から出力される高
調波成分を多く含む波形データがRAM55に転送され、そ
の後該波形データは上記押された鍵の音高周波数に対応
して順次繰返し読出され、楽音として発音されるので、
該楽音は高調波成分を多く含むものとなる。なお、ラッ
チ回路71には押鍵と同時にノートクロック信号φｎが供
給されないので、RAN55の０番地に記憶されているサン
プリングデータは押鍵時の一回分だけ乗算器72に供給さ
れないが、ノートクロック信号φｎの１周期が短いの
で、これによる聴感上の影響はない。

（２）その後の場合かかるRAM55からの楽音波形データの読出し中に、第５
図及び第７図に示す音色変更制御信号発生器83におい
て、演算タイミング信号発生回路83aが、第11図に示す
ような“0"から“1"に立上がる演算タイミング信号φｃ
を発生すると、フリップフロップ回路83bはセットされ
て出力信号Soは演算タイミング信号φｃの前記立上がり
に同期して“1"からに立上がる（第11図）。しかるに、
このときオア回路83dを介してアンド回路83cに供給され
るキーオンパルス信号KONPは“0"にあるので、第１エン
ドアドレス検出信号EA1が“0"にある間、出力信号S1は
“0"に維持される（第11図）。この“0"の出力信号S1の
ために、フリップフロップ回路83eはリセットされたま
まであり、出力信号S2及び音色変更制御信号CMSは“0"
に保たれたままである。かかる状態では、上記（１）で
説明したように、RAM55は第１アドレス信号ADR1により
アドレス指定されて、RAM55に記憶されているサンプリ
ングデータがノートクロック信号φｎに同期して読出さ
れて、上記（１）の場合と同様にラッチ回路71を介して
乗算器72に出力される。

そして、ノートクロック信号φｎを計数する第１アドレ
スカウンタ64の計数値が増加して第１アドレス信号ADR1
がRAM55の最終アドレスを表す値Ｍ−１になると、第１
エンドアドレス検出器81が第11図に示すような“0"から
“1"に立上る第１エンドアドレス検出信号EA1を出力す
る。これにより、出力信号S1が“0"から“1"に立上り、
上記（１）の場合と同様に、この出力信号S1はマスタク
ロック信号φｍの１周期分遅れて“1"から“0"に立下る
が、出力信号S2は出力信号S1の前記立上りに同期して
“0"から“1"に立上り、さらに音色変更制御信号CMSは
出力信号S2の前記立上りからマスタクロック信号φｍの
１周期分遅れて“0"から“1"に立上る（第11図）。この
ように、第１エンドアドレス検出信号EA1の“1"への立
上り時すなわちノートクロック信号φｎが“1"にあると
きには、音色変更制御信号CMSは“0"にあるので、RAM55
の最終番地Ｍ−１に記憶されていたサンプリングデータ
はRAM55から読出され、ラッチ回路71に記憶されて、上
記（１）の場合と同様に乗算器72に出力される。これに
より、“0"から“1"に立上る演算タイミング信号φｃが
発生しても、音色変更制御信号CMSがすぐに“1"に立上
ることはなく、RAM55の最終番地Ｍ−１に記憶されてい
るサンプリングデータが読出された後同信号CMSが“1"
になる。この音色変更制御信号CMSは、上記（１）の場
合と同様に、第２アドレスカウンタ68がＭ−１の計数を
終了するまで“1"を維持し、その後“0"に立下がる（第
11図）。

この音色変更制御信号CMSが“1"にある間、セレクタ69
は、上記（１）の場合と同様に、０〜Ｍ−１の第２アド
レス信号ADR2をRAM55のアドレス信号入力端子ADに供給
する。これにより、RAM55はマスタクロック信号φｍの
“1"への立上りに同期して０〜Ｍ−１番地が順次アドレ
ス指定される。

まず、RAM55のアドレス指定が０番地である場合を説明
すると、マスタクロック信号φｍが“1"にあるとき、反
転マスタクロック信号ｍは“0"にあってモード切換え
端子W/に入力されるアンド回路55aの出力信号は“0"
にあるため、RAM55は読出しモードに設定されている。
そのため、RAM55の０番地に記憶されているサンプリン
グデータが読出される。このとき、第６図に示すアンド
回路56eに供給される音色変更制御信号CMS及びマスタク
ロック信号φｍは共に“1"にあるので前記読出されたサ
ンプリングデータはラッチ回路56a及びデイレイ回路56b
に記憶される。

次に、マスタクロック信号φｍが“0"になると、反転マ
スタクロック信号ｍは“1"になってアンド回路55aの
両入力すなわち音色変更制御信号CMS及び反転マスタク
ロック信号ｍが共に“1"となり、モード切換え端子W/
に入力されるアンド回路55aの出力信号は“1"になる
ので、RAM55は書込みモードに設定される。アンド回路5
7bに供給されるキーオンパルス信号KONPは“0"にあるの
でゲート回路57はオン状態にあり、かつ波形発生回路52
からデイレイ回路53を介して加算器54に供給されるサン
プリングデータもないので、RAM55のデータ入力端子IN
にはディジタルフィルタ56からのサンプリングデータの
みが供給される。このサンプリングデータは第６図のラ
ッチ回路56aの出力である上記読出したサンプリングデ
ータと、デイレイ回路56bに以前に記憶されていたサン
プリングデータに乗算器56cにより計数Ｋを乗算したサ
ンプリングデータとを加算器56dにて加算したサンプリ
ングデータであり、このサンプリングデータがRAM55の
０番地に書込まれる。なお、上記デイレイ回路56bから
出力されたサンプリングデータは、上記にように、同回
路56bに以前に記憶されていたサンプリングデータであ
って、同データがいかなる値を有するかは不明である
が、後述するように２回目以降の波形データ変更におい
ては、同データがRAM55に記憶されているサンプリング
データのうち最終のＭ−１番地に記憶されているサンプ
リングデータとなるので、押鍵直後において高調波を多
量に含む楽音を発生するこの実施例の装置では、上記の
ことは差程問題とならない。特に、波形発生回路52から
押鍵時に出力される波形データがランダム波を示すもの
であれば全く問題ない。、また、上記波形データが矩形
波、鋸歯状波、三角波等のように各サンプリングデータ
のうちいずれか１つが「０」を含むものならば、押鍵時
にRAM55のＭ−１番地に記憶されるサンプリングデータ
が「０」になるように波形発生回路52から発生されるＭ
番目のサンプリングデータを「０」にしておき、かつ押
鍵時にデイレイ回路56b内のレジスタをクリアしておく
ようにすれば全く問題ない。さらに、上記波形データが
いかなる波形であっても、押鍵時に波形発生回路52から
発生されるＭ番目のサンプリングデータをデイレイ回路
56b内のレジスタにセットするようにしてもよい。

次に、再びマスタクロック信号φｍが“1"に立上ると、
第２アドレス信号ADR2は「１」を示すこととなり、RAM5
5は１番地が指定される。そして、上記と同様にして、R
AM55の１番目に記憶されているサンプリングデータが読
出され、同データがラッチ回路56a及びデイレイ回路56b
に取込まれる。ただし、このときデイレイ回路56bは取
込んだサンプリングデータをマスタクロック信号φｍの
１周期分遅延して出力するので、デイレイ回路56bはRAM
55の０番地に記憶されていたサンプリングデータを出力
する。マスタクロック信号φｍが再び“0"へ立下ると、
上記と同様にして、RAM55の１番地には、ラッチ回路56a
から出力されるサンプリングデータとデイレイ回路56b
から出力されるサンプリングデータに係数Ｋを乗じたサ
ンプリングデータとを加算したものが書込まれるので、
RAM55の１番地のサンプリングデータは以前RAM55の０番
地と１番地に記憶されていたサンプリングデータに乗算
器56c及び加算器56dにより演算の施されたものとなる。

このようにして、マスタクロック信号φｍの１周期毎に
RAM55内のサンプリングデータは順次更新される。かか
る状態にて第２アドレス信号ADR2が「Ｍ−１」になる
と、上記のようにして、RAM55のＭ−１番地には、以前R
AM55のＭ−２番地とＭ−１番地に記憶されていたサンプ
リングデータに乗算器56c及び加算器56dにより演算の施
されたものが書込まれ、この時点でRAM55の全てのサン
プリングデータの書換えが終了する。また、このときデ
ィレイ回路56bにはRAM55のＭ−１番地に記憶されていた
サンプリングデータが取込まれ、その後音色変更制御信
号CMSは“0"になりアンド回路56eは“1"の信号を発生し
なくなるので、上記取込んだサンプリングデータはディ
レイ回路56b内のレジスタに保存される。そして、次の
波形データ変更タイミングの際には、このサンプリング
データと波形データ更新後のRAM55の０番地に記憶され
ているサンプリングデータとを乗算器56c及び加算器56d
により演算してRAM55の０番地に書込むようにするので
波形データが不連続にならない。

上記のように波形データの更新終了後、ノートクロック
信号φｎが“1"へ立上ると、第１アドレス信号ADR1はＭ
−１から０に変化し（第11図）、更新した波形データの
第１サンプリングデータがRAM55から読み出されてラッ
チ回路71にラッチされる。このラッチ回路71は今まで更
新前の波形データの第Ｍサンプリングデータを記憶して
いるので、ラッチ回路71から出力されるサンプリングデ
ータの順番がずれることはない。言い換えると、マスタ
クロック信号φｍの周期はノートクロック信号φｎの発
生から次のノートクロック信号φｎの発生までにRAM55
の全ての番地のサンプリングデータが書換えられるのに
充分な程度の短い周期に設定されている。

以降、RAM55に記憶されている各サンプリングデータは
第１アドレス信号ADR1に従って順次読出される。そして
音色変更制御信号発生器83から音色変更制御信号CMSが
発生される毎に、上記のようにしてRAM55に記憶されて
いる各サンプリングデータが書換えられ、サウンドシス
テム75から除々に音色の変化する楽音が発生される。ま
た、第６図のディジタルフィルタ56がローパスフィルタ
として機能するので、発生楽音は除々に高調波成分の少
ない楽音になっていく。

かかる押鍵中の鍵が離されると、上記第１の実施例と同
様に楽音は急速に減衰して楽音の発生が停止する。ま
た、音色選択スイッチ回路51にて、減衰系の音、例えば
ピアノ、ハープシコード等の音が選択されていれば、押
鍵中であっても除々に楽音が減衰して発音が停止する。

以上のような動作説明からも理解されるように、鍵盤に
て新たな鍵が押された場合、該押鍵直後には波形発生回
路52から発生される高調波成分を多く含む波形データが
ノートクロック信号φｎに応じて繰返し読出される。そ
の後、上記読出し中に演算タイミング信号φｃが発生す
ると、ディジタルフィルタ回路56にて上記波形データは
除々に高調波成分の少ない波形データに更新されていく
ので、発生楽音の音色が時間的に変化する。この波形デ
ータの更新タイミングを決定する演算タイミング信号φ
ｃはノートクロック信号φｎとは独立であって、音色選
択信号TC及びキーコードKCによって演算タイミング信号
発生回路83aにて決定されるので、発生楽音の音色の時
間的変化が音色選択スイッチ回路51で選択された音色及
び鍵盤にて押された鍵音高に応じて適切に設定される。

また、ピッチ変調信号発生器65を動作させて第１アドレ
ス信号ADR1を周波数変更信号によって変更すると、発生
楽音にビブラート、グライド、アタックピッチ、ピッチ
調整（ピッチシフト）の演奏効果が付加されて発生楽音
の音質が向上する。

d.第２の実施例の変形例上記第２の実施例においては、波形データを記憶するRA
M55を１個のみ設けるようにして、波形データ変更時に
はノートクロック信号φｎによる波形データの読出しの
合間に高速で波形データを更新するようにしたが、RAM5
5に相当するRAMを２個並列に設けるようにして、これら
のRAMをノートクロック信号φｎに応じて波形データを
読出す波形データ読出し用RAMと波形データを更新する
波形データ更新用RAMとして、波形データ更新タイミン
グ毎に切換え利用するようにしてもよい。すなわち、波
形データ変更タイミング時に今まで波形データ更新用RA
Mとして利用していたRAMから波形データをノートクロッ
ク信号φｎに応じて読出すようにし、一方、今まで波形
データ読出し用RAMとして利用していたRAM55へ、前記ノ
ートクロック信号φｎに応じて読出された波形データに
演算を施して記憶するようにする。このようにすれば、
RAM55の個数は増加するが演算速度を遅くすることがで
き、回路動作に余裕ができて誤動作の防止につながると
共に複雑な演算も可能となる。

また、上記の第２の実施例において波形発生回路52は押
鍵時に楽音波形の１周期分に相当する矩形波、鋸歯状
波、三角波、ランダム波等の波形データを発生するよう
にしたが、上記第１の実施例のように同回路52がインパ
ルス応答波のように楽音波形の１周期分より多くの波形
データを発生するようにすることもできる。この場合、
波形発生回路52は音色変更制御信号CMSに応じて、波形
データを構成する各サンプリングデータを加算器54に発
生するようにし、押鍵直後でなくても、音色変更制御信
号CMSが“1"になる毎に波形発生回路52から発生される
サンプリングデータとディジタルフィルタ56から出力さ
れるサンプリングデータとを加算器54により加算して、
該加算結果をRAM55に書込むことによりRAM55内の波形デ
ータを更新するようにしてもよい。

さらに、RAM55から出力される波形データを上記第１の
実施例のように補間演算して乗算器72に供給するように
してもよい。

e.その他の実施例上記第１及び第２の実施例においては、この発明が単音
電子楽器に適用された例について説明したが、この発明
は複音電子楽器にも適用されるものである。この場合、
例えば、第２の実施例における波形データ形成記憶回路
部50、アドレス信号発生回路部60（但し、鍵スイッチ回
路61及び押鍵検出回路62は除く）及び波形データ変更タ
イミング制御回路部80を空間的に分離して複数チャンネ
ル分設けるか、上記各回路部50,60,80を複数のチャンネ
ルにて時分割使用するようにし、押鍵検出回路62にて検
出された各鍵を上記空間的又は時分割的に異なるチャン
ネルに割当てるようにすればよい。また、上記第１及び
第２の実施例においては、この発明が鍵盤を有する電子
楽器に適用された例について説明したが、この発明は自
動演奏機等の鍵盤を有しない楽音発生装置にも適用され
る。この場合、自動演奏機内に予め記憶されている押鍵
又は離鍵情報を順次読出し、これらの情報に基づいてキ
ーコードKC、キーオン信号KON及びキーオンパルス信号K
ONPを形成してこれらの信号KC,KON,KONPを押鍵検出回路
22,62の代わりに各回路に供給すればよい。

【図面の簡単な説明】

第１図はこの発明を適用した電子楽器の一例を示す図、
第２図及び第３図は第１図の波形データ形成記憶回路部
の第１及び第２変形例を各々示す図、第４図は第１図の
セレクタの変形例を示す図、第５図はこの発明を適用し
た電子楽器の他の例を示す図、第６図は第５図のディジ
タルフィルタ回路の詳細回路例を示す図、第７図は第５
図の音色変更制御信号発生器の詳細回路例を示す図、及
び第８図乃至第11図は第５図の回路動作を説明するため
のタイムチャートである。符号の説明 10,10a,10b,50……波形デー形成記憶回路部、11,11a,52
……波形発生回路、12,12b,54,56d……加算器、12a……
減算器、13,13a……シフトレジスタ、14,14a,56c……乗
算器、15,56……ディジタルフィルタ、20……読出し回
路部、25,65……ピッチ変調信号発生器、27,27a,27b…
…セレクタ、30,70……出力回路部、40,90……クロック
信号発生器、55……RAM、60……アドレス信号発生回路
部、80……波形データ変更タイミング制御回路部。

Claims

【特許請求の範囲】

【請求項１】楽音波形を表す複数のサンプリングデータ
を記憶する記憶手段と、楽音の発生を指示するとともに発生すべき楽音の音高を
指定する音高指定データを発生する音高指定データ発生
手段と、前記楽音の発生指示に応答して前記複数のサンプリング
データを前記音高指定データにより設定される周期で繰
返し読出して前記発生すべき楽音の音高周波数に対応し
た周波数の楽音波形信号を出力する読出し出力手段とを備えた楽音波形信号発生装置において、前記楽音波形信号の出力中に前記複数のサンプリングデ
ータに所定の演算を施して該複数のサンプリングデータ
の値を変更する演算手段と、前記楽音波形信号の出力中に前記音高指定データにより
設定される周期とは独立に設定される時間間隔で前記記
憶手段に記憶されている複数のサンプリングデータを前
記演算により値の変更された複数のサンプリングデータ
に更新して同更新した複数のサンプリングデータを前記
読出し出力手段にひきつづき読出させる更新手段とを設けたことを特徴とする楽音波形信号発生装置。
【請求項２】楽音波形を表す複数のサンプリングデータ
を記憶する記憶手段と、楽音の発生を指示するとともに発生すべき楽音の音高を
指定する音高指定データを発生する音高指定データ発生
手段と、前記楽音の発生指示に応答して前記複数のサンプリング
データを前記音高指定データにより設定される周期で繰
返し読出して前記発生すべき楽音の音高周波数に対応し
た周波数の楽音波形信号を出力する読出し出力手段とを備えた楽音波形信号発生装置において、前記楽音波形信号の出力中に前記複数のサンプリングデ
ータに所定の演算を施して該複数のサンプリングデータ
の値を変更する演算手段と、前記楽音波形信号の出力中に前記音高指定データにより
設定される周期とは独立に設定される時間間隔で前記記
憶手段に記憶されている複数のサンプリングデータを前
記演算により値の変更された複数のサンプリングデータ
に更新して同更新した複数のサンプリングデータを前記
読出し出力手段にひきつづき読出させる更新手段と、前記発生すべき楽音の周波数の変更量を表す周波数変更
量データを発生する周波数変更量データ発生手段と、前記周波数変更量データに基づいて前記読出し出力手段
における前記サンプリングデータの読出し周期を変更制
御する読出し周期変更制御手段とを設けたことを特徴とする楽音波形信号発生装置。