JP3018620B2 - 電子楽器 - Google Patents

Description

【発明の詳細な説明】 【産業上の利用分野】

【０００１】この発明は、例えば、ピアノなどの特徴的
なエンベロープ形状を持った楽音を形成することができ
る電子楽器に関する。

【０００２】

【従来の技術】周知のように、電子ピアノ等の電子楽器
では、音源から出力される楽音信号のエンベロープ波形
を、鍵のオン・オフに対応して制御するエンベロープジ
ェネレータを具備している。この種のエンベロープジェ
ネレータでは、通常、キーオンに基づく楽音信号の立上
がり（アタック状態）と、アタックレベルからの減衰
（ディケイ状態）と、この減衰過程を経た後のレベル保
持（サステイン状態）と、キーオフ以降の消音過程（リ
リース状態）とを制御するように構成されている。

【０００３】

【発明が解決しようとする課題】ところで、こうした従
来のエンベロープジェネレータを具備する電子ピアノに
あっては、押鍵時のイニシャルタッチに応じたアタック
レートでエンベロープ波形をアタックレベルまで立上が
らせるが、このアタックレベルに達する以前にキーオフ
がなされると、キーオフ時点の振幅レベルから一意的に
所定レートでエンベロープ波形を減衰させている。

【０００４】一方、実際のピアノの発音メカニズムを考
察すると、押鍵と共に弦が打弦され、この打弦によって
発生した楽音は、一旦所定のレートで減衰した後、再び
異なるレートで減衰する２段減衰を経ている。そして、
このような減衰過程を経ることでピアノ特有の楽音が形
成される一要因となっている訳である。

【０００５】しかしながら、上述したように、従来の電
子ピアノでは、アタックレベルに達する以前にキーオフ
がなされた場合、上記２段減衰過程を実現することがで
きず、ピアノ特有のエンベロープ形状を持った楽音を形
成することができないという問題があった。この発明は
上述した事情に鑑みてなされたもので、ピアノ特有のエ
ンベロープ形状を持った楽音を発生することができる電
子楽器に関する。

【０００６】

【課題を解決するための手段】この発明は、演奏情報に
対応して楽音信号のエンベロープ波形を制御する電子楽
器において、前記エンベロープ波形の状態を検出すると
共に、次に設定すべき波形状態を表す波形制御情報を発
生する状態判定手段と、前記波形制御情報に応じた波形
形状のエンベロープ信号を形成するエンベロープ信号形
成手段とを具備し、前記状態判定手段は、押鍵操作に対
応して立上がる前記エンベロープ波形のアタック状態に
おいて離鍵がなされた場合、この離鍵時における該エン
ベロープ波形の振幅レベルに応じて離鍵後の時間経過に
対するエンベロープ波形の形状を変化させることを特徴
としている。また、この発明は、前記状態判定手段は、
押鍵操作に対応して立上がる前記エンベロープ波形のア
タック状態において離鍵がなされた場合、この離鍵時に
おける該エンベロープ波形の振幅レベルに応じて離鍵後
のエンベロープ波形の傾きを異ならせることを特徴とし
ている。

【０００７】

【作用】上記構成によれば、押鍵操作に対応して立上が
るエンベロープ波形のアタック状態において離鍵がなさ
れた場合、状態判定手段がこの離鍵時における該エンベ
ロープ波形の振幅レベルに応じて波形減衰態様を変化さ
せる波形制御情報を発生し、エンベロープ信号形成手段
がこの波形制御情報に応じた波形形状のエンベロープ信
号を形成する。これにより、ピアノ特有のエンベロープ
形状を持った楽音を発生することが可能になる。

【０００８】

【実施例】以下、図面を参照してこの発明の実施例につ
いて説明する。 Ａ．実施例の全体構成 図１はこの発明の一実施例である電子ピアノの全体構成
を示すブロック図である。この図において、１は鍵盤で
ある。この鍵盤１は、各鍵毎の押離鍵を検出すると共
に、押鍵の速度及び離鍵の速度を検出する機構を有し、
押離鍵および押離鍵の速度に対応した信号を発生する。
１ａは鍵盤インターフェイスであり、鍵盤１から供給さ
れる各種信号に基づき、音高に関する情報、押鍵速度信
号および離鍵速度信号を発生する。２はこの電子ピアノ
各部を制御するＣＰＵである。

【０００９】３はＣＰＵ２にロードされる各種制御プロ
グラムや、これら制御プログラムにおいて用いられる各
種データテーブルなどが記憶されるＲＯＭである。４は
ＣＰＵ２の各種演算結果や、レジスタ値が一時記憶され
るＲＡＭである。５は、例えばダンパペダルやエクスプ
レションペダル等の電子ピアノに配設される操作子であ
る。この操作子５の内、ダンパペダルは操作量に応じて
楽音の減衰量を制御するものである。５ａは操作子イン
ターフェイスであり、操作子５から供給される各種信号
をもとに、操作量に応じた信号や、操作速度を表す信号
を発生する。

【００１０】６はこの電子ピアノのパネルに各種配設さ
れるパネルスイッチである。このパネルスイッチ６の内
には、後述するエンベロープジェネレータの動作モード
を切換えるモードスイッチや、発生する楽音の音色を決
める音色スイッチ等がある。６ａはパネルインタフェー
スであり、各パネルスイッチ６の操作に応じた操作信号
を発生する。なお、このパネルインタフェース６ａは、
上述したモードスイッチが操作された場合、動作モード
を指定するデータＴＹＰＥ（後述する）を発生する。ま
た、音色スイッチが操作された場合には、音色を指定す
る音色番号ＴＣを発生する。

【００１１】次に、７はＣＰＵ２よりバスを介して供給
される各種信号に基づき楽音合成を行い、これにより形
成される楽音信号Ｗを出力する楽音合成回路であり、そ
の構成については後述する。ＳＳはサウンドシステムで
ある。このサウンドシステムＳＳは、この楽音信号Ｗに
対してフィルタリングを施し、不要ノイズの除去、ある
いは効果音処理などを施した後、これを増幅してスピー
カＳＰに与え、楽音として発音させる。このような構成
による電子ピアノは、特に、アタックレベルに達する以
前にキーオフがなされた場合、前述した２段減衰過程を
再現し、ピアノ特有のエンベロープ形状を形成すること
を特徴としている。

【００１２】Ｂ．楽音合成回路７の構成 次に、図２は楽音合成回路７の構成を示すブロック図で
ある。この図において、８はアドレス設定回路であり、
後述するインタフェース回路１６から供給される各種信
号に基づいて波形読み出しアドレスを設定する。すなわ
ち、このアドレス設定回路８は、インターフェイス回路
１６から供給されるキーオンパルス信号ＫＯＮＰ、キー
オフパルス信号ＫＯＦＰ、キーコードＫＣおよび押鍵速
度情報ＩＴに従って、アタック部読出開始アドレスＳＴ
ＡＲＴ．ＡＤおよび、アタック部読出終了アドレスＥＮ
Ｄ．ＡＤを発生し、これをアドレス生成回路９に供給す
る。

【００１３】このキーオンパルス信号ＫＯＮＰ／キーオ
フパルス信号ＫＯＦＰは、鍵盤１における押離鍵操作に
応じて発生する信号であり、キーコードＫＣは、押鍵操
作に対応した音高を表す情報である。また、このアドレ
ス設定回路８にあっては、波形記憶回路１０からアタッ
ク波形を読み出させるため、読み出しモードを表す信号
ＭＯＤＥを発生する。ここで、アタック波形を読み出さ
せる場合には、該アタック波形は繰り返し読出する必要
がないので、信号ＭＯＤＥは１回の読み出しを指示する
「ＭＯＤＥ＝０」として出力される。

【００１４】１１は位相発生回路であり、上述したキー
オン信号ＫＯＮＰが与えられた場合、キーコードＫＣに
対応した位相情報を発生する。この位相情報は、楽音の
ピッチ（音高）を指示するものであり、整数部Ｉと小数
部Ｆとから構成されている。アドレス生成回路９は、位
相発生回路１１から供給される位相情報の整数部Ｉと、
アドレス設定回路８から供給されるアタック部読出開始
アドレスＳＴＡＲＴ．ＡＤとを加算し、実際に読み出し
を行う波形情報の読み出しアドレスＡＤを出力する。

【００１５】また、アドレス生成回路９は、その出力す
る読み出しアドレスＡＤが、アタック部読み出し波形の
終了アドレスＥＮＤ．ＡＤと同一になると、上述したア
ドレス設定回路８に対して、ループ波形要求信号ＬＯＯ
Ｐ．ＲＥＱを出力する。また、この場合には、位相発生
回路１１に対して、生成している位相情報をリセットす
るためのリセット要求信号ＲＥＳＥＴ．ＲＥＱを出力す
る。

【００１６】上記ループ波形要求信号ＬＯＯＰ．ＲＥＱ
が供給されたアドレス設定回路８は、波形記憶回路１０
よりループ部波形読出開始アドレスＳＴＡＲＴ．ＡＤ
と、ループ部波形読出終了アドレスＥＮＤ．ＡＤとを読
出し、これをアドレス生成回路９に与える。この場合、
ループ部波形は、繰り返し読み出しする必要があるの
で、信号ＭＯＤＥが繰り返し読出を指示する「ＭＯＤＥ
＝１」として出力される。このように、読み出し開始ア
ドレスＳＴＡＲＴ．ＡＤと位相情報の整数部Ｉとの加算
によって得られるアドレス信号ＡＤが、波形記憶回路１
０に与えられる。これにより、波形記憶回路１０に記憶
される波形情報が読み出され、波形信号Ｗ１として出力
される。

【００１７】次に、１２は補間回路である。この補間回
路１２は、波形信号Ｗ１を前述した位相情報の小数部Ｆ
に基づいて補間演算を行い、この結果得られる信号Ｗ２
を出力する。ここで行われる補間演算は、隣接するサン
プル間、すなわち、２つの波形情報を小数部Ｆによって
一次直線補間しても良いし、２以上の波形情報を一時記
憶して高次の補間を行っても良い。

【００１８】１３はエンベロープ生成回路である。この
エンベロープ生成回路１３は、インターフェイス回路１
６から供給されるキーオンパルス信号ＫＯＮＰ、キーオ
フパルス信号ＫＯＦＰ、キーコードＫＣ、押鍵速度情報
ＩＴおよび音色番号ＴＣに対応した波形形状のエンベロ
ープ信号ＥＮＶを生成する。また、このエンベロープ生
成回路１３にあっては、前述したデータＴＹＰＥに基づ
き、該信号ＥＮＶの減衰レート（後述する）を制御す
る。

【００１９】すなわち、このエンベロープ生成回路１３
では、まず、音色番号ＴＣによって所定波形を有するエ
ンベロープ信号ＥＮＶが規定され、押鍵速度情報ＩＴに
基づき該信号ＥＮＶにおける最大振幅レベル（アタック
レベル）が設定される。さらに、キーコードＫＣに応じ
てエンベロープ信号ＥＮＶのレート（進み具合）が制御
され、データＴＹＰＥに従って減衰レートが制御され
る。ここで、この減衰レートは、前述した２段減衰過程
を再現するため、異なる２つのレートが用いられる。ま
た、キーオンパルス信号ＫＯＮＰ及びキーオフパルス信
号ＫＯＦＰは、エンベロープ信号ＥＮＶを形成する際の
タイミング制御に用いられる。１４は乗算回路であり、
補間回路１２から出力される信号Ｗ２と、エンベロープ
生成回路１３から出力されるエンベロープ信号ＥＮＶと
を乗算し、この乗算結果を上述した楽音信号Ｗとして出
力する。

【００２０】Ｃ．波形記憶回路１０の構成 次に、図３は、前述した波形記憶回路１０（図２参照）
に具備される波形メモリの記憶形態の概念を示す図であ
る。波形記憶回路１０に具備される波形メモリには、楽
音発生時に用いられるアタック波形部と、発生した楽音
を維持するのに用いられるループ波形部とがそれぞれ独
立に記憶されている。楽音のアタック波形は、楽器固有
の音色を決める非常に特徴的な波形であるため、その情
報量を圧縮するのが難しい。一方、これに対して、定常
部となるループ波形は、変化が少なく、同一波形にエン
ベロープを付与し、これを繰り返し読み出しするため、
その情報量を圧縮することができる。

【００２１】図３においては、それらの内、アタック波
形部の記憶形態の概念を示している。すなわち、この波
形メモリでは、押鍵速度およびその押鍵された鍵域に対
応させてアタック波形部の記憶領域を分割し、これに基
づいて異なった波形が得られるようにしている。なお、
この図に示すＷＡ（Ｍ，Ｎ）は、記憶領域の配列要素を
表している。このような記憶領域の分割は、各押鍵速
度、各音高毎にするのが理想的である。しかしながら、
このようにすると、メモリ占有領域が増すため、それぞ
れに代表的な波形を具備させる。

【００２２】次に、図４は、上述した波形メモリの概念
に基づき、実際のメモリ上で配置された場合の具体例を
示すメモリ配置図である。すなわち、図４（ａ）は波形
メモリ全体の構成を示すメモリマップであり、同図
（ｂ）はアタック部テーブルの内容を示すメモリマップ
である。これらメモリマップにおいて、ＩＴレンジおよ
びＫＣレンジは、図３に示す押鍵速度とキーバンク（音
高）とを幾つに分割するかを示す数値である。これらレ
ンジに続いて、分割された各領域毎の波形情報の読み出
し開始アドレスおよび読み出し終了アドレスが登録され
る。

【００２３】次いで、同図（ｃ）は、ループ部テーブル
の内容を示すメモリマップであり、その構成については
上述のアタック部のものと同等である。なお、このルー
プ部テーブルでは、アタック部波形と同様にその記憶領
域が分割されているが、それぞれのＩＴレンジおよびＫ
Ｃレンジを異ならせることにより、分割形態を異ならせ
ることもできる。次に、同図（ｄ）は、波形記憶部の内
容を示すメモリマップである。ここでは、上記アタック
部テーブルとループ部テーブルとによって指定されたア
ドレスに、各波形情報が記憶されている。なお、それぞ
れの波形情報は、各波形間の接続を容易にするため、ア
タック波形では読み出し終了アドレスにおいて０位相が
補償され、また、ループ波形では読み出し開始アドレス
と読み出し終了アドレスとの双方において０位相が補償
されている。

【００２４】Ｄ．インタフェース回路１６の構成 図５は、前述したインタフェース回路１６の構成を示す
ブロック図である。この図に示すように、インタフェー
ス回路１６は、ＣＰＵ２から供給される各種信号から楽
音信号合成に必要な各種動作パラメータを発生する。な
お、このインターフェイス回路１６では、複音発音（例
えば、１６音発音）を実現するため、上記動作パラメー
タ（ＫＯＮＰ，ＫＯＮ，ＫＯＦＰ，ＫＯＦ，ＴＣ，ＴＹ
ＰＥ，ＫＣ，ＩＴ）を時分割で生成し、これを楽音合成
回路７に供給するように構成されている。

【００２５】Ｅ．エンベロープ生成回路１３の構成 前述したエンベロープ生成回路１３は、レート／ターゲ
ット設定部２０と、状態制御部２３と、エンベロープ形
成部３０とからなり、これら各部の構成について順次説
明する。 レート／ターゲット設定部２０の構成 まず、図６はレート／ターゲット設定部２０の構成を示
すブロック図である。この図において、２１は変換テー
ブルであり、供給されるキーコードＫＣおよび音色番号
ＴＣに応じてテーブルを参照し、各種パラメータを発生
する。この各種パラメータとは、アタックレートＡＲ、
第１ディケイレートＤ１Ｒ、第１ディケイレベルＤ１
Ｌ、第２ディケイレートＤ２Ｒ、第２ディケイレベルＤ
２Ｌおよび第３ディケイレートＤ３Ｒである。

【００２６】ここで、上記パラメータについて、図１３
（ロ）に示すエンベロープ波形例を参照して説明する。
まず、アタックレートＡＲとは、キーオンと共に立上が
るエンベロープ波形の傾きを表すデータである。第１お
よび第２ディケイレートＤ１Ｒ，Ｄ２Ｒとは、それぞれ
前述した２段減衰を再現するための減衰レートであり、
エンベロープ波形の立上がりピークから第１ディケイレ
ベルＤ１Ｌにまで減衰する場合には、この第１ディケイ
レートＤ１Ｒで減衰し、続いて第２ディケイレベルＤ２
Ｌにまで減衰する際に第２ディケイレートＤ２Ｒが使用
される。また、第３ディケイレートとは、サステイン状
態後にリリースされる際の減衰レートとなる。

【００２７】次に、再び図６に戻り、レート／ターゲッ
ト設定部２０の構成について説明する。図において、２
２は選択回路である。この選択回路２２は、現在の波形
制御状態を表すステート信号Ｓ１，Ｓ０に基づき、次に
波形制御する際の指標となる制御パラメータ（ＲＡＴ
Ｅ，ＴＡＲＧＥＴ，ＨＯＬＤ，ＡＴ０）を生成する。こ
の制御パラメータの内、ＲＡＴＥはエンベロープ信号Ｅ
ＮＶの傾きを表すデータであり、例えば、キーオンと共
にエンベロープ波形を立上がらせる場合、アタックレー
トＡＲが選択され、これがデータＲＡＴＥとして次段へ
出力される。また、エンベロープ波形を減衰させる場合
には、後述する動作の下で第１ディケイレートＤ１Ｒ、
第２ディケイレートＤ２Ｒおよび第３ディケイレートＤ
３Ｒのいずれかが選択され、データＲＡＴＥとして出力
される。この選択に際しては、上記ステート信号Ｓ１，
Ｓ０が参照される。

【００２８】次に、上記制御パラメータの内、ＴＡＲＧ
ＥＴは減衰過程にあるエンベロープ信号ＥＮＶの振幅を
制御する際の目標値となるデータであり、上述した第１
ディケイレベルＤ１Ｌおよび第２ディケイレベルＤ２Ｌ
のいずれかが選択される。また、データＨＯＬＤとは、
エンベロープ波形におけるサステイン状態を形成する際
に参照されるデータである。また、データＡＴ０は、エ
ンベロープ波形立上がりにおけるアタックレベルを表す
データである。なお、このように、一意的にアタックレ
ベルを生成しているのは、テーブル参照方式でアタック
レベルを発生すると、楽音発生に際してディレイが生じ
てしまうからである。

【００２９】状態制御部２３の構成 図７は、状態制御部２３の構成を示す回路図である。こ
の状態制御部２３はＬＳＩ化された状態管理ユニット２
３ａとタイミング制御ユニット２３ｂとから構成されて
いる。この図において、２４，…，２４はインバータ、
２５，２５はエンベロープ信号ＥＮＶの状態を表すステ
ート信号Ｓ１，Ｓ０がそれぞれ一時記憶されるシフトレ
ジスタである。２６は、マトリクス配置され、図中の白
丸で示される入力信号の論理積を出力するアンドゲー
ト、２７はオアゲートである。

【００３０】状態管理ユニット２３ａは、現在のエンベ
ロープ信号ＥＮＶの状態と、各部から供給される入力情
報ＩＤとに応じて次に制御すべき状態を表すステートデ
ータＤＳを発生する。このステートデータＤＳの生成過
程については、後述する動作説明において述べる。

【００３１】タイミング制御ユニット２３ｂは、上記ユ
ニット２３ａと同様に、現在の状態と各部から供給され
る入力情報ＩＤとに応じて、エンベロープ発生部３０
（後述する）に対し、次にロードすべきデータを指示す
る選択信号ＳＥＬを発生する。例えば、図中に示すライ
ンＡに示す入力関係では、ダンプ状態にあり、かつ、現
在の状態が「３」の場合には、信号「ＡＤＤＥＲ ＳＥ
Ｌ」（後述する）が生成される。なお、このようにして
生成される選択信号ＳＥＬは、後述するエンベロープ形
成部３０において用いられる。

【００３２】エンベロープ形成部３０の構成 図８は、エンベロープ形成部３０の構成を示すブロック
図である。この図において、３１はセレクタであり、４
入力端「００」〜「１１」に各々セットされた１２ビッ
トのデータの内、いずれかが上述したステート信号Ｓ
１，Ｓ０に応じて選択され出力される。すなわち、入力
端「００（０）」が選択された場合には”００００”
（１６進表示）が、入力端「０１（１）」が選択された
場合には１２ビットで表された第１ディケイレベルＤ１
Ｌが、入力端「１０（２）」が選択された場合には、１
２ビットで表された第２ディケイレベルＤ２Ｌが、入力
端「１１（３）」が選択された場合には”１ＦＦＦ”が
それぞれ出力端ＯＵＴから出力される。なお、この出力
端ＯＵＴから出力される１２ビットのデータは、エンベ
ロープ信号ＥＮＶの振幅レベルを制御する際の目標値と
なるものであり、目標データＴＡＲＧＥＴと定義する。

【００３３】次に、３２は第１比較回路であり、入力端
Ａに供給される現在のエンベロープ振幅レベルを表すデ
ータＥＧと、入力端Ｂに供給される上記目標データＴＡ
ＲＧＥＴとを比較し、「Ａ＞Ｂ」なる場合にデータＧＴ
を発生し、「Ａ＝Ｂ」なる場合にデータＥＱを発生す
る。すなわち、この比較回路３２は、図９に示すよう
に、全加算器３２ａとインバータ３２ｂ，…，３２ｂと
アンドゲート３２ｃとから構成されている。そして、イ
ンバータ３２ｂを介して反転された目標データＴＡＲＧ
ＥＴが入力端Ｂ（Ｂ1〜Ｂ12）に供給され、一方、デー
タＥＧが入力端Ａ（Ａ1〜Ａ12)に供給され、これら両者
が全加算器３２ａで加算される。なお、この加算では全
加算器３２ａのキャリ入力端ＣＩに「０」がセットされ
る。

【００３４】このような構成による第１比較回路３２に
おいて、例えば、データＥＧと目標データＴＡＲＧＥＴ
とが一致していると、全加算器３２ａの出力Ｓ0〜Ｓ12
が全て「１」となり、これら出力Ｓ0〜Ｓ12がアンドゲ
ート３２ｃを介してデータＥＱとして出力される。これ
に対し、データＥＧが目標データＴＡＲＧＥＴより大き
い場合には、キャリ出力端ＣＯからデータＧＴが出力さ
れる。

【００３５】次に、３３は第１比較回路３２の比較結果
に応じて新たなエンベロープ振幅レベルを算出する演算
回路である。この演算回路３３は、図１０に示すよう
に、全加算器３３ａと排他的オアゲート３３ｂ，…，３
３ｂとから構成されている。この全加算器３３ａは、キ
ャリ入力端ＣＩに供給されるデータＧＴの状況に応じて
加算および減算を行う。すなわち、データＥＧが目標デ
ータＴＡＲＧＥＴより大きいと、データＧＴは「１」に
なり、エンベロープ振幅レベルを目標値に近づけるよう
に減算がなされる。一方、これと反対の場合、すなわ
ち、データＧＴが「０」の場合には加算がなされる。

【００３６】このような構成において、例えば、データ
ＥＧが目標データＴＡＲＧＥＴより大きい場合には、入
力端Ａに供給されるデータＥＧを、入力端Ｂに供給され
るデータＲＡＴＥ、すなわち、エンベロープ信号ＥＮＶ
の傾きを表すデータ（６ビット）に応じて減算し、この
減算結果をデータＣＥＧとして出力する。このデータＣ
ＥＧは、新たなエンベロープ振幅レベルを表すデータと
なる。一方、データＥＧが目標データＴＡＲＧＥＴより
小さいと、加算がなされ、この加算によりオーバーフロ
ーが生じた場合には、キャリ出力端ＣＯからデータＯＶ
Ｆが出力される。

【００３７】次に、３４は第２比較回路であり、入力端
Ａに供給されるデータＣＥＧと、入力端Ｂに供給される
目標データＴＡＲＧＥＴとを比較し、「Ａ＞Ｂ」なる場
合にデータＣＧＴを発生する。この第２比較回路３４
は、図１１に示すように、第１比較回路３２と同様の構
成となっている。

【００３８】このように、演算回路３３の前後段にそれ
ぞれ第１比較回路３２と第２比較回路３４とを設けたの
は、次の理由による。まず、第１の比較回路３２によっ
て、現在のエンベロープ振幅レベルと目標となる振幅レ
ベルとを比較し、この比較結果に基づいて演算回路３３
を制御する。そして、第２の比較回路３４では、この演
算回路３３により生成された新たなエンベロープ振幅レ
ベルと目標となる振幅レベルとを再び比較し、エンベロ
ープ信号ＥＮＶの振幅が目標値に達したことを確認して
いる訳である。

【００３９】次に、３５はセレクタであり、入力端Ａ〜
Ｃに供給されるデータのいずれか１つを選択信号ＳＥＬ
に応じて選択して出力する。ここで、入力端Ａには上述
したデータＣＥＧが供給され、入力端Ｂには”１ＦＦＦ
（１６進表示）”が供給され、入力端Ｃには前述した目
標データＴＡＲＧＥＴが供給される。また、この選択信
号ＳＥＬは、前述したタイミング制御ユニット２３ｂ
（図７参照）において発生する信号であり、入力端Ａに
供給されるデータを選択する信号「ＡＤＤＥＲＳＥＬ」
と、入力端Ｂに供給されるデータを選択する信号「１Ｆ
ＦＦ ＳＥＬ」と、入力端Ｃに供給されるデータを選択
する信号「ＴＡＲＧＥＴ ＳＥＬ」とからなる。

【００４０】次に、３６はシフトレジスタであり、セレ
クタ３５から出力されるデータを一時記憶する。なお、
このシフトレジスタ３６は、１６音発音に対応して時分
割動作するように構成されている。３７は変換テーブル
であり、前述した押鍵速度情報ＩＴに対応した乗算係数
Ｋを発生する。３８は乗算器であり、シフトレジスタ３
６から出力されるデータに乗算係数Ｋを乗算し、この乗
算結果をエンベロープ信号ＥＮＶとして出力する。

【００４１】３９は図１２に示すように、排他的オアゲ
ート３９ａ，３９ｂと、オアゲート３９ｃとから構成さ
れる検出回路である。この検出回路３９は、前述したデ
ータＥＱ、データＧＴ、データＯＶＦおよびデータＣＧ
Ｔに基づき、現状のエンベロープ振幅レベルの状態を検
出する。すなわち、現状のエンベロープ振幅レベルが目
標値より大きい場合を表すデータＧＴと、算出されたエ
ンベロープ振幅レベルが目標値より大、あるいは等しい
場合を表すデータＴＧＴＥＱとを発生する。なお、この
検出回路３９から出力されるデータＧＴおよびデータＴ
ＧＴＥＱは、前述した状態管理ユニット２３ａの入力情
報ＩＤとして用いられる。

【００４２】Ｆ．実施例の動作 次に、図７および図１３を参照し、上記構成による実施
例の動作について説明する。なお、ここでは、説明の簡
略化を図るため、特に、エンベロープ生成回路１３にお
けるモード別の動作について示す。このモードとは、前
述したデータＴＹＰＥによって規定される動作であり、
該データＴＹＰＥが「０」の場合にノーマルモードにな
り、「１」の場合にピアノモードに設定される。

【００４３】ａ）ノーマルモード時の動作 このノーマルモードでは、エンベロープ信号ＥＮＶの波
形が図１３（イ）に示す態様で制御される。これについ
て図７を参照し、説明を進める。 キーオフ状態あるいはダンプ状態にある場合 この場合、状態管理ユニット２３ａでは、ラインａ（ダ
ンプ状態）またはラインｂ（キーオフ状態）に示す入力
関係に基づきステートデータＤＳが「３」となる。ま
た、タイミング制御ユニット２３ｂでは、ラインＢに示
す入力関係に基づき、信号「ＴＡＲＧＥＴ ＳＥＬ」が
生成される。なお、この時の目標データＴＡＲＧＥＴに
は、セレクタ３１において”１ＦＦＦ”がセットされて
いるため、エンベロープ信号ＥＮＶは生成されない。

【００４４】キーオン時点の場合 キーオンがなされると、前述したレート／ターゲット設
定回路２０により発生するアタックレートＡＲと、アタ
ックレベルＡＴ０（”００００”）とに基づきエンベロ
ープ信号ＥＮＶが立上がる。この際のステートデータＤ
Ｓは一意的に「０」となる。なお、この立上がりに先立
ち、タイミング制御ユニット２３ｂでは、ラインＣに示
す入力関係に基づき、信号「１ＦＦＦ ＳＥＬ」を生成
する。このようにしたのは、データＥＧを一旦、”１Ｆ
ＦＦ”のレベルにリセットするためである。

【００４５】キーオン中にある場合 エンベロープ振幅レベルがアタックレベルＡＴ０（”０
０００”）に達し、かつ、キーオン中で以前の状態が
「０」であると、ラインｃに示す入力関係からステート
データＤＳは「１」になる。この結果、エンベロープ信
号ＥＮＶは、第１ディケイレートＤ１Ｒで減衰する。続
いて、ラインｅに示す入力関係に移行すると、ステート
データＤＳが「２」になり、第２ディケイレートＤ２Ｒ
でエンベロープ信号ＥＮＶが減衰する。そして、エンベ
ロープ振幅レベルが第２ディケイレベルＤ２Ｌに達する
と、ラインｆに示す入力関係から第２ディケイレベルＤ
２Ｌに保持される。

【００４６】キーオフ時の場合 キーオフ（図１３（イ）に示すキーオフＡ）された場合
には、ラインｇに示す入力関係からステートデータＤＳ
は一意的に「３」に設定される。これにより、第３ディ
ケイレートＤ３Ｒに基づきエンベロープ信号ＥＮＶがリ
リースされることになる。

【００４７】アタック状態でキーオフされた場合 ところで、アタックレートＡＲでエンベロープ信号ＥＮ
Ｖが立上がっている途中でキーオフ（キーオフＢ）がな
された場合には、上記項の動作に従って第３ディケイ
レートＤ３Ｒに基づき減衰する。このように、ノーマル
モードにおいては、アタック状態でキーオフされると、
２段減衰せずに直ちに減衰する。

【００４８】ｂ）ピアノモード時の動作 このピアノモードにあっては、アタックレベルＡＴ
０（”００００”）に達する押鍵操作が行われた場合、
上記ノーマルモードと同様のエンベロープ制御が実行さ
れる。したがって、このモードにおける特徴は、アタッ
ク状態でキーオフがなされても２段減衰するようにエン
ベロープ信号ＥＮＶを制御することにある。以下では、
この動作について説明する。

【００４９】第１ディケイレベルＤ１Ｌ以上でキーオ
フされる場合 この場合、状態管理ユニット２３ａでのラインｈに示す
入力関係からステートデータＤＳは「１」となり、エン
ベロープ信号ＥＮＶは第１ディケイレートＤ１Ｒで減衰
する。そして、エンベロープ振幅レベルが第２ディケイ
レベルに達すると、ラインｋに示す入力関係からステー
トデータＤＳが「３」となり、第３ディケイレートＤ３
Ｒで該信号ＥＮＶが減衰する。この結果、アタック状態
でキーオフがなされてもピアノ特有の２段減衰過程を再
現することが可能になる。

【００５０】第１ディケイレベルＤ１Ｌ以下でキーオ
フされる場合 この場合においては、低い振幅レベルから減衰させるた
め、２段減衰させる必要がなく、ラインｌに示す入力関
係から一意的にステートデータＤＳを「３」に設定し、
第３ディケイレートＤ３Ｒでエンベロープ信号ＥＮＶを
減衰させている。

【００５１】このように、上記実施例による電子ピアノ
では、アタックレベルに達する以前にキーオフがなされ
た場合、実際のピアノのように２段減衰過程を経たエン
ベロープ波形を発生するので、ピアノ特有の楽音を形成
することが可能になっている。

【００５２】

【発明の効果】以上説明したように、この発明によれ
ば、押鍵操作に対応して立上がるエンベロープ波形のア
タック状態において離鍵がなされた場合、状態判定手段
がこの離鍵時における該エンベロープ波形の振幅レベル
に応じて離鍵後の時間経過に対するエンベロープ波形の
形状を変化させる波形制御情報を発生し、エンベロープ
信号形成手段がこの波形制御情報に応じた波形形状のエ
ンベロープ信号を形成するので、ピアノ特有のエンベロ
ープ形状を持った楽音を発生することができる。

【図面の簡単な説明】

【図１】 この発明の一実施例である電子ピアノの全体
構成を示すブロック図。

【図２】 同実施例における楽音合成回路７の構成を示
すブロック図。

【図３】 同実施例における波形記憶回路１０の記憶形
態を説明するための図。

【図４】 同実施例における波形記憶回路１０のメモリ
マップを示す図。

【図５】 同実施例におけるインタフェース回路１６の
構成を示すブロック図。

【図６】 同実施例におけるレート／ターゲット設定部
２０の構成を示すブロック図。

【図７】 同実施例における状態制御部２３の構成を示
す回路図。

【図８】 同実施例におけるエンベロープ形成部３０の
構成を示すブロック図。

【図９】 同実施例における第１比較回路３２の構成を
示す回路図。

【図１０】 同実施例における演算回路３３の構成を示
す回路図。

【図１１】 同実施例における第２比較回路３４の構成
を示すブロック図。

【図１２】 同実施例における検出回路３９の構成を示
す回路図。

【図１３】 同実施例におけるエンベロープ信号ＥＮＶ
の制御例を示す図。

【符号の説明】

１３…エンベロープ生成回路、２０…レート／ターゲッ
ト設定部、２３…状態制御部、３０…エンベロープ形成
部、３９…検出回路。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 演奏情報に対応して楽音信号のエンベロ
   ープ波形を制御する電子楽器において、 前記エンベロープ波形の状態を検出すると共に、次に設
   定すべき波形状態を表す波形制御情報を発生する状態判
   定手段と、 前記波形制御情報に応じた波形形状のエンベロープ信号
   を形成するエンベロープ信号形成手段とを具備し、 前記状態判定手段は、押鍵操作に対応して立上がる前記
   エンベロープ波形のアタック状態において離鍵がなされ
   た場合、この離鍵時における該エンベロープ波形の振幅
   レベルに応じて離鍵後の時間経過に対するエンベロープ
   波形の形状を変化させることを特徴とする電子楽器。
2. 【請求項２】 前記状態判定手段は、押鍵操作に対応し
   て立上がる前記エンベロープ波形のアタック状態におい
   て離鍵がなされた場合、この離鍵時における該エンベロ
   ープ波形の振幅レベルに応じて離鍵後のエンベロープ波
   形の傾きを異ならせることを特徴とする請求項１に記載
   の電子楽器。