JP2626474B2 - 楽音発生装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、エンベロープレベル
を大きく変化させる楽音発生装置に関し、特にその場合
におけるノイズ発生の防止に関する。

【０００２】

【従来の技術】現在実用化されている音源装置は、８音
同時発音や１６音同時発音が可能であるが、演奏の方式
によってはそれ以上の楽音が同時に発音される場合があ
る。たとえば、余韻が長く残る演奏（ピアノでペダルを
踏んだ場合等）をした場合や、自動演奏モードでオーケ
ストラ等の大編成の自動演奏をした場合等である。

【０００３】このような場合には、新たに発音する楽音
を既に発音中の楽音に占有されている発音チャンネルの
いずれかに割り当てる必要がある。このため、そのとき
発音中の楽音信号のうち１つ（例えば、一番レベルの小
さいもの等）を強制的に消去してその発音チャンネルに
新たな楽音の発音を割り当てるようにしている。この場
合における強制的な消去は、新たな楽音の発音が遅れな
いように急速にする必要がある。したがって、このよう
な場合には非常に大きな比率（ＥＧレート）で楽音のレ
ベル（ＥＧレベル）が減衰させられる（フォースダン
プ）。

【０００４】

【発明が解決しようとする課題】しかし、フォースダン
プ時のＥＧレートをあまり大きくすると、波形に段差が
４じて波形の不連続による耳障りなノイズが発生する。
このため、フォースダンプ時であってもＥＧレートの大
きさには限界があり、消音までに時間が掛かるため、新
たな楽音の発音に遅れが生じる欠点があった。

【０００５】この発明は、フォースダンプ時等の楽音信
号を大きく変化させる場合に、ノイズを発生することな
く、ＥＧレート大きくすることができる楽音発生装置を
提供することを目的とする。

【０００６】

【課題を解決するための手段】この発明は、楽音波形デ
ータを発生する波形発生手段と、楽音波形データに所定
のレートで変化するエンベロープを付加するエンベロー
プ付加手段と、前記波形発生手段が発生した楽音波形デ
ータが入力され、そのレベルがゼロクロスまたはゼロク
ロス付近であることを検出したときゼロクロス検出信号
を出力するゼロクロス検出手段と、前記ゼロクロス検出
手段がゼロクロス検出信号を出力したとき、そのときの
レートの変化量を大きくするエンベロープ加速手段と、
を備えたことを特徴とする。

【０００７】

【作用】この発明の楽音発生装置は、楽音発生手段が発
生した楽音波形データに対して、時間的なレベル（振
幅）変化を表現する波形であるエンベロープが付加され
ており、ゼロクロス検出手段が楽音波形データのレベル
がゼロクロスまたはゼロクロス付近であることを検出し
たとき、このエンベロープのレートの変化量を大きくす
る（エンベロープ加速手段）。一般に、楽音波形データ
は繰り返しゼロレベルを通過する波形データであるため
に、ゼロクロスする毎にレートを大きくすれば、急速に
楽音レベルを変化させることができる。このように、エ
ンベロープを大きく変化させるタイミングが楽音波形デ
ータのゼロクロス付近であれば、楽音波形データの実質
的な変化は少しであるためノイズが殆ど発生しない。こ
れにより、フォースダンプ等のレベル変化を急速に行う
ことが可能になる。

【０００８】

【実施例】図１はこの発明の実施例である電子楽器のブ
ロック図である。ＣＰＵ１０には、バス１１を介してＲ
ＯＭ１２，ＲＡＭ１３，タイマ１４，鍵盤１５，スイッ
チ群１６，表示器１７およびコントロールレジスタ２０
が接続されている。コントロールレジスタ２０には波形
発生器２１およびエンベロープジェネレータ２２が接続
されている。ＲＯＭ１２はこの電子楽器の制御プログラ
ムや音色データを記憶している。ＲＡＭ１３には演奏中
に発生したデータを記憶するレジスタが設定される。タ
イマ１４は自動演奏時におけるテンポを制御する。鍵盤
１５は５オクターブ程度の音域を有するものである。Ｃ
ＰＵ１０は鍵盤１５の鍵のオン／オフに基づいてノート
オン信号ＮＯＮやノートコードＮＣＤ等を生成する。ス
イッチ群１６には音色スイッチやエディットスイッチ等
が含まれている。音色スイッチが操作されたとき、ＣＰ
Ｕ１０は対応する波形指定データ等をコントロールレジ
スタ２０に入力する。

【０００９】コントロールレジスタ２０は、複数の発音
チャンネルの波形およびエンベロープを時分割動作で発
生する波形発生器２１およびエンベロープジェネレータ
２２の動作を制御するため、以下のような記憶エリア
（レジスタ）を前記複数の発音チャンネル分備えてい
る。すなわち、発生する楽音波形データを指定する波形
指定データが記憶される波形指定データ記憶エリア、演
奏による楽音波形データの発生開始を指示するノートオ
ン信号（ＮＯＮ）が記憶されるノートオン信号記憶エリ
ア、発生する楽音波形データの音高を指示するノートコ
ード（ＮＣＤ）が記憶されるノートコード記憶エリア、
楽音のエンベロープの変化率を決定するためのＥＧレー
トパラメータ（アタックレートＡＲ，２段階のディケイ
レートＤ１Ｒ，Ｄ２Ｒ，リリースレートＲＲおよびフォ
ースダンプ時に用いられるフォースダンプレートＤＰ
Ｒ）が記憶されるＥＧレートパラメータ記憶エリア、楽
音のエンベロープのレベルを決定するためのＥＧレベル
パラメータ（最大レベルｍａｘ，第１ディケイレベルＤ
１Ｌ，第２ディケイレベルＤ２Ｌ，最小レベルｍｉｎ）
が記憶されるＥＧレベルパラメータ記憶エリア、選択さ
れた楽音波形データの種類（後述）を指示する波形種類
データ（ＸＦ）が記憶される波形種類データ記憶エリ
ア、楽音信号の急速な減衰であるフォースダンプを指示
するフォースダンプ指示データ（ＤＦ）が記憶されるフ
ォースダンプダンプ指示データ記憶エリア等である。こ
れらのデータが波形発生器２１，エンベロープジェネレ
ータ２２においてどのように用いられるかは、波形発生
器２１，エンベロープジェネレータ２２の説明において
同時に説明する。

【００１０】波形発生器２１には、前記のレジスタの内
容が複数の発音チャンネル分時分割で入力される。波形
を発生すべき旨のデータが入力された時分割発音チャン
ネルのタイミング毎にそのデータで決定される所定の楽
音波形データＷＤを発生する。この楽音波形データＷＤ
は乗算器２３に入力される。また、エンベロープジェネ
レータ２２にも同様に前記のレジスタの内容が複数の発
音チャンネル分時分割で入力される。エンベロープを発
生すべき旨のデータが入力された時分割発音チャンネル
のタイミング毎にそのデータで決定される所定のエンベ
ロープ波形データＥＤを発生する。このエンベロープ波
形データＥＤも乗算器２３に入力される。波形発生器２
１の時分割サイクルとエンベロープジェネレータ２２の
時分割サイクルは同期しており、乗算器２３において、
ＷＤに対して同一の時分割発音チャンネルのＥＤが乗算
される（楽音波形データＷＤにエンベロープ波形データ
ＥＤが付加される）。乗算されたデータはチャンネル累
算回路２４で全ての発音チャンネルについて累算され、
累算結果の１つのデータがＤ／Ａ変換器２５に入力され
る。チャンネル累算回路２４は、上記複数の発音チャン
ネルで発生された複数の楽音波形データを加算合成する
回路である。

【００１１】これ以降の説明は、上述した複数の時分割
発音チャンネルのうちの１つの発音チャンネルに着目し
てその動作を説明する。各時分割チャンネルにおける動
作は全て同等であるため、時分割ということわりは省略
する。

【００１２】Ｄ／Ａ変換器２５では出力チャンネル毎に
累算された楽音波形データをアナログの楽音信号に変換
する。アナログ化された楽音信号はサウンドシステム２
６において増幅出力される。

【００１３】また、波形発生器２１は楽音波形データＷ
Ｄが０または極めて小さいレベルのとき、すなわちゼロ
クロスまたはゼロクロス付近のときに、ゼロクロス検出
信号ＤＳをエンベロープジェネレータ２２に対して出力
する。エンベロープジェネレータ２２は、フォースダン
プを行っている場面でこのＤＳが入力されると、フォー
スダンプ時のＥＧレートを大きくして楽音のレベル（Ｅ
Ｇレベル）を急速に減衰させる。このようにすると、ゼ
ロクロス付近では振幅レベルがもとより小さいためエン
ベロープを急速に減衰させてもそれによって楽音波形デ
ータＷＤの実質的な変化量は微小であり、ノイズが発生
しない。

【００１４】図２は前記ＲＯＭ１２に設定されている音
色データ記憶エリアの構成を示す図である。この図は１
つの音色についての記憶エリアを示している。音色デー
タ記憶エリアは、波形メモリに記憶されている複数の楽
音波形データから１つを指定する波形指定データを記憶
する波形指定データ記憶エリア、エンベロープ波形を決
定するパラメータ（ＡＲ，Ｄ１Ｒ，Ｄ２Ｒ，ＲＲ，Ｄ１
Ｌ，Ｄ２Ｌ）などのエンベロープ制御データを記憶する
エンベロープ制御データ記憶エリア、波形種類データ
（ＸＦ）記憶エリア、および、その他データ記憶エリア
からなっている。

【００１５】波形種類データＸＦは、フォースダンプ時
などにおいて、ゼロクロス付近でエンベロープの変化量
を大きくすることができるか否かを示すデータであり、
可能な波形の場合にはＸＦ＝１、不可能な波形の場合に
はＸＦ＝０である。ゼロクロス付近でエンベロープの変
化量を大きくすることが不可能な波形とは、例えば矩形
波などのゼロクロス前後に低レベルの期間が殆どない波
形などである。

【００１６】図３はエンベロープジェネレータ２２の構
成を示す図である。このエンベロープジェネレータ２２
はエンベロープをアタック部（ＳＴ＝０），第１ディケ
イ部（ＳＴ＝１），第２ディケイ部（ＳＴ＝２），リリ
ース部（ＳＴ＝３）の４段階（ステート）で生成する。
なお、ＳＴはステート発生器３７が発生するステートデ
ータである。

【００１７】レートセレクタ３０には各ステート（Ｓ
Ｔ）において用いられるＥＧレートパラメータ（ＡＲ，
Ｄ１Ｒ，Ｄ２Ｒ，ＲＲ）がコントロールレジスタ２０か
ら供給されており、ＳＴに応じて１つのＥＧレートパラ
メータを加算器３１に出力する。なお、フォースダンプ
時に用いられるＥＧレートパラメータＤＰＲもレートセ
レクタ３０に供給されており、フォースダンプ指示デー
タＤＦが入力されたとき、レートセレクタ３０はステー
ト（ＳＴ）にかかわらずＤＰＲを出力する。

【００１８】一方、レベルセレクタ３５には各ステート
において目標値となるＥＧレベルパラメータ（ｍａｘ，
Ｄ１Ｌ，Ｄ２Ｌ，ｍｉｎ）がコントロールレジスタ２０
から供給されており、ＳＴに応じて１つのＥＧレベルパ
ラメータを比較器３６に出力する。ここで、ｍａｘはエ
ンベロープ波形データＥＤのとりえる最大値であり、ｍ
ｉｎは最小値である。

【００１９】このエンベロープジェネレータ２２は、通
常の動作においては、各ステートにおいて所定のＥＧレ
ートを加算（減算）してエンベロープ値（エンベロープ
波形データ）ＥＤを増加（減少）させ、ＥＤが目標値と
なるＥＧレベルに達したとき次のステートに移行する。
すなわち、ＳＴ＝０のとき、ＥＤ＝ｍａｘになるまでＥ
ＤにＡＲを加算し、ＥＤ＝ｍａｘになればＳＴ←１にす
る。

【００２０】ＳＴ＝１のとき、ＥＤ＝Ｄ１Ｌになるまで
ＥＤからＤ１Ｒを減算し、ＥＤ＝ｍａｘになればＳＴ←
２にする。

【００２１】ＳＴ＝２のとき、ＥＤ＝Ｄ２Ｌになるまで
ＥＤからＤ２Ｒを減算し、ＥＤ＝ｍａｘになればＳＴ←
３にする。

【００２２】ＳＴ＝３のとき、ＥＤ＝ｍｉｎになるまで
ＥＤからＲＲを減算し、ＥＤ＝ｍａｘになればＳＴ←０
にする。

【００２３】レートセレクタ３０によって選択的に出力
されたＥＧレートパラメータは加算器３１，レート拡張
部３２および符号制御部３３を介してＥＧレートに加工
され加算器３４に入力される。また、この加算器３４に
はシフトレジスタ４２から直前のエンベロープ波形デー
タＥＤも入力される。したがって、加算器３４が出力す
るデータは直前のＥＤにＥＧレートを加算して生成され
た新たなＥＤである。

【００２４】このデータはエンベロープ波形データＥＤ
として前記加算器２３に出力されるとともに、シフトレ
ジスタ４２に「直前の」ＥＤとして記憶される。シフト
レジスタ４２に記憶されたＥＤ値は比較器３６およびレ
ート加速部４０にも入力される。

【００２５】一方、レベルセレクタ３５において選択的
に出力されたＥＧレベルパラメータは比較器３６に入力
される。比較器３６では、シフトレジスタ４２から入力
されたＥＤ値とレベルセレクタ３５から入力されたＥＧ
レベルパラメータの大小を比較する。比較の結果どちら
が大きいかを示す比較結果信号を符号制御部３３に出力
する。この比較結果信号は「Ａ＜Ｂ」すなわちＥＧレベ
ルパラメータがＥＤよりも大きいとき“１”となる信号
である。符号制御部３３はこの信号に基づいてＥＧレー
トの符号（＋／−）を決定する。すなわち、比較結果信
号が“１”のとき“＋”、比較結果信号が“０”のとき
“−”とする。また、ＥＤ値とＥＧレベルパラメータの
大小関係が反転する直前にイコール信号（Ａ＝Ｂ）をス
テート発生器３７に出力する。ステート発生器３７はこ
のイコール信号に基づいてＳＴを更新する。

【００２６】次に、現在のＥＤ値をレート加速部４０，
ゲート４１を通じて加算器３１により、セレクタ３０で
検索されたＥＧレートに対してフィードバックするフィ
ードバック部について説明する。なお、このレートへの
フィードバックの原理は、本出願人の出願した特願昭６
１−２７２６９３号に詳しいのでここでは説明を省略す
る。

【００２７】レート加速部４０は、アンドゲート３８の
指示に応じてＥＤ値を加算または乗算によって大きくし
てフィードバックし、結果的に加算器３１の出力値すな
わちフィードバック付レートの値を大きくする回路であ
る。このレート加速部４０の出力はゲート４１を介して
前記加算器３１に入力される。加算器３１はレートセレ
クタ３０から読み出したＥＧレートパラメータにこのフ
ィードバック値を加算する。レート加速部４０はＡＮＤ
回路３８から動作信号（“１”）が入力されたときフィ
ードバック値をＥＤ値よりも大きくする。ゲート４１は
ＯＲ回路３９からゲート信号（“１”）が入力されたと
き、ゲートを開いてフィードバック値を出力する。

【００２８】ＡＮＤ回路３８にはＤＦ信号，ＸＦ信号お
よびＤＳ信号が供給され、これらの信号が全て“１”の
とき、このＡＮＤ回路３８はレート加速部４０に対して
“１”を出力する。したがって、フォースダンプの指示
があり（ＤＦ＝１）、波形が加速可能な波形であり（Ｘ
Ｆ＝１）、且つ、波形がゼロクロス付近である（ＤＳ＝
１）ときフィードバック値が元のＥＤ値よりも大きくさ
れる。また、ＯＲ回路３９にはＺＳ信号およびＤＦ信号
が供給されている。ＺＳはステート発生器３７が出力す
る信号であり、ＳＴ＝０のときＺＳ＝１、ＳＴがそれ以
外のときＺＳ＝０となる信号である。アタック時（ＺＳ
＝１）またはフォースダンプ指示時（ＤＦ＝１）にＯＲ
回路３９はゲート４１に対して“１”を出力する。この
ときゲート４１はオンしてフィードバック値を加算器３
１に供給する。

【００２９】ここで、図４（Ａ), (Ｂ）にレート加速部
４０の構成例を示す。レート加速部４０にはＥＤの上位
６ビットが入力される。同図（Ａ）の回路では、６ビッ
トの入力信号のうち第２，第３，第４ビットの信号をＡ
ＮＤ回路３８の出力とＯＲをとって出力するようにして
いる。したがって、ＡＮＤ回路３８から“１”が入力さ
れていないときには、入力された上位６ビットをそのま
まゲート４１に出力する。ＡＮＤ回路３８から“１”が
入力されているときは、第２，第３，第４ビットの値を
“１”に書き換えたのちゲート４１に出力する。なお、
第２，第３，第４ビットが既に“１”のときはそのまま
である。これは、加速レートをあまり大きくしすぎると
ゼロクロス付近でもノイズが発生するからである。

【００３０】また、同図（Ｂ）の回路ではＡＮＤ回路３
８から“１”が入力されると加速分αを入力信号に加算
してゲートに出力するようにしている。この場合には各
ビットの値に拘らず一定値αが加算される。

【００３１】以上の構成により、楽音がアタック部の場
合やフォースダンプの指示がある場合には、ゲート４１
が開くため、少なくともＥＤの上位６ビットによって生
成される値の分だけＥＧレートが増加される（ＥＤ値の
フィードバック）。さらに、ＡＮＤ回路３８が入力条件
を満たして“１”を出力したときは、さらにＥＧレート
の増加分が大きくなり、フォースダンプの減衰が急激に
なる。

【００３２】また、レート拡張部３２には確率発生器４
３が接続されている。確率発生器４３は所定桁数の乱数
に基づく確率信号を発生する回路である。この確率信号
は、それぞれ１／２や１／４などの確率で“１”となる
パルスを非同期的に発生する回路であり、例えば、ゆる
やかなエンベロープを楽音周期に同期しないで発生させ
るために用いられる。レート拡張部３２は、６ビットの
ＥＧレートパラメータを確率信号等を用いて指数関数的
にダイナミックレンジを拡張し、１２ビットのＥＧレー
トパラメータに変換する。この１２ビットのパラメータ
が符号制御部３３で＋／−を決定されたのちＥＧレート
として加算器３４に入力される。

【００３３】ここで、ゼロクロス検出信号ＤＳは、楽音
波形データが図５上段の破線に示す範囲のとき出力され
る。このときＥＧレートが加速され同図下段に示すよう
なエンベロープ曲線となる。

【００３４】図６は上記ゼロクロス検出信号ＤＳを出力
する機能を備えた波形発生器２１の構成を示す図であ
る。波形発生部６０は波形メモリ方式の音源部である。
波形発生部６０はノートオン信号ＮＯＮ，ノートコード
ＮＣＤおよび波形指定データに基づいて楽音波形データ
ＷＤを出力する。楽音波形データＷＤは、図１に示すよ
うにエンベロープ付加用の乗算器２３に入力されるとと
もに、範囲検出器６１に入力される。範囲検出器６１に
おいて楽音波形データＷＤは上限比較器６２および下限
比較器６３に入力される。上限比較器６２はＥＧレート
を加速できる範囲の上限ＵＬ（図５参照）と楽音波形デ
ータＷＤとを比較する回路であり、下限比較器６３はＥ
Ｇレートを加速できる範囲の下限ＬＬと楽音波形データ
ＷＤとを比較する回路である。比較結果はＡＮＤ回路６
４に入力される。ＷＤが上限ＵＬ，下限ＬＬの範囲内に
入っているとき、ＡＮＤ回路６４はゼロクロス検出信号
ＤＳ＝１を出力する。

【００３５】上記の実施例ではゼロクロス付近でゼロク
ロス検出信号ＤＳを出力するようにしたが、範囲検出器
６１に変えて完全なゼロクロスのみを検出するゼロクロ
ス検出器を用い、ゼロクロスタイミングのみにゼロクロ
ス検出信号ＤＳを出力するようにしてもよい。この用途
に用いられるゼロクロス検出器を図７に示しておく。

【００３６】このゼロクロス検出器６５はディレイ６６
とＸＯＲ回路６７とからなっている。

【００３７】ＸＯＲ回路６７の一方の入力端子およびデ
ィレイ６６には楽音波形データＷＤが入力される。ＸＯ
Ｒ回路６７の他方の入力端子にはディレイから出力され
た１クロック前の楽音波形データが入力される。ＸＯＲ
回路６７はこれらのデータの符号のみを判定する。した
がって、ＸＯＲ回路６７は今回の楽音波形データＷＤの
符号と直前の楽音波形データの符号が異なっていると
き、すなわち、楽音波形データが０軸を通過したとき
（ゼロクロスタイミング）のみに“１”を出力する。

【００３８】また、波形発生器２１の他の実施例を図８
に示す。ノートオン信号ＮＯＮ，ノートコードＮＣＤお
よび波形指定データはアドレス発生部７０に入力され
る。また、波形指定データは範囲検出器７２にも入力さ
れる。アドレス発生部７０は、入力されたデータに基づ
いてクロックタイミング毎にアドレスを発生する。この
アドレスで波形メモリ７１がアクセスされ、楽音波形デ
ータＷＤが読み出されていく。また、このアドレスは範
囲検出器７２にも入力される。波形メモリ７１は１波形
について１周期の波形データを記憶しているが、範囲検
出器７２は、この１周期の波形データのうちゼロクロス
付近のデータがどこに記憶されているかを記憶してい
る。したがって、読みだされた楽音波形データを上限，
下限と比較するまでもなく、アドレスを判断するのみで
その楽音波形データがゼロクロス付近であるか否かを判
定することができる。

【００３９】図９は波形発生器の他の実施例を示す図で
ある。この波形発生器は読み出した波形データを４点補
間して楽音波形データＷＤとして出力するものである。
４点補間とは、波形メモリ８４に記憶されている連続す
る（１アドレス間隔の）４点の波形データ (ｗ₀,ｗ₁,ｗ
₂,ｗ₃)を読み出し、これらを通過する３次関数でｗ₁〜
ｗ₂ 間の中間点の値を算出する手法である。詳細は、本
出願人の特公昭５９−１７８３８号公報に記載されてい
る。この手法により、波形メモリ８４に記憶されている
波形データをそのサンプリング周波数とは異なる周波数
で読み出した場合の折り返しノイズを大幅に除去するこ
とができる。すなわち、記憶されている楽音の周波数と
異なる周波数の楽音を発生するとき、該連続する４点の
波形データから記憶されていない波形の点を精度よく作
りだすことによって折り返しノイズを減少させる。

【００４０】コントロールレジスタ２０から入力された
ノートオン信号ＮＯＮ，ノートコードＮＣＤおよび波形
指定データがアドレス発生器８０に供給される。これら
のデータに基づいてアドレス発生器８０は、クロック毎
にアドレスデータを出力する。波形メモリ８４にサンプ
リング・記憶されている波形データの周波数と異なる周
波数の楽音を発生する場合、アドレスデータは小数付き
の値となる。このアドレスデータの整数部は加算器８２
を介して波形メモリ８４に入力され、アドレスデータの
小数部は加算器８３を介して係数メモリ８５に入力され
る。

【００４１】ここで、加算器８２，８３以降は４倍のク
ロックで動作する。すなわち、補助カウンタ８１は、ア
ドレス発生器８０がアドレスデータを出力するごとに、
−１，０，１，２の値を連続して出力する。加算器８２
においてこの値がアドレスデータの整数部に加算され、
アクセスアドレスとして波形メモリ８４に入力される。
また、この−１，０，１，２の値は加算器８３において
アドレスデータの小数部の先頭の２ビットとして付加さ
れ、係数メモリ８５にアクセスアドレスとして入力され
る。係数メモリには、標本化関数に基づいて設定された
係数データが記憶されている。

【００４２】波形メモリ８４から読みだされた波形デー
タＲＤおよび係数メモリ８５から読みだされた係数デー
タは乗算器８６において乗算され補間累算器８７に入力
される。補間累算器８７は、入力された４つのデータを
累算する。累算されたデータが前記３次関数で近似され
た、楽音波形データＷＤとなる。

【００４３】一方、ゼロクロス検出部８８には、波形メ
モリ８４から読みだされた４つの波形データＲＤの符号
のみが入力される。符号は“＋”が“１”，“−”が
“０”で表現されている。ゼロクロス検出部８８の構成
を図１０に示す。入力された４クロック分のＲＤの符号
は４段のシフトレジスタ９０に取り込まれ記憶される。

【００４４】シフトレジスタ９０の各段の内容が、一致
検出回路９１において判定される。一致検出回路９１
は、ＡＮＤ回路９１ａ，ＮＯＲ回路９１ｂおよびＮＯＲ
回路９２を備えている。ＡＮＤ回路９１ａは、シフトレ
ジスタ９０の各段の内容が全てが“＋”（“１”）のと
き“１”を出力する。ＮＯＲ回路９１ｂは、シフトレジ
スタ９０の各段の内容が全てが“−”（“０”）のとき
“１”を出力する。ＡＮＤ回路９１ａ，ＮＯＲ回路９１
ｂの出力はＮＯＲ回路９２に入力される。したがって、
ＮＯＲ回路９２はＡＮＤ回路９１ａおよびＮ０Ｒ回路９
１ｂの両方が“０”を出力しているとき“１”を出力す
る。すなわち、入力された４つの波形データの符号が全
て“＋”または“−”でなく“＋”，“−”が混在して
いるときＮＯＲ回路９２は“１”を出力する。“＋”，
“−”が混在しているのは４つの波形データの間で０軸
を跨いでいるときであるから、ゼロクロス付近と考えら
れる。

【００４５】このＮＯＲ回路９２の出力が、セレクタ９
５を介してゼロクロス検出信号ＤＳとして出力される。

【００４６】さらに、このゼロクロス検出部８８には、
もう一つのゼロクロス検出系統が設けられている。この
系統では、４つの波形データＲＤの符号のうち中間の２
つに基づいてＤＳを出力する。この系統はＡＮＤ回路９
３ａ，ＮＯＲ回路９３ｂおよびＮＯＲ回路９４からなっ
ている。この系統を用いて、中間の２つの符号が
“＋”，“−”または“−”，“＋”である場合のみゼ
ロクロス検出信号ＤＳを出力するようにすれば、ＤＳの
出力範囲を狭くすることができる。ＮＯＲ回路９２，９
４の出力はセレクタ９５によっていずれか一方が選択さ
れる。当該選択は読み出す波形データの形状に応じて行
われる。セレクタ９５はコントロールレジスタ２０から
入力されるセレクト信号Ｓに基づいていずれか一方を選
択する。

【００４７】なお、図３のエンベロープジェネレータ２
１において、レート加速部をレートセレクタの出力やレ
ート拡張部に設けるようにしてもよい。

【００４８】

【発明の効果】以上のようにこの発明によれば、楽音波
形データがゼロクロスまたはゼロクロス付近のときエン
ベロープを大きく変化させるようにしたことにより、フ
ォースダンプなどエンベロープを急速に変化させる場合
に、ノイズを殆ど発生させずに処理速度を速くすること
ができる。

【図面の簡単な説明】

【図１】この発明の実施例である電子楽器のブロック図

【図２】同電子楽器の波形データの構成を示す図

【図３】同電子楽器のエンベロープジェネレータの構成
を示す図

【図４】同エンベロープジェネレータのレート加速回路
の構成を示す図

【図５】同エンベロープジェネレータにおいてフォース
ダンプを行った場合の処理を示す図

【図６】同電子楽器に用いられる波形発生器の構成を示
す図

【図７】同波形発生器に用いられるゼロクロス検出回路
を示す図

【図８】同電子楽器に用いられる波形発生器の他の実施
例を示す図

【図９】波形発生器のさらに他の実施例を示す図

【図１０】同波形発生器のゼロクロス検出回路を示す図

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 楽音波形データを発生する波形発生手段
   と、 楽音波形データに、所定のレートで変化する音量エンベ
   ロープを付加するエンベロープ付加手段と、 前記波形発生手段が発生した楽音波形データが入力さ
   れ、そのレベルがゼロクロスまたはゼロクロス付近であ
   ることを検出したとき、ゼロクロス検出信号を出力する
   ゼロクロス検出手段と、 前記ゼロクロス検出手段がゼロクロス検出信号を出力し
   たとき、そのときの前記レートの値を大きくする加速手
   段と、 を備えたことを特徴とする楽音発生装置。