JPH0553585A - 信号処理方法 - Google Patents
信号処理方法Info
- Publication number
- JPH0553585A JPH0553585A JP3242744A JP24274491A JPH0553585A JP H0553585 A JPH0553585 A JP H0553585A JP 3242744 A JP3242744 A JP 3242744A JP 24274491 A JP24274491 A JP 24274491A JP H0553585 A JPH0553585 A JP H0553585A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal processing
- pointer
- section
- pitch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】
【構成】 Ｎ1 ワード毎に始めの信号処理の施されたデ
ータをメモリに書き込むときのポインタの示す区間とＮ
2 ワード毎にデータを読みだして次の信号処理を行うと
きのポインタの示す区間とが一致するときには、始めの
信号処理を禁止する。 【効果】 デコードする場合としない場合とで動作をあ
まり変更せずに済み、またどのピッチでも常にデコード
区間を最長に保つことができる。
ータをメモリに書き込むときのポインタの示す区間とＮ
2 ワード毎にデータを読みだして次の信号処理を行うと
きのポインタの示す区間とが一致するときには、始めの
信号処理を禁止する。 【効果】 デコードする場合としない場合とで動作をあ
まり変更せずに済み、またどのピッチでも常にデコード
区間を最長に保つことができる。
Description
【０００１】
【産業上の利用分野】本発明は、例えば符号化された音
源データを復号化する信号処理方法に関する。
源データを復号化する信号処理方法に関する。
【０００２】
【従来の技術】一般に、電子楽器やＴＶゲーム器等に用
いられる音源は、例えばＶＣＯ、ＶＣＡ、ＶＣＦ等から
成るアナログ音源と、ＰＳＧ（プログラマブル・サウン
ド・ジェネレータ）や波形ＲＯＭ読み出しタイプ等のデ
ィジタル音源とに大別される。このディジタル音源の一
種として、近年においては、生の楽器音等をサンプリン
グしてディジタル処理したデータをメモリ等に記憶させ
て、このメモリ等から所要の楽器の信号を読みだすよう
ないわゆるサンプラ音源がある。
いられる音源は、例えばＶＣＯ、ＶＣＡ、ＶＣＦ等から
成るアナログ音源と、ＰＳＧ（プログラマブル・サウン
ド・ジェネレータ）や波形ＲＯＭ読み出しタイプ等のデ
ィジタル音源とに大別される。このディジタル音源の一
種として、近年においては、生の楽器音等をサンプリン
グしてディジタル処理したデータをメモリ等に記憶させ
て、このメモリ等から所要の楽器の信号を読みだすよう
ないわゆるサンプラ音源がある。
【０００３】このサンプラ音源においては、一般的に音
源データ記憶用のメモリに大容量を要することから、メ
モリの容量を節約のための手法が種々提案されており、
例えば、非線形量子化等によるビット圧縮処理や楽音信
号の周期性を利用したルーピング処理がその代表的なも
のとして挙げられる。
源データ記憶用のメモリに大容量を要することから、メ
モリの容量を節約のための手法が種々提案されており、
例えば、非線形量子化等によるビット圧縮処理や楽音信
号の周期性を利用したルーピング処理がその代表的なも
のとして挙げられる。
【０００４】上記ビット圧縮符号化処理では、音源デー
タである入力ディジタルデータのビットレートを低減す
るビットレートリダクションにより楽音信号を圧縮符号
化してメモリの節約が行われる。
タである入力ディジタルデータのビットレートを低減す
るビットレートリダクションにより楽音信号を圧縮符号
化してメモリの節約が行われる。
【０００５】以上に述べたようなビット圧縮符号化処理
により圧縮されたデータが外部メモリに格納され、この
外部メモリから読みだされた圧縮データをディジタル信
号処理（ＤＳＰ）によりＢＲＲデコードし、バッファＲ
ＡＭに一旦格納し、ピッチ変換等の演算処理が施され
る。
により圧縮されたデータが外部メモリに格納され、この
外部メモリから読みだされた圧縮データをディジタル信
号処理（ＤＳＰ）によりＢＲＲデコードし、バッファＲ
ＡＭに一旦格納し、ピッチ変換等の演算処理が施され
る。
【０００６】ここで上記ピッチ変換は、メモリ（バッフ
ァＲＡＭ）から読み出されたサンプラ音源データを各楽
器毎の特定の音の高さの信号から所望の高さの音の信号
に変換するものである。
ァＲＡＭ）から読み出されたサンプラ音源データを各楽
器毎の特定の音の高さの信号から所望の高さの音の信号
に変換するものである。
【０００７】上記ピッチ変換の構成について図３及び図
４を参照しながら説明する。図３の外部メモリ２２に格
納された圧縮データが音源選択データにより選択される
のであるが、先ず外部メモリ２２に格納されている圧縮
データについて、図４を用いて説明する。
４を参照しながら説明する。図３の外部メモリ２２に格
納された圧縮データが音源選択データにより選択される
のであるが、先ず外部メモリ２２に格納されている圧縮
データについて、図４を用いて説明する。
【０００８】図４は、ビット圧縮符号化され、上記外部
ＲＡＭ２２に格納されている１ブロック分の出力データ
一例を示している。この１ブロック分のデータとして
は、１バイトのヘッダ情報（ビット圧縮に関するパラメ
ータ情報あるいは付属情報）ＲＦと８バイトのサンプル
用データＤA0〜ＤB3で構成されている。上記ヘッダ情報
（付属情報）ＲＦは、４ビットのレンジ情報と、２ビッ
トのモード選択情報あるいはフィルタ選択情報と、それ
ぞれ１ビットの２つのフラグ情報、例えばループの開始
点を含むブロックであることを示す情報（ループ・スタ
ート・フラグＬＳＦ）及びループの終端点のブロックを
示す情報（ループ・エンド・フラグＬＥＦ）とで構成さ
れている。ここで１サンプルの波高値データは、ビット
圧縮されて４ビットで表されており、上記データＤA0〜
ＤB3中には１６サンプル分の４ビット・データＤA0H〜
ＤB3L が含まれている。
ＲＡＭ２２に格納されている１ブロック分の出力データ
一例を示している。この１ブロック分のデータとして
は、１バイトのヘッダ情報（ビット圧縮に関するパラメ
ータ情報あるいは付属情報）ＲＦと８バイトのサンプル
用データＤA0〜ＤB3で構成されている。上記ヘッダ情報
（付属情報）ＲＦは、４ビットのレンジ情報と、２ビッ
トのモード選択情報あるいはフィルタ選択情報と、それ
ぞれ１ビットの２つのフラグ情報、例えばループの開始
点を含むブロックであることを示す情報（ループ・スタ
ート・フラグＬＳＦ）及びループの終端点のブロックを
示す情報（ループ・エンド・フラグＬＥＦ）とで構成さ
れている。ここで１サンプルの波高値データは、ビット
圧縮されて４ビットで表されており、上記データＤA0〜
ＤB3中には１６サンプル分の４ビット・データＤA0H〜
ＤB3L が含まれている。
【０００９】上述のような圧縮データが格納されている
外部ＲＡＭ２２から、音源選択データＳＲＣ２１により
選択された８ビットの圧縮データＤA0、ＤB0は、ＤＳＰ
のＢＲＲデコーダ２３によりデコードされバッファＲＡ
Ｍ２４にいったん格納される。発音時に、ピッチの高さ
に応じてバッファＲＡＭ２４からデコードされたサンプ
ルが読みだされ、ピッチ変換回路２５に供給され、ピッ
チ変換が行われる。なお、上記音源選択データＳＲＣ２
１は、上記外部ＲＡＭ２２の音源データ格納部に０〜25
5 の番号を付けられて格納されている例えばピアノ、サ
キソホン、シンバル・・・のような各種楽器の音源デー
タを指定し選択するものである。
外部ＲＡＭ２２から、音源選択データＳＲＣ２１により
選択された８ビットの圧縮データＤA0、ＤB0は、ＤＳＰ
のＢＲＲデコーダ２３によりデコードされバッファＲＡ
Ｍ２４にいったん格納される。発音時に、ピッチの高さ
に応じてバッファＲＡＭ２４からデコードされたサンプ
ルが読みだされ、ピッチ変換回路２５に供給され、ピッ
チ変換が行われる。なお、上記音源選択データＳＲＣ２
１は、上記外部ＲＡＭ２２の音源データ格納部に０〜25
5 の番号を付けられて格納されている例えばピアノ、サ
キソホン、シンバル・・・のような各種楽器の音源デー
タを指定し選択するものである。
【００１０】上記ピッチ変換回路２５として４タップの
ＦＩＲフィルタを用いる場合の演算処理は、上記バッフ
ァＲＡＭ２４から読みだされたデータを例えばＸ0 、Ｘ
1 、Ｘ2 、Ｘ3 とし、ＦＩＲフィルタのフィルタ係数を
Ｋ0 、Ｋ1 、Ｋ2 、Ｋ3 とすると、次式のように行われ
る。 Ｘ0 Ｋ0 ＋Ｘ1 Ｋ1 ＋Ｘ2 Ｋ2 ＋Ｘ3 Ｋ3 ＝ＸP 上式のＸP は、端子２６から導出される。
ＦＩＲフィルタを用いる場合の演算処理は、上記バッフ
ァＲＡＭ２４から読みだされたデータを例えばＸ0 、Ｘ
1 、Ｘ2 、Ｘ3 とし、ＦＩＲフィルタのフィルタ係数を
Ｋ0 、Ｋ1 、Ｋ2 、Ｋ3 とすると、次式のように行われ
る。 Ｘ0 Ｋ0 ＋Ｘ1 Ｋ1 ＋Ｘ2 Ｋ2 ＋Ｘ3 Ｋ3 ＝ＸP 上式のＸP は、端子２６から導出される。
【００１１】上記ピッチ変換の累積加算が行われる場
合、ピッチの高さによってバッファＲＡＭ内のデコード
サンプルの進行速度が変化する。ピッチが高い程進行速
度が速いため、デコードの頻度を上げねばならない。逆
にピッチが低い場合は進行速度が遅いため、デコードの
頻度を下げねばならない。
合、ピッチの高さによってバッファＲＡＭ内のデコード
サンプルの進行速度が変化する。ピッチが高い程進行速
度が速いため、デコードの頻度を上げねばならない。逆
にピッチが低い場合は進行速度が遅いため、デコードの
頻度を下げねばならない。
【００１２】なお、ルーピング処理は、サンプリングさ
れた楽音の元の持続時間よりも長い時間、音を出し続け
るための一手法でもある。すなわち、例えば楽音信号を
考える時、一般に発音開始直後等の波形の周期性が不明
瞭なフォルマント部分以外の部分においては、楽音の音
程（ピッチ、音高）に対応する基本周期で同じ波形が繰
り返し現れており、この繰り返し波形のｎ周期分（ｎは
整数）をルーピング区間とし必要に応じて繰り返し再生
することにより、少ないメモリ容量で長時間の持続音を
得ることができるわけである。
れた楽音の元の持続時間よりも長い時間、音を出し続け
るための一手法でもある。すなわち、例えば楽音信号を
考える時、一般に発音開始直後等の波形の周期性が不明
瞭なフォルマント部分以外の部分においては、楽音の音
程（ピッチ、音高）に対応する基本周期で同じ波形が繰
り返し現れており、この繰り返し波形のｎ周期分（ｎは
整数）をルーピング区間とし必要に応じて繰り返し再生
することにより、少ないメモリ容量で長時間の持続音を
得ることができるわけである。
【００１３】
【発明が解決しようとする課題】上記ピッチ変換の演算
処理が行われるとき、ピッチの高さによるバッファＲＡ
Ｍ内のデコードサンプルの進行速度の変化、すなわちピ
ッチが高い程デコードサンプルの進行速度が速くなるこ
とと、逆にピッチが低い程デコードサンプルの進行速度
が遅くなることに応じて、デコードの頻度を上げたり下
げたりしなければならない。このように、サンプラ音源
に圧縮データを用いる場合は、通常のＢＲＲデコードと
異なり、ピッチに応じてデコード量を変化させなければ
ならない。
処理が行われるとき、ピッチの高さによるバッファＲＡ
Ｍ内のデコードサンプルの進行速度の変化、すなわちピ
ッチが高い程デコードサンプルの進行速度が速くなるこ
とと、逆にピッチが低い程デコードサンプルの進行速度
が遅くなることに応じて、デコードの頻度を上げたり下
げたりしなければならない。このように、サンプラ音源
に圧縮データを用いる場合は、通常のＢＲＲデコードと
異なり、ピッチに応じてデコード量を変化させなければ
ならない。
【００１４】本発明は上述のような実情に鑑みて提案さ
れたものであり、音源データ等をピッチ変換するとき、
デコードする場合としない場合との動作速度をあまり変
更しないで済むようにする信号処理方法を提供すること
を目的とする。
れたものであり、音源データ等をピッチ変換するとき、
デコードする場合としない場合との動作速度をあまり変
更しないで済むようにする信号処理方法を提供すること
を目的とする。
【００１５】
【課題を解決するための手段】本発明は上述の目的を達
成するためになされたものであり、第１の複数のワード
毎に第１の信号処理を行い、第１の信号処理の施された
データをメモリにストアすると共に第１の信号処理の施
されたデータを第２の複数ワード毎に読みだして第２の
信号処理を行うようにした信号処理方法において、第１
の信号処理の後に書き込まれる区間を示す第１のポイン
タを設けるとともに第２の信号処理のために読みだされ
る区間を示す第２のポインタを設け、上記第１のポイン
タと上記第２のポインタの示す区間が一致するとき第１
の信号処理を禁止する。
成するためになされたものであり、第１の複数のワード
毎に第１の信号処理を行い、第１の信号処理の施された
データをメモリにストアすると共に第１の信号処理の施
されたデータを第２の複数ワード毎に読みだして第２の
信号処理を行うようにした信号処理方法において、第１
の信号処理の後に書き込まれる区間を示す第１のポイン
タを設けるとともに第２の信号処理のために読みだされ
る区間を示す第２のポインタを設け、上記第１のポイン
タと上記第２のポインタの示す区間が一致するとき第１
の信号処理を禁止する。
【００１６】
【作用】本発明は、Ｎ1 ワード毎に行われた始めの信号
処理の施されたデータをメモリにストアするとともにＮ
2 ワード毎に読みだして次の信号処理を行う場合、始め
の信号処理の後に書き込まれる区間を示すポインタと次
の信号処理のために読みだされる区間を示すポインタを
設け、それら２つのポインタの示す区間が一致するとき
には、はじめの信号処理を禁止する。
処理の施されたデータをメモリにストアするとともにＮ
2 ワード毎に読みだして次の信号処理を行う場合、始め
の信号処理の後に書き込まれる区間を示すポインタと次
の信号処理のために読みだされる区間を示すポインタを
設け、それら２つのポインタの示す区間が一致するとき
には、はじめの信号処理を禁止する。
【００１７】
【実施例】以下、本発明の信号処理方法を図面を参照し
ながら説明する。先ず、図１は音源データをデコード管
理することによって得られた、バッファＲＡＭのバッフ
ァ領域でのサンプルデータの配列を示す図である。図１
Ａにおいて、バッファＲＡＭを１６サンプルの容量と
し、４サンプルづつ区間１１、区間１２、区間１３及び
区間１４の４つの区間に分けている。デコードデータ
は、１回に４サンプルずつ空いた領域に埋められる。上
記各区間のうち次にデコードデータが埋められる区間を
指示するのがポインタDECPである。○印で示されたサン
プルデータ計１０サンプルデータがデコード済ではある
が、ピッチ変換で未使用である。また、区間１２を指す
印ＱＢは、ピッチ変換の先頭データが属する区間を示
す。この場合、ポインタＱＢと呼ぶことにする。
ながら説明する。先ず、図１は音源データをデコード管
理することによって得られた、バッファＲＡＭのバッフ
ァ領域でのサンプルデータの配列を示す図である。図１
Ａにおいて、バッファＲＡＭを１６サンプルの容量と
し、４サンプルづつ区間１１、区間１２、区間１３及び
区間１４の４つの区間に分けている。デコードデータ
は、１回に４サンプルずつ空いた領域に埋められる。上
記各区間のうち次にデコードデータが埋められる区間を
指示するのがポインタDECPである。○印で示されたサン
プルデータ計１０サンプルデータがデコード済ではある
が、ピッチ変換で未使用である。また、区間１２を指す
印ＱＢは、ピッチ変換の先頭データが属する区間を示
す。この場合、ポインタＱＢと呼ぶことにする。
【００１８】そこで、図１を用いてサンプル周期毎にデ
コードする／しないを表すフラグNDECを考える。１６個
のサンプルデータのうち図１Ａでは、ポインタDECPとポ
インタＱＢが同じ区間１２を指し、また、図１Ｂでは、
ポインタDECPとポインタＱＢが別々の区間１２と区間１
３を指している。上記ポインタDECP、上記ポインタＱＢ
及び上記フラグNDECの関係を次の通りにする。すなわ
ち、ポインタDECPとポインタＱＢが指す区間が一致して
いるときは、フラグNDECが“０”であり、デコードしな
い。ピッチ変換が進行して、ポインタDECPの指す区間と
ポインタＱＢの指す区間が一致しなくなったときは、フ
ラグNDECが“１”であり、デコードを行う。ここで、デ
コードしないということは、デコードされたデータをメ
モリに書き込まないことであり、デコードするというこ
とは、デコードされたデータをメモリに書き込むという
こである。
コードする／しないを表すフラグNDECを考える。１６個
のサンプルデータのうち図１Ａでは、ポインタDECPとポ
インタＱＢが同じ区間１２を指し、また、図１Ｂでは、
ポインタDECPとポインタＱＢが別々の区間１２と区間１
３を指している。上記ポインタDECP、上記ポインタＱＢ
及び上記フラグNDECの関係を次の通りにする。すなわ
ち、ポインタDECPとポインタＱＢが指す区間が一致して
いるときは、フラグNDECが“０”であり、デコードしな
い。ピッチ変換が進行して、ポインタDECPの指す区間と
ポインタＱＢの指す区間が一致しなくなったときは、フ
ラグNDECが“１”であり、デコードを行う。ここで、デ
コードしないということは、デコードされたデータをメ
モリに書き込まないことであり、デコードするというこ
とは、デコードされたデータをメモリに書き込むという
こである。
【００１９】次に、本発明の信号処理方法が適用され
る、デコードデータのバッファＲＡＭへの書き込みの構
成を図２を参照しながら説明する。図２のDECP３１は、
現周期でデコード結果を入れるべきバッファＲＡＭ３７
の場所を指すポインタである。ＱＢ３２は、現周期でピ
ッチ変換計算する先頭サンプルを指す。上記DECP３１と
ＱＢ３２は、比較器３３に接続される。該比較器３３の
比較結果により、NDEC３４が“Ｈ”若しくは“Ｌ”とな
る。該NDEC３４は、フラグとしてアンド回路３５、アン
ド回路４０及びアンド回路４１に“Ｈ”若しくは“Ｌ”
を供給する。上記アンド回路３５には、ＷＲパルス発生
器３６からＷＲパルスも供給される。上記アンド回路３
５の出力は、バッファＲＡＭ３７に供給される。上記ア
ンド回路４０には、＋１加算器３９の出力も供給され
る。上記アンド回路４０の出力は、上記DECP３１に供給
される。上記DECP３１は、前述した比較器３３に接続さ
れる他、＋１加算器３９及びマルチプレクサ（ＭＰＸ）
４５にも接続される。上記アンド回路４１には、加算
（更新）器４２の出力も供給される。上記アンド回路４
１の出力は、外部メモリアドレス生成回路４３に供給さ
れる。該外部メモリアドレス生成回路４３の出力は、上
記加算（更新）器４２に戻される一方、端子４４から導
出される。上記ＭＰＸ４５には、上記DECP３１の他に上
記ＱＢ３２も接続される。上記ＭＰＸ４５からの出力
は、アドレス信号となってバッファＲＡＭ３７に供給さ
れる。該バッファＲＡＭ３７は、上記NDEC３４が“Ｈ”
のとき上記ＭＰＸ４５からのアドレス信号とアンド回路
３５からのＷＲパルスとによりアドレスと書き込みが指
示され、デコードデータが書き込まれる。
る、デコードデータのバッファＲＡＭへの書き込みの構
成を図２を参照しながら説明する。図２のDECP３１は、
現周期でデコード結果を入れるべきバッファＲＡＭ３７
の場所を指すポインタである。ＱＢ３２は、現周期でピ
ッチ変換計算する先頭サンプルを指す。上記DECP３１と
ＱＢ３２は、比較器３３に接続される。該比較器３３の
比較結果により、NDEC３４が“Ｈ”若しくは“Ｌ”とな
る。該NDEC３４は、フラグとしてアンド回路３５、アン
ド回路４０及びアンド回路４１に“Ｈ”若しくは“Ｌ”
を供給する。上記アンド回路３５には、ＷＲパルス発生
器３６からＷＲパルスも供給される。上記アンド回路３
５の出力は、バッファＲＡＭ３７に供給される。上記ア
ンド回路４０には、＋１加算器３９の出力も供給され
る。上記アンド回路４０の出力は、上記DECP３１に供給
される。上記DECP３１は、前述した比較器３３に接続さ
れる他、＋１加算器３９及びマルチプレクサ（ＭＰＸ）
４５にも接続される。上記アンド回路４１には、加算
（更新）器４２の出力も供給される。上記アンド回路４
１の出力は、外部メモリアドレス生成回路４３に供給さ
れる。該外部メモリアドレス生成回路４３の出力は、上
記加算（更新）器４２に戻される一方、端子４４から導
出される。上記ＭＰＸ４５には、上記DECP３１の他に上
記ＱＢ３２も接続される。上記ＭＰＸ４５からの出力
は、アドレス信号となってバッファＲＡＭ３７に供給さ
れる。該バッファＲＡＭ３７は、上記NDEC３４が“Ｈ”
のとき上記ＭＰＸ４５からのアドレス信号とアンド回路
３５からのＷＲパルスとによりアドレスと書き込みが指
示され、デコードデータが書き込まれる。
【００２０】本発明の信号処理方法が適用される、デコ
ードデータのバッファＲＡＭへの書き込みの動作を図２
を用いて説明する。先ず、比較器３３でDECP３１の指す
場所とＱＢ３２の指す先頭サンプルの位置とを比較し、
同じ区間内でないときは、NDEC３４を“Ｈ”に、同じ区
間内のときは、NDEC３４を“Ｌ”にする。例えば、NDEC
３４が“Ｈ”のときアンド回路３５は、デコード結果を
書き込むＷＲパルスをバッファＲＡＭ３７に供給する。
上記バッファＲＡＭ３７には、ＭＰＸ４５からアドレス
が供給される。したがって、バッファＲＡＭ３７は、端
子４６からデコードデータが供給され、上記アドレスと
上記ＷＲパルスにより、デコードデータが書き込まれ
る。また、アンド回路４０にNDEC３４から“Ｈ”が供給
されるとDECPが更新される。同様に、アンド回路４１に
NDEC３４から“Ｈ”が供給されると音源データのアドレ
スを生成するためのカウンタ／ポインタの更新を行う。
ードデータのバッファＲＡＭへの書き込みの動作を図２
を用いて説明する。先ず、比較器３３でDECP３１の指す
場所とＱＢ３２の指す先頭サンプルの位置とを比較し、
同じ区間内でないときは、NDEC３４を“Ｈ”に、同じ区
間内のときは、NDEC３４を“Ｌ”にする。例えば、NDEC
３４が“Ｈ”のときアンド回路３５は、デコード結果を
書き込むＷＲパルスをバッファＲＡＭ３７に供給する。
上記バッファＲＡＭ３７には、ＭＰＸ４５からアドレス
が供給される。したがって、バッファＲＡＭ３７は、端
子４６からデコードデータが供給され、上記アドレスと
上記ＷＲパルスにより、デコードデータが書き込まれ
る。また、アンド回路４０にNDEC３４から“Ｈ”が供給
されるとDECPが更新される。同様に、アンド回路４１に
NDEC３４から“Ｈ”が供給されると音源データのアドレ
スを生成するためのカウンタ／ポインタの更新を行う。
【００２１】一方、NDEC３４が“Ｌ”のときは、バッフ
ァＲＡＭ３７への書き込みは禁止され、DECPと音源デー
タのアドレスを生成するためのカウンタ/ ポインタの更
新を行わない。以上により、デコードをする場合としな
い場合の動作を相違なく、共通化できる。
ァＲＡＭ３７への書き込みは禁止され、DECPと音源デー
タのアドレスを生成するためのカウンタ/ ポインタの更
新を行わない。以上により、デコードをする場合としな
い場合の動作を相違なく、共通化できる。
【００２２】
【発明の効果】本発明の信号処理方法によれば、第１の
複数のワード毎に第１の信号処理を行い、得られたデー
タをメモリにストアし、読みだしは第２の複数データ毎
に行って第２の信号処理をおこなう場合、第１の信号処
理方法の後に書き込まれる区間を示す第１のポインタを
設けると共に第２の信号処理のために読みだされる区間
を示す第２のポインタを設け、それぞれ２つのポインタ
の示す区間が一致するときには第１の信号処理を禁止す
ることを特徴とするため、デコードする場合としない場
合とで動作をあまり変更せずに済み、またどのようなピ
ッチでも、常に既デコード区間を最長に保つことができ
る。
複数のワード毎に第１の信号処理を行い、得られたデー
タをメモリにストアし、読みだしは第２の複数データ毎
に行って第２の信号処理をおこなう場合、第１の信号処
理方法の後に書き込まれる区間を示す第１のポインタを
設けると共に第２の信号処理のために読みだされる区間
を示す第２のポインタを設け、それぞれ２つのポインタ
の示す区間が一致するときには第１の信号処理を禁止す
ることを特徴とするため、デコードする場合としない場
合とで動作をあまり変更せずに済み、またどのようなピ
ッチでも、常に既デコード区間を最長に保つことができ
る。
【図１】本発明の信号処理方法の概略を示す図である。
【図２】本発明の信号処理方法が適用される具体例を説
明するためのブロック回路図である。
明するためのブロック回路図である。
【図３】ピッチ変換の演算回路を示すブロック回路図で
ある。
ある。
【図４】ビット圧縮符号化されて得られたデータの１ブ
ロック分の具体例を示す模式図である。
ロック分の具体例を示す模式図である。
３１・・・・バッファＲＡＭ ３３・・・・比較器 ３６・・・・ＷＲパルス発生器 ３７・・・・バッファＲＡＭ ４３・・・・外部メモリ生成回路 ４５・・・・マルチプレクサ
Claims (1)
- 【請求項１】 第１の複数のワード毎に第１の信号処理
を行い、第１の信号処理の施されたデータをメモリにス
トアすると共に第１の信号処理の施されたデータを第２
の複数ワード毎に読みだして第２の信号処理を行うよう
にした信号処理方法において、 第１の信号処理の後に書き込まれる区間を示す第１のポ
インタを設けるとともに第２の信号処理のために読みだ
される区間を示す第２のポインタを設け、 上記第１のポインタと上記第２のポインタの示す区間が
一致するとき第１の信号処理を禁止することを特徴とす
る信号処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3242744A JPH0553585A (ja) | 1991-08-28 | 1991-08-28 | 信号処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3242744A JPH0553585A (ja) | 1991-08-28 | 1991-08-28 | 信号処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0553585A true JPH0553585A (ja) | 1993-03-05 |
Family
ID=17093616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3242744A Withdrawn JPH0553585A (ja) | 1991-08-28 | 1991-08-28 | 信号処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0553585A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011232766A (ja) * | 1999-11-02 | 2011-11-17 | Dts Inc | マルチチャネル・オーディオ環境において対話型オーディオを提供するシステムおよび方法 |
-
1991
- 1991-08-28 JP JP3242744A patent/JPH0553585A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011232766A (ja) * | 1999-11-02 | 2011-11-17 | Dts Inc | マルチチャネル・オーディオ環境において対話型オーディオを提供するシステムおよび方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0149896B1 (en) | Method and apparatus for dynamic reproduction of transient and steady state voices in an electronic musical instrument | |
| US4716591A (en) | Speech synthesis method and device | |
| US5416264A (en) | Waveform-forming device having memory storing non-compressed/compressed waveform samples | |
| JPH0553585A (ja) | 信号処理方法 | |
| US5298672A (en) | Electronic musical instrument with memory read sequence control | |
| US5872727A (en) | Pitch shift method with conserved timbre | |
| US5886277A (en) | Electronic musical instrument | |
| JP3351543B2 (ja) | 信号処理方法 | |
| JPS5975294A (ja) | 楽音合成装置 | |
| JPH06167978A (ja) | 電子楽器の音源装置 | |
| JP2674161B2 (ja) | 音源データ圧縮符号化方法 | |
| JP2712421B2 (ja) | 音源装置 | |
| JP3912304B2 (ja) | 圧縮データ構造、波形生成装置および波形記憶装置 | |
| JP2671456B2 (ja) | 音源装置 | |
| KR830001222B1 (ko) | 전자 악기의 장단신호 기억장치 | |
| JPS5968793A (ja) | 音声合成装置 | |
| JPH0546176A (ja) | データ圧縮伸張装置およびそれを用いた電子楽器 | |
| JPS5948399B2 (ja) | 音声合成方式 | |
| KR950007857B1 (ko) | 전자악기의 역음발생장치 | |
| KR950007152Y1 (ko) | 전자악기의 가변옥타브 어드레스 발생장치 | |
| JPH01239599A (ja) | 音声合成方式 | |
| JPH0114598B2 (ja) | ||
| JPH0329999A (ja) | 音声蓄積再生装置 | |
| JPH0782337B2 (ja) | 電子楽器 | |
| JPH07199948A (ja) | 波形発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |