JPH0145919B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、楽音・音声等の波形信号の時間軸
を圧縮、または伸長する装置に関する。

従来、テープ・レコーダの再生において、講演
の録音を速く再生して、少ない時間で概要を把握
したり、また逆に再生を遅くして筆記記録をとる
といつた場合に、ピツチが再生速度によつて変わ
らないようにする時間軸変換方式が種々提示され
てきた。磁気テープの切断、再接着による時間軸
圧縮装置より発し、回転再生ヘツドによる方式、
アナログ・シフト・レジスタを用いたもの、半導
体メモリの利用によるものへと発展している。ま
た、最近では音声信号に限らず、音楽の世界にお
いても、楽器からの楽音波形を入力して、音階を
ずらした楽音を付与する効果を得るためにこの時
間軸変換装置が利用され始めている。しかしなが
ら、明解度、ダイナミツクレンジ等の性能の向上
は、価格の増大、また実時間処理の不可能といつ
た問題を生じてきている。

そこで、この発明は、上記のごとき要求に対し
て、低価格で構成でき、処理による遅れが少なく
しかも、音声・楽音等の入力に充分使用できる時
間軸変換装置を提供するものである。

以下本発明の実施例を図面を用いて説明し、目
的、特徴を明確にしてゆく。

第１図に本発明の実施例のブロツク図を示す。
まず、方式としては半導体メモリの利用にするも
のであり、波形データをメモリへ書き込む速度と
波形データをメモリから読み出す速度とを違える
ことにより時間軸の変換を実現する。この例では
書き込みの速度を一定にし、読み出す速度を可変
にした場合を示している。信号の流れとしては入
力された波形は、プリアンプ１によつて増幅され
サンプリングにするエイリアス成分を除去する濾
波器２によつて波形整形された後、サンプル・ホ
ールド回路３でサンプリングされる。そのサンプ
リングされた電圧値は、アナログ／デジタル・コ
ンバータ（以下Ａ／Ｄコンバータと略す）４によ
つてデジタル値に符号化され、書き込みデータラ
ツチ（以下WRラツチと略す）５を経由して、ラ
ンダム・アクセス・メモリ（以下RAMと略す）
６の所定のタイミングで読み込まれる。RAM６
に書き込まれた波形の符号化データは、読み出し
の要求に従つて、読み出しデータラツチ（以下
RDラツチと略す）７に取り込まれた後、デジタ
ル／アナログコンバータ（以下Ｄ／Ａコンバータ
と略す）８によつて、アナログ電圧値に変換さ
れ、低域濾波器９によつて濾波整形された後、出
力アンプ１０で緩衝されて、出力される。この間
の制御を行うクロツク信号は次のものである。ａ
…サンプルパルス、ｂ…Ａ／Ｄコンバート基準ク
ロツク、ｃ…WRラツチパルス、ｄ…メモリ・ラ
イト・イネーブル・パルス、ｅ…メモリ・アウト
プツト・イネーブル・パルス、ｆ…RDラツチパ
ルス、ｇ…マルチプレクサ選択パルス、ｈ…WR
クロツク、ｉ…RDクロツク。これらの制御信号
のタイミング実施例を第２図に図す。すなわち、
メモリへの符号化データの書き込みは、RAM６
のアドレツシング用のメモリ・ライト・カウンタ
（以下WRCと略す）１１に供給されるパルスｈに
同期して行われ、メモリからの符号化データの読
み出しは、同じくメモリ・リード・カウンタ（以
下RDCと略す）１２に供給されるパルスｇに同
期して実行される。そのWRクロツクｈの立上が
りを受けて発したサンプリング・パルスａによつ
て標本化された電圧値は、Ａ／Ｄ動作クロツクｂ
を利用するＡ／Ｄコンバータ４によつて所定の時
間を要して符号化データに変換され、その終了時
に供給されるWRラツチパルスｃでWRラツチ５
に一時記憶され、データ・バスにセツト・アツプ
される所要時間経過後、メモリ・ライト・イネー
ブル信号ｄをアクテイブにして、符号化データを
メモリ６に書き込む。以上の処理の間、マルチプ
レクサ１３の切替えパルスｇはWRC１１の方を
選択しているので、書き込まれたデータのアドレ
スはWRC１１に順じている。次に符号化データ
の読み出しは前述のようにRDクロツクｉに同期
して行われ、第２図で言えば、まずこのｉの立上
がりによつて、マルチプレクサ１３の切替えパル
スｇは、RDC１２の方を選択する。そして、メ
モリ・アウトプツト・イネーブル信号(e)をアクテ
イブにして、符号化データをデータ・バスに出力
した後、RDラツチパルスｆをアクテイブにして
RDラツチ７に取り込まれる。この終了時に、切
替えパルスｇをWRCの方に戻す。よつて、以上
のRAM６からの符号化データを読み出す処理の
間は、切替えパルスｇはRDC１２の方を選択し
ているので、読み出すデータのアドレスはRDC
１２に順じている。

なお、書き込みと読み出しのタイミングが一致
した場合、（ｈとｉの立上がりが一致した場合）
(e)、ｆ、ｇのタイミングを保留して、書き込みの
処理を先に行い、ｄの終了後に、保留した(e)、
ｆ、ｇを供給して読み出しの処理を行うように構
成する必要があり、これはＡ／Ｄ動作クロツクｂ
で同期をとつて実現される。サンプリング周波数
はWRクロツクｈ、RDクロツクｉに順ずるが、
上述してきたように、例えばWRクロツクｈの一
周期の間に、最長の場合で書き込みと処理と読み
出し処理を連続して行わねばならないので、おの
ずと限界を有する。特にＡ／Ｄコンバートの処理
時間によるところが大きいが、音声・楽音等の可
聴周波数領域においては、大規模にならずに、低
価格で構成することが充分可能である。以上のタ
イミング制御はリード・ライトタイミングコント
ローラ２４で行う。

さて、入力波形の符号化データのRAM６に対
する書き込みと読み出しを司どるWRC１１と
RDC１２の制御について説明し、本発明の主要
構成を明確にしてゆく。

まず、この実施例ではRAM６への書き込み速
度を一定としている。すなわち、一定周波数発振
器１４からのクロツクを分周器１５で適当に分周
したクロツクをWRC１１のクロツク入力に供給
する。WRC１１はこのクロツクに従い順次カウ
ントを進め、例えばアツプカウントに設定した場
合にはカウントフルの次はカウントゼロになるよ
うにする。また、RDC１２には可変周波数発振
器１６からのクロツクが供給されると共に、この
RDC１２はプリセツタブルのカウンタであり、
ロードパルスｊのタイミングでアドレスデータを
セツトし、そのアドレスより、この例ではアツプ
カウントを行い、WRC１１と同様、カウントフ
ルの次はカウントゼロになるようにする。

さて時間軸変換をする場合、データを適当なブ
ロツクに分割し、時間軸伸長をする場合には各ブ
ロツクを伸長し、あふれた適当なブロツクは読み
飛ばすことが必要であり、他方時間軸圧縮につい
ては各ブロツクを圧縮し、すき間が生じた部分に
は適当なブロツクを反復読み出しして埋めなけれ
ばならない。この場合各ブロツクの始端と終端と
が同位相であれば上記した読み飛ばしや反復読み
出しによつてもブロツク間の接続時にノイズは発
生しない。

そこで本発明では、書き込み時には一定時間以
上の間隔をあけて同一位相の点を検出し、それを
信号データに付加するようにし、同時にその点
（以下切分点と呼ぶ）のアドレスを記憶しておき、
他方、読み出し時にはデータに付加された切分点
情報を検出し、その瞬間に次にどのデータブロツ
クを読み出したら良いかを判断して読み出しをす
るようにし上記接続ノズルを減少させている。

本実施例においては、入力波形のピークをピー
ク検出回路１７によつて検出する。このピーク検
出信号を受けて、ゼロクロス判定器は、WRラツ
チ５の符号ビツトである最上位ビツト（以下
MSBと略す）を観て、正負の変化を判定する。
このゼロクロス判定器１９の判定出力信号は、三
つのブロツクに供給されるが、まず第一にタイマ
回路１８で至る。このタイマ回路１８は、ゼロク
ロス判定信号を受けた後、一定期間ピーク検出回
路１７をマスクする。結局１７，１８，１９の三
つの回路は第３図に示す動作を行う。タイマ回路
によつてマスクされていない時（第３図中Ｐ，
Ｒ）にピーク検出回路１７は動作し、検出パルス
を１９に与える。そしてゼロクロス判定器１９
は、このパルスを受けた後の最初のゼロクロスを
判定するようにする。ここでピーク検出回路１７
が正のピークを検出するようにした場合には、ゼ
ロクロス判定器１９はネガテイブ・ゴーイングの
ゼロクロスを拾うように、また逆に、ピーク検出
回路１７が負のピークを検出するようにした場合
には、ポジテイブ・ゴーイングのゼロクロスを判
定するように設定する。そして、このゼロクロス
検出信号は、タイマ回路１８のマスクスタート信
号となり、マスク期間中（第３図中Ｑ）は、ピー
ク検出回路１７は動作しない。結局この三つのブ
ロツクでは、タイマ回路１７で設定された適当な
期間で波形の切分セグメント長を決定し、しか
も、その切分点はピーク検出回路１７、ゼロクロ
ス判定器１９によつて、上述のように最もなめら
かに波形が接続できるように切分するのである。
第２にゼロクロス判定器１９の判定出力信号は、
マーキング回路２０に至る。このマーキング回路
では、符号化データのうちの１ビツト（例えば最
下位ビツト「以下LSBと略す」）を利用して、切
分点かどうかを区別する符号を付与するものであ
る。例えば、この実施例では、ゼロクロス１９の
判定信号の無い時には、このマーキング回路は識
別ビツトをＬレベルとし、ゼロクロス判定信号が
来た時には、識別ビツトをＨレベルにするように
している。さて第三にゼロクロス判定器１９の判
定出力信号は、リード・タイミング・コントロー
ラ（以下RTCと略す）２１に供給される。この
RTC２１はWRC１１の出力に設けられている２
つのラツチ、Ａ２１，Ｂ２３の制御を行う。その
実施例を第４図に示す。またそのタイミング・チ
ヤートを第５図に示す。図中、MARKはゼロク
ロス判定器１９から出力される判定信号、DISA
はラツチＡ２２のデイスエイブル信号、DISBは
ラツチＢ２３のデイスエイブル信号、STBAは
ラツチＡ２２のストローブ信号、STBBはラツチ
Ｂ２３のストローブ信号である。なお、デイスエ
イブルがＬレベルの時出力ハイインピーダンス状
態で、Ｈレベルの時ラツチデータが出力されてい
る。ストローブ信号はＨレベルアクテイブでラツ
チの入力データを記憶する。すなわち、MARK
信号のタイミングで（切分点のタイミング）ラツ
チＡ２２，Ｂ２３は交互にその時のWRC１１の
アドレス情報を一時記憶してゆく。結局、プリセ
ツト機能を持つRDC１２のセツトデータの入力
部には、切分点のアドレス情報が順次、ラツチＡ
２２，２３，Ｂ２３が切り替えられることによつ
て現われてくる。さて、切分点の識別ビツトを含
む波形の符号化データは、RAM６に書き込まれ
た後、RDC１２によつてアドレツシングされて
RDラツチ７より出力されてくるが、その符号化
データの識別ビツトは、RDC１２のロードパル
スとなつており、このロードパルスの立上りエツ
ジによりRDC１２はラツチＡ２２あるいはラツ
チＢ２３のいずれかより出力されているアドレス
情報をプリセツトし、そのアドレスよりカウント
を進める。その状態を第６図に示す。これは時間
軸を圧縮した場合であるが、実線がWRC１１の
アドレスの時間変化で、一点鎖線がRDC１２の
アドレスの時間変化である。各Ｕ，Ｖ，Ｗ，Ｘ，
Ｙは切分点であることを示す識別ビツトが残され
たアドレスであり、それに順じてDISA，DISB，
STBA，STBBは前記説明したように変化する。
そして、RDラツチ７にその識別ビツトが現われ
る毎に、つまり、各Ｕ，Ｖ，Ｗ，Ｘ，Ｙのアドレ
スになる毎に、RDC１２にロードパルスが供給
されるので、RDC１２はその時、プリセツト入
力端子に現われているアドレス情報（デイスエイ
ブル信号がＨレベルとなつている方のラツチのア
ドレス情報）がプリセツトされる。すなわち第６
図中において、Ｓの時には、ラツチＢ２３のアド
レス情報がプリセツトされるが、そのラツチＢ２
３の情報はＵのアドレスのものであるから、Ｓか
らS′に変位されたことになり、このＵからＶのセ
グメントデータを再び読み出す。またＴの時に
は、ラツチＡ２２のアドレス情報がプリセツトさ
れるが、そのラツチＡ２２の情報はＶのアドレス
であるからリードのカウントは前に続いたものと
して進められ、次に続くＶからＷのセグメントデ
ータを読み出す。このように構成することによつ
て、WRC１１のカウント進展に対してRDC１２
はWRC１１のカウントを追い越しそうになれば、
カウントを戻され、追い越さない場合はそのまま
カウントを進めるという動作をさせることができ
る。つまり、RAM６への書き込みデータの最新
データに先んじることなく、しかも追従してゆく
というアドレツシングを行つているのである。こ
の第６図で示した場合には、波形セグメントのあ
るものを繰り返すが、逆に時間軸を伸長する場合
には、あるセグメントを飛ばして次のセグメント
に移るという動作を行う。また、その反復、飛躍
の回数は、時間軸圧縮、伸長の程度が大きくなる
につれて増加するが、楽音・音声の冗長性から、
プラスあるいはマイナス１オクターブの間の変位
においては充分実用に値いするものである。

なお、時間軸を伸長する場合には第４図におい
て遅延フリツプフロツプのクロツク入力に
MARK信号を反転させずに入力することによつ
て読み出しの追従性を向上させることができる。
この場合にはタイミングチヤート第５図において
DISA、DISBの信号がMARKの立上りエツジで
交番する。従つてロードパルスが来てRDCにロ
ードされるアドレスデータは最新の切分点データ
であり、第６図の様に最新のデータのひとつ前の
データをロードするのではないために読み出しの
追従性が向上する。時間軸を圧縮する場合にはこ
の方法では読み出しと書き込みのアドレスの交差
が生じるのでノイズが発生し使用できない。

次に、ピツチが時間的にゆらぐような波形では
切分点でのピツチのずれがノイズとして聞こえる
ものがある。この場合、切分点で直ちにデータを
読み替えるのではなく、以前のデータは切分点を
過ぎたら徐々にその出力を絞り、新しい方のデー
タは切分点から次第にその出力を上げてゆき、ゆ
つくりと読み替えればノイズは一層減少する。実
施例は、RDラツチ７の次に第１図のように乗算
型のDIAコンバータ８と８′を２箇設け、そのリ
フアレンス入力には、エンベロープ発生器２５，
２５′からの信号を加える。この様子を第７図に
示す。こうすれば加算器２６の出力は第１図中、
８出力と８出力を加えたものとなり、前述の動作
を実現することができる。これは、この種類のア
ドレスを時分割で指示したり、また別にリードカ
ウンタを設け、並列に読み出したりすることによ
つて行うことができるが、この切分点付近をおさ
え、切分点以外の波形データを混ぜるという動作
は、他にも様々に実現できる。

以上本発明の実施例の構成を説明してきたが、
この発明によれば、最新情報に追従した出力波形
が得られるのでほとんど実時間で時間軸を変換し
た出力が得られ、また構成が簡単であるので低価
格で実現でき、しかも楽音・音声等の入力に対し
て明解度のよい最適なものを小型化して提供でき
るという効果を有するものである。

【図面の簡単な説明】

第１図は本発明の時間軸変換装置の実施例のブ
ロツクダイアグラム、第２図は本実施例のメモリ
リード・ライトの制御タイミング・チヤート、第
３図は本実施例のピーク検出部、ゼロクロス判定
器、タイマ回路に関する各部波形、第４図は本実
施例の最新波形情報読み出し制御回路、第５図は
本実施例の最新波形状報読み出し制御回路のタイ
ミング・チヤート、第６図は本実施例によるとこ
ろのメモリのリード・ライトアドレツシングの状
況図、第７図は本発明の実施例に於ける切分点の
近傍の波形にフエードイン、フエードアウトを実
施した波形の一例である。 １…プリアンプ、２…濾波器、３…サンプル・
ホールド回路、４…アナログ／デジタルコンバー
タ、５…書き込みデータラツチ、６…ランダム・
アクセス・メモリ、７…読み出しデータラツチ、
８，８…デジタル／アナログコンバータ、９…ア
ンチ・エイリアス・フイルタ、１０…出力アン
プ、１１…メモリ・ライト・カウンタ、１２…メ
モリ・リード・カウンタ、１３…マルチプレク、
１４…一定周波数発振器、１５…分周器、１６…
可変周波数発振器、１７…ピーク検出回路、１８
…タイマ回路、１９…ゼロクロス判定器、２０…
マーキング回路、２１…リード・タイミング・コ
ントローラ、２２…ライト・カウンタ・アドレス
ラツチＡ、２３…ライト・カウンタ・アドレスラ
ツチＢ、２４…リード・ライトタイミングコント
ローラ、２５，２５′…エンベロープ発生器、２
６…加算器、ａ…サンプルパルス、ｂ…Ａ／Ｄコ
ンバート基準クロツク、ｃ…メモリ・ライト・ラ
ツチ・パルス、ｄ…メモリ・ライト・イネーブ
ル・パルス、(e)…メモリ・アウトプツト・イネー
ブル・パルス、ｆ…メモリ・リード・ラツチ・パ
ルス、ｇ…マルチプレクサ選択パルス、ｈ…ライ
ト・クロツク、ｉ…リード・クロツク、ｊ…リー
ド・カウンタ・ロード・パルス。

Claims (1)

1. 【特許請求の範囲】 １ 入力されたアナログ波形信号をデジタル符号
   化情報に変換するアナログ／デジタルコンバータ
   と、上記符号化情報を記憶するメモリと、上記メ
   モリへ符号化情報を書き込むアドレスを指示する
   カウンタと、上記メモリに書き込まれた符号化情
   報を読み出すアドレスを指示するカウンタと、上
   記読み出された符号化情報をアナログ波形信号に
   変換するデジタル／アナログコンバータと、前記
   メモリへの符号化情報の書き込み時に前記入力波
   形の符号化情報に付加して符号化情報のブロツク
   を規定する仕切りとなるマークを施す手段を必須
   の構成として、上記マークの位置が、一定時間経
   過後の入力波形における同一位相の点であるよう
   に決定する手段を有し、前記メモリから読み出さ
   れる符号化情報中にマークが現れた時に前記メモ
   リに既に書き込まれている符号化情報のブロツク
   であり、且つ最新の符号化情報のブロツクを読み
   出すように前記読み出すアドレスを指示するカウ
   ンタのデータを決定する手段を備えたことを特徴
   とする時間軸変換装置。 ２ 時間軸を伸長する場合に、前記読み出すアド
   レスを指示するカウンタのデータを決定する手段
   が、前記メモリから読み出される符号化情報中に
   マークが現れた時に前記メモリに現在書き込まれ
   ている符号化情報のブロツクを読み出すように構
   成されたことを特徴とする特許請求の範囲第１項
   記載の時間軸変換装置。