JPH023999B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、音声信号の時間軸圧縮伸長を行なう
音声信号処理装置の改良に関し、特にこれを音声
信号の実時間周波数変換装置に適用可能とする新
規な回路構成を提供するものである。

テープレコーダなどの記録媒体を用いて音声信
号を記録再生するとき、再生速度を記録速度と変
えたいことがある。この場合、当然のことながら
再生音声信号の周波数構造は、再生速度（V_p）
と記録速度（v_R）の比（v_p／v_R）に応じて変化す
る。すなわち信号の各周波数成分ｘ（）はv_p／
vR・ｘ（）となるが、この程度が大きいと、音
声信号は非常に聞きづらいか或いは聞きとれなく
なる。そこで、再生速度が変つて再生時間が長く
なつたり、短かくなつたりしても、音声信号の周
波数構造が変らない、換言すれば、音の高さが変
らないようにする必要があり、このような回路装
置を時間軸圧縮伸長装装という。尚、その際、再
生速度（v_p）、記録録速度（v_R）は具体的にはテ
ープレコーダの場合、磁気テープの走行速度（単
位cm／sec）、デイスレコードの場合、レコードの
回転数（単位R.P.m）などを指す。

第１図はこのような回路装置の原理を示すもの
である。高速再生或いは低速再生されて、時間軸
が変化した音声信号は入力端子１に入力し、クロ
ツク発生器２から与えられるクロツク信号周波数
（₁）のサンプリング・クロツクによつてサンプ
リングされて記憶回路３に記憶され、次いで同じ
くクロツク発生器２からのクロツク周波数（₂）
の読み出しクロツクに従つて読み出され、LPF
４を経て出力端子５から出力する。このとき前述
のクロツク（₁）と（₂）の比を前述の記録・再
生速度比v_p／vRと等しくすれば、即ち ₁／₂＝v_p／v_R ……(1) とすれば、入力端子１の音声信号の時間軸は修正
されて、出力端子５に録音信号と同じ周波数構造
の再生信号が得られる。音声信号のサンプル値を
記憶する回路としては、具体的にはBBD
（Backet Brigade Device）CCD（Charge
Coupled Device）、コンデンサメモリなどのアナ
ログメモリ、あるいはRAMなどのデジタルメモ
リなどがある。出力側のLPF４はサンプル値列
に含まれる高周波信号成分を除去し、音声信号成
分のみを抽出するのに必要である。(1)式を満たす
ようなクロツク周波数（₁）或いは（₂）を作る
ために、速度比信号が端子６よりクロツク回路２
に与えられなければならない。

一方、サンプリング定理によれば、所望の再生
信号周波数帯域は読み出しクロツク周波数（₂）
で定まり、その半分以下となるから、実際の構成
に当つては再生信号帯域に応じて（₂）を一定値
に決め、速度比信号に応じて（₁）を変えるのが
普通である。

第２図は時間軸圧縮伸長回路の記憶回路を
RAMで構成した場合に具体的な回路例である。
入力端子１１の入力信号は入力側のLPF１２を
経て、サンプルホールド回路内蔵のＡ―Ｄ変換器
１３でデジタルコードに変換され、RAM１４の
書き込みアドレス回路１５で指定するアドレスに
記憶される。Ａ―Ｄ変換器１３に対するタイミン
グ信号（いわゆるコンバートコマンド信号）や書
き込みアドレスクロツク等、書き込みクロツクの
クロツク周波数（₁）を発生するクロツク回路
CP１６は、この場合記録媒体であるテープレコ
ーダの再生用のモータ１７の速度を電圧制御する
制御電圧発生回路３２〔図示の場合、定電圧電源
に接続された可変抵抗器VR〕の出力電圧により
発振周波数が可変制御される電圧制御発振器
（Voltage Controlled Oscilator略してVCO）が
中心となつている。RAM１４に対する書き込み
アドレス回路１５は、該書き込みクロツクを計数
するカウンタで構成される。

次にRAM１４の記憶データは、一定のクロツ
ク周波数（₁）のクロツク発生器１８の読み出し
クロツクを計数する読み出しアドレス回路１９で
指定されたアドレスのデータが順次読み出され、
該クロツクに従つてＤ―Ａ変換器２０によりアナ
ログ変換され、出力側のLPF２１を経て出力端
子２２より出力する。尚、RAM１４に対する書
き込み読み出し動作の制御（いわゆるＲ／Ｗ制
御）は、前記書き込みおよび読み出しクロツクを
入力とするＲ／Ｗ切換回路２３により、又各アド
レス切換は該Ｒ／Ｗ切換回路により制御されるマ
ルチプレキサ２４によりそれぞれ行なわれる。こ
のような回路構成に於て、書き込みクロツク回路
１６に含まれるVCOの発振周波数で決まるクロ
ツク周波数（₁）を、前記再生モータ１７の再生
速度が記録速度に等しくなるような前記制御電圧
発生器３２の出力電圧に対して、₁＝₂となるよ
うに定め、かつ該制御電圧に対する再生モータの
速度変化と前記クロツク周波数（₁）の変化が常
に等しくなるように各特性を定めれば、（₁）と
（₂）について(1)式が満たされることになり、音
声信号周波数の変らない所望の時間軸圧縮伸長処
理が達成できる。この場合高速再生時に於ては₁
＞₂であり、従つてRAM１４のデータ数（サン
プル数）をＮとすれば、これに書き込まれたＮサ
ンプルについて毎サイクル Ｎ（１―₂／₁） のサンプルが読み出されずに捨て去られ、残つた
データの周波数が（₂／₁）倍となることがわか
る。又低速再生の場合は₁＜₂であるから同様に
平均的に Ｎ（１―₁／₂） のサンプルが繰り返して読み出され、これらの周
波数が（₂／₂）倍となる。

さて、このように周波数（₁）のクロツクに従
つてサンプリングされたサンプル値時系列のスペ
クトル構造は第３図に示すように入力信号のスペ
クトルと等しい形がサンプリング周波数（₁）の
整数倍の両側に生ずる。従つて入力信号の帯域制
限が不完全であると、サンプリングした信号のス
ペクトルに重なりが生じる。サンプリングにより
一度生じた重なりは分離不可能で、この重なりに
よるひずみを折り返し雑音という。尚、第３図は
PCM（Pulse Code Modulation）信号のスペク
トル分布を示し、また特性（I_o）は入力信号のス
ペクトル分布を示し、横軸は周波数（）を示
す。

第２図に於ける入力フイルタ１２は、この折り
返し雑音をさけるものであつて、周波数（₁／
２）で充分な減衰を示すものでなくてはならな
い。ところで、この場合入力信号は高速再生或い
は低速再生されて、その帯域幅は第４図のように
再生速度比に応じて変化する。又、同時にサンプ
リングクロツク周波数（₁）も変えられる。従つ
て、このようにスペクトル構造が変化する場合に
折り返し雑音を完全に避けるには、（₁）を充分
大きくするか、或いは入力フイルタ１２の帯域幅
を再生速度比（vR／v_p）に応じて変えなければ
らない。尚、第４図はPCM信号のスペクトル変
化の様子を示し、同図ａは高速再生音のPCM信
号のスペクトル分布、同図ｂは低速再生音の
PCM信号のスペクトル分布を示し、また、特性
（I_o）は入力信号のスペクトル分布を示す。

一般にサンプリング・クロツク（₁）を大きく
することは記憶容量Ｎの増大をもたらすので、コ
スト的な観点からあまり用いられず、通常、入力
フイルタの特性を変化させることが多い。第２図
に於ける入力フイルタ１２は速度制御電圧で遮断
周波数が変化する電圧制御回路可変フイルタとな
つている。

さて、本発明はかかる音声信号の時間軸圧縮伸
長回路に、その回路構成を変更することによつて
音声信号の実時間周波数変換装置としての機能を
付加可能とするものである。すなわち、これは音
楽信号の再生装置に付加してその信号周波数を実
時間で比例例拡大あるいは縮少することにより再
生音の音程（ピツチ）を上下させるものであつ
て、例えば各種の音楽演奏用機器として用いるこ
とが出来る。

第５図は本発明の構成を示すブロツク図であ
る。図に於ける各スイツチは、図示の状態で第２
図と同様音響信号の時間軸圧縮伸長回路を構成し
ている。すなわち、入力端子１１からの入力信号
は、スイツチ２５、入力フイルタ１２、スイツチ
２６、を経て、Ａ―Ｄ変換器１３によつてサンプ
リングされると同時に、デイジタルコード化さ
れ、RAM１４に記憶される。また、読み出され
たデータはＤ―Ａ変換器２０によりアナログ化さ
れ、スイイツチ２７、出力フイルタ２１、スイツ
チ２８を経て、出力端子２２より音声出力する。
書き込みクロツク発生器１６は可変抵抗器３２が
発生する制御電圧V_cによりそのクロツク周波数
が制御されるもので、該クロツク周波数（₁）は
スイツチ２９を経てＡ―Ｄ変換器１３に対するコ
ンバートコマンド信号として、又書き込みアドレ
スカウンタ１５のカウントクロツクとして、ある
いはＲ／Ｗ切換え信号としてＲ／Ｗ切換回路２３
にそれぞれ入力する。読み出しアドレス回路１
９、マルチプレキサ２４によつては第２図の説明
の通りである。前記可変抵抗器３２の制御電圧
（V_c）は図示の如く可変フイルタ１２の遮断周波
数をこれと比例して変化させるもので、該制御電
圧をV_c、遮断周波数を（_c）とすれば、 ₁＝k₁・V_c ……(2) ₂＝k₂・V_c ……(3) なる関係を持つ。但し、k₁およびk₂は定数であ
る。該制御電圧はスイツチ３１を経て再生モータ
１７の速度制御電圧として入力する。即ち V_p＝k₃・V_c ……(4) さて、このようにスイツチ２５〜３１を構成し
て、これを同時に反転させれば、第５図の回路は
切り換つて第６図となる。即ち入力端子１１から
の入力信号は、スイツチ２５からフイルタ２１、
スイツチ２６を経て、一定のクロツク周波数
（₂）のクロツク回路１８でサンプリングされて、
Ａ―Ｄ変換器１３でデジタルコード化され、
RAM１４に記憶される。フイルタ２１の減衰特
性は周波数（₂／２）で充分な減衰度を有するも
のである。RAM１４に記憶されたサンプリング
データの読み出しは可変クロツク回路１６のクロ
ツクに従がうが、この周波数（₁）は可変抵抗器
３２の調整位置で決まる制御電圧による。クロツ
ク周波数（₁）で読み出されたデータは、Ｄ―Ａ
変換器２０を経てアナログ化された後、スイツチ
２７，可変フイルタ１２、スイツチ２８より出力
端子２２を経て出力する。この場合の周波数変換
比（すなわちピツチ変換比）はクロツク周波数
（₁）と（₂）の比（₁／₂）となるので、可変
抵抗器３２を適当に制御することにより、出力音
響信号のピツチ（音程）を任意に変えることが出
来る。このとき出力側に接続される可変フイルタ
１２の遮断周波数（_c）は、(1)、(2)式で示される
ように、制御電圧V_cによりクロツク周波数（₁）
と連動して変化し、周波数（₁／２）で充分な減
衰度を示すので、クロツク成分（₁）が出力信号
帯域に入る部分は無視できる。書き込みおよび読
み出しのアドレス回路１５および１９、アドレス
を切り替えるマルチプレキサ２４、Ｒ／Ｗ回路２
３については第２図で説明した通りである。

本発明はこのように固定周波数のクロツク回
路、外部よりクロツク周波数とフイルタ特性が連
動して制御可能な可変クロツク回路及び可変フイ
ルタ回路、そしてフイルタ特性が固定のフイルタ
回路をスイツチ回路により切換え可能にすること
により、同一の回路構成要素を用いて信号の時間
軸変換回路及び周波数変換回路を構成することが
出来るものであり、多用途の音響信号処理装置を
実現することが出来る。

【図面の簡単な説明】

第１図は時間軸修正の原理を説明するためのブ
ロツク図、第２図は時間軸圧縮伸長回路のブロツ
ク回路図、第３図および第４図はサンプリング値
時系列におけるPCM信号のスペクトル分布を示
す図面、第５図は本発明の音声信号処理装置を示
すブロツク回路図、第６図は同装置を切換えた時
のブロツク回路図を示す。 １１……信号入力端子、１２……可変フイル
タ、１３……Ａ―Ｄ変換器、１４……RAM、１
５，１９……アドレス回路、１６……可変周波数
クロツク発生回路、１７……モータ、１８……固
定周波数クロツク発生回路、２０……Ｄ―Ａ変換
器、２１……L.P.F.、２２……信号出力端子、２
３……Ｒ／Ｗ切換回路、２４……マルチプレキ
サ、３２……制御電圧発生回路。

Claims (1)

【特許請求の範囲】
1. １ 音響信号を一方の外部クロツクに従つてサン
   プリングして記憶すると共に他方の外部クロツク
   に従つてクロツクアウトするための入力クロツク
   端子、出力クロツク端子および記憶回路を含む記
   憶手段と、外部制御信号によりクロツク周波数が
   可変制御される第一クロツク発生手段と、クロツ
   ク周波数が固定の第二クロツク発生手段と、前記
   第一クロツク発生手段のクロツク周波数の変化と
   連動して減衰特性が変化する可変フイルタ手段
   と、前記第一、第二クロツク発生手段を前記記憶
   手段の入力クロツク端子側と出力クロツク端子側
   とに相互に切換える第一スイツチ回路手段と、前
   記可変フイルタ手段を前記記憶手段の入力側ある
   いは出力側に切換える第二スイツチ回路手段を備
   え、前記第一第二スイツチ回路手段は第一の状態
   に於て、前記第一クロツク発生手段を前記記憶手
   段の入力クロツク端子側に、第二クロツク発生手
   段を前記記憶手段の出力クロツク端子側に、前記
   可変フイルタを前記記憶手段の入力側にそれぞれ
   接続して回路全体を時間軸圧縮伸長回路となるよ
   うに構成し、且つ第二の状態に於て、第一および
   第二クロツク発生手段をそれぞれ前記記憶手段の
   出力および入力クロツク端子側に、又可変フイル
   タ手段を前記記憶手段の出力側にそれぞれ接続し
   て回路を周波数変換回路となるように切換接続で
   きるようにしたことを特徴とする音声信号処理装
   置。