JPS5919937Y2 - 音声信号のピツチコントロ−ル装置 - Google Patents

Description

【考案の詳細な説明】 本考案は音声信号のピッチコントロール装置に係り、入
力音声信号のピッチを簡単な回路構成によりコントロー
ルしえ、もって録音時とは異なる速度で再生された音声
信号を、簡単な回路構成により、しかも高品質でクリッ
クノイズもなく録音時の音声信号のピッチと同一ピッチ
で再生上しめうる装置を提供することを目的とする。

第１図は従来の音声信号のピッチコントロール装置の一
例のブロック系統図を示す。

同図中、入力端子１より入来した音声信号はＡ−Ｄ変換
器２に供給され、ここでテ゛ジタル信号に変換された後
ランダム・アクセス・メモリ （ＲＡＭ）３に供給され
る。

このメモリ３はメモリ番地の始めと終りとを接続して環
状にされており、書き込み時のアドレスポインタＰｗは
矢印Ａ方向へ移動しながら逐次メモリ番地へ入カテ゛ジ
タル信号を書き込んでいく。

一方、読み出しアドレスポインタＰＲは、同様に矢印Ｂ
方向へ移動しながら記憶されている情報を読み出す。

この場合、一般にランダム・アクセス・メモリは書き込
みと読み出しとは同時に行なえないので高速時分割に行
なわれる。

続み出されたデジタル信号はＤ−Ａ変換器５でアナログ
信号に変換されて音声信号とされた後出力端子６から出
力される。

ここで、上記アドレスポインタＰｗ、ＰＲの両方の相対
移動速度によって入出力信号間のピッチが異なる。

例えばＰｗよりＰＲの方が遅ければ、入力信号より出力
信号の方がピッチが低くなる。

従って、上記の入力端子１に録音時とは異なる速度（例
えばテープレコーダではテープスピード）で再生された
音声信号を加え、がっ、ピッチ変換率をこの再生速度と
録音速度との比に対応してコントロールすることにより
、録音された原音声信号と同一ピッチで、しかも時間軸
が圧縮（又は伸長）された音声信号が出力端子６から取
り出されることになる。

従って、音声信号記録再生装置にこのピッチコントロー
ル装置を適用し、例えば音声信号の記録スピードの２〜
３倍のスピードで再生した場合は、もとの音声信号のピ
ッチにくらべて再生信号の上昇したピッチを、従来は上
記の如きランダム・アクセス・メモリ３を用いたり、あ
るいはＢＢＤ （パケット・ブリゲート・デバイス）や
ＣＣＤ （チャージ・カップルド・テ゛バイス）等の半
導体素子遅延回路（アナログ・メモリ）よりなる時間軸
変換回路を用いたりして、もとに戻すことにより、録音
音声信号の時間圧縮を行なうことができ、従ってニュー
スや国会中継の再生時間短縮あるいは口述筆記確認の時
間短縮等種々の用途に供し得ることは周知の通りである
。

然るに、上記の従来のピッチコントロール装置は、通常
、ピッチ変換率が可変できるように構成されていて、テ
ープの送りスピードを決めているキャプスタン・モータ
の駆動電圧と連動してピッチ変換率をスムーズに可変修
正できるように構成されているため、Ａ−Ｄ変換器２、
Ｄ−Ａ変換器５、アドレスの時分割コントロール回路等
を必要とし、回路が極めて複雑で高価になるという欠点
があった。

また多くの回路を必要とするため、調整個所が多く煩雑
であった。

更に、上記従来のピッチコントロール装置は、キャプス
タンモータ端子電圧と連動させてピッチ復元率をアナロ
グ的に連続して変える場合には、モータの負荷の変動を
受けるので、ピッチの復元が常に正確とはいえず、ピッ
チが下がりすぎると再生音声信号の明瞭度が著しく損な
われてしまう。

そのため、従来は最悪の状態でも上記の現象が生じない
ようにするため、通常は復元率を少し悪くして、ピッチ
を少し高めにして復元せざるを得なかった。

本考案は上記の諸欠点を除去したものであり、以下第２
図乃至第４図と共にその一実施例について説明する。

第２図は本考案装置のピッチ変換率が寺なる場合の一実
施例のブロック系統図を示す。

７は入力端子で、録音時のスピードとは２倍の速度で再
生され、ピッチ（あるいは周波数）が原音声信号の２倍
に高くされた音声信号が印加される。

本考案装置は入力音声信号のピッチを連続的に可変する
ものではなく、ピッチ変換率をデジタル的に可変するも
のであり、本実施例はピッチを士に下げてもとのピッチ
に戻す場合の回路例である。

これは、１．２倍速や１．５倍速再生では、時間圧縮の
効果は少ないし、３倍速再生では明瞭度が落ちるからで
ある。

また、ピッチコントロール装置は一般に時間圧縮のため
に用いられる場合が多く、時間伸長のためにはあまり用
いられない。

従って、実用上は上記第１図示の回路で充分差し支えな
い。

入力端子７より入来した音声信号は高域フィルタ（ロー
・カット・フィルタ）８によりＩＫＨｚ程度以下の低減
周波数成分が遮断されて５１２ビツトのＢＢＤ９，１０
に夫々同時に加えられる。

また、上記の入力音声信号は後述する切換スイッチＳＷ
４の接点すに供給される。

一方、１１は周波数ｆ。

のクロックパルスを発振する発振器で゛、その出力パル
スをＱ１〜Ｑｌｌの出力端子をもつカウンタ１２に供給
する。

このカウンタ１２はこのクロックパルスを計数し、その
出力端子Ｑｔ 、 Ｑ２ 、・・・・・・、Ｑｌ、より
繰り返し周波数ｆｏ、♀。

・・・・・・ 」Ｌなるパルスを夫々出力する。

上記の各２０４８ 出力パルスのうち、出力端子Ｑ１の出力パルスは切換ス
イッチＳＷ２の接点ｂ、切換スイッチＳＷ３の接点ａに
夫々供給される。

また出力端子Ｑ２の出力パルスは上記スイッチＳＷ２の
接点ａ及びスイッチＳＷ３の接点すに夫々供給される。

また出力端子Ｑ１□の出力パルスは切換スイッチＳＷ２
．ＳＷ３及び後述する切換スイッチＳＷ１をスイッチン
グ制御するためのスイッチング信号としてこれらのスイ
ッチに供給される。

まず、切換スイッチＳＷ１〜ＳＷ４が夫々接点ａ側に接
続されている場合の動作につき説明するに、ＢＢＤ９は
上記カウンタ１２のＱ２出力信号及びこれをインバータ
１３で極性反転した信号を夫々２相のクロックパルスφ
ＩＡ、φ２Ａとして印加され、記憶していた音声信号を
読み出す。

一方、これと同時に、ＢＢＤｌｏは上記カウンタ１２の
Ｑ１出力信号及びこれをインバータ１４で極性反転した
信号を夫々２相のクロックパルスφＩＢ、φ２Ｂとして
印加され、ｆｏ／２の周波数で高域フィルタ８より人力
されている音声信号を書き込む。

上記ＢＢＤ９より読み出された信号は切換スイッチＳＷ
１を介して低域フィルタ１５に供給され、ここでクロッ
ク周波数成分が除去された後、更にＢＢＤ９，１０の挿
入損失を補償するための増幅器１６、切換スイッチＳＷ
４を順次繰て出力端子１７より出力される。

２０４８Ｘ−Ｈ秒後にＢＢＤ９の内容が全部読み出され
ると同時に、上記カウンタ１２のＱ１□出力信号により
切換スイッチＳＷ１〜ＳＷ３は夫々接点す側に切換接続
される。

但し、ＳＷ４は接点ａ側に接続されたままである。

従って、今度はＢＢＤ９が繰り返し周波数ｆＯ／２の２
相のクロックパルスにより入力音声信号の書き込みを開
始し、これと同時にＢＢＤＩＯが繰り返し周波数ｆＯ／
４の２相のクロックパルスにより今まで書き込んだ音声
信号の読み出しを開始する。

このＢＢＤＩＱの出力信号は上記と同様の経路を経て出
力端子１７より出力される。

以下、上記と同様にして２０４８ｘ−；秒間ずつ交互に
ＢＢＤ９，１０より信号が出力される。

上記の説明から明らかなように、ＢＢＤ９，１０は最初
ｆｏ７の周波数のクロックパルスにより高速に書き込ん
だ情報を、ｆＶの周波数のクロックパルスにより書き込
み時とは％の低速で読み出すので、出力端子１７の出力
信号のピッチは、入力端子７の入力音声信号のピッチに
比し％になる。

ＢＢＤ９．１０は５１２ビット全部読み出す毎に出力は
他方の、高速で読み込んだ情報が５１２ビット一杯にな
っている方のＢＢＤへ切換わる。

すなわち、カウンタ１２はテ゛ニーティ・ファクタ５０
％、周波数１：２の２種類のクロック周波数を作り出す
と同時に、ｆＶ４のクロックパルスを５１２ビット数え
てスイッチＳＷ１〜ＳＷ３を切換えるという、３つの役
割を果す。

ｆＯ／２のクロックパルスにより入力を書き込んでいる
方のＢＢＤは、他方のＢＢＤが４／ｆＯ秒がかって内容
をはき出している間に、２回メモリ容量が一杯になって
あふれる。

１回目に一杯になったメモリ内容はスイッチＳＷ１の接
点が他方のＢＢＤに接続されているため、使われること
なく更新される。

２回目に一杯になったメモリ内容が次にｆＶのクロック
ロックパルスで読み出され、利用されることになる。

このようにして取り出された出力端子１７の出力信号は
、Ｑ１出力とＱ２出力とが正確に２：１の周波数関係に
あるという、デジタル的な高精度が得られるため、テー
プレコーダのキャプスタン・サーボをフェイズ・ロック
ド型にしてリファレンス周波数の分周カウンタを１ビッ
ト減らすが否がで正確にテープスピードを２倍と１倍に
切換えられるようにして、スイッチＳＷ４と連動して切
換えることにより、ピッチが正確に復元される。

しがも、本実施例では負荷の変動の影響は原理的に生せ
ず、常に正しいピッチが復元されるので、明瞭度が高い
。

ところで、入力端子７に第３図Ａに示す音声信号が入来
した場合、本考案装置により同図Ａに斜線で示す部分が
切取られ、がっ、つなぎ合わされて同図Ｂに示す如く、
ピッチが％に下げられた信号に変換されて出力される。

同図ＢにＳｌで示す点がＢＢＤ９，１０の出力信号のス
イッチＳＷ１による切換点すなわちスプライシング点（
継ぎ合わせ点）であり、同図Ａ、 Ｂに矢印で示す如
き位相関係の場合は波形が正しくつながっているのでノ
イズは生じない。

しかしながら、第３図Ｃに示す入力信号に対して、出力
端子１７の出力信号が同図りに示す如き信号とされた場
合は、スプライシング点Ｓ２で位相が飛んでいる（波形
が正確に継ぎ合わされていない）ので、ここでクリック
ノイズが発生する。

しかして、音声信号は低域成分の振幅が大なので、特に
スプライシング点で発生する位相飛びによる段差の振幅
は低域成分で著しくなる。

そこで、本考案装置は高域フィルタ８により、上記の低
域成分を遮断するようにし、これによりスプライシング
点におけるクリックノイズの発生を著しく減少せしめて
いる。

また、明瞭度は子音の再現性に係っているが、一般に子
音は基本波に対して高いスペクトラム成分からなってい
るので、上記の高域フィルタ８により入力音声信号の低
域成分を遮断しても明瞭度は損われず、むしろ相対的に
音声スペクトラム中の高域成分のエネルギーが増加する
ので、明瞭度は向上する特長をも有する。

なお、単に明瞭度を向上するためだけならば、高域フィ
ルタ８の接続位置はＢＢＤ９，１０の出力側にあっても
よいのであるが、上記のスプライシング点でのクリック
ノイズ除去のためにはＢＢＤ９゜１０の入力側になけれ
ばならない。

従って第２図に示すように、ＢＢＤ９．１０の入力側に
高域フィルタ８を設けることにより、上記の２つの利点
を同時に有するので効果的である。

第４図は本考案装置のピッチ変換率が２なる場合の一実
施例のブロック系統図を示す。

本実施例は、録音時のスピードとは％倍の速度で再生さ
れ、ピッチが原音声信号の％倍に低くされた音声信号の
ピッチだけを元に戻す場合の例で、ピッチが低くされた
音声信号は入力端子１８より入来し、前記高域フィルタ
８と同一目的で設けられた高域フィルタ１９を経て切換
スイッチＳＷ５の接点ａ、切換スイッチＳＷ６の接点す
に夫々加えられる。

一方、繰り返し周波数ｆ。

のパルスを発振する発振器２０の出力パルスは切換スイ
ッチＳＷ７の接点ｂ、切換スイッチＳＷ８の接点ａに夫
々加えられ、またこれと同時に分周器２１でその周波数
を％カウントダウンされて上記スイッチＳＷ７の接点ａ
。

ＳＷ８の接点す及びカウンタ２２に夫々供給される。

カウンタ２２は入力パルスの繰り返し周波数ｆＯ／／２
を更に”１５１２カウントダウンして出力する。

カウンタ２２の出力パルスは上記切換スイッチＳＷ５〜
ＳＷ８及び後述する切換スイッチＳＷ９に供給され、こ
れらをスイッチング制御する。

まず切換スイッチＳＷ５〜ＳＷ９が夫々接点ａ側に閉成
接続されている場合の動作につき説明するに、高域フィ
ルタ１９で低域成分を遮断された再生音声信号は、切換
スイッチＳＷ５を通して５１２ビツトのＢＢＤ２３に供
給され、ここで分周器２１よりＳＷ７を経てＢＢＤ２３
に入来する繰り返し周波数ｆＯ／／２のパルス及びイン
バータ２４により極性反転されたパルスをクロックパル
スφＩＣ，φ２ｏとして書き込まれる。

ＢＢＤ２３の出力信号は低域フィルタ２５でクロック周
波数成分を除去されて切換スイッチＳＷ９の接点すに加
えられる一方、ＢＢＤ２３の挿入損失を補償するための
ゲイン調整器２６を介して切換スイッチＳＷ５の接点す
に加えられる。

一方、５１２ビツトのＢＢＤ２７は発振器２０より切換
スイッチＳＷ８を介して入来した繰り返し周波数ｆ。

のパルス及び゛インバータ２８により極性反転されたパ
ルスをクロックパルスφＩＤ、φ２Ｄとして印加されて
、今まで記憶していた情報をクロック周波数ｆ。

で続み出している。このＢＢＤ２７より読み出された信
号は、低域フィルタ２９、切換スイッチＳＷ０、増幅器
３１を順次繰て出力端子３２より出力される。

ここで、ＢＢＤ２７はｆＯ／２のクロック周波数で書き
込んだ音声信号を、ｆｏのクロック周波数で続み出すの
で、ピッチを２倍に上げることができるが、ＢＢＤ２７
が記憶情報をすべてはき出した時、他方のＢＢＤ２３は
その記憶容量のまだ半分しか書き込んでいないので、Ｂ
ＢＤ２７の記憶情報が空になったからといってＢＢＤ２
３の読み出しを始めるわけにはいかない。

そこで、ＢＢＤ２７は切換スイッチＳＷ６により書き込
みモードから読み出しモードに切換わると同時に、その
入力を自分の出力に接続される。

すなわち、ＢＢＤ２７の読み出し出力はイ氏域フィルタ
２９、ゲイン調整器３０及び切換スイッチＳＷ６を夫々
経てＢＢＤ２７に再び人力される。

このようにして、ＢＢＤ２７はＢＢＤ２３のテ゛−タ蓄
積が容量一杯になるまで再び同じ情報内容を読み出して
利用する。

そして、接点ａに切換わってから１０２４／ｆ、秒にな
ると、ＢＢＤ２３による入力音声信号の書き込みがその
記憶容量一杯まで行なわれ、他方、ＢＢＤ２７による同
一情報の２回目の読み出しが完了し、これと同時に発生
するカウンタ２２の出力パルスによって切換スイッチＳ
Ｗ５〜ＳＷ９は夫々接点す側に切換接続される。

これにより、今度はＢＢＤ２３が読み出し動作を開始し
、ＢＢＤ２７が書き込み動作を開始する。

このようにして、ＢＢＤ２３，２７より同一情報が２回
ずつ繰り返して、かつ、交互に出力される。

従って入力端子１８に入来した再生音声信号は出力端子
３２よりピッチが２倍に上げられ（時間圧縮して）原音
声信号と同一のピッチで、しかも原音声信号に対して時
間伸長された音声信号として取り出される。

なお、上記の各実施例では、ピッチ変換率＋（第２図）
と２（第４図）の場合について説明したが、クロックパ
ルスを逓倍又は分周し、かつ、それとＢＢＤの記憶容量
等を勘案して切換スイッチＳＷ１〜ＳＷ、を切換える構
成とすることにより、ピッチ変換率をデジタル的に（−
＋）”（ｍは１又は−１以外の整数）にすることは容易
にできる。

また、ＢＢＤに限らず、ＣＣＤ、コンデンサメモリ等の
他のアナログ・メモリでも初期の目的を達成し得るもの
である。

上述の如く、本考案になる音声信号のピッチコントロー
ル装置は、所定周波数の信号を発生出力する信号発生器
と、該信号発生器の出力信号を分周又は逓倍して繰り返
し周波数が互いに偶数倍の整数関係にある第１及び第２
のデジタル信号を生成するデジタル信号生成回路と、上
記の再生された音声信号の低域成分を遮断するフィルタ
と、上記第１又は第２のデジタル信号をクロックパルス
として該フィルタを通過した再生音声信号の時間軸変換
を行なう第１及び第２のアナログ・メモリと、該第１及
び第２のアナログ・メモリへの上記第１及び第２のテ゛
ジタル信号伝送路と該第１及び第２のアナログ・メモリ
の出力信号伝送路とに設けられ上記第１及び第２のデジ
タル信号に同期したスイッチング信号により該第１及び
第２のアナログ・メモリの読み出し動作と書き込み動作
とを交互に切換えて同時に行なわせる動作選択用切換ス
イッチと、該第１及び第２のアナログ・メモリのうち時
間軸圧縮時には読み出し側のアナログ・メモリのメモリ
内容が全部読み出された時点で該動作選択用切換スイッ
チを切換え、時間軸伸長時には書き込み側のアナログ・
メモリの容量一杯まで該フィルタを通過した再生音声信
号を書き込んだ時点で該動作選択用切換スイッチを切換
える手段とよりなり、上記第１又は第２のアナログ・メ
モリより読み出される音声信号のピッチ変換率を（％）
０ （但しｎは正又は負の整数）としたため、時間圧縮
又は伸長を、Ａ−Ｄ変換器、Ｄ−Ａ変換器あるいはアド
レスの時分割コントロール回路又はピッチ変換率を連続
的に可変しうる装置で必要としたランプ波形発生器、ス
イープ信号発生器、ブランキング信号発生器、ゼロクロ
ス検出器等の回路を悉く不要にでき、従って回路構成を
簡単にしえ、かつ、安価に構成でき、デジタル信号によ
り時間軸変換を行ない、がっ、出力を切換えるようにし
ているため、極めて高精度なピッチコントロールを行な
うことができ、ピッチをアナログ的に連続してコントロ
ールしうる装置のようにピッチを予め少し高めにしてお
く必要は全くなく常に正しいピッチが復元できるので明
瞭度を向上でき、更に、上記第１及び第２のアナログ・
メモリの入力段に低域周波教成分を遮断するフィルタ回
路を設けであるので、スプライシング点で発生するクリ
ックノイズを著しく減少させることができる等の数々の
特長を有するものである。

【図面の簡単な説明】

第１図は従来装置の一例のブロック系統図、第２図は本
考案装置のピッチ変換率が士なる場合の一実施例のブロ
ック系統図、第３図Ａ−Ｄは夫々第２図の入力信号波形
と出力信号波形との位相関係を説明するための信号波形
図、第４図は本考案装置のピッチ変換率が２なる場合の
一実施例のブロック系統図である。 ３・・・・・・ランダム・アクセス・メモリ （ＲＡＭ
）、７．１８・・・・・・再生音声信号入力端子、８，
１９・・・・・・高域フィルタ、９．１０．２３．２７
・・・・・・パケット・ブリゲート・デバイス（ＢＢＤ
）、１１．２０・・・・・・発振器、１２゜２２・・・
・・・カウンタ。

Claims (1)

【実用新案登録請求の範囲】
1. 録音速度とは異なる速度で再生された音声信号のピッチ
   を、録音前の原音声信号のピッチに戻す装置において、
   所定周波数の信号を発生出力する信号発生器と、該信号
   発生器の出力信号を分周又は逓倍して繰り返し周波数が
   互いに偶数倍の整数関係にある第１及び第２のテ゛ジタ
   ル信号を生成するデジタル信号生成回路と、上記の再生
   された音声信号の低域成分を遮断するフィルタと、上記
   第１又は第２のデジタル信号をクロックパルスとして該
   フィルタを通過した再生音声信号の時間軸変換を行なう
   第１及び第２のアナログ・メモリと、該第１及び第２の
   アナログ・メモリへの上記第１及び第２のデジタル信号
   伝送路と該第１及び第２のアナログ・メモリの出力信号
   伝送路とに設けられ上記第１及び第１及び第２のデジタ
   ル信号に同期したスイッチング信号により該第１及び第
   ２のアナログ・メモリの読み出し動作と書き込み動作と
   を交互に切換えて同時に行なわせる動作選択用切換スイ
   ッチと、該第１及び第２のアナログ・メモリのうち時間
   軸圧縮時には読み出し側のアナログ・メモリのメモリ内
   容が全部読み出された時点で該動作選択用切換スイッチ
   を切換え、時間軸伸長時には書き込み側のアナログ・メ
   モリの容量一杯まで該フィルタを通過した再生音声信号
   を書き込んだ時点で該動作選択用切換スイッチを切換え
   る手段とよりなり、該第１又は第２のアナログ・メモリ
   より読み出される音声信号のピッチ変換率を（３Ａ）’
   （但しｎは正又は負の整数）とするように構成した音声
   信号のピッチコントロール装置。