JPS6128290Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、例えばVTR（ビデオテープレコー
ダ）を用いたPCM信号記録再生装置に適用して
好適なPCM信号記録装置に関する。

VTRに対してPCM信号処理回路をアダプタ構
成として付加することにより、本来は、映像信号
を記録再生するためのVTRをPCM信号記録再生
装置の伝送媒体として使用する装置が既に実用化
されている。この場合、VTR自体の構成に何等
の変更を加えないために、映像信号と同様の信号
形態にPCM信号を変換している。即ち映像信号
の垂直ブランキング期間に相当するデータ欠如期
間を有するものにPCM信号が時間軸圧縮される
と共に、水平同期パルス及び垂直同期パルスと同
様の同期信号がPCM信号に付加される。ところ
で、VTRは、回転磁気ヘツドが磁気テープの幅
方向を横切つて信号を記録するために、ヘツド切
替時点で切替ノイズが発生する。このヘツド切替
時点は、垂直同期信号の前縁を基準としてその
（７±２）Ｈ（Ｈは１水平区間）前の所に位置す
るように定められている。そこで、PCM信号が
切替ノイズで誤まらないように、切替ノイズが発
生しうる期間には、PCM信号を記録しないよう
にするのが普通であつた。しかし、ヘツド切替時
点は、VTR個々の間でバラツキがあり、更に経
時変化や温度によつても変動するので、PCM信
号の部分に切替ノイズが入り、データが誤る可能
性があつた。然も、この誤りは、ドロツプアウト
により誤りとは異なり、一定周期で常に発生す
る。

本考案は、上述の点を考慮し、磁気テープの切
替時点の近傍には、所定区間のPCM信号を繰り
返して記録し、再生時には、この繰り返して記録
された２つのPCM信号のうちでヘツド切替ノイ
ズが誤つていない方のPCM信号を用いるように
したものである。

以下、本考案の一実施例について説明する。第
１図において、１はヘリカルスキヤン方式の回転
２ヘツド形VTRを示す。この例は、VTR１の映
像入力端子２ｉ及びその映像出力端子２ｏに
PCM信号処理回路をアダプタとして接続するこ
とによつて本来は、ビデオ信号の記録再生のため
のVTR１をオーデイオ信号のPCM記録・再生に
も用いるようにしたものである。

３Ｌ及び３Ｒで示される入力端子には、夫々ス
テレオオーデイオ信号の左チヤンネル信号及び右
チヤンネル信号が供給される。左右のチヤンネル
の信号がローパスフイルタ４Ｌ及び４Ｒを介して
サンプリングホールド回路５Ｌ及び５Ｒに供給さ
れることによつてサンプリングされ、そのサンプ
リング出力がAD変換器６Ｌ及び６Ｒによつてコ
ード化され、その出力がエンコーダ７に供給され
る。エンコーダ７によつてPCM信号の時間的イ
ンターリーブ、パリテイ信号の付加、時間軸圧縮
等の処理がなされ、直列コードとして同期混合回
路８に加えられる。９は、基本クロツク発振器を
示し、この基本クロツクからサンプリングパル
ス、AD変換用のクロツクパルス、複合同期信
号、エンコーダ７に対する制御信号等がパルス発
生回路１０により形成され、同期混合回路８の出
力がVTR１のビデオ入力端子２ｉに供給され
る。

VTR１により再生され、ビデオ出力端子２ｏ
に取り出されたPCM信号がクランプ回路１１を
介してデータ及び同期分離回路１２に供給され
る。データ及び同期分離回路１２で分離された複
合同期信号がパルス発生回路１３に供給され、同
じく分離されたPCM信号がデコーダ１４に供給
される。デコーダ１４により時間軸伸長、誤りの
検出及び訂正等の処理がなされ、DA変換器１５
Ｌ及び１５Ｒに供給され、そのアナログ出力がロ
ーパスフイルタ１６Ｌ及び１６Ｒを介して出力端
子１７Ｌ及び１７Ｒに導れる。クランプ回路１１
に対するクランプパルス、データ及び同期分離回
路１２に対する制御信号、デコーダ１４に対する
制御信号、DA変換器１５Ｌ，１５Ｒに対するク
ロツクパルス等がパルス発生回路１３によつて形
成される。この場合のタイムベースが再生複合同
期信号である。

第２図は、上述のエンコーダ７の構成も示すも
ので、１８は時間軸圧縮及びインターリーブ用の
RAM（ランダムアクセスメモリー）である。入
力端１９ｉからは、AD変換器６Ｌ及び６Ｒの出
力が直列コードとされて供給され、パリテイ発生
回路２０にて例えば６ワードに対する２通りのパ
リテイ信号が形成され、このPCM信号とパリテ
イ信号とRAM１８に書込まれる。また基本クロ
ツク発振器９からの基本クロツクがパルス発生器
２１に供給されることで、書込みピツトクロツク
RWC及び読出しビツトクロツクRRCが形成され
る。時間軸圧縮のために書込みビツトクロツク
RWCの周波数に比して読出しビツトクロツク
RRCの周波数が高いものとされている。２２Ｗ
は、書込みビツトクロツクRWCから書込み側の
ビツトアドレス、ワードアドレス、ブロツクアド
レスの各信号を発生する書込みアドレス回路であ
り、２２Ｒは、読出しビツトロツクRRCから読
出し側のビツトアドレス、ワードアドレス、ブロ
ツクアドレスの各信号を発生する読出しアドレス
回路である。この書込み側又は読出し側の何れか
のアドレス信号がアドレスセレクタ２３で選択さ
れてRAM１８に与えられる。RAM１８に対する
Ｒ／Ｗ制御信号及びアドレスセレクタ２３に対す
る制御信号が制御信号発生回路２４で形成され
る。RAM１８から読出されたPCM信号及びパリ
テイ信号がCRC発生器２５に供給され、その出
力端子１９ｏに記録PCM信号が現れる。この記
録PCM信号に対し同期信号が付加される。

第３図は、前記PCM信号の１ブロツク分を示
す。１ブロツクは、左チヤンネル及び右チヤンネ
ルの夫々のオーデイオ信号の３ワードずつの計６
ワードのPCM信号と、２ワードのパリテイ信号
と、これらPCM信号及びパリテイ信号に対する
CRC故ードとで構成され、この１ブロツク分が
水平同期信号HDで規定される1H内のデータ期間
に挿入される。１フレーム５２５Ｈが２６２Ｈの
第１フイールドと（263H）の第２フイールドと
に分割されており、第１フイールドの最初の水平
区間から245番目の水平区間迄に第４図に示すよ
うにPCM信号の１番目のブロツクから245番目迄
のブロツクが夫々挿入される。また、映像信号の
垂直ブランキング期間に相当するものとしてデー
タ欠如期間IRGが時間軸圧縮により形成される。
つまり、3Hの長さの垂直同期信号VDの前後に
夫々3H及び2Hの長さの等化パルス期間が設けら
れ、後の等化パルス期間の更に後に3Hのデータ
欠如期間が設けられ、全体として11Hのデータ欠
如期間IRGが設けられる。このデータ欠如期間
IRGの前の246番目の水平区間から251番目の水平
区間迄の6Hの期間にPCM信号の240番目のブロツ
クから245番目までのブロツクが繰り返して記録
される。

このように１フイールド分のPCM信号のうち
最後の６ブロツク分を繰り返して記録するために
は、RAM１８に対する読み出しブロツクアドレ
ス制御をすれば良い。第５図において、２６Ｒ
は、読出しブロツクアドレスカウンタを示し、こ
れには読出しブロツクロツクRICが供給される。
ブロツクロツクRICは、ビツトクロツクRRCをカ
ウントダウンすることで形成され、この例では、
1H内に１ブロツクが挿入されるから、ブロツク
ロツクRLCの周期も1Hとされる。時間軸圧縮の
ために、RAM１８に対する書込み動作が連続し
てなれるのに対し、第６図Ａに示すようにブロツ
クロツクRLCが251個発生してからデータ欠如期
間IRGでその発生が休止（ビツトクロツク及びワ
ードクロツクも同様）することでデータ欠如期間
IRGでは、読出し動作がなされない。このブロツ
クアドレスカウンタ２６Ｒからの出力信号が減算
器２７及びアドレス検出器２８に加えられる。ア
ドレス検出器２８は、ブロツクアドレスが245番
地になることを検出するもので、この検出出力に
よつて〔６〕発生器２９から〔６〕が発生して減
算器２７に供給される。減算器２７の出力が読出
しブロツクアドレスとしてアドレスセレクタ２３
を介してRAM１８に供給される。従つて第６図
Ｂに示すように、１フイールドの最初の１番目か
ら245番目迄にブロツクアドレスが順次変化する
と、ブロツクアドレスが240番地に戻り、再び245
番地迄進むことになる。このようにして１フイー
ル分のPCM信号のうち最後の６ブロツク分を繰
り返して記録することができる。

次に、このようにして記録されたPCM信号が
VTR１により再生されると、第４図においてSn
で示すヘツド切替ノイズを含む信号が現れる。再
生時では、デコーダ１４において、PCM信号が
時間軸伸長されるので、書込みクロツクの周波数
より読出しクロツクの周波数が低いものとされて
おり、データ欠如期間IRGで書込み動作を休止す
ると共に、読出し動作が連続してなる。また、デ
コーダ１４においては、RAMへの書込みに先立
つてCRCコードによる誤り検出がなされる。こ
の誤り検出は、再生PCM信号の１ブロツク分を
多項式で表現し、予め定められた生成多項式で割
算することによつてなされ、余りがなければ誤り
がないと判別し、何等かの余りが生じれば、その
１ブロツクに含まれるPCM信号及びパリテイ信
号を誤つているものと判別するものである。この
判別の結果が１ビツトとして各ワードに付加され
て後の誤り訂正或いは誤り補正のために用いられ
る。一例として第４図に示すように、248番目の
水平区間で切替ノイズSnが発生するときには、
ここに記録されている第242番地のブロツクのデ
ータが誤つているものとしてCRCコードで検出
される。

従来から知られている２重送りによる誤り訂正
方法では、２重に送られてくる２つのデータを
夫々バツフアメモリーに貯えて正しいデータをこ
のバツフアメモリーより取り出すようにしてい
る。この方法では、バツフアメモリーが必要とな
るので、この例では、より簡単な方法で正しいデ
ータを得ている。即ち、第６図に示すRAM１８
の読み出しブロツクアドレスの制御と同様の制御
をデコーダ１４にRAMの書込みブロツクアドレ
スに対して行ない、その際にCRCコードによる
誤り検出の結果を用いてRAM１８に対するＲ／
Ｗ制御信号を制御する。一例として第４図に示す
ようにヘツド切替ノイズSnが存在している場合
を考える。再生系の書込みブロツクロツクの240
番目から245番目で書込まれる再生PCM信号の
240番地から245番地の各ブロツクには、切替ノイ
ズSnが含まれてないので、CRCコードで誤りが
検出されず、その結果、このデータがそののまま
RAMに書込まれる。この場合には、次の246番目
から251番目までの書込みブロツクロツクによる
ブロツクアドレスに対する再生PCM信号の書込
みは、Ｒ／Ｗ制御信号を書込みレベルとしないこ
とで禁止される。もし、ヘツド切替ノイズSnが
第４図の場合と異なり、より前の時点例えば244
番目の水平区間で生じたとする。これがCRCコ
ードで検出されたときは、上述とは異なり、246
番目かな251番目までの書込みブロツククロツク
が供給されている間でもＲ／Ｗ制御信号を書込み
レベルとして、240番目〜245番目のブロツクの
PCM信号が改めて書込まれる。以前の誤りを含
む240番目〜245番目のブロツクは消去されること
になる。

このように最初の６ブロツク分のPCM信号が
誤つているときには、自動的に後の６ブロツク分
のPCM信号をRAMに書込む場合、後の６ブロツ
ク分のPCM信号が誤つている可能性もある。し
かし、ヘツド切替ノイズSnによつて１フイール
ドの所定位置のPCM信号が常に誤まれることを
防止することができる。

上述せる所から明かなように本考案に依れば、
VTR個々のバラツキ、温度変動及び経時変化に
よつてヘツド切替時点が規格から外れた場合で
も、ヘツド切替ノイズによるPCM信号の誤りを
回避することができる。また、このようなヘツド
切替位置の変動を考慮して必要以上のデータ欠如
期間を設けないですむので、PCM信号を効率よ
く伝送することができる。

なお、本考案は、回転２ヘツド型のVTR以外
の４ヘツド型VTR等に対しても適用して同様の
利益があることは勿論である。また、上述の一実
施例では、１フイールドを単位としてブロツクド
レスを定めたが、インターリーブとの関係で複数
ブロツク例えば35ブロツクを１単位とする場合も
あり、この場合では１フイールドの最後の35ブロ
ツクに対して同様の処理がなされる。

【図面の簡単な説明】

第１図は本考案の一実施例の全体のブロツク
図、第２図はそのエンコーダの部分のブロツク
図、第３図及び第４図はPCM信号の記録波形の
説明に用いる線図、第５図及び第６図は所定間隔
のPCM信号を繰り返して記録するためのブロツ
ク図及びその説明に用いる線図である。 １はVTR、６Ｌ，６ＲはAD変換器、７はエン
コーダ、１４はデコーダ、１５Ｌ，１５ＲはDA
変換器、１８はRAMである。

Claims (1)

【実用新案登録請求の範囲】
1. 回転磁気ヘツドにより磁気テープにPCM信号
   を記録するようにしたPCM信号記録装置におい
   て、ランダムアクセス可能なメモリと、該メモリ
   へ入力されたPCM信号を書込むための書込みア
   ドレス信号発生回路と、上記メモリより時間軸圧
   縮されたPCM信号を読み出すための読み出しア
   ドレス信号発生回路とを有し、上記読み出しアド
   レス信号発生回路に読み出しアドレス制御回路を
   設け、回転磁気ヘツドの切替時点より所定区間前
   のPCM信号を繰り返して記録するようにした
   PCM信号記録装置。