JPS6262Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は例えばVTR（ビデオ・テープ・レコ
ーダ）等の広帯域信号記録再生装置を用いてオー
デイオ信号をPCM方式で記録再生するのに使用
して好適なコード誤り検出回路に関する。

本考案の理解の容易のため上述のようなオーデ
イオ信号のPCM方式による記録再生装置の一例
について説明する。

第１図において、１はヘリカルスキヤン方式の
回転２ヘツド形VTRを示し、２ｉはその記録信
号入力端子、２ｏはその再生信号出力端子であ
る。また、３はオーデイオ信号の入力端子を示
し、このオーデイオ信号はサンプリングホールド
回路４でサンプリングされ、AD変換器５でサン
プリング出力が例えば13ビツトの並列コードに変
換され、さらに並列直列変換器６により直列コー
ドに変換され、時間軸を圧縮するためのメモリー
装置７に書き込まれる。メモリー装置７の読出し
出力は混合器８に供給され、混合器８にて同期信
号及び等化パルスが付加され、VTR１の記録信
号入力端子２ｉに供給され、図示せずもFM変調
器等から構成されるVTR１の記録系を介して２
つの回転磁気ヘツドに供給され、この回転磁気ヘ
ツドにより磁気テープ上に傾斜したトラツクとし
て順次記録される。

なお、９はサンプリングホールド回路４に供給
されるゲートパルス、AD変換器５、直列並列変
換器６及びメモリー装置７に対するクロツクパル
ス、並びに等化パルス及び同期信号を発生するパ
ルス発生器を示し、１０は記録時のタイムベース
となる固定の基準クロツク発生器を示す。

再生時では、VTR１の端子２ｏから記録信号
波形と同様の波形の再生信号が現れ、この再生信
号が同期分離回路２８に供給され、その出力には
同期信号及び等化パルスの除去されたデータのみ
が得られ、これがメモリー装置２７に書き込まれ
る。メモリー装置２７は記録時とは逆にデータを
時間軸について伸長し、併せてジツタ等の時間軸
変動分を除去するもので、メモリー装置２７の読
出し出力は欠如期間がない連続したデータで且つ
時間軸変動分が除去されたものとなり、これが直
列並列変換器２６により例えば13ビツトの並列コ
ードとされ、DA変換器２５及びローパスフイル
タ２４を介することにより端子２３に連続したオ
ーデイオ信号が復調されて得られる。同期分離回
路２８により分離された同期信号はパルス発生器
２９に供給され、この同期信号を再生時のタイム
ベースとしてメモリー装置２７に対するクロツク
パルス、直列並列変換器２６及びDA変換器２５
に対するクロツクパルスが形成される。

このようにVTR１を用いてオーデイオ信号を
PCM方式で記録及び再生する場合、記録信号波
形はテレビ信号と形式上は略々同一とされてい
る。これはオーデイオ信号をPCM方式で記録再
生するための信号処理回路をアダプタ形式とな
し、このアダプタを取り付けないときはテレビ信
号の記録再生を行なう本来の機能を有すると共
に、アダプタを取り付ければVTR１自体に変更
を加えずに高品位のオーデイオ信号の記録再生を
なしうるようにするためである。この場合、テレ
ビ信号は水平及び垂直ブランキング期間のように
映像信号が含まれない期間を有するのに対し、オ
ーデイオ信号は連続した信号である。このため、
特に垂直ブランキング期間に相当するようなデー
タ欠如期間を形成するために、記録時ではメモリ
ー装置７により時間軸を圧縮し、再生時にはデー
タ欠如期間を除去するために、メモリー装置２７
により時間軸を伸長しているのである。

第２図Ａは上述の記録再生装置における記録信
号波形の一例を示し、テレビ信号の１フイールド
を単位としてテレビ信号と同様に水平同期信号
HD及び垂直同期信号VDとデータが直列に配され
ている。水平同期信号HDはデータの“０”より
更に負のレベルとなるものである。そしてデータ
欠如期間IRGは垂直ブランキング期間に相当する
もので、この期間IRGにテレビ信号の等化パルス
と同様の3Hの期間にわたつて等化パルスが挿入
されると共に、この等化パルスに引続く3Hの期
間に垂直同期信号VDが挿入される。ここで、Ｈ
はテレビ信号の１水平周期であり、水平同期信号
HDの周期は例えば（１／３Ｈ）であり、各水平同期信 号HDの間に１ワード（13ビツト）のコードが挿
入される。第２図Ｂは、水平同期信号HD及び１
ワードのコード（図では簡単のため“１”及び
“０”が交互の場合を示す）を示し、BHは水平同
期信号HDのバツクポーチを示す。このバツクポ
ーチBHには、VTR１内においてAGC動作の基準
とされる所定レベルのパイロツト信号が挿入され
たりする。

かかるPCM方式によるオーデイオ信号の記録
再生装置では、VTR１の再生出力には、VTR１
を用いているためにドロツプアウトによる誤りが
含まれる場合がある。然もこの誤りは１ワードを
（１／３Ｈ）の期間に選ぶような場合には、１ワード以 上のコードのドロツプアウトとして連続して現れ
ることが殆どである。このようなコード誤り即ち
バースト誤りを検出することが必要である。

本考案はかかるPCM方式によるVTRを用いた
オーデイオ信号の記録再生装置におけるコード誤
りの検出に適用できるコード誤り検出回路を提供
せんとするものである。

以下、本考案の一例について説明するに、記録
系については第１図と同様であり、再生系につい
てのみ第３図に示す。第３図において、３０は
VTR１の再生信号出力端子２ｏよりの再生信号
が供給される波形整形回路を示す。波形整形回路
３０の出力には同期信号が除去されたコードと
VTR１におけるドロツプアウトによつて生じた
ノイズ（このノイズは一般にドロツプアウトによ
りVTR１のFM復調系の入力が消失することによ
つて大レベルのものとなる）に対応するパルスが
生じる。この波形整形回路３０の出力がＤ形フリ
ツプフロツプ３１ａ及び３１ｂに供給され、夫々
のＤ形フリツプフロツプの出力が直列並列変換器
３２ａ及び３２ｂに供給される。一方の直列並列
変換器３２ａの出力には１ワードの例えば13ビツ
トのコードa₁〜a₁₃が生じ、他方の直列並列変換
器３２ｂの出力には１ワードの例えば13ビツトの
コードb₁〜b₁₃が生じる。これらのコードa₁〜a₁₃
及びb₁〜b₁₃が一致検出回路３３に供給される。
一致検出回路３３はコードa₁〜a₁₃及びb₁〜b₁₃が
一致しているか否かを判別するもので、一例とし
て13個のエクスクルーシブオア回路の夫々に、互
いのコードの等しい重みのビツト同士を供給し、
更に、エクスクルーシブオア回路の出力を共通の
オア回路に供給する構成とされている。従つてか
かる一致検出回路３３に依れば、コードa₁〜a₁₃
及びb₁〜b₁₃が一致しているときは“０”、また１
ビツトでも異なつていれば“１”なる検出出力が
発生する。この検出出力が“１”であることはド
ロツプアウト等によつてその１ワードにコード誤
りが生じていることを意味する。そして、この検
出出力が前述の第１図について説明したような再
生系のDA変換器２５とローバスフイルタ２４の
間に挿入されたホールド回路３４に対する制御信
号となされる。ホールド回路３４はコード誤りが
生じておらず、従つて検出出力が“０”のとき
は、DA変換器２５の出力をそのままローバスフ
イルタ２４を介して出力端子２３に導くと共に、
コード誤りが生じて従つて検出出力が“１”のと
きは、以前の１ワードのコードがDA変換された
アナログ信号をホールドしておくものである。

また、第３図において破線で囲んで示すのは
PLL回路３５であり、位相比較回路３６と可変周
波数発振器３７と分周器３８からなるもので、可
変周波数発振器３７の出力パルスＳ_aは同期分離
回路２８よりの水平同期信号HDと同期し且つ再
生出力の１ビツトに相当する周期の1/2の周期の
ものとなる。かかるPLL回路３５の出力パルスが
単安定マルチバイブレータ３９及び４０に供給さ
れる。これら単安定マルチバイブレータ３９及び
４０は異なる時定数のものであるが、何れの時定
数も出力パルスのパルス幅が１ビツトに相当する
周期を越えないように選ばれている。単安定マル
チバイブレータ３９の出力パルスＳ_bが、波形整
形回路３０の出力が供給されるＤ形フリツプフロ
ツプ３１ａのクロツク入力となされ、単安定マル
チバイブレータ４０の出力パルスＳ_cが、Ｄ形フ
リツプフロツプ３１ｂのクロツク入力となされ
る。更に、可変周波数発振器３７の出力パルスＳ
_aが直列並列変換器３２ａ及び３２ｂにクロツク
パルス（シフトパルス）として供給される。

上述の本考案の一例によるコード誤りの検出に
ついて、第４図を参照しながら説明するに、ここ
では簡単のため１ワードが５ビツトで第４図Ａに
示すように（10110）の場合の例である。第４図
ＢはPLL回路３５の可変周波数発振器３７の出力
パルスを示し、第４図Ｃ及び第４図Ｄは夫々単安
定マルチバイブレータ３９及び４０の出力パルス
である。そしＤ形フリツプフロツプ３１ａにおい
て、第４図Ａで白丸で示す出力パルスＳ_bの立上
りのタイミングで波形整形回路３０の出力（第４
図Ａ）のレベルが順次検出され、これが直列並列
変換器３２ａに供給されることにより、各レベル
に対応したビツトからなる並列のコードa₁〜a₁₃
が形成される。他方のＤ形フリツプフロツプ３１
ｂにおいて、第４図Ａで黒丸で示す出力パルスＳ
_cの立上りのタイミングで波形整形回路３０の出
力（第４図Ａ）のレベルが順次検出され、これが
直列並列変換器３２ｂに供給されることにより、
各レベルに対応したビツトからなる並列のコード
b₁〜b₁₃が形成される。従つて図示のようにコー
ド誤りが生じてない場合では、コードa₁〜a₁₃及
びb₁〜b₁₃は共に（10110）となり、一致検出回路
３３の出力は“０”である。ここでドロツプアウ
ト等によりコード誤りが生じると、波形整形回路
３０の出力パルスは不規則な周期となるのでコー
ドa₁〜a₁₃とb₁〜b₁₃とは異なつたものとなり、一
致検出回路３３の出力が“１”となり、この検出
出力によりホールド回路３４が動作してコード誤
りが含まれる１ワードのコードは無効とされて、
それ以前の正しい１ワードのコードに対応するア
ナログ信号がホールドされる。

上述せる所より明かなように、本考案に依れば
ドロツプアウト等によりコードのビツト周期が乱
れるコード誤りを検出することができる。一般に
パリテイチエツクによる誤り検出が知られている
が、ドロツプアウトによる誤りは、確率が高く、
また連続して生じる場合が殆どであるので、パリ
テイチエツクは余り有効ではない。本考案はかか
るドロツプアウトによる誤りを検出するうえで有
効であり、従つて前述のようにVTRを用いて
PCM方式によりオーデイオ信号を記録再生する
装置に使用して好適である。

なお、上述の例では、１ビツトに相当する期間
内で２通りのタイミングでコードのレベルを検出
するようにしたが、２以上のタイミングであれば
同様にしてコード誤りを検出できる。

【図面の簡単な説明】

第１図は本考案を適用しうるVTRを用いた
PCM方式によるオーデイオ信号の記録再生装置
のブロツク図、第２図はその記録信号波形図、第
３図は本考案の一例のブロツク図、第４図はその
説明に用いる波形図である。 １はVTR、２ｉはその記録信号入力端子、２
ｏはその再生信号出力端子、５はAD変換器、２
５はDA変換器、２６，３２ａ，３２ｂは直列並
列変換器、３３は一致検出回路である。

Claims (1)

【実用新案登録請求の範囲】
1. アナログ信号がAD変換されて１ワードが複数
   ビツトのコードで構成されたPCM信号が入力さ
   れる入力端子と、上記複数ビツトの各１ビツトに
   相当する期間内の少なくとも異なる２点の複数タ
   イミングで、上記PCM信号の信号レベルを検出
   するレベル検出回路と、このレベル検出回路から
   の上記複数タイミングの各検出レベルを上記１ビ
   ツトごとに比較し、上記１ワードを構成する複数
   ビツトの中で、１ビツトでも検出レベルの相違す
   るビツトがあつた場合と、すべてのビツトの検出
   レベルが一致した場合とを区別する検出信号を、
   上記１ワードに対して出力する一致検出回路と、
   すべてのビツトの検出レベルが一致した場合を示
   す検出信号が出力された時、上記１ワードのコー
   ドを正しいものとして出力する出力端子と、１ビ
   ツトでも検出レベルの相違するビツトがあつた場
   合を示す検出信号が出力された時、上記１ワード
   のコードを誤りとして他の正しいワードを用いて
   補間処理する処理回路とを有することを特徴とす
   るコード誤り検出回路。