JPS6117057B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はオーデイオ信号をデジタル化してデイ
スク記録媒体に記録し、再生するに有用なデジタ
ル記録再生方式に関する。

音声や楽音等の所謂オーデイオ信号をデジタル
化してデイスク記録媒体に記録する場合、従来一
般に次のようにしている。即ち、オーデイオ信号
の１サンプル分を１ワードのデータ信号とし、数
ワードのデータ信号D₁，〜，Ｄ_oに対して Σ：MOD2演算 Ｔ：マトリツクス なる各１ワードのパリテイ信号Ｐ，Ｑを付加す
る。そしてこれらをインターリーブしてパースト
性のエラーに対する対策を施したのち、１ワード
分に相当する第１の同期信号Ｓ_yoc．とエラーチ
エツク信号ECCを付加して第１図に示す如き小
ブロツク、つまり第１ブロツクを形成している。
更に複数の上記第１ブロツクを統合しこれに第２
の同期信号Ｓ_yc．および制御信号Ｃ_BCを付加して
第２ブロツクを形成し、これを一単位として記録
に適したMFM等の符号変換を施してデイスク記
録媒体に記録している。尚、上記制御信号Ｃ_BCは
多重化チヤンネル数やデータ信号の検索に用いら
れるアドレス情報等を含むものである。

しかして上記第１図に示すフオーマツトでデイ
スク記録媒体に記録された信号は例えば第２図に
示す構成の再生装置にて再生復元される。即ち、
符号変換装置１は前記MFM化された信号を元の
デイジタル信号形態に復元しており、クロツク再
生回路２は再生信号のクロツク、つまりビツト同
期信号を再生している。同期分離回路３は上記再
生クロツクに従つて前記再生信号中から第２ブロ
ツクに付与された第２の同期信号Ｓ_yc．を再生
し、第２ブロツクの同期確立を行つている。また
同期分離回路４は上記第２の同期信号Ｓ_yc．と再
生クロツクとに従つて再生信号中から前記第１の
同期信号Ｓ_yoc．を再生している。これによつて
前記第１ブロツクの同期が確立される。しかして
メモリ５は上記第１および第２の同期信号に従つ
て再生信号中のデータ信号およびパリテイ信号を
順次所定のアドレスに書き込むと共に、エラーチ
エツク回路６にて分離されたエラーチエツク信号
ECCを各ワードにそれぞれ付与している。この
メモリ５にて上記データ信号およびパリテイ信号
がデインターリーブされて出力される。エラー訂
正回路７は上記出力信号を入力し、パリテイ信号
P.Qに基づくデータ信号D₁，〜，Ｄ_oのエラー訂
正を施すもので、その訂正出力はＤ／Ａ変換器８
にてアナログ信号に変換されている。また制御信
号再生回路９は前記第１および第２の同期信号に
従つてメモリ５からの出力信号中より前記制御信
号Ｃ_BCを分離し再生している。この制御信号Ｃ_BC
に従つてデマルチプレクサ１０が作動し、前記ア
ナログ変換されたデータ信号を所定のチヤンネル
に出力している。かくしてここにデイスク記録媒
体に記録された信号の再生復元が行われる。

ところで上記信号再生を正しく行う為には第１
および第２の同期信号の再生が重要な課題とな
る。例えば同期信号位置が正規の位置から外れる
と各データワードが大きく狂い、この結果信号品
質の著しい劣化を招く。そこで従来より第２の同
期信号にて第２ブロツクの同期確立をはかり、そ
の上で第１の同期信号により第１ブロツクの同期
確立をはかるようにしているのだが、第１および
第２なる２つの同期信号を要する為に制御が煩雑
であつた。しかも第２の同期信号に対応する第２
ブロツクのビツト数がかなり多く、これが為に同
期信号のビツト数を多くして正確化をはかる必要
がある。これ故同期分離回路３のハード構成が相
当複雑化した。更には一定時間にデイスク記録媒
体より再生されるデータ信号のサンプル数とアナ
ログ信号に変換される信号のサンプル数を等しく
しなければならないと云う課題がある。この一定
時間は一般的には上記第２ブロツクを一単位とし
て定められる。このとき、同期信号やチエツク信
号等を含む信号を再生しなければならないので、
例えば１ブロツク当りのサンプル数をｎ、第２ブ
ロツクがｒ個の第１ブロツクから形成されるもの
とすると、そのデータワード数は（ｎ＋３）×ｒ
にも達する。一方、これらワード中のサンプルデ
ータ数はｎ（ｒ−１）である。これらのデータ数
を時間的に一致させる必要がある。ところが上記
比は一般に整数にはならず、これが為に制御系の
クロツクが相当複雑化し、マスタクロツクの周波
数を十分高く設定する必要がある。またこれに起
因してシステム的に大きな制限を受けた。

本発明は上記事情を考慮してなされたものでそ
の目的とするところは、基本的に１つの同期信号
を効果的に用いることによつて記録再生制御の簡
略化と、その制御系におけるクロツク制御の簡素
化をはかり、上記した従来方式の欠点を解消した
効果的な記録再生を行い得るデジタル記録再生方
式を提供することにある。

以下、本発明方式の一実施例を適宜図面を参照
して説明する。

第３図は基本的なデータフオーマツトを示すも
ので、複数ワードのデータ信号にパリテイ信号P.
Qを各１ワード付加すると共にエラーチエツク信
号ECCを１ワード付加し、更に１ワード分の情
報ビツト群を以つて第１ブロツクを形成する。そ
して、上記第１ブロツクを複数個まとめて第２の
ブロツクを形成するようにしている。この場合、
上記情報ビツト群には第１ブロツクの同期確立用
の同期信号Ｓ_yoc．を挿入すると共に、制御信号
Ｃ_Bを挿入する。上記制御信号Ｃ_Bは第２ブロツク
の全体に亘つて各第１ブロツクからそれぞれ分離
抽出してまとめた際同図に示すように第２の同期
信号Ｓ_yc．制御情報信号Ｃ_BCおよびこれら信号に
対するエラーチエツク用のエラーチエツク信号Ｃ
_ECを形成するものである。換言すれば、同期信号
Ｓ_yc．制御情報信号Ｃ_BCおよびエラーチエツク信
号Ｃ_ECからなるブロツクの制御信号Ｃ_Bを第２ブ
ロツクを構成する第１ブロツクの数に応じて分
割、例えば等分割し、これらを第１ブロツクの各
情報ビツト群の所定位置にそれぞれ挿入してデー
タフオーマツトを形成する。尚、この場合、第１
ブロツクの情報ビツト群位置は仕様に応じて任意
に定めればよいものであるが、一般的にはブロツ
ク同期確立等を考慮して第１ブロツクの冒頭に定
めた方が好都合である。つまり、第３図に示すよ
うに同期信号Ｓ_yoc．に続いて制御信号Ｃ_Bを挿入
して１ワードを構成し、これに続いて複数ワード
のデータ信号、パリテイ信号P.Qそして各ワード
に対するエラーチエツク信号ECCを付加したデ
ータフオーマツトとすればワード同期が周期的と
なり、ハード構成上においても都合がよい。

第４図は上記データフオーマツトに従つてオー
デイオ信号をデジタル化してデイスク記録媒体に
記録し、これを再生して復元するデジタル記録再
生装置の概略構成図であり、Ａは記録部Ｂは再生
部を示している。以下、この装置の構成と作用に
従い、本方式の具体例を説明する。

ｎチヤンネルのオーデイオ入力信号はマルチプ
レクサ１１を介して時分割多重化されて入力され
る。Ａ／Ｄ変換器１２は上記入力信号をそれぞれ
所定のサンプリング周期で、例えば１サンプル16
ビツトのデジタルデータ信号に変換している。上
記16ビツトのデータ信号は、これを１ワードとし
てパリテイ付加回路１３に供給され、前記した
MOD２演算によるパリテイ信号P.Qが付加され
てメモリ１４に順次書き込まれる。このメモリ１
４にて上記データ信号およびパリテイ信号P.Qに
対するインターリーブ処理が施される。一方、制
御信号発生回路１５は入力信号のチヤンネル数や
データ信号に対するアドレス情報、例えば上記デ
ータ信号が音楽を示す場合、その曲の頭出しに必
要な情報等の制御情報信号Ｃ_BCを前記データ信号
に対応して発している。この制御情報信号Ｃ_BCを
入力するチエツク信号発生回路１６は同信号Ｃ_BC
に対するエラーチエツク信号Ｃ_ECを生成し、これ
を加算器１７に供給して前記制御情報信号Ｃ_BCに
付加している。また制御信号用同期信号発生回路
１８は制御信号Ｃ_Bに対する第２の同期信号Ｓ_y
ｃ．を発しており、加算器１９はこれらを適宜選
択抽出し、各信号を所定の位置に配している。従
つて加算器１９の出力の出力信号系列は、同期信
号Ｓ_yc．あるいは制御情報信号Ｃ_BC等からなる制
御信号Ｃ_BCに複数ワードのデータ信号とパリテイ
信号P.Qが続いたものとなる。しかして信号用エ
ラーチエツク回路２０は上記信号系列に対してエ
ラーチエツク信号ECCを発し、加算器２１にて
上記信号系列に付加している。信号用同期信号発
生回路２２は第１ブロツクの周期に応じた間隔で
同期信号Ｓ_yoc．を発しており、加算器２３は上
記同期信号Ｓ_yoc．を上記信号系列の冒頭、つま
り第１ブロツクの冒頭に挿入して前記第３図に示
す如き信号のフオーマツトを完成させている。し
かして符号変換回路２４は上記信号を例えば
MFM変換する等して、デイスク記録媒体への記
録に適した信号波形に変換し、これを記録装置に
出力している。かくしてここにｎチヤンネルアナ
ログ信号のデジタル化によるデイスク記録装置へ
の記録が行われる。

さて、上記の如く記録された信号は次のように
して再生復元される。デイスク記録媒体からの再
生信号は符号変換回路３１にて元のデジタル信号
形態に復元される。また同時にクロツク再生回路
３２では上記再生信号中から信号タイミングを抽
出して、上記信号のクロツクタイミングを再生し
ている。このクロツクタイミングに従つて分離回
路３３は再生信号中から、例えば同期信号パター
ンの比較によつて同期信号Ｓ_yoc．を再生復元し
ている。この同期信号Ｓ_yoc．により第１ブロツ
クの同期が確立され、メモリ３４に上記再生され
たデータ信号およびパリテイ信号P.Qが順次書き
込まれる。またこのとき、エラーチエツク回路３
５は前記再生復元された信号中からエラーチエツ
ク信号ECCを分離抽出してエラーチエツクを行
い、これを前記メモリ３４に供給して前記データ
信号およびパリテイ信号P.Qにそれぞれ付与して
いる。メモリ３４では上記書き込まれたデータ信
号およびパリテイ信号P.Qに対してデインターリ
ーブを施しており、これを順次読み出してエラー
訂正回路３６に出力している。このエラー訂正回
路３６にてパリテイ信号P.Qに基づくデータ信号
のエラー訂正が行われる。そして、上記エラー訂
正がなされたデータ信号をＤ／Ａ変換器３７はア
ナログ信号に復元しており、デマルチプレクサ３
８は後述する制御情報に従つて上記アナログ信号
を所定のチヤンネルに分配出力している。

一方、前記同期分離回路３３にて抽出された同
期信号は制御信号ゲート回路３９に供給されてい
る。このゲート回路３９は上記同期信号Ｓ_yoc．
に従つて同期確立し、再生クロツクによりタイミ
ング制御されて前記再生復元信号（符号変換回路
３１の出力信号）中から第１ブロツクにおける所
定位置の情報、つまり制御信号Ｃ_Bを選択的に抽
出している。同期分離回路４０は上記選択抽出さ
れた制御信号Ｃ_Bから前記再生クロツクに従つて
第２の同期信号Ｓ_yc．を分離し、再生している。
この第２の同期信号Ｓ_yc．に従い制御信号再生回
路４１は上記制御信号Ｃ_B中から制御情報信号Ｃ_B
Ｃの再生を行つている。前記デマルチプレクサ３
８は上記制御情報信号Ｃ_BCに示される信号チヤン
ネル数と、その同期情報に従つてチヤンネル分離
動作を行つている。尚、制御信号再生回路４１は
エラーチエツク回路４２にてエラーチエツク信号
Ｃ_ECから制御情報信号Ｃ_BCのエラーを検出したと
き、その再生動作を停止し、次の第２ブロツクか
ら得られた制御情報信号Ｃ_BCに対して再生動作す
るように構成される。

このように構成され、作用する上記装置におけ
る本方式の機能するところは次のように絶大なも
のである。即ち、デイスク記録媒体からの信号を
再生するに際しては、基本的に一つの同期系、つ
まり同期信号Ｓ_yoc．により同期確立すればよい
ので、従来方式に比して同期外れが生じ難く、非
常に安定である。しかも２つの同期信号を用いて
第１ブロツクおよび第２ブロツクの独立した同期
をとることがないので、その制御系が容易であ
り、またハード構成の簡略化をはかり得る。また
メモリ３４、エラー訂正回路３６の制御を１ブロ
ツク単位で、しかも周期的に行い得るので、簡易
にして安定な動作を期待することができる。更に
はマスタクロツクについてみれば制御信号ブロツ
クに対して何ら対策を講じる必要がないので容易
に再生サンプル数と出力サンプル数との一致をは
かることができ上記マスタクロツクの周波数を高
くする必要がなくなる。これは装置をLSI化する
場合等、非常に有理であり、装置価格の低減をは
かり得る。

一方、制御情報信号Ｃ_BCの識別には実質的には
２つの同期信号Ｓ_yoc．Ｓ_yc．を必要とするが上記
同期信号Ｓ_yc．は制御信号Ｃ_Bの一形態と看做す
ことができ、格別のパターン対策を要しない。し
かも上記制御信号Ｃ_Bは一般的に瞬時に変化する
ものではなく、例えばデイスク再生の一回転中に
あつては変化がないと看做し得るものである。従
つて例え制御信号Ｃ_Bに対する同期外れが生じた
としても適当なタイミングで同期確立をはかれば
元の状態に復帰するので何ら不都合を生じること
がない。故に制御信号再生系の大幅な構成の簡略
化をはかり得る。更には同期外れによつてその瞬
間での制御情報が失われたとしても、次のタイミ
ングで直に補完できるので事実上、全く問題を生
じない。その上、制御信号はデータ信号に対して
絶対的に不可欠なものではないので、仕様に応じ
て適宜簡略化することもできる。

さて、上記説明では制御信号Ｃ_B（同期信号Ｓ_y
ｃ．制御情報信号Ｃ_BC、エラーチエツク信号Ｃ_E
Ｃ）を単純に分割し、これらを順次第１ブロツク
の所定ビツト位置に順次挿入したが次のようにし
てもよい。例えば第１ブロツクの情報系列を一単
位として、これを２次元的に配列して第２ブロツ
クを形成するものとすると、データ信号位置、パ
リテイ信号P.Qおよびエラーチエツク信号ECCの
位置が第５図に示すように一定の関係を以つて並
ぶ。このとき、同期信号Ｓ_yoc位置および制御信
号Ｃ_B位置も所定の位置に整然と並ぶことにな
る。従つてこのような信号配列を考えた場合、第
２ブロツク同期用の第２の同期信号Ｓ_yc．のパタ
ーン情報を第５図に示すように第２ブロツクに亘
る各第１ブロツクにそれぞれ分配して挿入し、ま
た制御情報信号Ｃ_BCも同様にして分散挿入するこ
とが可能となる。しかして、上記同期信号Ｓ_yc．
および制御情報Ｃ_BCを再生するに際しては、同期
信号Ｓ_yocにより同期確立された各第１ブロツク
から所定タイミングで同期信号Ｓ_yc．成分および
制御情報信号Ｃ_BC成分を各別に分離抽出し、例え
ばメモリに順次書き込めばよい。そしてこれらを
各々第２ブロツクに亘つて合成することにより、
第２の同期信号Ｓ_yc．のパターンを得、また制御
情報信号Ｃ_BCを得ることが可能となる。この種の
方式を採用すれば同期信号Ｓ_yc．のビツト数を大
きくすることができ、しかもバースト性エラーが
生じたとしてもその誤りを分散して簡易なエラー
訂正を可能とするので非常に安定な同期確立、つ
まり第２ブロツクの同期確立をはかることができ
る。更にはエラーチエツク信号を付加するにして
も、各ブロツク（ワード）毎に挿入することがで
きるので信頼性の向上をはかることができる。

また第６図に示すように、第２の同期信号Ｓ_y
ｃ．に対するビツト数をさほど多く必要としない
場合には、第２の同期信号Ｓ_yc．の成分を所定数
の11ブロツクにのみ分散して挿入し、残りには制
御情報信号Ｃ_BCの成分を分散して挿入するように
してもよい。このようにすれば制御情報信号Ｃ_BC
に多ものビツト数を割り当てることができ、多彩
な制御情報を安定に記録し、これを再生すること
が可能となる。

ところで上述した例にあつては第１ブロツクに
含まれるエラーチエツク信号ECCはデータ信号
とパリテイ信号P.Qに対してのみ作用するように
説明したが、制御信号Ｃ_Bを含めてエラーチエツ
ク信号ECCを与えるようにしてもよい。この場
合、各制御ブロツクの所定部分に各々エラーポイ
ンタを付し、このエラーポインタによつてエラー
発生の有無を識別すればよい。即ち、制御用の同
期信号Ｓ_ycが再生されたとき上記エラーポインタ
のエラー数の計数値から上記同期信号Ｓ_ycが正規
のものか、あるいは偶発的なものかを判定すれば
よい。

第７図は上記エラーポインタを用いたデジタル
記録再生に用いられる再生装置の構成例を示す図
である。デイスク記録媒体より再生された信号中
の同期信号Ｓ_yoc．はそのクロツクタイミングに
従い同期分離回路５１にて分離抽出され、第１ブ
ロツクの同期確立に供されている。この同期信号
Ｓ_yoc．に従つて再生復元信号中のデータ信号お
よびパリテイ信号P.Qを書き込むメモリ５２は先
の実施例（第４図に示す）のメモリ３４と同様に
機能するものである。また制御信号ゲート回路５
３は上記同期信号Ｓ_yoc．とクロツクタイミング
に従つて制御信号Ｃ_Bを分離抽出しており、この
制御信号Ｃ_Bをシフトレジスタ５４に供給すると
共にエラーチエツク回路５５に供給している。こ
のエラーチエツク回路５５により制御信号Ｃ_B中
のエラーチエツク信号Ｃ_ECに基づく制御情報信号
Ｃ_BCのエラーチエツクがなされる。そして、制御
情報信号Ｃ_BCのエラーが無い場合には、エラーチ
エツク回路５５はゲート回路５６を介してラツチ
信号を発し、シフトレジスタ５４に収納されたデ
ータ（制御情報信号Ｃ_BC）をラツチ回路５７にラ
ツチしている。かくしてこのラツチ回路５７より
前記した各種の制御情報信号が読み出される。

一方、同期分離回路５８は前記分離抽出された
制御情報Ｃ_Bの中からクロツクタイミングに従つ
て第２の同期信号Ｓ_yc．成分を抽出している。ま
た同期保護用に設置されたシフトレジスタ５９
は、同期信号Ｓ_yc．と同じ周期のレジスタ構成を
有するもので、通常上記同期分離回路５８の出力
でリセツトされる。即ちシフトレジスタ５９は後
述するカウンタ回路６０によつてゲート制御され
るゲート回路６１、同シフトレジスタ５９の出力
を用いたウインドゲート回路６２からオア回路６
３を介して印加される同期分離回路５８の出力に
よりリセツトされて同期確立するものである。し
かして今、前記カウンタ回路６０がエラーチエツ
ク回路６４により検出されたエラーポイントのエ
ラー数を計数し、その計数値が所定値に達したと
き、同カウンタ回路６０はゲート制御信号を発し
てゲート回路６１を閉成する。この結果、シフト
レジスタ５９にはリセツト信号が印加されなくな
り、同シフトレジスタ５９は先に収納した信号、
つまり前の位相のままの信号を再生同期信号とし
てそのまま出力することになる。

さて、カウンタ回路６５は前記同期信号Ｓ_yc部
分を除いた期間のエラーポインタのエラー数を計
数している。このカウンタ回路６５による計数値
が「零」であるにもかかわらず、前記エラーチエ
ツク回路５５により制御情報信号Ｃ_BEのエラーが
検出されたとき、これは制御信号用の同期が外れ
たことを意味している。この状態が生じたとき、
カウンタ回路６５とエラーチエツク回路５５の各
出力を入力とするゲート回路６６は前記シフトレ
ジスタ５９のリセツト用のゲート回路６７を開成
し、次の同期信号Ｓ_yc．を持つてシフトレジスタ
５９をリセツトして同期復帰を行つている。また
カウンタ回路６８は前記ウインドゲート回路６８
にて捕捉されないリセツト信号の数を計数してお
り、所定値に達したとき、やはり同期がはずれた
として前記ゲート回路６７を開成している。この
ゲート回路６７の開成によつてシフトレジスタ５
９がリセツトされて同期の自動復帰がなされる。
しかしてシフトレジスタ５９により同期再生さ
れ、エラーチエツク回路５５により制御情報信号
Ｃ_Bにエラーがないと判定されたとき、前記ゲー
ト回路５６が適当な位相パルスで開成され、ラツ
チ回路５７に正しい制御情報信号Ｃ_BCがラツチさ
れることになる。

かくして上記構成の同期再生回路を備えれば制
御信号Ｃ_Bを再生するに際してその同期が外れた
としても、その同期は次の第２ブロツク再生時に
復帰される。そして同期が外れたときの再生制御
信号Ｃ_Bは出力されることがなく、同期が正しく
確立され、エラーを生じていない制御信号Ｃ_Bの
みが再生出力されることになる。これはデイスク
記録媒体から信号を再生するに場合、制御信号は
一連の情報群に対してあまり変動することがな
く、しかもデイスク記録媒体の一回転においては
全く同一情報として考えてよい。従つて一担制御
情報を正確に再生すればその情報をある程度その
まま用いることができ上記再生方式は非常に有効
となる。

ところで、制御用の同期が十分安定している場
合や、多少同期が外れても不都合がない場合に
は、第８図に示すように簡易にエラーポインタの
チエツクを行うようにしてもよい。即ち、エラー
ポインタをシフトレジスタ７１に順次入力し、シ
フトレジスタ７２に入力された制御情報をラツチ
回路７３にラツチするとき、ラツチ命令信号と前
記シフトレジスタ７１の各ビツト出力とをゲート
回路７４ａ，７４ｂ，〜７４ｎによるゲート制御
によつてラツチ回路７３の各ビツトにラツチ信号
を印加するように構成する。同時にゲート回路７
４ａ，７４ｂ，〜７４ｎの各出力をフリツプフロ
ツプ７５ａ，７５ｂ，〜７５ｎに帰還してラツチ
出力のあつたものから順にセツトする。そして、
これらフリツプフロツプ７５ａ，７５ｂ，〜７５
ｎの各出力によりゲート回路７４ａ，７４ｂ，〜
７４ｎの動作を制御し、上記フリツプフロツプ７
５ａ，７５ｂ，〜７５ｎに対しては所定周期毎に
リセツトするように構成する。このようにすれば
上述した制御信号のエラーチエツクを行うことな
しにエラーポインタによりエラーが生じないと判
定されたビツト位置から順に制御信号Ｃ_B成分を
抽出できるので、例えば所定数の第２ブロツクの
再生によつて正確な制御情報Ｃ_Bの識別が可能と
なる。尚エラー訂正用のパリテイ信号を制御信号
Ｃ_B中に入れる場合には、各種の訂正方式に従
い、例えば制御ブロツク中の１個以上のエラーに
対して上記エラーポインタを用いて訂正するよう
に構成してもよい。

以上、本方式について説明したが装置化に際
し、具体的には次のような定数設定を行えばよ
い。例えば音声信号のサンプル周波数を50.4K
Hz、１サンプルのビツト数を16ビツト、そして入
力チヤンネル数を４チヤンネルとする。この場
合、第１ブロツクを１ワード16ビツトとして８ワ
ードのデータ信号、２ワードのパリテイ信号P.
Q、１ワードのエラーチエツク信号ECC、そして
同期信号Ｓ_yoc．と制御信号Ｃ_Bとを合せて１ワー
ドとし、上記第１ブロツクの信号系列を構成す
る。しかして同期信号Ｓ_yoc．Ｓ_ycに各15ビツトを
割り当てるものとすると、制御信号は第２ブロツ
クの縦方向に１ビツトの列となる。今、第２のブ
ロツク長をNTSC方式あるいはPAL方式のテレビ
ジヨン信号に対して都合のより1/300秒なる周期
を持つものと設定すると84ビツトのスペースが生
じる。従つて上記スペースに対して１ワードづつ
の同期信号とエラーチエツク信号とを挿入したと
しても、残り52ビツトに制御信号Ｃ_Bを挿入する
ことが可能となる。従つてチヤンネル数や音楽信
号に対する曲の頭出しアドレスを制御信号Ｃ_Bと
して入れるとしても十分なる余裕をもつて実現で
きる。第９図は上記条件にて本方式を実行する場
合の制御系のクロツク系統を示すものである。こ
の場合にあつては4.8MH₂のマスタクロツクを生
成し、これを適宜カウントダウンすることによ
り、ワード同期、第１ブロツク周波数、第２ブロ
ツク周波数等を得ることができる。つまりクロツ
ク信号制御系を非常に簡易に実現することがで
き、しかもマスタクロツクの周波数をそれほど高
く設定する必要もなくなる。故に装置の実現が非
常に容易となる。

以上説明したように本発明によれば、常に安定
した同期再生を行つて効果的なデータ信号の再生
を行い得、しかもクロツク制御系等を簡易にして
装置構成の大幅な簡略化をはかり得る等の種々格
別なる利点効果を発揮し、システム構成の向上を
はかり得る。

尚本発明は上記した実施例に限定されるもので
はない。例えば第１ブロツクおよび第２ブロツク
の基本構成は仕様に応じてその要旨を逸脱しない
範囲で種々変形可能である。また本方式を採用す
る記録再生装置の構成や同期再生回路の構成等も
限定されるものではない。要するに本発明方式は
その要旨を逸脱しない範囲で種々変形し、各種記
録再生装置に適用することができる。

【図面の簡単な説明】

第１図は従来方式のデータフオーマツトを示す
図、第２図は従来方式に係る再生装置の構成図、
第３図は本発明方式の一実施形態を示す信号のデ
ータフオーマツトを示す図、第４図は本発明方式
を適用して構成される信号記録再生装置の概略構
成図、第５図および第６図はそれぞれ信号の他の
データフオーマツトを示す図、第７図は制御信号
Ｃ_Bに対する同期再生を制御信号再生回路の構成
図、第８図は制御信号再生回路の別の構成例を示
す図、第９図はクロツク系を示す概略図である。 １３…パリテイ付加回路、１４…メモリ、１５
…制御信号発生回路、１６…チエツク信号発生回
路、１８…制御信号用同期発生回路、２０…信号
用エラーチエツク発生回路、２２…信号用同期発
生回路、３２…クロツク再生回路、３３…同期分
離回路、３４…メモリ、３５…エラーチエツク回
路、３６…エラー訂正回路、３９…制御信号ゲー
ト回路、４０…同期分離回路、４１…制御信号再
生回路、４２…エラーチエツク回路、５４…シフ
トレジスタ、５７…ラツチ回路、５９…シフトレ
ジスタ、６０…カウンタ回路、６５…カウンタ回
路。

Claims (1)

【特許請求の範囲】
1. １ データ信号にエラーチエツク信号と第１の同
   期信号と制御信号とを付加して小ブロツクを形成
   し、複数の小ブロツクからなる大ブロツクの所定
   位置における上記制御信号に代えて第２の同期信
   号を挿入して記録し、再生時には前記第１の同期
   信号に従つてデータ信号とエラーチエツク信号を
   再生識別すると共に第２の同期信号に従つて制御
   信号を再生識別することを特徴とするデジタル記
   録再生方式。