JPH0479078B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、オーデイオ信号等をデジタル化して
記録媒体に記録し、再生するに有用なデジタル記
録の再生装置に関する。

音声や楽音等の所謂オーデイオ信号をデジタル
化して記録媒体に記録する場合、従来一般に次の
ようにしている。即ち、オーデイオ信号の１サン
プル分を１ワードのデータ信号とし、数ワードの
データ信号D₁，〜，Dnに対して Ｐ＝_o 〓ⁱ⁼¹ Di Ｑ＝_o 〓ⁱ⁼¹ T^n-i・Di Σ：MOD₂演算 Ｔ：マトリツクス なる各１ワードのパリテイ信号Ｐ，Ｑを付加す
る。そしてこれらをインターリーブしてバースト
性のエラーに対する対策を施した後、１ワード分
に相当する第１の同期信号S_yocとエラーチエツク
信号ECCを付加して第１図に示す如き小ブロツ
ク、つまり第１ブロツクを形成している。更に複
数の上記第１ブロツクを統合しこれに第２の同期
信号S_ycおよび制御信号C_BCを付加して第２ブロツ
クを形成し、これを一単位として記録に適した
MFM等の符号変換を施してデイスク記録媒体に
記録している。尚、上記制御信号C_BCは多重化チ
ヤンネル数やデータ信号の検索に用いられるアド
レス情報等を含むものである。

しかして、上記第１図に示すフオーマツトでデ
イスク記録媒体に記録された信号は例えば、第２
図に示す構成の再生装置にて再生復元される。即
ち、符号変換回路１は前記MFM化された信号を
元のデジタル信号形態に復元しており、クロツク
再生回路２は再生信号のクロツク、つまりビツト
同期信号を再生する。同期分離回路３は上記再生
クロツクに従つて前記再生信号中から第２ブロツ
クに付与された第２の同期信号S_ycを再生し、第
２ブロツクの同期確立を行つている。また同期分
離回路４は上記第２の同期信号S_ycと再生クロツ
クとに従つて再生信号中から前記第１の同期信号
S_yocを再生している。これによつて前記第１ブロ
ツクの同期が確立される。しかしてメモリ５は上
記第１および第２の同期信号に従つて再生信号中
のデータ信号およびパリテイ信号を順次所定のア
ドレスに書き込むと共に、エラーチエツク回路６
にて分離されたエラーチエツク信号ECCを各ワ
ードにそれぞれ付与している。このメモリ５にて
上記データ信号およびパリテイ信号がデインター
リーブされて出力される。エラー訂正回路７は上
記出力信号を入力し、パリテイ信号Ｐ，Ｑに基づ
くデータ信号D₁，〜，D_oのエラー訂正を施すも
ので、その訂正出力はＤ／Ａ変換器８にてアナロ
グ信号に変換される。また制御信号再生回路９は
前記第１および第２の同期信号に従つてメモリ５
からの出力信号中より前記制御信号C_BCを分離し
再生する。この制御信号C_BCに従つてデマルチプ
レクサ１０が作動し、前記アナログ変換されたデ
ータ信号を所定のチヤンネルに出力する。かくし
て、ここにデイスク記録媒体に記録された信号の
再生復元が行われる。

ところで、上記信号再生を正しく行う為には第
１および第２の同期信号の再生が重要な課題とな
る。例えば同期信号位置が正規の位置から外れる
と各データワードが大きく狂い、この結果信号品
質の著しい劣化を招く。

そこで従来より第２の同期信号にて第２ブロツ
クの同期確立を図り、その上で第１の同期信号に
より第１ブロツクの同期確立を図るようにしてい
るのだが、第１および第２なる２つの同期信号を
要する為に制御が煩雑であつた。しかも第２の同
期信号に対応する第２ブロツクのビツト数がかな
り多く、これが為に同期信号のビツト数を多くし
て正確化を図る必要がある。それゆえ同期分離回
路３のハード構成が相当複雑化した。更に、一定
時間にデイスク記録媒体より再生されるデータ信
号のサンプル数とアナログ信号に変換される信号
のサンプル数を等しくしなければならないと云う
課題がある。この一定時間は一般的には上記第２
ブロツクを一単位として定められる。このとき、
同期信号やチエツク信号等を含む信号を再生しな
ければならないので、例えば１ブロツク当りのサ
ンプル数をｎ、第２ブロツクがｒ個の第１ブロツ
クから形成されるものとすると、そのデータワー
ド数は（ｎ＋４）×ｒにも達する。一方、これら
ワード中のサンプルデータ数はｎ×ｒである。こ
れらのデータ数を時間的に一致させる必要があ
る。ところが上記データワード数とサンプルデー
タ数との比は一般に整数にはならず、これが為に
制御系のクロツクが相当複雑化し、マスタクロツ
クの周波数を十分高く設定する必要がある。また
これに起因してシステム的に大きな制限を受け
た。

本発明は、小ブロツク複数個から構成される大
ブロツクの第２の同期信号及び制御信号を分割し
て、小ブロツクの制御信号の位置、即ち小ブロツ
クを形成する第１の同期信号の直後に挿入してデ
ジタル記録した信号を再生するに際し、第１の同
期信号の同期確立後第２の同期信号を確立するこ
とを特徴とする。

以下、本発明装置の一実施例を適宜図面を参照
して説明する。

第３図は本発明における基本的なデータフオー
マツトを示すもので、複数ワードのデータ信号に
パリテイ信号Ｐ，Ｑを各１ワード付加すると共に
エラーチエツク信号ECCを１ワード付加し、更
に１ワード分の情報ビツト群を以つて第１ブロツ
クを形成する。そして、上記第１ブロツクを複数
個まとめて第２のブロツクを形成するようにして
いる。この場合、上記情報ビツト群には第１ブロ
ツクの同期確立用の同期信号S_yocを挿入すると共
に、制御信号C_Bを挿入する。上記制御信号C_Bは、
第２ブロツクの全体に亘つて各第１ブロツクから
それぞれ分離抽出してまとめた際、同図に示すよ
うに第２の同期信号S_yc、制御情報信号C_BCおよび
これら信号に対するエラーチエツク用のエラーチ
エツク信号C_ECを形成するものである。換言すれ
ば、同期信号S_yc、制御情報信号C_BCおよびエラー
チエツク信号C_ECからなる第２ブロツクの制御信
号C_Bを第２ブロツクを構成する第１ブロツクの
数に応じて分割、例えば等分割し、これら分割さ
れた制御信号C_Bを第１ブロツクの各情報ビツト
群の所定位置にそれぞれ挿入してデータフオーマ
ツトを形成する。この場合、第１ブロツクの情報
ビツト群はブロツク同期確立等を考慮して第１ブ
ロツクの冒頭に定める。つまり、第１ブロツクは
第３図に示すように同期信号S_yocに続いて制御信
号C_Bを挿入して１ワードを構成し、これに続い
て複数ワードのデータ信号、各１ワードのパリテ
イ信号Ｐ，Ｑそして各ワードに対するエラーチエ
ツク信号ECCの１ワードを付加したデータフオ
ーマツトとなるからワード同期が周期的となり、
ハード構成上においても都合がよい。

第４図は上記データフオーマツトに従つてオー
デイオ信号をデジタル化してデイスク記録媒体に
記録し、これを再生して復元するデジタル記録再
生装置の概略構成図であり、Ａは記録部、Ｂは再
生部を示している。以下、この装置の構成と作用
に従い、本発明の具体例を説明する。

ｎチヤンネルのオーデイオ入力信号はマルチプ
レクサ１１を介して時分割多重化されて入力され
る。Ａ／Ｄ変換器１２は上記入力信号をそれぞれ
所定のサンプリング周期で、例えば１サンプル16
ビツトのデジタルデータ信号に変換している。上
記16ビツトのデータ信号は、これを１ワードとし
てパリテイ付加回路１３に供給され、前記した
MOD2演算によるパリテイ信号Ｐ，Ｑが付加さ
れてメモリ１４に順次書き込まれる。このメモリ
１４にて上記データ信号およびパリテイ信号Ｐ，
Ｑに対するインターリーブ処理が施される。一
方、制御信号発生回路１５は入力信号のチヤンネ
ル数やデータ信号に対するアドレス情報、例えば
上記データ信号が音楽を示す場合、その曲の頭出
しに必要な情報等の制御情報信号C_BCを前記デー
タ信号に対応して発生している。この制御情報信
号C_BCを入力するチエツク信号発生回路１６は同
信号C_BCに対するエラーチエツク信号C_ECを生成
し、これを加算器１７に供給して前記制御情報信
号C_BCに付加している。また制御信号用同期信号
発生回路１８は制御信号C_Bに対する第２の同期
信号S_ycを発生しており、加算器１９はこれらを
適宜選択抽出し、各信号を所定の位置に配してい
る。従つて加算器１９の出力信号系列は、同期信
号S_yc、制御情報信号C_BCあるいはエラーチエツク
信号C_ECからなる制御信号C_Bに複数ワードのデー
タ信号とパリテイ信号Ｐ，Ｑが続いたものとな
る。しかして信号用エラーチエツク発生回路２０
は上記信号系列に対して１ワードのエラーチエツ
ク信号ECCを発生し、加算器２１にて上記信号
系列に付加している。信号用同期信号発生回路２
２は第１ブロツクの周期に応じた間隔で同期信号
S_yocを発生しており、加算器２３は上記同期信号
S_yocを上記信号系列の冒頭、つまり第１ブロツク
の冒頭に挿入して前記第３図に示す如き信号のフ
オーマツトを完成させている。しかして符号変換
回路２４は上記信号を例えばMFM変換する等し
て、デイスク記録媒体への記録に適した信号波形
に変換し、これを記録装置に出力している。かく
してここにｎチヤンネルアナログ信号のデジタル
化によるデイスク記録装置への記録が行われる。

さて、上記の如く記録された信号は次のように
して再生復元される。デイスク記録媒体からの再
生信号は符号変換回路３１にて元のデジタル信号
形態に復元される。また同時にクロツク再生回路
３２では上記再生信号中から信号タイミングを抽
出して、上記信号のクロツクタイミングを再生し
ている。このクロツクタイミングに従つて同期分
離回路３３は再生信号中から、例えば同期信号パ
ターンの比較によつて同期信号S_yocを再生復元し
ている。この同期信号S_yocにより第１ブロツクの
同期が確立され、メモリ３４に上記再生されたデ
ータ信号およびパリテイ信号Ｐ，Ｑが順次書き込
まれる。またこのとき、エラーチエツク回路３５
は前記再生復元された信号中からエラーチエツク
信号ECCを分離抽出してエラーチエツクを行い、
これを前記メモリ３４に供給して前記データ信号
およびパリテイ信号Ｐ，Ｑにそれぞれ付与してい
る。メモリ３４では上記書き込まれたデータ信号
およびパリテイ信号Ｐ，Ｑに対してデインターリ
ーブを施しており、これを順次読み出してエラー
訂正回路３６に出力している。このエラー訂正回
路３６にてパリテイ信号Ｐ，Ｑに基づくデータ信
号のエラー訂正が行われる。そして、上記エラー
訂正がなされたデータ信号をＤ／Ａ変換器３７は
アナログ信号に復元しており、デマルチプレクサ
３８は後述する制御情報に従つて上記アナログ信
号を所定のチヤンネルに分配出力している。

一方、前記同期分離回路３３にて抽出された同
期信号は制御信号ゲート回路３９に供給されてい
る。このゲート回路３９は上記同期信号S_yocに従
つて同期確立し、再生クロツクによりタイミング
制御されて前記再生復元信号（符号変換回路３１
の出力信号）中から第１ブロツクにおける所定位
置の情報、つまり制御信号C_Bを選択的に抽出し
ている。同期分離回路４０は上記選択抽出された
制御信号C_Bから前記再生クロツクに従つて第２
の同期信号S_ycを分離し、再生している。この第
２の同期信号S_ycに従い制御信号再生回路４１は
上記制御信号C_B中から制御情報信号C_BCの再生を
行つている。前記デマルチプレクサ３８は上記制
御情報信号C_BCに示される信号チヤンネル数と、
その同期情報に従つてチヤンネル分離動作を行つ
ている。尚、制御信号再生回路４１はエラーチエ
ツク回路４２にてエラーチエツク信号C_ECから制
御情報信号C_BCのエラーを検出したとき、その再
生動作を停止し、次の第２ブロツクから得られた
制御情報信号C_BCに対して再生動作するように構
成される。

このように構成され、作用する上記装置の機能
するところは次のように絶大なものである。即
ち、デイスク記録媒体からの信号を再生するに際
しては、基本的に一つの同期系、つまり同期信号
S_yocにより同期確立すればよいので、従来方式に
比して同期外れが生じ難く、非常に安定である。
しかも２つの同期信号を用いて第１ブロツクおよ
び第２ブロツクの独立した同期をとることがない
ので、その制御系が容易であり、またハード構成
の簡略化をはかり得る。またメモリ３４、エラー
訂正回路３６の制御を１ブロツク単位で、しかも
周期的に行い得るので、簡易にして安定な動作を
期待することができる。更にはマスタクロツクに
ついてみれば制御信号ブロツクに対して何ら対策
を講じる必要がないので容易に再生サンプル数と
出力サンプル数との一致を図ることができ上記マ
スタクロツクの周波数を高くする必要がなくな
る。これは装置をLSI化する場合等、非常に有利
であり、装置価格の低減を図り得る。

一方、制御情報信号C_BCの識別には実質的には
２つの同期信号S_yoc、S_ycを必要とするが上記同
期信号S_ycは制御信号C_Bの一形態と看做すことが
でき、格別のパターン対策を要しない。しかも上
記制御信号C_Bは一般的に瞬時に変化するもので
はなく、例えばデイスク再生の一回転中にあつて
は変化がないと看做し得るものである。従つて例
え制御信号C_Bに対する同期外れが生じたとして
も適当なタイミングで同期確立を図れば元の状態
に復帰するので何ら不都合を生じることがない。
ゆえに制御信号再生系の大幅な構成の簡略化を図
り得る。更には同期外れによつてその瞬間での制
御情報が失われたとしても、次のタイミングで直
ちに捕完できるので事実上、全く問題を生じな
い。その上、制御信号はデータ信号に対して絶対
的に不可欠なものではないので、使用に応じて適
宜簡略化することもできる。

ところで、上記説明では制御信号C_B（同期信号
S_yc、制御情報信号C_BC、エラーチエツク信号C_EC
を単純に分割し、これらを順次第１ブロツクの所
定ビツト位置に順次挿入したが次のようにしても
よい。例えば第１ブロツクの情報系列を一単位と
して、これを２次元的に配列して第２ブロツクを
形成するものとすると、データ信号位置、パリテ
イ信号Ｐ，Ｑおよびエラーチエツク信号ECCの
位置が第５図に示すように一定の関係を以つて選
ぶ。このとき、同期信号S_yoc位置および制御信号
C_B位置も所定の位置に整然と並ぶことになる。
従つてこのような信号配列を考えた場合、第２ブ
ロツク同期用の第２の同期信号S_ycのパターン情
報を第５図に示すように第２ブロツクに亘る各第
１ブロツクにそれぞれ分散して挿入し、また制御
情報信号C_BCも同様にして分散挿入することが可
能となる。しかして、上記同期信号S_ycおよび制
御情報C_BCを再生するに際しては、同期信号S_yoc
により同期確立された各第１ブロツクから所定タ
イミングで同期信号S_yc成分および制御情報信号
C_BC成分を格別に分離抽出し、例えばメモリに順
次書き込めばよい。そしてこれらを各々第２ブロ
ツクに亘つて合成することにより、第２の同期信
号S_ycのパターンを得、また制御情報信号C_BCを得
ることが可能となる。この種の方式を採用すれば
同期信号S_ycのビツト数を大きくすることができ、
しかもバースト性エラーが生じたとしてもその誤
りを分散して簡易なエラー訂正を可能にするので
非常に安定な同期確立、つまり第２ブロツクの同
期確立を図ることができる。更には、エラーチエ
ツク信号を付加するにしても、各ブロツク（ワー
ド）毎に挿入することができるので信頼性の向上
を図ることができる。

また第６図に示すように、第２の同期信号S_yc
に対するビツト数をさほど多く必要としない場合
には、第２の同期信号S_ycの成分を所定数の11ブ
ロツクにのみ分散して挿入し、残りには制御情報
信号C_BCの成分を分散して挿入するようにしても
よい。このようにすれば制御情報信号C_BCに多く
のビツト数を割り当てることができ、多彩な制御
情報を安定に記録し、これを再生することが可能
となる。

ところで、上述した例にあつては第１ブロツク
に含まれるエラーチエツク信号ECCはデータ信
号とパリテイ信号Ｐ，Ｑに対してのみ作用するよ
うに説明したが、制御信号C_Bを含めてエラーチ
エツク信号ECCを与えるようにしてもよい。こ
の場合、各制御ブロツクの所定部分に各々エラー
ポインタを付し、このエラーポインタによつてエ
ラー発生の有無を識別すればよい。即ち、制御用
の同期信号S_ycが再生されたとき上記エラーポイ
ンタのエラー数の計算値から上記同期信号S_ycが
正規のものか、あるいは偶発的なものかを判定す
ればよい。

第７図は、上記エラーポインタを用いたデジタ
ル記録再生に用いられる再生装置の構成例を示す
図である。デイスク記録媒体より再生された信号
中の同期信号S_yocはそのクロツクタイミングに従
い同期分離回路５１にて分離抽出され、第１ブロ
ツクの同期確立に供される。この同期信号S_yocに
従つて再生復元信号中のデータ信号およびパリテ
イ信号Ｐ，Ｑを書き込むメモリ５２は先の実施例
（第４図に示す）のメモリ３４と同様に機能する
ものである。また制御信号ゲート回路５３は上記
同期信号S_yocとクロツクタイミングに従つて制御
信号C_Bを分離抽出しており、この制御信号C_Bを
シフトレジスタ５４に供給すると共にエラーチエ
ツク回路５５に供給する。このエラーチエツク回
路５５により制御信号C_B中のエラーチエツク信
号C_ECに基づく制御情報信号C_BCのエラーチエツク
がなされる。そして、制御情報信号C_BCのエラー
が無い場合には、エラーチエツク回路５５はゲー
ト回路５６を介してラツチ信号を発し、シフトレ
ジスタ５４に収納されたデータ（制御情報信号
C_BC）をラツチ回路５７にラツチしている。かく
して、このラツチ回路５７より前記した各種の制
御情報信号が読み出される。

一方、同期分離回路５８は前記分離抽出された
制御情報C_Bの中からクロツクタイミングに従つ
て第２の同期信号S_yc、成分を抽出している。ま
た同期保護用に設置されたシフトレジスタ５９
は、同期信号S_ycと同じ周期のレジスタ構成を有
するもので、通常上記同期分離回路５８の出力で
リセツトされる。即ち、シフトレジスタ５９は後
述するカウンタ回路６０によつてゲート制御され
るゲート回路６１、同シフトレジスタ５９の出力
を用いたウインドゲート回路６２からオア回路６
３を介して印加される同期分離回路５８の出力に
よりリセツトされて同期確立するものである。し
かして今、前記カウンタ回路６０がエラーチエツ
ク回路６４により検出されたエラーポイントのエ
ラー数を計数し、その計数値が所定値に達したと
き、同カウンタ回路６０はゲート制御信号を発し
てゲート回路６１を閉成る。この結果、シフトレ
ジスタ５９にはリセツト信号が印加されなくな
り、同シフトレジスタ５９は先に収納した信号、
つまり前の位相のまま信号を再生同期信号として
そのまま出力することになる。

さて、カウンタ回路６５は前記同期信号S_yc部
分を除いた期間のエラーポインタのエラー数を計
数している。このカウンタ回路６５による計数値
が「零」であるにもかかわらず、前記エラーチエ
ツク回路５５により制御情報信号C_BCのエラーが
検出された時、これは制御信号用の同期が外れた
ことを意味している。この状態が生じたとき、カ
ウンタ回路６５とエラーチエツク回路５５の各出
力を入力とするゲート回路６６は前記シフトレジ
スタ５９のリセツト用のゲート回路６７を開成
し、次の同期信号S_ycを持つてシフトレジスタ５
９をリセツトして同期復帰を行つている。またカ
ウンタ回路６８は前記ウインドゲート回路６８に
て捕捉されないリセツト信号の数を計算してお
り、所定値に達したとき、やはり同期がはずれた
として前記ゲート回路６７を開成している。この
ゲート回路６７の開成によつてシフトレジスタ５
９がリセツトされて同期の自動復帰がなされる。
しかしてシフトレジスタ５９により同期再生さ
れ、エラーチエツク回路５５により制御情報信号
C_Bにエラーがないと判定されたとき、前記ゲー
ト回路５６が適切な位相パルスで開成され、ラツ
チ回路５７に正しい制御譲歩信号C_BCがラツチさ
れることになる。

かくして上記構成の同期再生回路を備えれば制
御信号C_Bを再生するに際してその同期が外れた
としても、その同期は次の第２のブロツク再生時
に復帰される。そして同期が外れたときの再生制
御信号C_Bは出力されることがなく、同期が正し
く確立され、エラーを生じていない制御信号C_B
のみが再生出力されることになる。これはデイス
ク記録媒体から信号を再生する場合、制御信号は
一連の情報群に対してあまり変動することがな
く、しかもデイスク記録媒体の一回転においては
全く同一情報として考えてよい。従つて一担制御
情報を正確に再生すればその情報をある程度その
まま用いることができ上記再生方式は非常に有効
となる。

ところで、制御用の同期が十分安定している場
合や、多少同期が外れても不都合がない場合に
は、第８図に示すように簡易にエラーポインタの
チエツクを行うようにしてもよい。即ち、エラー
ポインタをシフトレジスタ７１に順次入力し、シ
フトレジスタ７２に入力された制御情報をラツチ
回路７３にラツチするとき、ラツチ命令信号と前
記シフトレジスタ７１の各ビツト出力とゲート回
路７４ａ，７４ｂ，〜７４ｎによるゲート制御に
よつてラツチ回路７３の各ビツトにラツチ信号を
印加するように構成する。同時にゲート回路７４
ａ，７４ｂ，〜７４ｎの各出力をフリツプフロツ
プ７５ａ，７５ｂ，〜７５ｎに帰還してラツチ出
力のあつたものから順にセツトする。そして、こ
れらフリツプフロツプ７５ａ，７５ｂ，〜７５ｎ
の各出力によりゲート回路７４ａ，７４ｂ〜７４
ｎの動作を制御し、上記フリツプフロツプ７５
ａ，７５ｂ，〜７５ｎに対しては所定周期毎にリ
セツトするように構成する。このようにすれば上
述した制御信号のエラーチエツクを行うことなし
にエラーポインタによりエラーが生じないと判定
されたビツト位置から順に制御信号C_B成分を抽
出できるので、例えば所定数の第２ブロツクの再
生によつて正確な制御情報C_Bの識別が可能とな
る。尚、エラー訂正用のパリテイ信号を制御信号
C_B中に入れる場合には、各種の訂正方式に従い、
例えば制御ブロツク中の１個以上のエラーに対し
て上記エラーポインタを用いて訂正するように構
成してもよい。

尚、本発明の装置において具体的には例えば次
のような定数設定を行えばよい。例えば音声信号
サンプル周波数を50.4KHz、１サンプルのビツト
数を16ビツト、そして入力チヤンネル数を４チヤ
ンネルとする。この場合、第１ブロツクを１ワー
ド16ビツトとして８ワードのデータ信号、２ワー
ドのパリテイ信号Ｐ，Ｑ、１ワードのエラーチエ
ツク信号ECC、そして同期信号S_yocと制御信号C_B
とを合せて１ワードとし、上記第１ブロツクの信
号系列を構成する。しかして同期信号S_yoc、S_yc
に各15ビツトを割り当てるものとすると、制御信
号は第２ブロツクの縦方向に１ビツトの列とな
る。今、第２のブロツク長をNTSC方式あるいは
PAL方式のテレビジヨン信号に対して都合のよ
い１／300秒となる周期を持つものと設定すると
84ビツトのスペースが生じる。従つて上記スペー
スに対して１ワードづつの同期信号とエラーチエ
ツク信号とを挿入したとしても、残り52ビツトに
制御信号C_Bを挿入することが可能となる。従つ
てチヤンネル数や音楽信号に対する曲の頭出しア
ドレスを制御信号C_Bとして入れるとしても十分
なる余裕をもつて実現できる。

第９図は、上記条件にて本発明を実行する場合
の制御系のクロツク系統を示すものである。この
場合にあつては4.8MHzのマスタクロツクを生成
し、これを適宜カウントダウンすることにより、
ワード同期、第１ブロツク周波数、第２ブロツク
周波数等を得ることができる。つまりクロツク信
号同期系を非常に簡易に実現することができ、し
かもマスタクロツクの周波数をそれほど高く設定
する必要もなくなる。ゆえに装置の実現が非常に
容易となる。

以上説明したように本発明によれば、常に安定
した同期再生を行つて効果的なデータ信号の再生
を行い得、しかもクロツク制御系等を簡易にして
装置構成の大幅な簡略化を図り得る等の種々格別
なる利点効果を発揮し、システム構成の向上を図
り得る。又、本発明では大ブロツクの第２の同期
信号及び制御信号は分割されて、小ブロツクの第
１の同期信号の直後に挿入記録されているので、
ワード同期が周期的となつてハード構成が簡単化
されこの面から安定な同期が得られる。また、特
に、小ブロツクの第１の同期を確立した後、大ブ
ロツクの第２の同期を確立するので、第１および
第２の２つの同期回路を必要とせず更に回路構成
を簡単にすることができる。

尚、本発明も上記した実施例に限定されるもの
ではない。例えば第１ブロツクおよび第２ブロツ
クの基本構成は仕様に応じてその要旨を逸脱しな
い範囲で種々変形可能である。また本発明を採用
する記録再生装置の構成や同期再生回路の構成等
も限定されるものではない。要するに本発明装置
はその要旨を逸脱しない範囲で種々変形し、各種
記録再生装置に適用することができる。

【図面の簡単な説明】

第１図は従来装置における記録再生のデータフ
オーマツトを示す図、第２図は従来の再生装置の
構成図、第３図は本発明の一実施形態を示す信号
のデータフオーマツトを示す図、第４図は本発明
を適用して構成される信号記録再生装置の概略構
成図、第５図および第６図はそれぞれ信号の他の
データフオーマツトを示す図、第７図は制御信号
C_Bに対する同期再生を制御信号再生回路の構成
図、第８図は制御信号再生回路の別の構成例を示
す図、第９図にはクロツク系を示す概略図であ
る。 １３……パリテイ付加回路、１４……メモリ、
１５……制御信号発生回路、１６……チエツク信
号発生回路、１８……制御信号用同期信号発生回
路、２０……信号用エラーチエツク発生回路、２
２……信号用同期信号発生回路、３２……クロツ
ク再生回路、３３……同期分離回路、３４……メ
モリ、３５……エラーチエツク回路、３６……エ
ラー訂正回路、３９……制御信号ゲート回路、４
０……同期分離回路、４１……制御信号再生回
路、４２……エラーチエツク回路、５４……シフ
トレジスタ、５７……ラツチ回路、５９……シフ
トレジスタ、６０……カウンタ回路、６５……カ
ウンタ回路。

Claims (1)

1. 【特許請求の範囲】 １ データ信号の前に第１の同期信号及びこの同
   期信号に続く制御信号を付加して小ブロツクを形
   成し、この小ブロツク複数個から構成される大ブ
   ロツクの第２の同期信号及び制御信号を分割し前
   記小ブロツクの制御信号の位置に小ブロツクの制
   御信号に代えて挿入しデジタル記録された信号を
   再生するデジタル記録再生装置において、 前記デジタル記録された信号から第１の同期信
   号を再生する手段と、 この第１の同期信号を用いてデータ信号を再生
   する手段と、 前記デジタル記録された信号から小ブロツク内
   に分割挿入されている制御信号を複数個集めて第
   ２の同期信号を再生する手段と、 この第２の同期信号および前記小ブロツク内に
   分割挿入されている制御信号を複数個集めた信号
   から制御情報信号を再生する手段とを備え、 前記第１の同期信号の同期を確立した後、前記
   第２の同期信号の同期を確立することを特徴とす
   るデジタル記録再生装置。