JPS6136311B2 - - Google Patents
Info
- Publication number
- JPS6136311B2 JPS6136311B2 JP51158272A JP15827276A JPS6136311B2 JP S6136311 B2 JPS6136311 B2 JP S6136311B2 JP 51158272 A JP51158272 A JP 51158272A JP 15827276 A JP15827276 A JP 15827276A JP S6136311 B2 JPS6136311 B2 JP S6136311B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- signal
- circuit
- bits
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 5
- 230000006835 compression Effects 0.000 description 9
- 238000007906 compression Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000005070 sampling Methods 0.000 description 4
- 230000005236 sound signal Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1803—Error detection or correction; Testing, e.g. of drop-outs by redundancy in data representation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】
本発明はPCM信号等のデジタル信号を伝送す
る際に、受信側において高確率の誤り検出及び訂
正が可能なデジタル信号の誤り訂正方法を提案す
るものである。また本発明はオーデイオ信号を
PCM変調し、伝送路としてVTR（ビデオテープ
レコーダ）を用いる場合に、VTRにおいて不可
避的に生じるドロツプアウトに対して有効なもの
である。
る際に、受信側において高確率の誤り検出及び訂
正が可能なデジタル信号の誤り訂正方法を提案す
るものである。また本発明はオーデイオ信号を
PCM変調し、伝送路としてVTR（ビデオテープ
レコーダ）を用いる場合に、VTRにおいて不可
避的に生じるドロツプアウトに対して有効なもの
である。
以下、本発明をこのようなPCM方式によるオ
ーデイオ信号記録再生装置に適用した一実施例に
ついて説明するに、第１図において１は例えば回
転２ヘツド形のVTRを示す。このVTR１はその
記録信号入力端子１ｉから与えられる映像信号を
FM変調器等からなる記録系を介して一対の回転
磁気ヘツドに供給し、映像信号の１フイールドを
磁気テープに傾斜したトラツクとして記録するも
のである。またVTR１の再生信号出力端子１ｏ
には、磁気テープより再生された信号がFM復調
器等からなる再生系を介することにより形成され
た映像信号が取り出される。このVTR１は一般
に固定ヘツド方式に比べて伝送帯域が広い特長を
有しており、このVTR１により映像信号と信号
形式が同一とされたPCM信号を記録再生するも
のである。
ーデイオ信号記録再生装置に適用した一実施例に
ついて説明するに、第１図において１は例えば回
転２ヘツド形のVTRを示す。このVTR１はその
記録信号入力端子１ｉから与えられる映像信号を
FM変調器等からなる記録系を介して一対の回転
磁気ヘツドに供給し、映像信号の１フイールドを
磁気テープに傾斜したトラツクとして記録するも
のである。またVTR１の再生信号出力端子１ｏ
には、磁気テープより再生された信号がFM復調
器等からなる再生系を介することにより形成され
た映像信号が取り出される。このVTR１は一般
に固定ヘツド方式に比べて伝送帯域が広い特長を
有しており、このVTR１により映像信号と信号
形式が同一とされたPCM信号を記録再生するも
のである。
即ち２Ｌ及び２Ｒは夫々ステレオオーデイオ信
号の左方信号及び右方信号が供給される端子であ
り、これら左方信号及び右方信号は夫々ローパス
フイルタ３Ｌ及び３Ｒ、サンプリングホールド回
路４Ｌ及び４Ｒ、AD変換器５Ｌ及び５Ｒを介さ
れることによりPCM変調される。このAD変換器
５Ｌ及び５Ｒのデジタル出力は並列コードである
ので、並列直列変換器６により直列形式とされ、
後述のエンコーダ７に供給される。エンコーダ７
からの誤り訂正可能なPCM信号が時間軸圧縮回
路８に供給され、時間軸圧縮回路８の出力が同期
信号付加回路９に供給される。時間軸圧縮回路８
及び同期信号付加回路９はPCM信号を映像信号
と同一の信号形態とするもので、前者により映像
信号における垂直ブランキング期間に相当するデ
ータ欠如期間が形成され、後者により映像信号に
おける垂直同期信号及び水平同期信号に相当する
同期信号が付加される。この同期信号付加回路９
の出力がVTR１の記録信号入力端子１ｉに供給
される。
号の左方信号及び右方信号が供給される端子であ
り、これら左方信号及び右方信号は夫々ローパス
フイルタ３Ｌ及び３Ｒ、サンプリングホールド回
路４Ｌ及び４Ｒ、AD変換器５Ｌ及び５Ｒを介さ
れることによりPCM変調される。このAD変換器
５Ｌ及び５Ｒのデジタル出力は並列コードである
ので、並列直列変換器６により直列形式とされ、
後述のエンコーダ７に供給される。エンコーダ７
からの誤り訂正可能なPCM信号が時間軸圧縮回
路８に供給され、時間軸圧縮回路８の出力が同期
信号付加回路９に供給される。時間軸圧縮回路８
及び同期信号付加回路９はPCM信号を映像信号
と同一の信号形態とするもので、前者により映像
信号における垂直ブランキング期間に相当するデ
ータ欠如期間が形成され、後者により映像信号に
おける垂直同期信号及び水平同期信号に相当する
同期信号が付加される。この同期信号付加回路９
の出力がVTR１の記録信号入力端子１ｉに供給
される。
再生時では、再生信号が同期信号除去回路１０
を介して時間軸伸長回路１１に供給される。この
時間軸伸長回路１１の出力に連続したPCM信号
が現れ、これが後述するデコーダ１２に供給され
る。このデコーダ１２にてVTR１におけるドロ
ツプアウトによるバースト誤り等の誤りが検出訂
正され、更に直列並列変換回路１３により並列コ
ードに変換される。そしてDA変換回路１４Ｌ及
び１４Ｒとローパスフイルタ１５Ｌ及び１５Ｒの
系路を介することにより、出力端子１６Ｌに左方
信号が得られ、出力端子１６Ｒに右方信号が得ら
れる。
を介して時間軸伸長回路１１に供給される。この
時間軸伸長回路１１の出力に連続したPCM信号
が現れ、これが後述するデコーダ１２に供給され
る。このデコーダ１２にてVTR１におけるドロ
ツプアウトによるバースト誤り等の誤りが検出訂
正され、更に直列並列変換回路１３により並列コ
ードに変換される。そしてDA変換回路１４Ｌ及
び１４Ｒとローパスフイルタ１５Ｌ及び１５Ｒの
系路を介することにより、出力端子１６Ｌに左方
信号が得られ、出力端子１６Ｒに右方信号が得ら
れる。
時間軸圧縮回路８及び時間軸伸長回路１１は
RAM又は複数個のシフトレジスタ等で実現され
る。また記録系には図示せずも基準発振器が設け
られ、基準発振器の出力からサンプリングホール
ド回路４Ｌ，４Ｒに対するサンプリングパルス、
AD変換器５Ｌ，５Ｒ、並列直列変換器６、エン
コーダ７及び時間軸圧縮回路８に対するクロツク
パルスが形成される。一方、再生系では再生信号
から分離された同期信号をタイムベースとして時
間軸伸長回路１１、デコーダ１２、直列並列変換
器１３、DA変換器１４Ｌ，１４Ｒに対するクロ
ツクパルスが形成される。そして時間軸伸長回路
１１においてはVTR１で生じるジツタ等の時間
軸変動分が除去されるのである。
RAM又は複数個のシフトレジスタ等で実現され
る。また記録系には図示せずも基準発振器が設け
られ、基準発振器の出力からサンプリングホール
ド回路４Ｌ，４Ｒに対するサンプリングパルス、
AD変換器５Ｌ，５Ｒ、並列直列変換器６、エン
コーダ７及び時間軸圧縮回路８に対するクロツク
パルスが形成される。一方、再生系では再生信号
から分離された同期信号をタイムベースとして時
間軸伸長回路１１、デコーダ１２、直列並列変換
器１３、DA変換器１４Ｌ，１４Ｒに対するクロ
ツクパルスが形成される。そして時間軸伸長回路
１１においてはVTR１で生じるジツタ等の時間
軸変動分が除去されるのである。
第２図はエンコーダ７を示すもので、その入力
端子２１に、第３図Ａに示すように並列直列変換
器６より左方信号（Ｌチヤンネル）及び右方信号
（Ｒチヤンネル）の夫々の１サンプリング値に対
応する16ビツトのコードからなるデータ（基本情
報）が与えられる。第３図でＭは最高位ビツトを
示し、Ｌは最下位ビツトである。かかるデータが
時間軸圧縮回路２２に供給されて、CRCコード
の付加されるスペースが形成され、CRCエンコ
ーダ２３に供給される。CRCエンコーダ２３は
与えられたデータに対して例えば４ビツトの
CRCコードを形成するものである。CRC
（Cyclic Redundancy Check）は、伝送すべきコ
ードをこのコードを係数とする多項式で表現し、
この多項式を所定の生成多項式で２を法とする演
算法により割算したときの剰余即ちCRCコード
を伝送すべきコードに付加して送り、受信側では
受信されたコードを多項式で表わし、生成多項式
で割算して剰余が０であれば誤りが生じてなく、
剰余があれば誤りが生じていると検出することが
できるものである。このCRCコード及び時間軸
圧縮回路２２の出力がゲート回路２４に供給され
ることにより、第３図Ｂに示すように（16＋16＋
４＝36）ビツトの基本コードＡがゲート回路２４
の出力に得られる。これと共に、入力データがゲ
ート回路２５に供給されて第３図Ｃに示すように
入力データのＲチヤンネル及びＬチヤンネル夫々
の16ビツトの最高位ビツトＭから（Ｍ−11＝L′）
番目迄の12ビツトが選択され、時間軸圧縮回路２
６に供給される。この時間軸圧縮回路２６、
CRCエンコーダ２７及びゲート回路２８により
第３図Ｄに示すようにＲチヤンネル及びＬチヤン
ネル間でブランクがなく且つ４ビツトのCRCコ
ードを含む（12＋12＋４＝28）ビツトの再送コー
ドＢが形成される。この再送コードＢは（6H＋
α）（Ｈは映像信号の１水平周期）の遅延回路２
９を介してゲート回路３０に供給され、ゲート回
路３０の出力端子３１に第３図Ｅに示すように基
本コードＡと再送コードＢとが交互に存在する出
力データが得られる。基本コードＡ及び再送コー
ドＢを加えた64ビツトを１ワードとする。
端子２１に、第３図Ａに示すように並列直列変換
器６より左方信号（Ｌチヤンネル）及び右方信号
（Ｒチヤンネル）の夫々の１サンプリング値に対
応する16ビツトのコードからなるデータ（基本情
報）が与えられる。第３図でＭは最高位ビツトを
示し、Ｌは最下位ビツトである。かかるデータが
時間軸圧縮回路２２に供給されて、CRCコード
の付加されるスペースが形成され、CRCエンコ
ーダ２３に供給される。CRCエンコーダ２３は
与えられたデータに対して例えば４ビツトの
CRCコードを形成するものである。CRC
（Cyclic Redundancy Check）は、伝送すべきコ
ードをこのコードを係数とする多項式で表現し、
この多項式を所定の生成多項式で２を法とする演
算法により割算したときの剰余即ちCRCコード
を伝送すべきコードに付加して送り、受信側では
受信されたコードを多項式で表わし、生成多項式
で割算して剰余が０であれば誤りが生じてなく、
剰余があれば誤りが生じていると検出することが
できるものである。このCRCコード及び時間軸
圧縮回路２２の出力がゲート回路２４に供給され
ることにより、第３図Ｂに示すように（16＋16＋
４＝36）ビツトの基本コードＡがゲート回路２４
の出力に得られる。これと共に、入力データがゲ
ート回路２５に供給されて第３図Ｃに示すように
入力データのＲチヤンネル及びＬチヤンネル夫々
の16ビツトの最高位ビツトＭから（Ｍ−11＝L′）
番目迄の12ビツトが選択され、時間軸圧縮回路２
６に供給される。この時間軸圧縮回路２６、
CRCエンコーダ２７及びゲート回路２８により
第３図Ｄに示すようにＲチヤンネル及びＬチヤン
ネル間でブランクがなく且つ４ビツトのCRCコ
ードを含む（12＋12＋４＝28）ビツトの再送コー
ドＢが形成される。この再送コードＢは（6H＋
α）（Ｈは映像信号の１水平周期）の遅延回路２
９を介してゲート回路３０に供給され、ゲート回
路３０の出力端子３１に第３図Ｅに示すように基
本コードＡと再送コードＢとが交互に存在する出
力データが得られる。基本コードＡ及び再送コー
ドＢを加えた64ビツトを１ワードとする。
本例では1H内に３ワード（64×３＝192ビツ
ト）挿入するように周波数関係を選んでいるの
で、遅延回路２９は18ワード（192×６＝1152ビ
ツト）に基本コードの16ビツトの時間に相当する
αを加えた時間だけ遅延させるものである。従つ
てｉ番目の基本コードＡiの次に18ワード前の基
本コードと同一情報を含む再送コードＢi―18が位
置することになる。従つてVTR１の記録信号入
力端子１ｉに供給される信号は、第３図Ｆに示す
ように1Hの期間に1/3Ｈ周期のワードタイミング
パルスである水平同期信号HDに続く基本コード
及び再送コードの組が３組存在することになる。
ト）挿入するように周波数関係を選んでいるの
で、遅延回路２９は18ワード（192×６＝1152ビ
ツト）に基本コードの16ビツトの時間に相当する
αを加えた時間だけ遅延させるものである。従つ
てｉ番目の基本コードＡiの次に18ワード前の基
本コードと同一情報を含む再送コードＢi―18が位
置することになる。従つてVTR１の記録信号入
力端子１ｉに供給される信号は、第３図Ｆに示す
ように1Hの期間に1/3Ｈ周期のワードタイミング
パルスである水平同期信号HDに続く基本コード
及び再送コードの組が３組存在することになる。
なお、再送コードは帯域等の制約で12ビツトと
しており、然もこの場合には最高位ビツトから12
ビツトを選択して用いることが好ましい。
しており、然もこの場合には最高位ビツトから12
ビツトを選択して用いることが好ましい。
上述のエンコーダ７を介されたPCM信号を
VTR１のおいて磁気テープ上に記録することに
より、再生時にドロツプアウト等によるバースト
誤りが発生しても、このバースト誤りが6H内に
おさまるものであれば、デコーダ１２にて基本コ
ード及び再生コードの順序を元に戻すことにより
同一情報を表わす基本コード又は再送コードの何
れか一方のみに発生するようにバースト誤りが分
散される。
VTR１のおいて磁気テープ上に記録することに
より、再生時にドロツプアウト等によるバースト
誤りが発生しても、このバースト誤りが6H内に
おさまるものであれば、デコーダ１２にて基本コ
ード及び再生コードの順序を元に戻すことにより
同一情報を表わす基本コード又は再送コードの何
れか一方のみに発生するようにバースト誤りが分
散される。
第４図はデコーダ１２のブロツク図であり、そ
の入力端子４１には同期信号が除去され、データ
欠如期間のない連続したPCM信号が供給され、
ゲート回路４２にて基本コードと再送コードに分
離される。基本コードは遅延回路４３に供給され
る。遅延回路４３の遅延時間は例えば基本コード
Ａiの次に再送コードＢi―18が発生するので、（6H
―α）に選ばれる。従つてゲート回路４２の出力
に再送コードＢi―18の発生するタイミングと遅延
回路４３の出力に基本コードＡi―18が発生するタ
イミングは一致する。遅延回路４３の出力が
CRCデコーダ４４に与えられ、これより誤りが
発生しているときで“１”、誤りが発生していな
いときで“０”なるCRC検出出力αが生じる。
またゲート回路４２よりの再送コードもCRCデ
コーダ４５に与えられ、これよりCRC検出出力
αと同様に再送コードの誤りの有無に応じた
CRC検出出力βが発生する。
の入力端子４１には同期信号が除去され、データ
欠如期間のない連続したPCM信号が供給され、
ゲート回路４２にて基本コードと再送コードに分
離される。基本コードは遅延回路４３に供給され
る。遅延回路４３の遅延時間は例えば基本コード
Ａiの次に再送コードＢi―18が発生するので、（6H
―α）に選ばれる。従つてゲート回路４２の出力
に再送コードＢi―18の発生するタイミングと遅延
回路４３の出力に基本コードＡi―18が発生するタ
イミングは一致する。遅延回路４３の出力が
CRCデコーダ４４に与えられ、これより誤りが
発生しているときで“１”、誤りが発生していな
いときで“０”なるCRC検出出力αが生じる。
またゲート回路４２よりの再送コードもCRCデ
コーダ４５に与えられ、これよりCRC検出出力
αと同様に再送コードの誤りの有無に応じた
CRC検出出力βが発生する。
これと共に、遅延回路４３からの基本コードが
ゲート回路４６及び時間軸伸長回路４７の系路を
介されることにより、CRCコードが除去されて
第３図Ａに示すものに対応する元のビツト周波数
とされた32ビツトの基本情報例えば〔Ａi―18〕が
得られる。同様にゲート回路４２からの再送コー
ドがゲート回路４８及び時間軸伸長回路４９の系
路を介されることにより、第３図Ｃに示すものに
対応する元のビツト周波数とされた24ビツトの再
送情報例えば〔Ｂi―18〕が得られる。これを第５
図Ａに示す。また基本情報がゲート回路５０を介
されることにより、基本情報例えば〔Ａi―18〕の
うちの最高位ビツトから12ビツトが選択されてな
る第５図Ｂに示す基本情報A′i―18が得られる。
基本情報〔Ａi―18〕及び再送情報〔Ｂi―18〕がゲ
ート回路５１に供給されると共に、A′i―18及び
〔Ｂi―18〕が一致検出回路５２に供給される。こ
の一致検出回路５２の検出出力γは対応する12ビ
ツト同士の全てが互いに一致しているときにのみ
“１”となるもので、この検出出力γが前述の
CRCデコーダ４４及び４５よりのCRC検出出力
α及びβと共に論理回路５３に供給されて、この
論理回路から５３からゲート回路５１を制御する
指令及び前値ホールド指令が発生し、ゲート回路
５１の出力端子５４に出力データが取り出され
る。
ゲート回路４６及び時間軸伸長回路４７の系路を
介されることにより、CRCコードが除去されて
第３図Ａに示すものに対応する元のビツト周波数
とされた32ビツトの基本情報例えば〔Ａi―18〕が
得られる。同様にゲート回路４２からの再送コー
ドがゲート回路４８及び時間軸伸長回路４９の系
路を介されることにより、第３図Ｃに示すものに
対応する元のビツト周波数とされた24ビツトの再
送情報例えば〔Ｂi―18〕が得られる。これを第５
図Ａに示す。また基本情報がゲート回路５０を介
されることにより、基本情報例えば〔Ａi―18〕の
うちの最高位ビツトから12ビツトが選択されてな
る第５図Ｂに示す基本情報A′i―18が得られる。
基本情報〔Ａi―18〕及び再送情報〔Ｂi―18〕がゲ
ート回路５１に供給されると共に、A′i―18及び
〔Ｂi―18〕が一致検出回路５２に供給される。こ
の一致検出回路５２の検出出力γは対応する12ビ
ツト同士の全てが互いに一致しているときにのみ
“１”となるもので、この検出出力γが前述の
CRCデコーダ４４及び４５よりのCRC検出出力
α及びβと共に論理回路５３に供給されて、この
論理回路から５３からゲート回路５１を制御する
指令及び前値ホールド指令が発生し、ゲート回路
５１の出力端子５４に出力データが取り出され
る。
第６図は論理回路５３の動作を示す真理値表で
ある。本例による誤り検出及び訂正動作は２段階
にわけて行なわれる。即ち第１段階においては検
出出力γが１であるか否かが判別され、（γ＝
“１”）のときは、CRC検出出力α、βと無関係
に基本情報〔Ａ〕がゲート回路５１で選択されて
出力とされる。検出出力γが“０”では、CRC
検出出力α及びβに従う。即ち（α＝“０”、β＝
“１”）であれば基本情報〔Ａ〕がゲート回路５１
で選択され、（α＝“１”、β＝“０”）であれば基
本情報〔Ｂ〕が選択される。この基本情報〔Ｂ〕
は12ビツトであり、最下位ビツトを含めて４ビツ
トは不足しているが、聴感上には大きな影響が与
えられない。また、（γ＝“０”）で然も（α＝
“１”、β＝“１”）の場合には、基本コード及び再
送コードの何れも誤つていることであるから、論
理回路５３から前値ホールド指令が発生し、その
前の正しいコードに対応するオーデイオ信号出力
が１ワードタイム保持される。具体的な方法とし
ては、DA変換器１４Ｌ，１４Ｒに対するクロツ
クパルスの供給を１ワードタイム停止したり、出
力端子５４に現われる出力データを１ワードのシ
フトレジスタに供給して貯えておき、前値ホール
ド指令により出力データを用いる代りにこのシフ
トレジスタの出力を用いたりすることができる。
更に、極めて低い確率で、（γ＝“０”）にも拘ら
ず、（α＝β＝“０”）となる場合が生じる。この
ときは、本例では基本情報〔Ａ〕を出力とするよ
うになされている。この場合で前値ホールド指令
ご発生させるようにしても良い。
ある。本例による誤り検出及び訂正動作は２段階
にわけて行なわれる。即ち第１段階においては検
出出力γが１であるか否かが判別され、（γ＝
“１”）のときは、CRC検出出力α、βと無関係
に基本情報〔Ａ〕がゲート回路５１で選択されて
出力とされる。検出出力γが“０”では、CRC
検出出力α及びβに従う。即ち（α＝“０”、β＝
“１”）であれば基本情報〔Ａ〕がゲート回路５１
で選択され、（α＝“１”、β＝“０”）であれば基
本情報〔Ｂ〕が選択される。この基本情報〔Ｂ〕
は12ビツトであり、最下位ビツトを含めて４ビツ
トは不足しているが、聴感上には大きな影響が与
えられない。また、（γ＝“０”）で然も（α＝
“１”、β＝“１”）の場合には、基本コード及び再
送コードの何れも誤つていることであるから、論
理回路５３から前値ホールド指令が発生し、その
前の正しいコードに対応するオーデイオ信号出力
が１ワードタイム保持される。具体的な方法とし
ては、DA変換器１４Ｌ，１４Ｒに対するクロツ
クパルスの供給を１ワードタイム停止したり、出
力端子５４に現われる出力データを１ワードのシ
フトレジスタに供給して貯えておき、前値ホール
ド指令により出力データを用いる代りにこのシフ
トレジスタの出力を用いたりすることができる。
更に、極めて低い確率で、（γ＝“０”）にも拘ら
ず、（α＝β＝“０”）となる場合が生じる。この
ときは、本例では基本情報〔Ａ〕を出力とするよ
うになされている。この場合で前値ホールド指令
ご発生させるようにしても良い。
上述の本発明において、第７図Ａに示すデータ
において斜線で示すような6H以内のバースト誤
りが生じたとすると、第７図Ｂに示すように基本
コードを6H遅延させて基本コードの次にこれと
同一情報の再送コードが続く順序とすると、バー
スト誤りが図示のように分散されて、（ｉ―18）
番目から（ｉ―15）番目迄は、再送コードの側に
のみバースト誤りが含まれ、ｉ番目から（ｉ＋
３）番目迄は基本コードの側にのみにバースト誤
りが含まれ、従つて基本コード及び再送コードの
何れかの誤りがない方を選択すれば誤りを回避す
ることができる。この選択は、上述実施例では
CRCコードにより行なわれているが、CRCコー
ド以外の誤り検出コードを用いることは勿論でき
る。かかる本発明は、２つ以上の並列伝送路で同
一データを二重送りするものと異なり単一伝送路
ですむ利点があり、また単一伝送路を用いて同一
データを二度伝送して照合する二度送り照合に比
べてバースト誤りを分散でき、照合のための大容
量のメモリーを必要とせず、データ処理時間が短
かくてすむ等の利点を有するものである。このよ
うな特長を備えた本発明は伝送路が単一で、ドロ
ツプアウトが不可避的に生じるVTRを伝送媒体
とするPCM信号記録再生装置に使用して好適な
るものである。
において斜線で示すような6H以内のバースト誤
りが生じたとすると、第７図Ｂに示すように基本
コードを6H遅延させて基本コードの次にこれと
同一情報の再送コードが続く順序とすると、バー
スト誤りが図示のように分散されて、（ｉ―18）
番目から（ｉ―15）番目迄は、再送コードの側に
のみバースト誤りが含まれ、ｉ番目から（ｉ＋
３）番目迄は基本コードの側にのみにバースト誤
りが含まれ、従つて基本コード及び再送コードの
何れかの誤りがない方を選択すれば誤りを回避す
ることができる。この選択は、上述実施例では
CRCコードにより行なわれているが、CRCコー
ド以外の誤り検出コードを用いることは勿論でき
る。かかる本発明は、２つ以上の並列伝送路で同
一データを二重送りするものと異なり単一伝送路
ですむ利点があり、また単一伝送路を用いて同一
データを二度伝送して照合する二度送り照合に比
べてバースト誤りを分散でき、照合のための大容
量のメモリーを必要とせず、データ処理時間が短
かくてすむ等の利点を有するものである。このよ
うな特長を備えた本発明は伝送路が単一で、ドロ
ツプアウトが不可避的に生じるVTRを伝送媒体
とするPCM信号記録再生装置に使用して好適な
るものである。
第１図は本発明の一実施例の全体のブロツク
図、第２図及び第３図はそのエンコーダのブロツ
ク図及び動作説明に用いる略線図、第４図〜第７
図はそのデコーダのブロツク図及び動作説明に用
いる略線図である。 １はVTR、４Ｌ，４Ｒはサンプリングホール
ド回路、５Ｌ，５ＲはAD変換器、７はエンコー
ダ、１２はデコーダ、１４Ｌ，１４ＲはDA変換
器、２９，４３は遅延回路である。
図、第２図及び第３図はそのエンコーダのブロツ
ク図及び動作説明に用いる略線図、第４図〜第７
図はそのデコーダのブロツク図及び動作説明に用
いる略線図である。 １はVTR、４Ｌ，４Ｒはサンプリングホール
ド回路、５Ｌ，５ＲはAD変換器、７はエンコー
ダ、１２はデコーダ、１４Ｌ，１４ＲはDA変換
器、２９，４３は遅延回路である。
Claims (1)
- １ 夫々上位ビツトから下位ビツトに至る重み付
けのなされた複数ビツトより成る複数の第一のコ
ードと、夫々上記第一のコードのビツド数より少
ない複数ビツトより成り、夫々が上記複数の第一
のコードの夫々の上位複数ビツトと同一情報を有
する複数の第二のコードとを形成し、上記複数の
第一のコードの夫々に対して、その上位複数ビツ
トと異なる情報を含む上記第二のコードを夫々付
加するとともに、少なくとも上記複数の第一のコ
ードの誤りを検出する誤り検出コードを付加して
伝送し、上記複数の第一のコードのいずれかに誤
りが検出された時、その第一のコードの夫々の上
位複数ビツトと同一情報を有する第二のコードで
誤りの検出された上記第一のコードを置き換える
ようにしたことを特徴とするデジタル信号の誤り
訂正方法。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15827276A JPS5381222A (en) | 1976-12-27 | 1976-12-27 | Digital signal transmitting system |
| CA293,317A CA1097819A (en) | 1976-12-27 | 1977-12-19 | Digital signal transmission method |
| AU31883/77A AU521114B2 (en) | 1976-12-27 | 1977-12-22 | Digital signal transmisson with error correction |
| IT5235477A IT1193270B (it) | 1976-12-27 | 1977-12-23 | Procedimento ed apparecchio per ridurre errori nell'elaborazione di segnali digitali |
| GB5380777A GB1591059A (en) | 1976-12-27 | 1977-12-23 | Digital signal processing method and apparatus |
| FR7739366A FR2375782A1 (fr) | 1976-12-27 | 1977-12-27 | Procede et dispositif de reduction d'erreur dans l'enregistrement de signaux audiofrequences |
| DE19772758276 DE2758276A1 (de) | 1976-12-27 | 1977-12-27 | Verfahren und vorrichtung zur fehlerreduzierung bei der verarbeitung von multibit-digitalsignalen |
| NL7714443A NL7714443A (nl) | 1976-12-27 | 1977-12-27 | Werkwijze en inrichting voor foutreductie bij de transmissie van digitale signalen. |
| AT933377A AT380608B (de) | 1976-12-27 | 1977-12-27 | Verfahren und schaltung zur fehlerherabsetzung bei der verarbeitung von multibit-digitalsignalen |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15827276A JPS5381222A (en) | 1976-12-27 | 1976-12-27 | Digital signal transmitting system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5381222A JPS5381222A (en) | 1978-07-18 |
| JPS6136311B2 true JPS6136311B2 (ja) | 1986-08-18 |
Family
ID=15667972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15827276A Granted JPS5381222A (en) | 1976-12-27 | 1976-12-27 | Digital signal transmitting system |
Country Status (9)
| Country | Link |
|---|---|
| JP (1) | JPS5381222A (ja) |
| AT (1) | AT380608B (ja) |
| AU (1) | AU521114B2 (ja) |
| CA (1) | CA1097819A (ja) |
| DE (1) | DE2758276A1 (ja) |
| FR (1) | FR2375782A1 (ja) |
| GB (1) | GB1591059A (ja) |
| IT (1) | IT1193270B (ja) |
| NL (1) | NL7714443A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4281355A (en) * | 1978-02-01 | 1981-07-28 | Matsushita Electric Industrial Co., Ltd. | Digital audio signal recorder |
| JPS5556744A (en) * | 1978-10-23 | 1980-04-25 | Sony Corp | Pcm signal transmission device |
| FR2440133A1 (fr) * | 1978-10-25 | 1980-05-23 | Thomson Brandt | Procede de codage numerique pour l'enregistrement de voies sonores avec un signal de television et dispositif mettant en oeuvre ce procede |
| CA1133639A (en) * | 1979-01-30 | 1982-10-12 | Masato Tanaka | Method and apparatus for editing digital signals recorded on a record medium |
| US4423441A (en) * | 1979-08-30 | 1983-12-27 | Mitsubishi Denki Kabushiki Kaisha | PCM Record reproducer |
| JPS58181394A (ja) * | 1982-04-16 | 1983-10-24 | Meidensha Electric Mfg Co Ltd | 符号伝送方法 |
| JPS6124063A (ja) * | 1984-07-11 | 1986-02-01 | Matsushita Electric Ind Co Ltd | ステレオ音声のデイジタル記録・再生装置 |
| DE3523809A1 (de) * | 1985-05-21 | 1986-11-27 | Polygram Gmbh, 2000 Hamburg | Verfahren zur zeitkompression von informationen in digitaler form |
| JP2539171Y2 (ja) * | 1990-09-26 | 1997-06-25 | 株式会社リコー | 読取り装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1193287A (en) * | 1967-08-08 | 1970-05-28 | Ferranti Ltd | Improvements relating to Apparatus for Reading Magnetic Tape |
| US3721773A (en) * | 1970-10-09 | 1973-03-20 | Ampex | Magnetic head transducer assembly for redundantly recording data on and reproducing data from dual-tracks of a magnetic recording medium |
| US3761903A (en) * | 1971-11-15 | 1973-09-25 | Kybe Corp | Redundant offset recording |
| FR2248574A1 (en) * | 1973-10-19 | 1975-05-16 | France Etat | System for recording numerical programme on magnetic tape - has counter determining period double that of introduction sign, with detection and verification |
| US3883891A (en) * | 1974-08-22 | 1975-05-13 | Rca Corp | Redundant signal processing error reduction technique |
-
1976
- 1976-12-27 JP JP15827276A patent/JPS5381222A/ja active Granted
-
1977
- 1977-12-19 CA CA293,317A patent/CA1097819A/en not_active Expired
- 1977-12-22 AU AU31883/77A patent/AU521114B2/en not_active Expired
- 1977-12-23 IT IT5235477A patent/IT1193270B/it active
- 1977-12-23 GB GB5380777A patent/GB1591059A/en not_active Expired
- 1977-12-27 AT AT933377A patent/AT380608B/de not_active IP Right Cessation
- 1977-12-27 NL NL7714443A patent/NL7714443A/xx not_active Application Discontinuation
- 1977-12-27 DE DE19772758276 patent/DE2758276A1/de active Granted
- 1977-12-27 FR FR7739366A patent/FR2375782A1/fr active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| FR2375782A1 (fr) | 1978-07-21 |
| FR2375782B1 (ja) | 1983-02-11 |
| CA1097819A (en) | 1981-03-17 |
| JPS5381222A (en) | 1978-07-18 |
| IT1193270B (it) | 1988-06-15 |
| AU3188377A (en) | 1979-06-28 |
| AT380608B (de) | 1986-06-25 |
| AU521114B2 (en) | 1982-03-18 |
| GB1591059A (en) | 1981-06-10 |
| ATA933377A (de) | 1985-10-15 |
| DE2758276C2 (ja) | 1990-01-11 |
| NL7714443A (nl) | 1978-06-29 |
| DE2758276A1 (de) | 1978-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4375100A (en) | Method and apparatus for encoding low redundancy check words from source data | |
| CA1119729A (en) | Error correcting system | |
| JP2585757B2 (ja) | 情報信号の記録再生方法及び記録再生装置 | |
| US4188616A (en) | Method and system for transmitting and receiving blocks of encoded data words to minimize error distortion in the recovery of said data words | |
| JPH07111815B2 (ja) | デイジタル信号記録方式 | |
| EP0222386A2 (en) | Method and apparatus for PCM recording and reproducing audio signal | |
| US4254500A (en) | Single track digital recorder and circuit for use therein having error correction | |
| JPH0345476B2 (ja) | ||
| EP0408343B1 (en) | Encoding device and decoding device suitable for dubbing | |
| JPS63187469A (ja) | 回転ヘツド形記録再生装置 | |
| JPS6136311B2 (ja) | ||
| US4227221A (en) | PCM Recording apparatus | |
| JPS6123590B2 (ja) | ||
| JPS601940A (ja) | データ列伝送システム | |
| JPS6338897B2 (ja) | ||
| JPS6052505B2 (ja) | Ｐｃｍ信号復調装置 | |
| JPS6150417B2 (ja) | ||
| JP2760261B2 (ja) | 伝送装置および伝送方法 | |
| KR100283144B1 (ko) | 디지털 기록/재생장치 | |
| JPH0377564B2 (ja) | ||
| JP2621873B2 (ja) | ディジタル音声データの記録方法 | |
| JPS6340059B2 (ja) | ||
| JP3123050B2 (ja) | 記録装置 | |
| JPH038613B2 (ja) | ||
| JPS6313366B2 (ja) |