JPS6391873A - 音声録音再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、音声信号をディジタルメモリに録音再生し、
かつ音声の早聞きを可能とする音程変換回路をも兼ねる
音声録音再生装置に関するものである。

従来の技術 近年、半導体技術の進歩によりディジタルメモリの大容
量化及び低コスト化が進み、ディジタルメモリによって
音声を長時間録音・再生する装置が実用化されつつある
。また、テープレコーダやＶＴＲに録音した音声を音程
は一定でかつ録音時の２倍の速度で再生し、本来の半分
の時間で内容を把握する早聞き装置も利用されるように
なってきた。

以下、図面を参照しながら従来の音声記録再生装置につ
いて説明を行う。

第７図は、従来の音声録音再生装置の構成を示したもの
である。第７図において、２１は音声入力信号をディジ
タル信号に変換するアナログ・ディジタル変換回路、２
２は前記ディジタル信号を記憶するディジタルメモリ、
２３はディジタルメモリ２２の読み出し及び書き込みの
制御をする読み出し書き込み制御回路、２４はディジタ
ルメモリ２２にアドレスを供給するアドレス発生回路、
２５はディジタルメモリ２２から読み出されたディジタ
ル信号をアナログの音声信号に変換するディジタルアナ
ログ変換回路、２θはアナログディジタル変換回路２１
及びディジタルアナログ変換回路２６にサンプリング・
クロックを供給する標本化周波数発生回路、２７はディ
ジタルメモリ２２に読み出し書き込みの制御を行う読み
出し書き込み制御回路２３およびアドレス発生回路２４
に対し、音声の録音・再生および録音・再生の開始・停
止を制御するだめの制御回路である。

以上のように構成された音声録音再生装置について、以
下その動作を説明する。

まず音声録音時の場合について述べる。まず音声信号は
、標本化周波数発生回路２６によって供給されるサンプ
リングクロックｆ　でアナログディジタル変換回路２１
によってディジタル信号に変換される。一方、制御回路
２７によって読み出し書き込み制御回路２３は、書き込
みの状態を維持しており、ディジタルメモリ２２は前記
ディジタル信号をアドレス発生回路２４で与えられるア
ドレスに書き込み、録音される。

次に再生時の場合であるが、制御回路２７によって読み
出し書き込み制御回路２３は読み出しの状態を維持して
いる。アドレス発生回路２４で与えられたアドレスに従
って、ディジタルメモリ２２から読み出されたディジタ
ル信号は、サンプリングクロックｆ　でディジタルアナ
ログ変換回路２６によってアナログ信号に変換されて音
声出力となる。

発明が解決しようとする問題点 しかしながら上記の従来の構成では、アナログディジタ
ル変換回路２１のサンプリングクロックとディジタルア
ナログ変換回路２６のサンプリングクロックが同一であ
り、ディジタルメモリ２２に録音された音声信号は、録
音時と同じ時間をかけて再生する（通常の早さでの再生
）ことしかできない。すなわち、録音された音声を録音
時より短時間で早聞きすることはできない。

また、単純にディジタルメモリ２２より録音した音声を
高速に読み出し、ディジタルアナログ変換回路２５のサ
ンプリングクロックｆｇ　を録音時より高速にすること
によって、録音した内容を録音時より短時間で再生する
ことができるが、この場合は音程が通常より高くなり、
内容を聞きとりにくくなり、話者の特徴が表われなくな
る。このため、ディジタルメモリ２２に録音した音声を
通常の音程で録音時よシ短時間で早聞きするためには、
まず上述したようにディジタルメモリ２２より録音した
音声を周期１／ｆ８で高速に読み出し、ディジタルアナ
ログ変換回路２５のサンプリングクロックｆ５　を録音
時より高速にして、いったんアナログ信号に変換し、こ
の音程の上がった音声を再び音程変換装置を用いること
によって通常の音程に変換するしかなく、全体の装置が
複雑で多大なコストアップにならざるを得なかった（音
程変換装置の構成について、例えば日経エレクトロニク
ス１９７６．７．２６　ｒ会話の時間軸を圧縮伸長する
テープレコーダ」があげられる）。

本発明は上記問題点に鑑み、ディジタルメモリに録音し
た音声信号を通常の早さで再生できる以外に１通常の音
程でかつ通常の半分の時間で話者の特徴が損われること
なく内容を早聞きすることができ、またテープレコーダ
等の２倍速再生で音程の上がった音声を通常の音程に変
換する音程変換装置として用いることも可能な音声録音
再生装置を簡素な構成で安価に提供するものである。

問題点を解決するだめの手段 この目的を達成するために本発明の音声録音再生装置は
、第１．第２の標本化周波数発生回路と、ディジタルメ
モリと前記第１の標本化周波数発生回路の出力であるサ
ンプリングクロックで入力信号をディジタル信号に変換
するアナログディジタル変換回路と、変換されたディジ
タル信号を記憶するディジタルメモリと、書き込み番地
発生回路と、第１．第２の読み出し番地発生回路と、前
記書き込み番地発生回路と第１．第２の読み出し番地発
生回路とで発生するアドレスデータを入力として書き込
み・読み出しの番地を前記ディジタルメモリへ出力し、
かつ書き込み・読み出しの制御信号を前記ディジタルメ
モリへ出力する書き込み読み出し制御回路と、第１．第
２の読み出し番地によって前記ディジタルメモリから読
み出される各々の信号を前記第２の標本化周波数発生回
路の出力であるサンプリングクロックでラッチする第１
、第２の保持回路と、振幅制御回路と、前記第１、第２
の保持回路でラッチされた各々の信号に対して前記振幅
制御回路の制御によって重み関数Ｗ１（ｔ）またはｗ２
（ｔ）　（ｏ＜ｗｌ（ｔ￥、１．ｏくＷ２（じ１）を掛
けあわせる第１．第２の乗算回路と、前記第１゜第２の
乗算回路の出力信号をそのまま、もしくは加算された信
号を前記第２の標本化周波数発生回路の出力であるサン
プリングクロックでアナログ信号に変換するディジタル
アナログ変換回路と、前記第１．第２の標本化周波数発
生回路、前記書き込み番地発生回路、前記第１．第２の
読み出し番地発生回路、前記書き込み読み出し制御回路
、前記振幅制御回路とを制御する制御回路とを備えてい
る。

作　　用 本発明は、制御回路によって第１．第２の標本化周波数
発生回路、書き込み番地発生回路、第１゜第２の読み出
し番地発生回路、書き込み読み出し制御回路、振幅制御
回路の出力を制御し、音声をディジタルメモリへ録音す
ることや、ディジタルメモリに録音した音声を通常の早
さで再生することや、ディジタルメモリに録音した音声
を通常の音程でかつ録音時の２倍の速さで再生すること
や、ある。

実施例 以下本発明の実施例について図面を参照しながら説明す
る。第１図は本発明の一実施例における音声録音再生装
置の構成を示すものである。

第１図において、１は通常音声入力と２倍速音声入力を
切り換えてアナログディジタル変換回路２へ出力する切
り換え回路、２は第１の標本化周波数発生回路３によっ
て与えられたサンプリングクロック輸によって切シ換え
回路１の出力をディジタル信号に変換するアナログディ
ジタル変換回路、４はアナログディジタル変換回路２の
出力を書き込み読み出し制御回路５の制御によって記録
するランダムアクセスメモリ（以下ＲＡＭと称す）、５
は書き込み番地発生回路６と第１の読み出し番地発生回
路７と第２の読み出し番地発生回路８から与えられるア
ドレス信号及び書き込み・読み出しの制御信号をＲＡ　
Ｍ　４へ出力する書き込み・読み出し制御回路、９，１
０は第２の標本化周波数発生回路１６によって与えられ
るサンプリングクロックｆＬ１＋ｆＬ２によってＲＡ　
Ｍ　４から読み出された信号をラッチする第１．第２の
保持回路、１１．１２は第１．第２の保持回路９，１゜
の出力に、振幅制御回路１３の制御によって重み関数を
掛は算する第１．第２の乗算回路、１４は第１．第２の
乗算回路１１．１２の出力を加算する加算回路、１５は
第２の標本化周波数発生回路１６によって与えられるサ
ンプリングクロックｆＤＡによって加算器１４の出力を
アナログ信号に変換するディジタルアナログ変換回路、
１７は切り換え回路１、第１．第２の標本化周波数発生
回路３，１６、書き込み読み出し制御回路５、書き込み
番地発生回路６、第１．第２の読み出し番地発生回路７
，８、振幅制御回路１３を制御する制御回路である。

以上のように構成された音声録音再生装置について以下
その動作について説明する。

本装置は（ｉ）通常音声のＲＡＭへの録音、　（ｉｉ）
ＲＡＭからの通常再生＋（ｉｉＤＲＡＭからの２倍速再
生、　ＧＶ）２倍速音声人力信号の音程変換の４つのモ
ードを制御回路１７の制御によって各部分の動作を変え
て使用する。

以下４つのモードについてその動作を説明する。

尚、第１表は、制御回路１７が制御している各回路の４
つのモードでの動作を示したものである。

以下余白 （１）通常音声のＲＡＭ４への録音モード制御回路１７
は各部分の動作を第１表に示したように制御する。まず
、通常音声入力信号は、第１の標本化周波数発生回路３
の出力であるサンプリングクロックｆＡＤ＝ｆＡＤ１で
アナログディジタル変換回路２によってアナログ信号か
らディジタル信号に変換される。書き込み・読み出し制
御回路らは、ＲＡＭ４に対し書き込み制御信号と、書き
込み番地発生回路６で発生した書き込み番地を出力する
。ＲＡ　Ｍ　４は、アナログディジタル変換回路２の出
力であるディジタル信号を書き込み・読み出し制御回路
５によって与えられた番地に書き込み記憶する。

（ｉｉ）　　ＲＡ　Ｍ　４からの通常再生モード制御回
路１７は、各部分の動作を第１表に示したように制御す
る。書き込み・読み出し制御回路６ば、ＲＡ　Ｍ　４に
対し読み出し制御信号と、第１の読み出し番地発生回路
７で発生した読み出し番地を出力する。ＲＡＭ４は、書
き込み・読み出し制御回路５によって与えられた番地か
らデータを読み出して出力し、第２の標本化周波数発生
回路１６によって与えられるサンプリングクロックｆＬ
１＝ｆＡＤ１で第１の保持回路９でラッチされる。

振幅制御回路１３は、重み関数Ｗ１（ｔ）−１すなわち
、全く重み付けをしないように第１の乗算回路１１を制
御する。第１の乗算回路１１の出力は、第２の標本化周
波数発生回路１６によって与えられるサンプリングクロ
ックｆＤＡでディジタルアナログ変換回路１６によって
アナログ信号に変換される。

０ｉｉ）　　ＲＡ　Ｍ　４からの２倍速再生モード制御
回路１７ば、各部分の動作を第１表に示したように制御
する。書き込み・読み出し制御回路５はＲＡ　Ｍ　４に
対し読み出し制御信号と、第１の読み出し番地発生回路
７で発生した読み出し番地と、第２の読み出し番地発生
回路８で発生した読み出し番地とを出力する。ＲＡ　Ｍ
　４からのデータの読み出しは、第２図（ｂ）、　（Ｃ
）に示したように、時分割多重して２つの読み出し番地
からデータを読み出す。このとき、データは、フレーム
（固定フレーム長：３０〜７０　ｍ５ｅｃ　）単位で連
続して読み出される。またフレーム間の不連続点でのノ
イズが発生するため本装置では、第２図（ｄ）、　（ｅ
）のような振幅制御を行う。振幅制御回路１３は、フレ
ーム間の波形接続点で振幅が零となるように乗算回路で
重み関数ｗ　１　（１＝　ｑ　１（Ｉｔ　ｗ２（ｔ）＝
　ｑ　２（ｔ）を掛けあわせるように制御する。さらに
、第１．第２の乗算回路１１．１２の出力を加算するこ
とにより、子音・破裂音の話頭の音声情報が欠落するこ
とが防がれ、不連続点でのノイズの影響のない、了解性
・自然性に優れた２倍速再生音声が得られる。

（ｖ）２倍速音声人力信号の音程変換モードことで用い
る２倍速音声の音程変換の方法は、例えば、特願昭６０
−６９４４５号に記載の方法などが参考としてあげられ
る。音程変換処理時には、第３図に示したように、通常
音声録音用メモリとは別に、ワークエリアの領域をＲＡ
　Ｍ　４の一部に設け、通常音声録音用メモリが消去さ
れるのを防いでいる。

制御回路１７は、各部分の動作を第１表に示したように
制御する。

２倍速音声人力信号は、第１の標本化周波数発生回路３
の出力であるサンプリングクロックｆＡＤ＝ｆＡＤ２（
周期Ｔ）で、アナログディジタル変換回路２によってア
ナログ信号からディジタル信号に変換される。書き込み
・読み出し制御回路５はＲＡＭ４に対し、書き込みと読
み出しの制御信号と、書き込み番地発生回路６で発生し
た書き込み番地と、第１．第２の読み出し番地発生回路
７．８で発生した２つの読み出し番地とを出力する。Ｒ
ＡＭ４への書き込み・読み出しは、第４図に示したよう
に、−単位時間内に２回の書き込みと２回の読み出しを
行う。ＲＡＭ４から読み出されたデータは、フレーム（
固定フレーム長：３０〜７０　ｍ５ｅＣ）単位で連続し
て読み出される（第６図（ｂ）、　（Ｃ）　）。またフ
レーム間の不連続点でのノイズが発生するため、本装置
では第５図（ｄ）、　（ｅ）のような振幅制御を行う。

振幅制御回路１３はフレーム間の波形接続点で振幅が零
となるように乗算回路で重み関数ｗ１（ｔ）＝ｇつ（ｔ
Ｌ　Ｗ２（ｔ）＝ｑ２（ｔ）を掛けあわせるように制御
する。さらに第１．第２の乗算回路１１．１２の出力を
加算することにより、子音・破裂音の音声情報が欠落す
ることが防がれ、不連続点でのノイズの影響のない、了
解性・自然性の優れた２倍速音声が通常の音程で再生さ
れる。

以上のように本実施例によれば、制御回路１７によって
第１．第２の標本化周波数発生回路３゜１６、古き込み
番地発生回路６、第１．第２の読み出し番地発生回路７
，８、書き込み・読み出し制御回路５、振幅制御回路１
３の出力を制御することにより、従来より簡単な構成で
、（ｉ）通常音声信号のＲＡＭへの録音、（ｉｉ）　Ｒ
Ａ　Ｍからの通常再生、（ｉｉｉ）　ＲＡ　Ｍからの２
倍速再生、０φ２倍速音声信号の音程変換を行うことが
できる。

なお本実施例では、振幅制御を行うための乗算をディジ
タル信号に対して行なっているが、ディジタルアナログ
変換後に行なって、その後に加算してもよい。

以下、本発明の他の実施例について図面を参照しながら
説明する。

第６図は本発明の他の実施例における音声録音再生装置
を示すものである。本実施例では、第１図に示す第１の
実施例と同じ構成には同一の番号を付した。本実施例は
、アナログディジタル変換に適応形デルタ変調方式（以
下ＡＤＭ方式と称す）を用いるため、第１の構成とは異
なっている。第６図において、１８はＡＤＭ方式変換回
路、１９゜２ｏは第１．第２のＡＤＭ方式復調回路であ
り、第１の実施例における保持回路および乗算回路の動
作も兼ねるものである。１３は第１．第２のＡＤＭ方式
復調回路１９，２０の量子化幅を制御することによって
振幅を変化させるだめの振幅制御回路である。ＡＤＭ方
式で振幅を変化させる方法としては、特願昭５９−２４
５１４１号などが参考としてあげられる。１４はアナロ
グ信号に対する加算回路である。

以上のように本実施例では、アナログディジタル変換方
式にＡＤＭ方式を用いたため、ハードウェア規模を小さ
くでき安価に本発明の音声録音再生装置を構成すること
ができる。

発明の効果 本発明は、制御回路によって第１．第２の標本化周波数
発生回路、書き込み番地発生回路、第１゜第２の読み出
し番地発生回路、書き込み・読み出し制御回路、振幅制
御回路の出力を制御することにより、（１）通常音声信
号のＲＡＭへの録音、　（ｉｉ）ＲＡＭからの通常再生
、　ａｉｉ）ＲＡＭからの２倍速再生、（ＩＶ）２倍速
音声信号の音程変換を単一の装置で安価に構成する音声
録音再生装置を実現できるものである。

【図面の簡単な説明】

第１図は本発明の一実施例における音声録音再生装置の
構成を示すブロック図、第２図はＲＡＭに録音源の音声
の２倍速再生の原理図、第３図は本装置に使用するディ
ジタルメモリのエリアを示す状態図、第４図は２倍速音
声信号の音程変換時のＲＡＭの書き込み・読み出しを説
明するだめのタイミングチャート、第５図は２倍速音声
信号入力の音程変換方式を説明するだめのタイミングチ
ャート、第６図は本発明の他の実施例における音声録音
再生装置のブロック図、第７図は従来の音声録音再生装
置のブロック図である。 １・・・・・・切り換え回路、２・・・・・・アナログ
ディジタル変換回路、３・・・・・・第１の標本化周波
数発生回路、４・・・・・・ランダムアクセスメモリ、
５・・・・・・書き込み・読み出し制御回路、６・・・
・・・書き込み番地発生回路、７・・・・・・第１の読
み出し番地発生回路、８・・・・・・第２の読み出し番
地発生回路、９・・・・・・第１の保持回路、１ｏ・・
・・・・第２の保持回路、１１・・・・・・第１の乗算
回路、１２・・・・・・第２の乗算回路、１３・・・・
・・振幅制御回路、１４・・・・・・加算回路、１５・
・・・・・ディジタルアナログ変換回路、１６・・・・
・・第２の標本化周波数発生回路、１７・・・・・・制
御回路、１８・・・・・・ＡＤＭ方式変調回路、１９・
・・・・・第１のＡＤＭ方式復調回路、２０・・・・・
・第２のＡＤＭ方式復調回路。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名！≦ Ｅ　　　　　　　　　　　　　　　　　　　　　０へ　
　　　　　　　　　　　　　　　　　　　法派

Claims (2)

【特許請求の範囲】
1. （１）第１、第２の標本化周波数発生回路と、前記第１
   の標本化周波数発生回路の出力であるサンプリングクロ
   ックで入力信号をディジタル信号に変換するアナログデ
   ィジタル変換回路と、変換されたディジタル信号を記憶
   するディジタルメモリと、書き込み番地発生回路と、第
   １、第２の読み出し番地発生回路と、前記書き込み番地
   発生回路と第１、第２の読み出し番地発生回路とで発生
   するアドレスデータを入力として書き込み・読み出しの
   番地を前記ディジタルメモリへ出力し、かつ書き込み・
   読み出しの制御信号を前記ディジタルメモリへ出力する
   書き込み読み出し制御回路と、第１、第２の読み出し番
   地によって前記ディジタルメモリから読み出される各々
   の信号を前記第２の標本化周波数発生回路の出力である
   サンプリングクロックでラッチする第１、第２の保持回
   路と、振幅制御回路と、前記第１、第２の保持回路でラ
   ッチされた各々の信号に対して前記振幅制御回路の制御
   によって重み関数ｗ＿１（ｔ）またはｗ＿２（ｔ）（０
   ≦ｗ＿１（ｔ）≦１、０≦ｗ＿２（ｔ）≦１）を掛けあ
   わせる第１、第２の乗算回路と、前記第１、第２の乗算
   回路の出力信号をそのまま、もしくは加算された信号を
   前記第２の標本化周波数発生回路の出力であるサンプリ
   ングクロックでアナログ信号に変換するディジタルアナ
   ログ変換回路と、前記第１、第２の標本化周波数発生回
   路、前記書き込み番地発生回路、前記第１、第２の読み
   出し番地発生回路、前記書き込み読み出し制御回路、前
   記振幅制御回路とを制御し、音声信号を前記ディジタル
   メモリへ録音することや、前記ディジタルメモリから録
   音時と同じ速さで音声を再生することや、前記ディジタ
   ルメモリから音声を通常の音程でかつ録音時の２倍の速
   さで再生することや、倍速再生で音程の上がった音声の
   音程を通常の音程に変換すること等を可能とする制御回
   路とを備えた音声録音再生装置。
2. （２）アナログディジタル変換回路に適応形デルタ変調
   方式の変調器を用い、かつ振幅制御を適応形デルタ変調
   方式の復調器において行うことを特徴とする特許請求の
   範囲第１項記載の音声録音再生装置。