JPH05181497A - ピッチ変換装置 - Google Patents

Abstract

(57)【要約】 【目的】 ピッチシフト量の可変に加えてビブラート機
能も比較的簡単な回路構成で達成し得るピッチ変換装置
を提供する。 【構成】 メモリ１にディジタル信号として記憶された
入力音声信号ＩＮをピッチ制御信号に基づいた読み出し
速度でリードアドレスコントローラ５の制御のもとにメ
モリ１から読み出し、この読み出した音声信号をディジ
タルフィルタ１１に供給してサンプリング周波数の補正
を行い、これにより音声信号をピッチシフトするととも
に時間的にシフト量を変化させてビブラート効果を得て
いる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、音声信号の時間軸を圧
縮または伸長して音声信号のピッチを変換するピッチ変
換装置に関し、例えば所謂「カラオケ」装置や特殊な音
声変換装置に利用され得るピッチ変換装置に関する。

【０００２】

【従来の技術】ピッチ変換装置は、音声信号の時間軸を
縮めたりまたは引き延ばしたりして、音声信号のピッチ
を一定量ずらすものであるが、テンポが変わらないよう
に一定区間毎に本来の時間に戻すことが必要である。

【０００３】この様子を図７を参照して説明する。ピッ
チを下げる場合には、図７（ａ）に示すように、一定区
間（ブロック）内で時間軸を引き延ばす。この場合、入
力信号のうちの斜線を施して示す一部を捨て去ることに
より、次のブロックと連続的に継がるようにする。ま
た、ピッチを上げる場合には、図７（ｂ）に示すよう
に、一定区間内で信号の時間軸を圧縮する。この場合、
同図（ｂ）の出力信号における斜線を施した部分のよう
に次のブロックとの間にすき間が発生しないように入力
信号の次のブロック（同図（ｂ）の入力信号の斜線を施
した部分）を取り込み、次のブロックと連続して継がる
ようにしている。このため、この部分は重複して使用さ
れることになる。

【０００４】ところで、従来のピッチ変換装置では、音
声信号をディジタル信号に変換して、メモリ装置に一時
的に記憶した後、読み出し速度を可変することにより音
声信号のピッチを変換している。具体的には、メモリ装
置から速く読み出せば、読み出される音声信号の時間軸
が圧縮され、ゆっくり読み出せば、時間軸が伸長される
ことになる。

【０００５】このように読み出し速度を可変することに
よりピッチ変換を行うと、ディジタル化された音声信号
のサンプリング周波数が入力信号の場合と出力信号の場
合とで異なるとともに、ピッチシフト量に応じて出力信
号のサンプリング周波数が変化するため、信号処理の面
において好ましくない。このため、サンプリング周波数
を変換し、入力信号のサンプリング周波数に戻すことが
必要となる。このサンプリング周波数の変換は一般にデ
ィジタルフィルタを使用して行われている。

【０００６】次に、このサンプリング周波数の変換原理
について説明する。まず、入力信号のサンプリング周波
数ｆｓをｎ倍して、ｎｆｓのサンプリング周波数に変換
する。次に、このサンプリング周波数ｎｆｓを１／ｍ倍
して、ｎｆｓ／ｍのサンプリング周波数に変換する。

【０００７】図８はｎ＝４，ｍ＝３の場合を示している
が、詳しくは、同図（ａ）に示す入力信号を同図（ｃ）
に示すように４倍のサンプリング周波数を有する信号に
変換し、これを同図（ｄ）に示すように１／３にしてい
る。

【０００８】また、図９は図８に示した信号のスペクト
ルを示している。図８（ａ）に示した入力信号に対する
スペクトルは図９（ｂ）に示すものである。すなわち、
ディジタル信号処理によれば、スペクトルは０〜ｆｓ／
２までの周波数帯の形が折り返しながら繰り返す。な
お、ベースバンド以外をイメージスペクトルと称する。
そして、これをｎ＝４倍のサンプリング周波数４ｆｓに
するには、まず各サンプリング信号間にサンプリング値
「０」を３個ずつ挿入し、ｆｓ_a ＝４ｆｓのサンプリン
グ信号列とする。この時のスペクトルの形は挿入したサ
ンプリング値が「０」であるので、図９（ａ）のままで
ある。

【０００９】この増大したサンプリング信号列を図９
（ｂ）に示す特性のディジタルフィルタに通すと、図９
（ｃ）に示すようになり、図９（ａ）に示すスペクトル
のうちベースバンドのスペクトルのイメージスペクトル
であるｆｓ，２ｆｓ，３ｆｓの周りのスペクトルを取り
除いたものになる。この結果、サンプリング信号列は図
８（ｃ）に示すようになり、挿入されたサンプリング信
号は適当に補間された値を有することになる。

【００１０】次にサンプリング信号列の間引きは、ｍ＝
３の場合、３サンプリング信号毎に１サンプリング信号
を残していくと、図８（ｄ）に示すようになる。この場
合のスペクトルは図９（ｄ）に示すように、ｆｓ_b ＝ｆ
_b ／３＝４ｆｓ／３のスペクトルが新しく得られる。こ
のようにして、４ｆｓ／３へのサンプリング周波数の変
換が行われる。

【００１１】なお、実際の応用では、間引きされて捨て
去られたサンプリング値は求める必要がなく、最終的に
残るサンプリング値のみのディジタルフィルタの演算で
よく、また挿入される「０」サンプリング値はディジタ
ルフィルタ演算を割愛されることもよく行われる。

【００１２】

【発明が解決しようとする課題】上述した従来のピッチ
変換装置を利用する場合において、例えば「カラオケ」
等では、歌い易い音程に変えたり、またはボーカルを伴
奏の音程に合わせたり、またはピッチ変換した音と本来
の音を合わせて、デュエットの効果を高めるため等で使
用されるが、従来に比較して一層効果的かつ快適そして
更にうまく演じることができる効果機能を有するピッチ
変換装置が要望されている。

【００１３】本発明は、上記に鑑みてなされたもので、
その目的とするところは、ピッチシフト量の可変に加え
てビブラート機能も比較的簡単な回路構成で達成し得る
ピッチ変換装置を提供することにある。

【００１４】

【課題を解決するための手段】上記目的を達成するた
め、本発明のピッチ変換装置は、入力音声信号の時間軸
を圧縮または伸長して、音声信号のピッチを変換するピ
ッチ変換装置であって、音声信号をディジタル信号とし
て記憶する記憶手段と、ピッチシフト量とビブラート信
号を加算してピッチ制御信号を発生する加算手段と、前
記ピッチ制御信号に基づいて前記記憶手段に記憶された
音声信号の読み出し速度を制御することにより音声信号
をピッチシフトするとともにビブラート効果を得るべく
時間的にシフト量を変化させる読み出し制御手段と、前
記ピッチ制御信号に基づいてフィルタ係数を制御してサ
ンプリング周波数を補正するディジタルフィルタとを有
することを要旨とする。

【００１５】

【作用】本発明のピッチ変換装置では、ディジタル信号
として記憶された音声信号をピッチ制御信号に基づいた
読み出し速度で読み出し、音声信号をピッチシフトする
とともに時間的にシフト量を変化させて、ビブラート効
果を得、更にピッチ制御信号に基づいてフィルタ係数を
制御し、サンプリング周波数を補正している。

【００１６】

【実施例】以下、図面を用いて本発明の実施例を説明す
る。図１は、本発明の一実施例に係るピッチ変換装置の
回路構成を示すブロック図である。

【００１７】図１に示すピッチ変換装置は、入力音声信
号ＩＮを記憶するメモリ１を有する。このメモリ１に入
力音声信号ＩＮを記憶する場合の制御はライトアドレス
コントローラ３によって行われている。また、メモリ１
には読み出し制御を行うためのリードアドレスコントロ
ーラ５が接続されているが、このリードアドレスコント
ローラ５は加算回路７に接続され、該加算回路７を介し
てピッチシフト信号ＰＳとビブラート信号ＶＳを加算し
たピッチ制御信号ＰＣがリードアドレスコントローラ５
に供給されている。

【００１８】そして、ビブラート信号ＶＳはビブラート
信号発生装置９から出力されるが、このビブラート信号
発生装置９にはビブラート制御信号ＶＣが供給されてい
る。ビブラート信号発生装置９から出力されるビブラー
ト信号ＶＳはビブラート制御信号ＶＣによってビブラー
トの深さ、速度またはオン／オフが制御される。

【００１９】ピッチシフト信号ＰＳとビブラート信号Ｖ
Ｓとを加算した加算回路７からのピッチ制御信号ＰＣが
リードアドレスコントローラ５に供給され、このピッチ
制御信号ＰＣによってリードアドレスコントローラ５が
メモリ１を読み出し制御する場合のメモリ１の読み出し
速度が制御される。また、メモリ１の出力はディジタル
フィルタ１１に接続され、メモリ１から読み出された音
声信号はディジタルフィルタ１１に供給されるが、ディ
ジタルフィルタ１１はリードアドレスコントローラ５か
ら出力されるディジタルフィルタ制御信号ＤＦによって
係数が選択され、入力音声信号ＩＮに対する元のサンプ
リング周波数と同じサンプリング周波数を出力音声信号
ＯＴに与えるための最適な補間値が得られるようになっ
ている。すなわち、ディジタルフィルタ１１からの出力
信号ＯＴはサンプリング周波数が変換され、メモリ１か
らの読み出し速度に関係なく一定のサンプリング周波数
を有するようになっている。

【００２０】更に、ディジタルフィルタ１１の出力音声
信号ＯＴは加算器１３の一方の入力に供給されている
が、該加算器１３の他方の入力にはスイッチ１５を介し
て入力音声信号ＩＮが供給され、これによりコーラス効
果を得るようになっている。

【００２１】次に、以上のように構成されるピッチ変換
装置の作用を図２を参照して説明する。図２（ａ）に示
すような入力音声信号ＩＮがライトアドレスコントロー
ラ３の制御のもとにメモリ１に記憶されたものとする。
この入力音声信号ＩＮのサンプリング信号の周期はｔ₀
である。

【００２２】また、図２（ｄ）に示すようなビブラート
を含むピッチ制御信号ＰＣがリードアドレスコントロー
ラ５に供給されたとする。なお、この場合、ピッチシフ
ト量の設定は０に仮定している。ピッチ制御信号ＰＣは
前半が時間軸の圧縮であり、後半は時間軸の伸長であ
る。

【００２３】このピッチ制御信号ＰＣがリードアドレス
コントローラ５に供給され、リードアドレスコントロー
ラ５によるメモリ１の読み出し速度を該ピッチ制御信号
ＰＣによって制御しながら、メモリ１から読み出された
信号は、図２（ｂ）に示すようにサンプリング周期がｔ
₁ である。この場合のサンプリング周期の比ｔ₁ ／ｔ₀
がピッチシフト量である。なお、メモリ１から読み出さ
れた信号のサンプリング周期ｔ₁ はピッチ制御信号ＰＣ
に応じて前半の周期が後半の周期よりも短くなってい
る。

【００２４】図２（ｂ）に示すようにメモリ１から読み
出された信号のサンプリング周期ｔ₁ 、すなわちサンプ
リング周波数は、図２（ａ）に示す入力音声信号ＩＮの
サンプリング周波数と異なっているため、このメモリ１
から読み出された信号のサンプリング周波数を入力音声
信号ＩＮのサンプリング周波数と同じにするように変換
する必要があり、この変換処理がディジタルフィルタ１
１によって行われるが、このサンプリング周波数を変換
した後のディジタルフィルタ１１からの出力信号が図２
（ｃ）に示されているものであり、このサンプリング周
期は入力音声信号ＩＮのサンプリング周期と同じｔ₀ と
なっている。

【００２５】上述した両信号のサンプング周期の比ｔ₁
／ｔ₀ は時間的に変化していくものであるので、図２
（ｂ）のサンプリング点と同図（ｃ）のサンプリング点
との時間差ｔ_e も時間とともに変化する。すなわち、図
８に示したように単純なｎ／ｍの形で表すことができな
い。

【００２６】次に、任意の時間差ｔ_e における補間デー
タを得る方法について説明する。一般に、サンプリング
周波数変換に使用されるディジタルフィルタは、ＦＩＲ
フィルタと呼ばれる図４に示すような構造のフィルタで
ある。図４において、Ｒはレジスタであり、Ｃ_O 〜Ｃ
_P-1 は係数を示す。各レジスタの出力を各々係数で掛算
したものをすべて加算した結果がフィルタの出力となっ
ている。このディジタルフィルタの特性はその係数Ｃ_O
〜Ｃ_P-1 で決まるが、その係数はフィルタのインパルス
応答そのものである。また、そのインパルス応答、すな
わち係数Ｃ_O 〜Ｃ_P-1 はその中心で対称形となるのが一
般的である。この条件はフィルタの位相特性が周波数に
対して直線となることを補間しており、ディジタルフィ
ルタの通過帯域の信号に対して単なる遅延素子として作
用するため時間波形がそのまま保存されるという効果が
ある。

【００２７】図３（ａ）に入力信号のサンプリング点を
示す。これに対するフィルタのインパルス応答が同図
（ｂ）に示されている。実線の場合のその応答の中心が
入力信号のサンプリング点と一致している場合を示す。
ディジタルフィルタとしては、入力サンプリング点と時
間の一致する点のインパルス応答（黒点で示す）を係数
とすればよい。この時得られるフィルタの出力は図３
（ｃ）に示す黒点位置のサンプリング値である。次に、
同図（ｂ）の点線に示す位置にずらした場合には、ディ
ジタルフィルタとしてはやはり入力サンプリング点と同
じ位置のインパルス応答（点線白丸）を係数とすればよ
く、この時得られるフィルタの出力は図３（ｃ）に示す
点線白丸位置のサンプリング値である。このようにサン
プリング間の任意の位置のｔ_e の補間データを得るに
は、インパルス応答をｔ_e だけずらした係数のセットを
ディジタルフィルタに与えればよいことになる。ところ
で、ｔ_e が任意の値である限り、インパルス応答は連続
関数であり、それに応じて係数セットも無限に必要とな
る。そのため、実用的には係数セットは数種しか用意せ
ず、必要なｔ_e に対してより近い係数セットを用いるこ
とで実現することができる。

【００２８】図５は、図１に示したピッチ変換装置にお
けるメモリ１の読み出しおよびディジタルフィルタ１１
の関連部分の構成を更に詳細に示すブロック図である。

【００２９】図５において、メモリ１を読み出し／書き
込み制御する回路はＲ／Ｗ制御回路２１として１つの回
路にまとめて構成されている。また、ピッチ制御信号Ｐ
Ｃは加算器２３を介してレジスタ（Ｒ１）２５およびレ
ジスタ（Ｒ２）２７に供給されている。レジスタ２５の
内容はサンプリング番号を表し、レジスタ２７の内容は
サンプリングとサンプリングとの間の時刻を表してい
る。すなわち、時間軸の圧縮、伸長の度合、またはピッ
チシフト量は＜ａ．ｂ＞という形の小数で表され、その
整数部ａがレジスタ２５の内容で表され、小数点以下の
部分ｂがレジスタ２７の内容で表される。そして、各レ
ジスタ２５，２７の内容は前記加算器２３に供給され、
ピッチ制御信号ＰＣによって累進加算され、再度各レジ
スタ２５，２７に蓄積されるとともに、レジスタ２５の
内容は比較器２９の一方の入力に供給され、レジスタ２
７の内容は係数レジスタ３７に供給されるようになって
いる。

【００３０】図６において、（ａ）はサンプリングクロ
ックを示し、（ｂ）および（ｃ）はそれぞれレジスタ２
５，２７の内容を示している。レジスタ２５，２７の内
容は各サンプリングクロック毎にピッチ制御信号ＰＣに
よって累進加算され、前記整数部分であるレジスタ２５
の内容は通常１ずつ累進されるいくが、本実施例では図
６の（ｂ）に示すようにｎ→ｎ＋２→ｎ＋３→ｎ＋４→
ｎ＋５のように変化し、ｎ→ｎ＋２に飛び、ｎ＋４→ｎ
＋４を変化しない場合を示している。

【００３１】前記比較器２９の他方の入力にはリードア
ドレスカウンタ３１の内容が供給され、これにより比較
器２９はレジスタ２９の内容とリードアドレスカウンタ
３１の内容とを比較し、一致していない場合には、クロ
ック発生器３３を駆動し、一致するまでクロック発生器
３３がカウンタクロック信号を発生し、このカウンタク
ロック信号をリードアドリスカウンタ３１に供給するよ
うになっている。図６の（ｄ）はリードアドレスカウン
タ３１の内容を示し、（ｅ）はクロック発生器３３から
のカウンタクロック信号を示している。すなわち、この
例においては、レジスタ２５の内容がｎからｎ＋２に飛
んだ時にはクロック発生器３３からカウンタクロック信
号を図６の（ｅ）に示すように２クロック発生し、これ
によりリードアドレスカウンタ３１の内容をｎからｎ＋
１を経てｎ＋２に増大し、またレジスタ２５の内容がｎ
＋４からｎ＋４と変化しなかった場合には、カウンタク
ロック信号を発生しないように制御している。

【００３２】クロック発生器３３は、リードアドレスカ
ウンタ３１にカウンタクロック信号を供給すると同時に
Ｒ／Ｗ制御回路２１に制御信号を供給し、これによりメ
モリ１を読み出しモードにするように要求し、図６の
（ｆ）に示すようにメモリ１からデータを読み出してい
る。更に、この読み出し動作に同期して、クロック発生
器３３はシフトレジスタ３５に図６の（ｇ）に示すよう
なクロック信号を供給し、これによりメモリ１から上述
したように読み出されたデータをシフトレジスタ３５に
取り込むようにしている。従って、このシフトレジスタ
３５には図６の（ｆ）に示すような読み出しデータ
Ｄ_n ，Ｄ_n+1 ，Ｄ_n+2 ，…が順次取り込まれる。

【００３３】シフトレジスタ３５に順次取り込まれたデ
ータは、ディジタルフィルタ１１に供給されるが、図６
の（ｈ）において斜線を施されていない所がディジタル
フィルタ１１において演算が実行されていることを示し
ている。ディジタルフィルタ１１からの出力データはレ
ジスタ３９によりサンプリングクロックでラッチされ、
図６の（ｉ）に示すように出力されるようになってい
る。

【００３４】ディジタルフィルタ１１における演算はサ
ンプリング周波数を元のサンプリング周波数に戻すため
にサンプリング点間の前述した位置ｔ_e の補間値を算出
するものであるが、この演算は係数レジスタ３７からの
係数セットがディジタルフィルタ１１に供給されて行わ
れるが、この係数はレジスタ２７により選択された前記
小数値で表される係数セットが係数レジスタ３７に供給
されたものである。すなわち、レジスタ２７の内容はサ
ンプリング点間の位置ｔ_e を示しており、この位置に応
じた係数セットが係数レジスタ３７を介してディジタル
フィルタ１１に供給され、補間データが得られる。な
お、レジスタ２７に対応する係数セットとしては、数セ
ットのみを設け、レジスタ２７の示す値（＝ｔ_e ）に対
して近似的にその数セットの中から選択する方法以外
に、これらの数セットから近似演算（最も簡単には直線
近似）により新しい係数セットを発生し、ディジタルフ
ィルタ１１に供給する方法もある。また、設定した係数
セットからまず補間値を求め、これらの補間値間で必要
なｔ_e に相当する近似値（最も簡単には直線近似）を得
る方法も可能である。

【００３５】なお、本発明はディジタルシグナルプロセ
ッサ（ＤＳＰ）を使用したソフトによる方法でも同様に
実現可能である。

【００３６】

【発明の効果】以上説明したように、本発明によれば、
ディジタル信号として記憶された音声信号をピッチ制御
信号に基づいた読み出し速度で読み出し、音声信号をピ
ッチシフトするとともに時間的にシフト量を変化させ
て、ビブラート効果を得、更にピッチ制御信号に基づい
てフィルタ係数を制御し、サンプリング周波数を補正し
ているので、異常なノイズを発生することもなく、ビブ
ラート効果を高品質で得ることができるとともに、また
比較的簡単な処理および回路構成であり、高集積化にも
適するものである。

【図面の簡単な説明】

【図１】本発明の一実施例に係わるピッチ変換装置の回
路構成を示すブロック図である。

【図２】図１に示すピッチ変換装置の動作を示すタイミ
ング図である。

【図３】図１に示すピッチ変換装置の動作を示すタイミ
ング図である。

【図４】図１に示すピッチ変換装置に使用されているデ
ィジタルフィルタの一例を示すブロック図である。

【図５】図１に示すピッチ変換装置のメモリおよびディ
ジタルフィルタの関係回路の構成を更に示すブロック図
である。

【図６】図５に示す回路の動作を示すタイミング図であ
る。

【図７】ピッチ変換原理を説明するためのタイミング図
である。

【図８】サンプリング周波数変換原理を示す説明図であ
る。

【図９】サンプリング周波数変換原理を示す説明図であ
る。

【符号の説明】

１ メモリ ３ ライトアドレスコントローラ ５ リードアドレスコントローラ ９ ビブラート信号発生装置 １１ ディジタルフィルタ １３ 加算器

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入力音声信号の時間軸を圧縮または伸長
   して、音声信号のピッチを変換するピッチ変換装置であ
   って、 音声信号をディジタル信号として記憶する記憶手段と、 ピッチシフト量とビブラート信号を加算してピッチ制御
   信号を発生する加算手段と、 前記ピッチ制御信号に基づいて前記記憶手段に記憶され
   た音声信号の読み出し速度を制御することにより音声信
   号をピッチシフトするとともにビブラート効果を得るべ
   く時間的にシフト量を変化させる読み出し制御手段と、 前記ピッチ制御信号に基づいてフィルタ係数を制御して
   サンプリング周波数を補正するディジタルフィルタとを
   有することを特徴とするピッチ変換装置。
2. 【請求項２】 前記ディジタルフィルタの出力信号に前
   記入力音声信号を加算してコーラス効果を得る加算手段
   を有することを特徴とする請求項１記載のピッチ変換装
   置。