JPS60216393A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、例えば音声情報のピッチ変換を行う場合等
に用いて好適な情報処理装置に関する。

背景技術とその問題点 通常のオーディオテープレコーダやディスクプレーヤ等
において、録音時のテープ走行速度に対して、再生時の
テープ走行速度やディスク回転速度を速くずれば、つま
り、いわゆる早開きの場合には、再生時間が短くなると
ともに音程（ピッチ）が高くなり、また再生時のテープ
走行速度やディスク回転速度を遅くすれば、つまり、い
わゆる遅開きの場合には、再生時間が長くなるとともに
音程が低くなることが一般に知られている。

ところで、単に再生速度のみを変更したい場合、例えば
口述筆記（ディクチ−シリン）するために筆記可能な低
速で録音内容をｉｌｆ生ずる場合や、録音内容の概要を
短時間で把ｊｈｊするようないわゆる斜め読みをするた
めに高速で再生ずる場合等に、テープ走行速度のみを変
更しただけでは音程（ピッチ）が変化し′ζしまうため
、聴き取りにくいという欠点が生ずる。

そこで、入力オーディオ信号の音声や楽音等のピッチの
みを変更するような機能を有するいわゆるピッチ変換器
を用いて、上述のように内生速度を変更した場合でも元
の録音時と略同じピッチの再生信号を得るようにする技
術が、従来種々提案されている。このようなピッチ変換
器は、各種効果音形成の用途や、歌手無しのバックオー
ケスＩ・う（いわゆるカラオケ）を再生する際のピッチ
変換の用途等にも使用し得るものである。

このピンチ変換の方法を大別すると、フーリエ変換等を
用いた周波数軸処理法と、ＢＢＤ、ＣＣＤ等のアナログ
遅延素子やシフトレジスタ、ＲＡＭ（ランダムアクセス
メモリ）等のディジタル遅延素子を用いて、その書き込
み、読め出しの速度を変えて行う時間軸処理法とがある
が、前者は現時点では高価で実用的でなく、後者は実用
的で現在多用されている。

そして、この時間軸処理法では、上述した遅開きの場合
、相対的に読み出し速度の方を早くしてピンチを元に戻
してやり、時間のつじつまを合わせるため冗長区間（い
わゆるデータの２度読み）を設け、逆に早開きの場合、
相対的に読み出し速度の方を遅くしてピンチを元に戻し
てやり、時間のつじつまを合わせるため欠落区間（いわ
ゆるデータの飛ばし読み）を設けてやるよにしている。

これ等の冗長区間、欠落区間のために何処の波形位置同
士を接続するかは品質に関わる重要な点である。

しかしながら、このような従来のピッチ変換器において
は、ピンチ（音程）は確かに変換されるものの、音楽的
価値をも含めた変換出力信号の音質は満足できるものと
はいえず、また、従来のピッチ変換器は業務用のものが
大多数を占め、民生用として入手可能なものは極めて少
ないのが現状である。

こ＼で、一般のピッチ変換器として、オーディオ信号の
サンプリング波高値信号を記憶するメモリを用い、この
メモリに対する書き込みクロックと読み出しクロックと
を互いに異なら−ｌるごとにより、信号の時間軸を圧縮
伸張するようなピッチ変換器について説明する。メモリ
としては、半導体ＲＡＭ等のディジタルメモリと、ＢＢ
ｒ）やＣＯＤ等のアナログメモリとが）えられるが、−
例として、ＲＡＭを用いてディジタルオーディオ信号の
時間軸圧縮伸張を行なう場合について説明する。

ピンチ変換器に入力されるオーディオディジタル信号の
サンプリング周波数をｆＳ、ピッチ変換器より出力され
る信号のサンプリング周波数をｒｐとするとき、入力信
号は周波数ｆｓの書き込みクロックに従ってＲＡＭに順
次書き込まれ、出力信号は周波数ｆｐの読み出しクロッ
クに従ってＲＡＭより順次読み出される。すなわち、Ｒ
ＡＭに書き込まれる速度とは異なる速度で読み出された
波形は、時間軸上で圧縮もしくは伸張され、そのピッチ
変換比はｆ　ｐ　／　ｆ　ｓとなる。

ここで、ＲＡＭ上のアドレス空間は、最大アドレスを最
小アドレスに連結することによって、第１図に示すよう
にループ状に構成することができ、このループ状のアド
レス空間を、書き込みアドレスＷＡがサンプリング周波
数ｆｓに応じた速度で移動し、読み出しアドレスＲＡが
サンプリング周波数ｒｐに応じた速度で移動する。そし
て、書き込みアドレスＷＡと読み出しアドレスＲＡとの
アドレス差ＷＡ　−ＲＡは、人力信号に対する出力信号
の遅延時間Ｔｏに対応する。

いま、ピッチ変換比ｆ　ｐ　／　ｆ　ｓが１より大、す
なわちｆ　ｐ　＞　ｆ　ｓの場合を考えると、第１図に
示すＲＡＭ上のアドレス空間においては、読み出しアド
レスＲＡの移動速度の方が書き込みアドレスＷＡの移動
速度より大きい。ｆＭ：っ°Ｃ，信号遅純時間ＴＤに対
応する“ｒドレス差ＷＡ　−ＲＡは、時間経過に伴って
小さくなり、ＲＡがＷＡに追いイ１く直前で最小（略０
）となるが、ＲＡがＷＡに追い越した直後ではＲＡＭの
全容量に等しくな゛る。このＲＡＭ全容量に対応する最
大遅延時間をＴ　ＤＭ　ＡＸとすると、入力信号に対す
る出力信号の遅延時間ＴＤは第２図へのように変換する
ことになる。

この第２図において、時刻ｔ、の直前で読み出しアドレ
スＲＡが書き込みアドレスＷＡに追い付き、時刻ｔ１の
直後でＲＡがＷＡを追い越し“Ｃおり、この時刻ｔ１の
直後においては遅延時間ＴＤが最大値ＴＤＭＡにとなっ
ている。そして、時間経過に伴ってＲＡがＷＡに近づく
ことにより、遅延時間ＴＤは次第に減少し、所定時間Ｔ
Ｆ経過後の時刻ｔ２　（の直前）においては、ＲＡがＷ
ＡにＩｌｌび追い付くことにより、遅延時間ＴＤが最小
値（略Ｏ）となる。従っ°ζ、第２図Ｂに示す人力信号
ＳＩのうちの時刻ｔ１より時間ＴｏＭ＾Ｘだけ前のｒ”
Ｎｐ１から時刻ｔ２の点ｐ２までの時間ＴＦ→−Ｔ　ｎ
ｓ　Ａｗ分の内容が時間ＴＦに圧縮されて、第２図Ｃに
示す遅延出力信号ＳＯ中の時刻ｔ１の点ｑ１から時刻ｔ
２の点ｑ２までの内容となって出力される。

すなわち、第２図Ｃの遅延出力信号Ｓｏの点ｑ１の内容
は、このときの遅延時間がＴＤＭＡＸであることにより
、第２図Ｂの入力信％Ｓｌ中の時刻ｔ１よりＴ　ＤＭ　
ＡＸだげ前の点ｐ１の内容であり、以下時間が経過する
に従って遅延時間が短くなり、ＴＦ後の時刻ｔ２　（の
直前）でば遅延時間がＯとなって、人力信号Ｓ１中の点
ｐ２の内容がそのまま出力信号Ｓｏの点ｑ２の内容とな
る。この時刻ｔ２においては、遅延時間が最小値０から
最大値Ｔ　ＤＭ　ＡＸまで不連続に変化しており、この
時刻ｔ２直後の出力信号Ｓｏの点ｑ３の内容は、人力信
号Ｓｌ中の時刻ｔ２よりＴＤＭＡＸだけ前の点ｐ３の内
容となっている。以下同様にして、入力信号５−１１の
点ｐ３から点ｐ４までの時間Ｔｐ　＋ＴＤＨＡＸの内容
が出力信号Ｓｏ中の点ｑ３から点ｑ４までの時間ＴＦの
内容に時間軸圧縮されて現われ、入力信号Ｓ＋中のｐ６
からｐｆＩまでの内容が出力信号Ｓｏ中のｑ５から９６
までの内容として現われるように順次繰り返されること
により、入出力間で時間軸が’　ｐ　／　ｆ　ｓだけ圧
縮されることになる。この場合、出力信号Ｓｏ中の時刻
ｔ１，１２．ｔ３．　・・・の内容は不連続となっ′Ｃ
おり、またこれらの時刻ｔ１１　ｔ２．Ｌ３．　・・・
近傍におい−ζ、入力信号Ｓｔ中の各点ｐ１＋　１’３
　＊　ｐ５１　・・・からそれぞれ時間ＴＤＭＡＸ分の
内容が重複して出力されることになる。

また、ピッチ変換比ｆ　ｐ　／　ｆ　ｓが１より小、す
なわちｆ　ｐ　＜　ｆ　ｓの場合も、略同様な動作によ
り時間軸伸張が行なわれるが、この場合には、ＲＡＭの
アドレス空間上の読み出しアドレスＲＡの移動速度より
も書き込み−ｒアドレスＡの移動速度の方が大きく、Ｗ
ＡがＲＡに追い付き（遅延時間最大）、追い越す（遅延
時間最小）ため、最大遅延時間Ｔ　ＤＭ　ＡＸ分の入力
信号が欠落された状態で読め出されることになり、出力
信号の不連続が生じている。

このようなＲＡＭから読み出された出力信号波形の不連
続は、聴感上好ましくなく、何らかの対策が必要である
。

そこモ、例えばＲＡＭ上の互いに異なるアドレスからそ
れぞれデータを読み出して２つの出力信号を得、一方の
信号レベルを徐々に減衰させ、他方の信号レベルを徐々
に増大させるような、いわゆるクロスフエイドによる信
号切り換えを行なって、不連続点の発生を防止すること
が考えられている。

すなわち、第３図及び第４図は、ｆｐ＞ｆｓのときのＲ
ＡＭアドレス空間上の書き込み、読み出しアドレスを示
している。読み出しアドレスＲＡｘによりデータＸが順
次読み出されて出力されているとき、第３図に示すよう
に、書き込み、読み出しアドレス差Ｗ　Ａ　−ＲＡ　ｘ
が所定値ｄになった時点で、データｙを読み出すための
アドレスＲＡ）ＦをｗＳ３図のアドレスＲＡｘとし、書
き込みアドレスＷＡより所定値ｅだけ先のアドレスをデ
ータＸを読み出すためのアドレスＲＡｘとする（第４図
参照）。この時点以降においては、各読み出しアドレス
ＲＡｘ、ＲＡｙにより読み出されたデータｘ、ｙを用い
て、出力ＯＵＴを、 ただし、ｉ＝１．２．　・・・Ｏ Ｃはクロスフエイド区間のサンプル数 のようにクロスフエイドして取り出す。クロスフエイド
が終了すると０ＵＴ＝ｘとなり、これ以降は再びＲＡｘ
とＷＡとの差がｄとなるまで順次読み出す。

次に、ｆｐ＜ｆｓの場合には、ＷＡがＲＡｘに近づいて
くるため、その差ＲＡｘ−ＷＡが所定値ｄとなった時点
（第５図参照）において、ＲＡｘのアドレス値をＲＡｙ
に代入し、ＷＡより所定値ｅだけ先のアドレスＲＡ　ｘ
に代入して、第６図のような状態とした後、上記式に従
って出力０１Ｊ　Ｔをクロスフエイドし請求め、Ｊ二連
したｆｐ　＞ｒｓの場合と同様な処理を行なう。

すなわち、前に読み出し状態にあったアドレスＲＡ３Ｆ
から新しく接続されるアドレスＲＡｘにデータの重みを
徐々に変えるクロスフエイド処理に０ より、波形の不連続をとり除き、聴感上の異和感を減少
させるものである。

以」−説明した方法は、ピッチ比ｆ　ｐ　／　ｆ　ｓだ
けによる機械的処理であり、入力されるオーディオ信号
波形自体とは何の関係もなく、ピッチ変換された出力波
形は聴感上必ずしも満足できるものではない。

そこで、入力オーディオ信号波形の時間的な変化具合に
着目し、より良い波形の接続点あるいは切換点を見い出
すことが考えられている。

この場合の単純な方法として、入力オーディオ信号波形
の零クロス点、すなわち負から正へ、もくしは正から負
へ移りかわる点を、波形の接続点とすることが考えられ
る。ただし、波形の円滑な接続のためには、例えば負か
ら正へのみのように、片方向の零クロス点を接続点とす
る必要がある。

ところが、この場合、得られた出力信号は、必ずしも聴
感上好ましいものとはいえないその理由としては、先ず
、波形が定常的なものだとしても、第７図に○印で示す
ように、１波長内に多数の零１ クロス点が存在し、波形を切換接続する際に、いずれの
零クロス点が採用されるが不定であり、必ずしも波形全
体を見て円滑な接続が行なわれるとは限らない。次に、
現実のオーディオ信号波形となる例えば楽音の波形は、
メロディ、リズム、音色が時々刻々と変化しており、さ
らに打楽器のようなパルス的な波形を生Ｊ′るものも含
め゛（多種の楽音の複合となっζお幻、その複合波形自
体から一意的に好適な接続Ｊｊ、ｔを検出するごとは極
めて困難である。

そこで、低音域（例えばベース等）の４ｉ１ｉ相ずれは
聴感上非常に耳障りであるが、高音域の位相ずれはさほ
ど耳障りではないことに着目し、低音域の位相ずれを極
力減らずことによって低音域による耳障りなものを取除
き、全体の音質を良くすることが、先に本出願人によっ
て１に案された。

この方法では、Ｕ目及び第２のオーディオ信号の低域周
波数成分を取り出し、これ等の低域成分の信号の零クロ
ス点をそれぞれ検出し、第１のオーディオ信号の低域零
クロスｙｊ；ｊを第２のオーディオ信号の低域零クロス
点に時間軸」−で接続する方法である。

しかしながら、この方法の場合、入力オーディオ信号波
形をＬ　Ｐ　Ｆを通し、得られた低域波形の零クロスを
用いるようにしているので、ＬＰＦＯカットオフ周波数
の設定によっては、通常原語光％’　ハ’Ｊ３声Ｔ：　
８０〜１６０１１ｚ　、　女声ｉ１’　２００〜４００
Ｈｚ　Ｎ度であるから、この等の例えば２倍、また３倍
の周波数の音声信号をもカットオフ周波数の周遊された
Ｌ　Ｐ　Ｆを通過するようになり、零クロス点の検出が
難しくなって正しい波形の接続ができなくなる不都合が
ある。

また、テープレコーダ等の変速再生例えば２倍速再住や
２倍速再生を考えると、実質的に原語発声の周波数が異
なってくるのでその基本周波数のとり方が難しく、ＬＰ
Ｆのカットオフ周波数の設定が困難となる。

更に、上述の点を考慮してＬＰＦの定数を設定するには
設針上種々の制限をうけ、コスト的にも高価となる。

３ ２ 発明の目的 この発明は斯る点に鑑みてなされたもので、上述の如き
零りロス点検出用！、ＰＦを用いることなく情報信号の
波形の接続を円滑に行うことができる構成簡単にして安
価な情報処理装置を提供するものである。

発明の概要 この発明では、情報信号の波形を時間軸」二で各々少く
とも１ピツチ波形を含む複数個の所定区間に分割し、こ
の所定区間内に存在する零クロス点毎にピーク値をめ、
これ等ピーク値のうちの最大となる零クロス点を−に記
情報信号の波形接続点とするように構成している。すな
わち、第７図に示すように、情報信号の波形を適当な時
間、例えば少くとも１ピツ千波形を含む１フレ一ム単位
に分割し、そのフレーム内に存在する零クロス点（例え
ば負から正に変化する点）毎にそれまでの負のピーク値
をめ、その最小値（絶対値で云えば最大値）どなってい
る零クロス点を波形接続点と看做す。因みに、＠７図で
はＰｌ、Ｐ２は各フ４ フレームにおける一番大きな負のピーク値で０１゜Ｃ２
はこれ等ピーク値Ｐ１．Ｐ２に夫々対応した各フレーム
における最適の波形接続点である。

このような波形接続の手法により、この発明では、構成
簡単にして安価な方法で、情報信号の波形を円滑且つ確
実に接続することができる。

実施例 以下、この発明の一実施例を第８図〜第１１図に基づい
て詳しく説明する。

第８図は本実施例の回路構成を示すもので、同図におい
て、（１）は再生装置例えばテープレコーダ、（２）は
ローパスフィルタ、（３）はローパスフィルタ（２）を
通し′ζ得たアナログオーディオ信号をディジタル信号
に変換するアナログ・ディジタル（以下、Ａ／Ｄと云う
）変換器である。これ等テープレコーダ（１１、ローパ
スフィルタ（２）及びＡ／Ｄ変換器（３）は、夫々必要
に応じて制御部（４）により、その記録・ｔＩｔ生モー
ド、通過帯域及びサンプリング周波数等の切換えが制御
される。

（５）はこの発明に係るピッチ変換部であって、こピッ
チ変換部（５）は後でｎＦ述される例えば第９図に示す
ような構成とされている。また、このピッチ変換部（５
）に対して記録手段としてのＲＡ　Ｍ　（６１が設けら
れる。つまり、ピンチ変換部（５）とＲＡ　Ｍ　＋（ｉ
）は一種のマイクロコンピュータ構成とされている。

ピッチ変換部（５）からの出力信号（ディジタル信号）
はディジタル・アナログ（以下、Ｄ／Ａと五う）変換器
（７）でアナログ信号に変換され、ローパスフィルタ（
８）を介して出力端子（９）に取り出される。

こ−で、−例として、Ｄ／Ａ変換器（７）のサンプリン
グ周波数を１（ｌｋｌｌｚ　（］ザンプル周期１００μ
！Ｉ）とする。また、Ａ／Ｄ変換器（３）のサンプリン
グ周波数は、テープレコーダ（１）の再生速度に比例さ
せ、例えば２倍速再生であれば、５　ｋｌｌｚとなり、
本来の発声速度から云えば、常に１００ｐａ毎のサンプ
ルとなる。また、ＲＡ　Ｍ　１６１の容量を、ご＼では
例えば１０２４サンプル分とし、１つの所定区間例えば
１フレーム当り　１２８サンプル分ずつに８分割する。

すなわち、 フレームナンバ　１，２．・・・７．８ＲＡＭアドレス
　１〜１２８．　１２９〜２５６　・・・７６９〜８９
６．８９７〜１０２４ とする。

そして、この８分割された各フレーム内には、時間軸上
で少くとも１ピツチ波形以上が入るようにする。こ＼で
、１フレームは本来の発声速度から云えば、１２．８ｍ
ｓであり、■ピッチ周期が７８．１２５１１ｚ以上であ
れば、各フレーム区間に少くとも１ピツチ波形分以上入
ることになる。通常、音声のピッチは、上述の如く男声
で８０〜１６０Ｈｚ　、女声で２００〜４００Ｈｚ程度
であるから、このフレーム区間内に少くとも１ピツチ波
形分以上入ることになる。

このような設定において、書き込み処理を第９図〜第１
１図を参照し乍ら説明する。

第１０図におけるステップ（イ）において、第１１図Ａ
に示すようなＡ／Ｄ変換終了を表わす信号がスタート信
号ＳＴとして第９図に示すタイミング発生回路（１１）
に供給されると、タイミング発生回路（１１）はこのス
タート信号ＳＴの例えば立上り縁より所定時間後所定の
間隔で第１１図Ｂ−Ｈに７ ６ 夫々承ずようなタイミング信号ｓ１〜ｓ７を順次発生ず
る。

ステップ（ロ）において、Ａ／Ｄ変換されたサンプルデ
ータを現在のＲＡＭ！込み番地に宵込む。

すなわち、タイミング発生回路（ＩＩ）からの第１１図
Ｂに示すような信号Ｓ１がデータランチ回１−８（１２
）のクロック端子ＣＫに供給されることにより、Ａ／Ｄ
変換器（３）（第８図）からのＡ／Ｄ変換されたデータ
が、データラッチ回路（１２）にラッチされ、このラッ
チされたデータが、第８図におけるＲ　Ａ　Ｍ　＋６１
相当のデータＲＡＭ（１３）の、アドレスカウンタ（１
４）からのアドレス信号で指示される所定位置に、タイ
ミング信号発生回路（１１）からの第１１図Ｃに示ずよ
うな信号ｓ２が書込み端子Ｗに供給された時点で書き込
まれる。

また、信号Ｓ２が発生された時点で、２の補数の比較器
（１５）　、（１６）及びゲート回路（１７）の出力が
夫々次段のフリップ・フロップ回路（１Ｂ）。

（１９）及び（２０）に取り込まれる。

次にステップ（ハ）において、データが正値で８ あるか、負値であるかが判断される。これはデータの特
定ビット例えば最−Ｆ位ビット（ＭＳＢ）が“０″のと
きは正値、′ｌ″のときは負値と判断される。

そして、データが負値であれば、ステップ（ニ）におい
てデータと後述するテンポラリの比較が行われる。すな
わち、比較器（１５）は、その入力端子Ａ及びＢに夫々
供給されるラッチ回路（１２）からのデータと、テンポ
ラリラッチ回路（又はテンポラリレジスタ）　（２１）
の内容（以下、テンポラリと云う）を比較し、データよ
りテンポラリが小さければ、その出力をアクチブ状態（
“１″）となし、上述の如く信号Ｓ２がフリップフロッ
プ回路（１８）に取り込まれる。そして、このフリップ
フロップ回路（１８）の後段に設けられたアンド回路（
２２）がデータが負げ１”）で、しかもテンポラリより
小さいとゲートを開き、このアンド回路（２２）を介し
てタイミング発生回路（１１）より第１１図りに示すよ
うな信号Ｓ３がテンポラリラッチ回路（２１）のクロッ
ク端子ＣＫに供給され、これによりステップ（ボ）にお
い°（、データがランチ回路（２１）に格８１４　ｒさ
れる。つまり、このとき、ランチ回ＩＩｖｉ（２１）に
は負のビーク稙を有するデータが格納される。そして、
ステップ（ニ）において、データよりテンポラリが大き
げれば、ステップ（ホ）をスキップする。

一方、ステップ（ハ）において、データがＩＦ値であれ
ば、ステップ（へ）でテンポラリと最小値の大小の判断
を行う。すなわち、このステップ（へ）ではデータが例
えば負値から正値に変化した零クロス点であれば、それ
まで負（１６であった間のランチ回路（２１）からのテ
ンポラリ値と、現フレーム中の過去にあった零クロス点
に対するテンポラリの最小値を格納している最小値ラッ
チ回路（２３）の内容を比較器（１６）で比較する。

そして、現在のテンポラリ値が過去の最小値より小さけ
れば、比較器（１６）はその出力をアクチブ状態（“１
”）となし、上述の如りｆｄ号Ｓ２がフリップフロップ
回ｖＲ（１９）のクロック端子ＣＫ。

に供給された時点で、このフリップフロップ回Ｉ−ｈ９ （１９）に取り込まれる。そして、このフリップフロッ
プ回路（１９）の後段に設けられたアンド回路（２４）
がデータが正（θ″）で、しかも現在のテンポラリ値が
過去の最小値より小さければゲートを開き、このアンド
回路（２４）を介してタイミング発生回路（１１）より
信号Ｓ３が最小値ラッチ回路（２３）及びメモリランチ
回路（又はレジスタメモリ）　（２５）の各クロック端
子ＣＫに供給され、これにより、ステップ（ト）におい
て、そのテンポラリが最小値としてラッチ回路（２３）
に格納されると共に、その対応するアドレスカウンタ（
１４）からの零クロス点の番地アドレスがラッチ回路（
２５）に記録される。

゛また、ステップ（へ）において、現在のテンポラリ値
が過去の最小値より小さくなければ、後述するステップ
（チ）へす−む。

その後、ステップ（チ）において、アンド回路（２６）
はデータが正（”Ｏ”）でゲートを開いているので、こ
のアンド回路（２６）を介してタイミング発生回路（１
１）からの第１１図Ｅに示すような１ ０ 信号Ｓ、がラッチ回路（２１）のクリア端子ＣＬに供給
され、これによってラッチ回路（２１）に格納されてい
るテンポラリばＯとなり、以後この値が、データが負値
となった場合の判断基準とされる。

また、引き続き正値である場合は、最小値ば０より大き
くならないので、ステップ（へ）〜（チ）をスキップさ
せる。

次にステップ（す）において、アドレスは１２８の整数
倍であるか否か、つまり１フレームの終了であるか否か
を判断する。このために、アドレスカウンタ（１４）の
出力のうちの下位ピッ１、例えはこ〜では１フレーム　
１２Ｂ”）−ンプルとしているので、これに対応して下
位の７ビツトがゲート回路（１７）に供給され、この７
ビツトが全て０の時１フレームが終了したものと判断す
る。このときゲート回路（１７）の出力側には１”の出
力が得られる。

このようにしてステップ（す）において、現アドレスが
フレーム内の最終番地であることが判断されたら、次の
ステップ（ヌ）の後半で現フレー２ ムの終了処理を行う。すなわち、フレーム内の最終番地
を表わすゲート回路（１７）の出力“１”がフリップフ
ロップ回路（２０）に供給されて、信号Ｓ２に同期して
取り込まれ、このフリップフロップ回路（２０）の出力
“１”がアンド回路（２７）に供給される。これによっ
てアンド回路（２７）がゲートを開き、タイミング発生
回路（１１）からの第１１図Ｆに示すような信号Ｓ５が
ナンバラ・ノチ回路（２８）のクロック端子ＣＫに供給
されると共にフレームＲＡＭ（２９）の書込み端子Ｗに
供給される。

ナンバラッチ回路（２８）はそのときのフレームナンバ
をラッチする。このフレームナンバ（１，２゜・・・・
８）は、ラッチ回路（２８）に供給されるアドレスカウ
ンタ（１４）の出力のうちの上位ビット例えば３ビツト
によって表わされる。また、フレームＲＡＭ（２９）は
１〜８の各フレームに対応してレジスタを有し、ナンバ
ランチ回路（２Ｂ）からアドレスされる現フレームのそ
のレジスタに、零クロス点の最適な接続候補アドレスで
あるメモリラッチ回路（２５）からのデータを記録する
。たν゛し現フレームで、その最適な接続候補アドレス
がなければ、メモリラッチ回路（２５）の内容ばＯとな
っているので、そのフレームに対するレジスタが０であ
ることは、そのフレーム中には、何も零クロス点の最適
な接続候補が存在しないことを意味する。

その後、ステップ（ヌ）の後半において、ランチ回路（
２３）の最小値及びメモリラッチ回１／Ｊｔ　（２５）
の内容をＯとする。ずなわち、アンド回路（３０）はフ
リップフロップ回路（２０）の出力が１”のときはゲー
トを関いＣいるので、タイミング発生回路（１１）より
第１１図Ｇに示すような信月８６がランチ回路（２３）
及び（２５）のクリア端子ＣＬに供給されてその内容が
クリアされ、次のフレームに備える。

そして、ステップ（ル）において、タイミング発生回路
（１１）からの第１１図１１に示ずような信号Ｓ７がア
ドレスカウンタ（１４）のクロック端子ＣＫに供給され
ることにより、書込み番地アドレスがインクリメントさ
れ、次のデータの書込み番３ 地とされる。

このステップ（ル）において、［アドレスｓｏｄ］０２
４＋　Ｉ　Ｊはアドレスが１〜１０２４で巡回すること
表わし、０のアドレスは特定情報例えばそのフレーム内
に何も最適の波形接続点がなかったことをボず番地とし
ている。この０のアドレスを考慮しなければ、ステップ
（ル）における表現を［アドレス−アドレス＋１　（ｍ
ｏｄ　１０２４）　Ｊとしてもよい。

このとき、アドレスはＯ〜１０２３で巡回することにな
る。

なお、上述の動作において、テンプラリランチ回路（２
１）　、最小値ランチ回路（２３）、メモリラッチ回路
（２５）、データＲＡＭ　（１３）　、フレームＲＡＭ
（２９＞の内容は、電源投入時には、全てＯに初期設定
され、アドレスは任意の番地とされる。

また、フレームＲＡＭ（２９）におけるフレーム（ナン
バ）の代りにＲＡＭ（２９）中のそれに相当する番地に
成るマーカを記録しておくようにしてもよい。

一方、読み出し処理は、この発明の要旨でない５ ４ ので、その詳述をさけるが、簡単に説明すると、データ
ＲＡＭ　（１３）　、アドレスカウンタ（１４）及びフ
レーム（２９）を用い、テープの遅開きの場合には、デ
ータを相対的に早く読むので、時々冗長区間（データの
２度読み区間）が存在し、逆にテープの早開きの場合に
は、データを相対的に遅く読むので、時々欠落区間（デ
ータの飛ばし読み）が存在するが、その場合の波形の接
続点同士を」二連の各フレームごとに零クロス点の接続
位置同士で結ぶようにしてやればよい。

このようにして本実施例では、情報信号の波形を各々少
くとも１ピツチ波形が入るようにして複数個のフレーム
に分割し、そのフレーム内に存在する零クロス点すなわ
ち値が負から■１：に変化する点毎にそれまでの負値の
ピーク値をめ、その負の最小値（絶対値で云えば最大値
）となっている零クロス点を波形接続点と看做すことに
より、最適な波形接続が可能となる。

なお、上述の実施例では負から正への零クロス点に着目
した場合であるが、これに限定されるご６ となく、正から負への零クロス点に着目し、フレーム毎
に正のピーク値でもっとも大きい所の零クロス点を最適
の波形接続点としてもよい。

発明の効果 ヒ述の如くこの発明によれば、従来のように波形のピン
チ周波数（又はピッチ周期）や１ピツ千波形毎の波形位
置は必要でなく、成る特定の時間内で適切な波形接続点
をめる、つまり、情報信号の波形を時間軸上で少くとも
１ピツチ波形分を含む所定区間単位で分割し、この所定
区間内で最適の波形接続点を見つけるようにしたので、
円滑な波形の接続を容易に且つ確実に行うことができる
。また、従来の如く零クロス検出用のＬＰＦを用いるこ
とがないので設計に自由度をもたせることができると共
に構成の簡略化、コストの低廉化が図れる。史に斯る処
理をマイクロコンピュータを用いて出来るので、これに
よっても構成の簡略化、コストの低廉化に寄与できる。

【図面の簡単な説明】

第１図はピッチ変換動作の説明に供するためのＲＡＭの
アドレス空間を示す図、第２図はピッーＪ−変換動作の
説明に供するだめの線図、第３図〜第６図はピンチ変換
！ｌｔＩノ作の他の例の説明に供するためのＲＡＭのア
ドレス空間をボずし１、第７図は情報信号波形の零クロ
ス＋ｊ、１を承ず波形図、第８図はこの発明の一実施例
を示すブロック図、第９図は第８図の要部の説明に供す
るための回路構成図、第１０図は第９し１の動作説明に
供するためのフローチャート、第１１図は第９図の動作
説明にイハするだめの波形図である。 （３）はアナログ・ディジタル変換器、（５）はピッチ
変換部、（６）はＲＡＭ、＋７１はディジタル・アナロ
グ変換器、（１１）はタイミング発生回路、（１２）は
データラッチ回路、（１３）はデータＲＡＭ、（１４）
はアドレスカウンタ、（１５）　、（１６）は比較器、
（１７）はデー１−回路、（１Ｂ）　、（１９）　、（
２０）はフリップフロップ回路、（２１）はテンポラリ
ラッチ回路、（２２）　、（２４）　、（２６）　、（
２７）　、（３０）はアンド回路、（２３）は最小値ラ
ッチ回路、（２５）はメモリラッチ回路、（２８）はナ
ンバランチ回路、７ （２９）はフレームＲＡＭである。 ９ ８

Claims (1)

【特許請求の範囲】
1. 情報信号の波形を時間軸」二で各々少くとも１ピツチ波
   形を含む複数個の所定区間に分ｉ１１し、該所定区間内
   に存在する零クロス点毎にピーク値をめ、該ピーク値の
   うちの最大となる零クロス点を上記情報信号の波形接続
   〆１としたことを特徴とする情報処理装置。