JP6149514B2 - サーチ機能を備えるデジタル信号処理装置 - Google Patents

Description

本発明はデジタル信号処理装置、特にサーチ機能を備えるデジタル信号処理装置に関する。

マルチビットＰＣＭ録音装置等のデジタル信号処理装置では、曲中の位置を正確にサーチするためにジョグ（ＪＯＧ）ダイヤルが用いられる場合がある。ジョグダイヤルを操作することで、曲中の任意の位置を例えば１００ｍｓｅｃほど繰り返して再生しつつ、ジョグダイヤルを操作して曲の位置を移動し、所望の位置を探索することができる。

他方、１ビットデジタル信号の場合には、曲中の位置をサーチするためには通常モードで再生しつつ、所望の位置をサーチするしか方法がないのが現状であり、正確に所望の位置をサーチすることが困難である。

下記の特許文献には、１ビットデジタル信号に対して振幅方向の信号処理を施すために、１ビット信号を１６ビットのマルチビットのデジタル信号に変換し、フェード処理した後に、再びΔΣ変調を行うことが開示されている。

特許第３３３４４１３号

しかしながら、上記従来技術には、１ビットデジタル信号に対する振幅方向の信号処理を施すことが開示されているのみであり、１ビットデジタル信号のサーチに関しては何ら開示されておらず、依然として１ビットデジタル信号を通常モードで再生してサーチするしかない。

仮に、ジョグダイヤルで１ビットデジタル信号の任意の位置を指定し、１００ｍｓｅｃほど繰り返して再生することでサーチを行おうとしても、繰り返しの繋ぎ目においてスパイクノイズが生じてしまい、このスパイクノイズが耳障りとなってサーチを確実に行うことが困難となる。

本発明の目的は、１ビットデジタル信号であっても所望の位置を容易にかつ確実にサーチし得る装置を提供することにある。

本発明は、１ビットデジタル信号を記憶する記憶手段と、ユーザが回動操作可能なジョグダイヤルと、前記ジョグダイヤルの回動操作により指定される位置を基準として所定時間分の前記１ビットデジタル信号を前記記憶手段から抽出する制御手段と、抽出された前記１ビットデジタル信号をマルチビット信号に変換する変換手段と、マルチビット化された信号の始めと終わりにフェード係数を乗じてフェードイン処理とフェードアウト処理を行う乗算手段と、前記乗算手段からのマルチビット信号を１ビットデジタル信号に再変換して出力するΔΣ変調手段とを備え、前記制御手段は、抽出した前記所定時間分の前記１ビットデジタル信号を所定間隔で繰り返し前記変換手段に出力することを特徴とする。

本発明では、ジョグダイヤルで指定される位置を基準として所定時間分の１ビットデジタル信号をマルチビット化した上でフェードイン処理及びフェードアウト処理を実行するので、フェードイン処理及びフェードアウト処理が容易に実行できるとともに、所定時間分の信号を繰り返し再生する際に生じるノイズも抑制される。

本発明の１つの実施形態では、前記所定時間と前記所定間隔は、それぞれ７０ｍｓｅｃと２０ｍｓｅｃに設定される。所定時間分の信号を所定間隔で繰り返し再生出力する場合、所定時間と所定間隔の比率は、ユーザのサーチ操作に大きな影響を及ぼす。所定時間を７０ｍｓｅｃ、所定間隔を２０ｍｓｅｃとすることで、ユーザは、曲の位置を容易に識別し得る。

本発明によれば、ユーザは１ビットデジタル信号であっても所望の位置を容易にかつ確実にサーチすることができる。

実施形態の構成ブロック図である。 繰り返し再生の説明図である。 実施形態のフェード処理後の信号波形説明図である。 実施形態の再生時間と無音時間の比率を示す説明図である。 他の実施形態の構成ブロック図である。

以下、図面に基づき本発明の実施形態について説明する。

図１に、本実施形態に係るデジタル信号処理装置の構成ブロック図を示す。本実施形態のデジタル信号処理装置は、具体的には入力音声信号を１ビットデジタル信号として録音する２チャンネルデジタルオーディオレコーダ等であるが、マルチビットＰＣＭレコーダではなく１ビットのデジタル信号を録音する機器であればこれに限定されない。

デジタル信号処理装置は、マルチビット化器１０と、乗算器１２と、ΔΣ（デルタシグマ）変調器１４と、フェード係数発生器１６と、制御部１８と、記憶部２０と、ジョグ（ＪＯＧ）ダイヤル２２を備える。なお、これ以外にも、各種操作キー、表示部、デジタルアンプ、ドライバ、スピーカ、入力端子及び出力端子を備える。

本実施形態の特徴の一つは、１ビットデジタル信号の録音再生を行いつつ、ジョグダイヤル２２を備え、このジョグダイヤル２２を用いて曲の所望の位置をサーチできる点にある。

制御部１８は、マイクロプロセッサで構成され、装置全体を統括的に制御するとともに、コマンドキー等でサーチ機能が指示された場合に、記憶部２０に記憶されたＤＳＤ（Direct Streaming Digital）信号あるいは１ビットデジタル信号（１ビットデジタルオーディオ信号）を読み出してマルチビット化器１０に供給する。マルチビット化器１０に供給すべき１ビットデジタル信号は、記憶部２０に記憶された特定の曲を構成する１ビットデジタル信号のうち、ジョグダイヤル２２で指定された位置を含む所定期間のデジタルデータである。

マルチビット化器１０は、入力された１ビットデジタル信号を例えば３２ビット等にマルチビット化して乗算器１２に出力する。マルチビット化器１０は、１ビットデジタル信号をマルチビットに変換する公知の間引きフィルタあるいはデシメーションフィルタで構成される。デシメーションフィルタでは、信号の帯域を制限して元の信号のサンプリング周波数を下げるダウンサンプリングを行う。

乗算器１２は、マルチビット化器１０から出力されたマルチビットのデジタル信号に係数を乗じてフェードイン及びフェードアウトを実行する。乗算器１２でマルチビットのデジタル信号に乗じるべき係数は、フェード係数発生器１６から供給される。

フェード係数発生器１６は、制御部１８からの制御信号に応じて、係数を発生して乗算器１２に出力する。具体的には、０から徐々に大きくなる係数を発生することでデジタル信号のレベルが順次増大するフェードインを実行し、徐々に小さくなる係数を発生することでデジタル信号のレベルが順次減少して０に至るフェードアウトを実行する。フェードインの時間及びフェードアウトの時間は、制御部１８により設定される。

ΔΣ（デルタシグマ）変調器１４は、加算器と、積分器と、比較器と、遅延器と、帰還回路を備える。ΔΣ変調は公知であり、加算器からの信号を積分器で積分し、積分された値の正負を比較器で判定し、正のときは「１」、負のときは「０」（あるいは「−１」）を出力する。出力後、遅延器で１サンプルだけ遅延させて加算器に負帰還する。以上の変調処理を同期クロックに合わせて行う。

記憶部２０は、例えば半導体メモリで構成され、曲データを１ビットデジタル信号として記憶する。

ジョグ（ＪＯＧ）ダイヤル２２は、デジタル信号処理装置の所定位置、例えばフロントパネルに設けられ、ユーザにより回動操作可能である。ユーザは、このジョグダイヤル２２を回動操作することで、曲の中の所望の位置をサーチすることができる。なお、ジョグダイヤル２２は、デジタル信号処理装置にワイヤードあるいはワイヤレスで接続されるリモコン装置に設けてもよい。この場合、リモコン装置もデジタル信号処理装置の一部とされるのは言うまでもない。

以下、本実施形態のサーチ処理について、より詳細に説明する。なお、サーチの前提として、１つあるいは複数の曲の音声信号が１ビットデジタル信号として記憶部２０に記憶されているものとする。

ユーザが、特定の曲の所望位置をサーチするためにジョグダイヤル２２を回動操作すると、その操作信号が制御部１８に供給される。

制御部１８は、ジョグダイヤル２２の回動操作により指定される位置を始点とし、所定時間、例えば７０ｍｓｅｃの曲データを記憶部２０から抽出し、バッファメモリに格納する。そして、バッファメモリに格納した所定時間の曲データの１ビットデジタル信号をマルチビット化器１０に所定間隔で繰り返し出力する。

デシネーションフィルタ等のマルチビット化器１０は、繰り返し入力される曲データの１ビットのデジタル信号を、マルチビット、例えば３２ビットのマルチビットに変換して乗算器１２に出力する。なお、マルチビットへの変換は、間引き、加算平均、あるいはローパスフィルタによる変換ということもできる。

乗算器１２は、マルチビット化されたデジタル信号に対して、その曲データの始めに係数を順次乗算してレベルを０から順次増大させるフェードイン処理を実行し、かつ、その曲データの終わりに係数を順次乗算してレベルを０まで順次減少させるフェードアウト処理を実行する。すなわち、曲の始めに対して、０から順次増大する係数系列を乗じてフェードインを実行し、曲の終わりに対して、上記の係数系列の発生順序を逆にして順次減少して０に至るような係数系列を乗じてフェードアウトを実行する。フェードインの期間、及びフェードアウトの期間はいずれも固定であり、例えばそれぞれ５ｍｓｅｃに設定される。制御部１８により抽出される信号は７０ｍｓｅｃであり、７０ｍｓｅｃの最初の５ｍｓｅｃがフェードイン期間、７０ｍｓｅｃの終わりの５ｍｓｅｃがフェードアウト期間である。１ビットデジタル信号に直接係数を乗算してフェードイン処理あるいはフェードアウト処理を実行することは困難であるが、例えば３２ビット等のマルチビットのデジタル信号に対して係数を乗算してフェードイン処理あるいはフェードアウト処理を行う技術は公知である。

ΔΣ変調器１４は、フェードイン処理及びフェードアウト処理が施されたマルチビットのデジタル信号をΔΣ変調し、再び１ビットのデジタル信号に変換して出力する。１ビットのデジタル信号は、図示しないデジタルアンプ及びドライバを経てスピーカから出力される。

図２に、本実施形態における曲データの一部の繰り返し再生の様子を示す。曲データ１００のうち、ジョグダイヤル２２で指定される位置を始点Ｐとして、ここから所定時間、例えば１００ｍｓｅｃ（任意設定可能）の間に存在する曲データ１０２を抽出する。抽出された曲データ１０２は制御部１８のバッファメモリに格納され、繰り返し読み出されてマルチビット化器１０、乗算器１２、ΔΣ変調器１４で処理されてスピーカから出力される。従って、スピーカからは同じ曲データが繰り返し再生出力され、「バッバッバッ」なる繰り返し音が出力される。ユーザは、この繰り返し音を視聴することで、曲データのどの部分が再生されているかを認識できる。

ユーザがジョグダイヤル２２を回動操作すると、ジョグダイヤル２２で指定される位置が移動し、このため始点Ｐも移動して曲データ１０２も変化する。変化後の曲データは同様に制御部１８のバッファメモリに格納され、繰り返し読み出されてマルチビット化器１０、乗算器１２、ΔΣ変調器１４で処理されてスピーカから出力される。ユーザは、この繰り返し音を視聴することで、曲データのどの部分が再生されているかを認識できる。

以上のようなジョグダイヤル２２の回動操作及び繰り返し音の視聴を必要な回数だけ繰り返すことで、ユーザは曲データのうちの所望の位置をジョグダイヤル２２で容易かつ確実にサーチすることができる。

ここで、ジョグダイヤル２２で指定された始点から所定時間の曲データを記憶部２０から読み出してそのまま繰り返し再生出力したのでは、図３（ａ）に示すように信号のレベルを０と１のパルス密度で表現する１ビットデジタル信号の性質上、曲データの始めと終わりにパルス密度が急峻に変化してしまうためスパイクノイズ２００が生じてしまう。このスパイクノイズ２００は、「パスッ」という音としてユーザに視聴されることとなり、ユーザは繰り返し音の間に生じるこのような「パスッ」というノイズが気になって所望の位置をサーチすることが困難となる。

これに対し、本実施形態のように、曲データの始めにフェードイン処理を行うとともに曲データの終わりにフェードアウト処理を行うことで、図３（ｂ）に示すようにスパイクノイズの発生が抑制される。これにより、繰り返し音の間にノイズが生じることがなく、ユーザは繰返し音のみに注意を集中して所望の位置をサーチできる。

本実施形態では、ジョグダイヤル２２で指定した位置を始点として所定時間の曲データ１０２を繰り返し再生しているが、この繰り返しにおける曲データ１０２の再生時間と無音時間の組み合わせはそれぞれ所定の時間とすることが好適である。

すなわち、再生時間が短すぎると、ユーザは音の種類（楽器や声の判別）や音程を判断することが困難となる。例えば、母音が聞こえ難くなり、認識した音が「プツプツ」音となってしまう。

他方、再生時間が長すぎると、音としては分かりやすくなるものの、脳が瞬時に覚える必要がある時間も長くなり、ジョグダイヤル２２を動かした際に、動かす前の音を忘れてしまい、位置を認識するのが困難となる。無音時間が長すぎる場合も同様であり、前の音を忘れてしまうため、音が飛ぶように聞こえてしまう。

本願出願人は、上記の事実を考慮し、鋭意実験し検討した結果、再生時間として７０ｍｓｅｃ、無音時間として２０ｍｓｅｃが最適の組み合わせであることを見出した。

図４に、本実施形態における繰り返し再生のタイミングチャートを示す。再生時間として７０ｍｓｅｃ、無音時間として２０ｍｓｅｃとして、曲データ１０２を繰り返し再生する。曲データ１０２の始めには５ｍｓｅｃのフェードイン期間があり、曲データ１０２の終わりには５ｍｓｅｃのフェードアウト期間がある。本実施形態では、再生時間と無音時間の比率を７０ｍｓｅｃと２０ｍｓｅｃにするのが好適であるとの知見の下、曲データ１０２をフェードイン処理及びフェードアウト処理した後においても、この７０ｍｓｅｃと２０ｍｓｅｃの比率がそのまま維持される。また、ユーザがジョグダイヤル２２を回動操作して位置を移動しても、この７０ｍｓｅｃと２０ｍｓｅｃの比率はそのまま維持される。但し、ジョグダイヤル２２を操作している時の再生音の聴こえ方には個人差があるため、この７０ｍｓｅｃと２０ｍｓｅｃの比率は、統計的に最適の組み合わせではあるが絶対的な比率ではないことを述べておく。つまり、±数ｍｓｅｃの範囲における比率変化は許容範囲である。

以上のように、本実施形態によれば、１ビットデジタル信号においてもジョグダイヤル２２を用いて曲の所望の位置を容易かつ確実にサーチすることができる。また、細かいサーチを可能とするためには、ジョグダイヤル２２の回動操作により移動するステップ幅を小さくすることが必要であるが、制御部１８は、記憶部２０に記憶された１ビットデジタル信号をある程度先読みしてバッファメモリに格納しておき、マルチビット化器１０に出力するデータをその都度バッファメモリから読み出してもよい。

本実施形態では、１ビットデジタル信号をマルチビット化器１０でマルチビット化し、乗算器１２でフェードイン処理及びフェードアウト処理を実行した後にΔΣ変調器１４でΔΣ変調して再び１ビットのデジタル信号に変換して出力しているが、ΔΣ変調器１４の次数は任意でよく、次数を大きくすればＳ／Ｎ及び音質が向上する。

また、本実施形態において、ΔΣ変調器１４として３次以上の高次の変調器を用いると発振するおそれもあるが、この場合には図５に示すように、乗算器１２とΔΣ変調器１４の間に発振を抑制するＦＩＲフィルタ１３を設けてもよい。

また、本実施形態において、制御部１８は、ジョグダイヤル２２を用いたサーチ時に記憶部２０に記憶された１ビットデジタル信号のうちの所定時間分の信号を抽出して繰り返しマルチビット化器１０に出力しているが、通常の再生時には、記憶部２０から読み出した１ビットデジタル信号をそのままデジタルアンプ及びドライバを経てスピーカから出力するのは言うまでもない。

また、本実施形態では、制御部１８は、ジョグダイヤル２２の回動操作により指定された位置を始点とし、この指定から所定時間分の信号を抽出しているが、ジョグダイヤル２２の回動操作により指定された位置を終点としてそれより所定時間分だけ前の信号を抽出する、あるいはジョグダイヤル２２の回動操作により指定された位置を中心としてその前後の所定時間分の信号を抽出してもよい。要するに、ジョグダイヤル２２の回動操作により指定される位置を基準として所定時間分の信号を記憶部２０から抽出して繰り返し出力すればよい。

さらに、本実施形態では、ジョグダイヤル２２としてユーザが物理的に把持操作できるダイヤルを例示したが、タッチパネル上に表示され、ユーザがパネルをタッチすることで回動操作できるソフトウェアのダイヤルであってもよい。要するに、本発明のジョグダイヤルは、ハードウェアに限定されるものではなく、ソフトウェアで実現されるものであってもよい。

１０ マルチビット化器、１２ 乗算器、１４ ΔΣ変調器、１６ フェード係数発生器、１８ 制御部、２０ 記憶部、２２ ジョグ（ＪＯＧ）ダイヤル。

Claims (2)

1. １ビットデジタル信号を記憶する記憶手段と、
   ユーザが回動操作可能なジョグダイヤルと、
   前記ジョグダイヤルの回動操作により指定される位置を基準として所定時間分の前記１ビットデジタル信号を前記記憶手段から抽出する制御手段と、
   抽出された前記１ビットデジタル信号をマルチビット信号に変換する変換手段と、
   マルチビット化された信号の始めと終わりにフェード係数を乗じてフェードイン処理とフェードアウト処理を行う乗算手段と、
   前記乗算手段からのマルチビット信号を１ビットデジタル信号に再変換して出力するΔΣ変調手段と、
   を備え、前記制御手段は、抽出した前記所定時間分の前記１ビットデジタル信号を所定間隔で繰り返し前記変換手段に出力する
   ことを特徴とするサーチ機能を備えるデジタル信号処理装置。
2. 請求項１記載の装置において、
   前記所定時間と前記所定間隔は、それぞれ７０ｍｓｅｃと２０ｍｓｅｃであることを特徴とするサーチ機能を備えるデジタル信号処理装置。

Images