JP3371698B2 - ディジタル信号再生装置及びディジタル信号処理方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、シグマデルタ変調
により得られた１ビットディジタル信号を記録した記録
媒体から該１ビットディジタル信号を取り出して再生処
理を施すディジタル信号再生装置及びディジタル信号処
理方法に関する。

【０００２】

【従来の技術】シグマデルタ（ΣΔ）変調された高速１
ビット信号は、従来のデジタルオーディオに使われてき
た例えばサンプリング周波数４４．１ＫＨｚ、データ語
長１６ビットのいわゆるマルチビットディジタル信号に
比べて、サンプリング周波数が４４．１ＫＨｚの６４倍
でデータ語長が１ビットというように、非常に高いサン
プリング周波数と短いデータ語長といった形をとり、広
い伝送可能周波数帯域を特長にしている。また、ΣΔ変
調により１ビット信号であっても、６４倍というオーバ
ーサンプリング周波数に対して低域である従来のオーデ
ィオ帯域（２０ＫＨｚ）においては、高いダイナミック
レンジを確保できる。この特徴を生かして高音質のレコ
ーダーやデータ伝送に応用することができる。

【０００３】このΣΔ変調処理を用いた回路自体はとり
わけ新しい技術ではなく、回路構成がＩＣ化に適してい
て、また比較的簡単にＡ／Ｄ変換の精度を得ることがで
きることから従来からＡ／Ｄ変換器の内部などではよく
用いられている。ΣΔ変調された信号は、簡単なアナロ
グローパスフィルターを通すことによって、アナログオ
ーディオ信号に戻すことができる。

【０００４】一方、ディジタルオーディオレコーダなど
で盛んに行われるようになったキューレビュー処理、す
なわちオーディオ信号のピッチを変えずに再生時間だけ
を短縮したような信号処理等を上述したような高速１ビ
ットオーディオ信号に直接施すのは困難であった。この
ため、間欠的に検出した隣合う１ビットデータ列を直接
繋ぎ合わせる方式がある。

【０００５】

【発明が解決しようとする課題】ところで、このように
して得られた高速１ビットオーディオ信号によるキュー
レビュー再生信号は、該高速１ビットオーディオ信号が
ΣΔ変調器により時間軸上に変調された信号のため、不
連続な２つの１ビットオーディオ信号を直接繋ぎ合わせ
ることにより切り換え点でのパルス状のノイズを含んで
しまっていた。

【０００６】本発明は、上記実情に鑑みてなされたのも
であり、切り換え点でのパルス状のノイズの発生を抑え
た滑らかな繋ぎのキューレビュー再生処理音を出力する
ことのできるディジタル信号再生装置及びディジタル信
号処理方法の提供を目的とする。

【０００７】

【課題を解決するための手段】本発明に係るディジタル
信号再生装置は、シグマデルタ変調により得られた１ビ
ットディジタル信号を記録した記録媒体から該１ビット
ディジタル信号を取り出してキュー又はレビューの再生
処理を施すディジタル信号再生装置において、キュー又
はレビューの再生処理時に上記１ビットディジタル信号
を記録した記録媒体から該１ビットディジタル信号より
成る１ビットディジタル信号列を間欠的にデータブロッ
クとして取り出すデータブロック検出手段と、上記デー
タブロック検出手段が間欠的に取り出した複数のデータ
ブロックの内の隣合うデータブロックの一方のデータブ
ロックに対してマルチビット信号に変換する第１のビッ
ト長変換手段と、上記複数のデータブロックの内の隣合
うデータブロックの他方のデータブロックに対してマル
チビット信号に変換する第２のビット長変換手段と、上
記第１のビット長変換手段から出力されるマルチビット
信号に対して振幅制御する第１の振幅制御手段と、上記
第２のビット長変換手段から出力されるマルチビット信
号に対して振幅制御する第２の振幅制御手段と、上記第
１の振幅制御手段の出力と第２の振幅制御手段の出力と
を加算する加算手段と、上記加算手段の出力と上記複数
のデータブロックの内の隣合うデータブロックの一方の
データブロックと上記複数のデータブロックの内の隣合
うデータブロックの他方のデータブロックとを順次切換
える１ビット信号切換手段とを備える。

【０００８】本発明に係るディジタル信号再生装置は、
上記第１の振幅制御手段と第２の振幅制御手段において
振幅を制御することでフェードイン、フェードアウト処
理を行う。

【０００９】本発明に係るディジタル信号再生方法は、
前記課題を解決するために、シグマデルタ変調により得
られた１ビットディジタル信号を記録した記録媒体から
該１ビットディジタル信号を取り出してキュー又はレビ
ューの再生処理を施すディジタル信号信号処理方法にお
いて、キュー又はレビューの再生処理時に上記１ビット
ディジタル信号を記録した記録媒体から該１ビットディ
ジタル信号より成る１ビットディジタル信号列を間欠的
にデータブロックとして取り出し、上記間欠的に取り出
した複数のデータブロックの内の隣合うデータブロック
の一方のデータブロックに対して第１のマルチビット信
号に変換し、上記複数のデータブロックの内の隣合うデ
ータブロックの他方のデータブロックに対して第２のマ
ルチビット信号に変換し、上記第１のマルチビット信号
に対して振幅制御をするとともに上記第２のマルチビッ
ト信号に対して振幅制御をし、上記第１の振幅制御され
た信号と第２の振幅制御された信号とを加算し、上記加
算された信号と上記複数のデータブロックの内の隣合う
データブロックの一方のデータブロックと上記複数のデ
ータブロックの内の隣合うデータブロックの他方のデー
タブロックとを順次切換えることでフェーダ処理する。

【００１０】本発明に係るディジタル信号再生装置は、
上記第１の振幅制御と第２の振幅制御において振幅を制
御することでフェードイン、フェードアウト処理を行
う。

【００１１】

【発明の実施の形態】以下、本発明に係るディジタル信
号再生装置及びディジタル信号処理方法の実施の形態に
ついて図面を参照しながら説明する。

【００１２】この実施の形態は、１ビットオーディオ信
号を記録した磁気テープから該１ビットオーディオ信号
をｎ（１≦ｎ）倍速で読み出してキューレビュー処理、
すなわちオーディオ信号のピッチを変えずに再生時間だ
けを短縮したような信号処理を施す１ビットディジタル
信号再生装置である。ここで、１ビットオーディオ信号
のｎ倍速再生は、磁気テープの高速ｎ倍速走行によって
実現されるのはいうなでもない。

【００１３】この１ビットディジタル信号再生装置は、
図１に示すように、ｎ倍速に早回しされた磁気テープ１
から再生用磁気ヘッド２によりｎ倍速で読み出されて同
期分離及び誤り訂正処理回路３を介した１ビットオーデ
ィオ信号よりなるｎ倍速１ビットデータ列を間欠的にデ
ータブロックとして取り出すデータブロック検出器４
と、このデータブロック検出器４が間欠的に取り出した
複数のブロックの内の隣合うブロックをブロック端部で
フェーダ処理して順次繋ぎ合わせるフェーダ処理部５と
を備えてなる。

【００１４】ここで、磁気テープ１には、既に、図２に
示すような１ビットディジタル信号記録装置によって、
入力オーディオ信号にシグマデルタ（ΣΔ）変調処理を
施して得られた１ビットオーディオ信号が記録されてい
る。

【００１５】１ビットディジタル信号記録装置には、入
力端子１０からの入力オーディオ信号が加算器１２を通
じて積分器１３に供給される。積分器１３からの信号
は、比較器１４に供給され、例えば入力オーディオ信号
の中点電位（“０Ｖ”）と比較されて１サンプル期間毎
に１ビット量子化される。ここで、サンプル期間の周波
数（サンプリング周波数）は、従来の４８ＫＨｚ，４
４．１ＫＨｚに対して、その６４倍或いは１２８倍とさ
れる。

【００１６】上記量子化データが１サンプル遅延器１５
に供給されて１サンプル期間分遅延される。この遅延デ
ータが１ビットディジタル／アナログ（Ｄ／Ａ）変換器
１６を通じて加算器１２に供給されて、入力端子１０か
らの入力オーディオ信号に加算される。これによって比
較器１４からは、上記入力オーディオ信号がΣΔ変調さ
れた量子化データが出力される。この比較器１４から出
力される量子化データが同期信号及び誤り訂正符号（Ｅ
ＣＣ）の付加回路１７に供給され、所定サンプル毎の量
子化データに同期信号と誤り訂正符号を付加される。そ
して、記録用磁気ヘッド１８によって磁気テープ１に１
ビットオーディオ信号として記録される。

【００１７】図１に戻り、１ビットディジタル信号再生
装置では、磁気テープ１に記録された１ビットディジタ
ルオーディオ信号を時系列的にｎ倍速で読み出す。この
ｎ倍速１ビットディジタルオーディオ信号は、上記同期
信号及び上記誤り訂正符号が付加されたフォーマットで
記録されているので、同期分離及び誤り訂正回路３に供
給されると、同期信号が分離され、かつ誤り訂正処理が
施されて上述の入力オーディオ信号がΣΔ変調されたｎ
倍速１ビットオーディオ信号が取り出される。

【００１８】同期分離及び誤り訂正回路３を介したｎ倍
速の１ビットオーディオ信号は、データブロック検出器
４に供給される。データブロック検出器４は、上記ｎ倍
速の１ビットオーディオ信号を間欠的に半分のレートで
データブロックとして取り出す。

【００１９】例えば、図３に示すようなオリジナル１ビ
ット信号の２倍速再生信号Ｄ_nが供給された場合、デー
タブロック検出器４は、該オリジナル１ビット信号の２
倍速再生信号Ｄ_nを半分のレートで間欠的にデータブロ
ック検出信号Ｂ_a、Ｂ_bとして取り出す。

【００２０】これらデータブロック検出信号Ｂ_a、Ｂ_bを
単に繋ぎ合わせても１ビット２倍速キュー信号となる。
しかし、１ビット信号は時間的に展開されているので、
単純に切ったデータをただ繋ぎ合わせただけではパルス
状のノイズが出てしまい、繋ぎ目で断続的なプツプツと
いう音が出てしまい不自然なキュー再生信号となる。

【００２１】そこで、上記１ビットディジタル信号再生
装置ではフェーダ処理部５を使って、データブロック検
出器４が取りだしたデータブロック検出信号Ｂ_aとデー
タブロック検出信号Ｂ_bとをブロック端部でフェードア
ウト処理及びフェードイン処理してから順次繋ぎ合わせ
て、パルス状のノイズを取り除いた１ビット２倍速キュ
ー信号を得ている。

【００２２】ここで、このデータブロック検出器４の構
成を、例えば上記所定サンプル数を４とした場合、すな
わち１ビットオーディオ信号を４個毎にまとめてデータ
ブロックとした場合を例に図４を参照しながら説明す
る。なお、実際には数百サンプル単位でデータブロック
化されており、ここでは説明の都合上４サンプル毎にデ
ータブロックを形成しているにすぎない。

【００２３】図４に示すようにデータブロック検出器４
は、３段にカスケード接続されたシフトレジスタ２
０₁、２０₂、２０₃及び２０₄と、シフトレジスタ２
１₁、２１₂、２１₃及び２１₄と、シフトレジスタ２
２₁、２２₂、２２₃及び２２₄とを備えてなる。

【００２４】シフトレジスタ２０₁、２０₂、２０₃及び
２０₄は、１ビットディジタルオーディオ信号の２倍速
再生信号Ｄ_nを４サンプル毎に、図５に示すタイミング
のシフトレジスタクロックＣ₀に同期させて取り込む。

【００２５】シフトレジスタ２１₁、２１₂、２１₃及び
２１₄は、それらをラッチ信号Ｓ_L1が供給された時点で
時間的に並列に一旦保持した後、シフトレジスタクロッ
クＣ₀の半分の周波数のシフトレジスタクロックＣ₁のタ
イミングで出力する。

【００２６】例えば、シフトレジスタ２０₁、２０₂、２
０₃及び２０₄が１ビットディジタルオーディオ信号の２
倍速再生信号Ｄ₁、Ｄ₂、Ｄ₃及びＤ₄をシフトレジスタク
ロックＣ₀に同期させて取り込んでいた場合、シフトレ
ジスタ２１₁、２１₂、２１₃及び２１₄は、それらをラッ
チ信号Ｓ_L1が供給された時点で時間的に並列に一旦保持
した後、シフトレジスタクロックＣ₁のタイミングでデ
ータブロック検出信号Ｂ₁として出力する。

【００２７】また、シフトレジスタ２０₁、２０₂、２０
₃及び２０₄が１ビットディジタルオーディオ信号の２倍
速再生信号Ｄ₁₇、Ｄ₁₈、Ｄ₁₉及びＤ₂₀をシフトレジスタ
クロックＣ₀に同期させて取り込んでいた場合、シフト
レジスタ２１₁、２１₂、２１₃及び２１₄は、それらをラ
ッチ信号Ｓ_L1が供給された時点で時間的に並列に一旦保
持した後、シフトレジスタクロックＣ₁のタイミングで
データブロック検出信号Ｂ₅として出力する。

【００２８】また、シフトレジスタ２２₁、２２₂、２２
₃及び２２₄も上記シフトレジスタ２０₁、２０₂、２０₃
及び２０₄が取り込んだ４サンプル毎の２倍速再生信号
Ｄ_nをラッチ信号Ｓ_L2が供給された時点で時間的に並列
に一旦保持した後、シフトレジスタクロックＣ₂のタイ
ミングでデータブロック検出信号Ｂ₃として出力する。

【００２９】例えば、シフトレジスタ２０₁、２０₂、２
０₃及び２０₄が１ビットディジタルオーディオ信号の２
倍速再生信号Ｄ₉、Ｄ₁₀、Ｄ₁₁及びＤ₁₂をシフトレジス
タクロックＣ₀に同期させて取り込んでいた場合、シフ
トレジスタ２２₁、２２₂、２２₃及び２２₄は、それらを
ラッチ信号Ｓ_L2が供給された時点で時間的に並列に一旦
保持した後、シフトレジスタクロックＣ₂のタイミング
でデータブロック検出信号Ｂ₃として出力する。

【００３０】図６に示すようにこれらデータブロック検
出信号Ｂ_a、Ｂ_bを単に繋ぎ合わせても１ビット２倍速キ
ュー信号となる。しかし、１ビット信号は時間的に展開
されているので、単純に切ったデータをただ繋ぎ合わせ
ただけではパルス状のノイズが出てしまい、繋ぎ目で断
続的なプツプツという音が出てしまい不自然なキュー再
生信号となる。

【００３１】そこで、上記１ビットディジタル信号再生
装置ではフェーダ処理部５を使って、データブロック検
出器４が取りだしたデータブロック検出信号Ｂ_aとデー
タブロック検出信号Ｂ_bとをブロック端部でフェードア
ウト処理及びフェードイン処理してから順次繋ぎ合わせ
て、パルス状のノイズを取り除いた１ビット２倍速キュ
ー信号を得ている。

【００３２】ここで、上記フェーダ処理部５の詳細な構
成と動作について図７、図８を参照しながら説明する。

【００３３】フェーダ処理部５は、図７に示すように、
１ビットディジタル信号よりなるデータブロック検出信
号のビット長を後述する振幅制御処理で扱われる例えば
１６ビットのようなビット長に変換するビット長変換器
３０₁及び３０₂と、入力される信号のレベルを時間と共
に徐々に低下させるフェードアウト処理、及びゼロレベ
ルから徐々に上昇させるフェードイン処理を実行する振
幅制御器３１₁及び３１₂と、振幅制御器３１₁及び３１₂
からの振幅制御出力を加算する加算器３２と、上記デー
タブロック検出信号Ｂ_a、Ｂ_bと、上記加算器３２の加算
出力とを切り換えてフェード処理が施された１ビットキ
ュー信号を出力する１ビット信号切り換え部３３とを備
えてなる。

【００３４】振幅制御器３１₁は図８の（Ａ）に示すよ
うに、乗算器３５と係数発生器３６とからなる。例えば
データブロック検出信号Ｂ_aが図９に示すような波形で
ある場合、振幅制御器３１₁はビット長変換器３０₁の出
力である１６ビットのレベル調整信号Ｓ_I1に係数発生器
３６からの係数出力Ｓ_J1を乗算して、加算器３２に振幅
制御出力となるフェードアウト信号Ｓ_Kを供給する。

【００３５】また、振幅制御器３１₂は図８の（Ｂ）に
示すように、乗算器３８と係数発生器３９とからなる。
データブロック検出信号Ｂ_bが図９に示すような波形で
ある場合、振幅制御器３１₂はビット長変換器３０₂の出
力である１６ビットのレベル調整信号Ｓ_I2に乗算器３８
にて係数発生器３９からの係数出力Ｓ_J2を乗算して、加
算器３２に振幅制御出力となるフェードイン信号Ｓ_Vを
供給する。

【００３６】そして、１ビット信号切換部３３がデータ
ブロック検出信号Ｂ_aとデータブロック検出信号Ｂ_bとを
上記フェードアウト信号Ｓ_Kと上記フェードイン信号Ｓ_V
とを使って順次繋ぎ合わせる。このためフェーダ処理部
５は図９に示すような１ビットキュー信号を出力でき
る。このフェーダ処理部５からの出力は、フェードアウ
ト及びフェードイン処理によって切り換え点での大きな
ノイズの発生が抑えられた高品質なキューレビュー信号
となる。

【００３７】なお、上記１ビットディジタル信号再生装
置では、データブロック検出器４が取り出した複数のブ
ロックの内の隣合うブロックをフェーダ処理部５にブロ
ック端部でフェードアウト及びフェードイン処理させて
から順次繋ぎ合わせていたが、欠落部分のデータを用い
て時系列的に重なり合わせてフェードアウト及びフェー
ドイン処理、すなわちクロスフェード処理してから順次
繋ぎ合わせてもよい。

【００３８】この場合の上記１ビットディジタル信号再
生装置の構成と動作を図１０〜図１３を参照しながら説
明する。

【００３９】例えば上記所定サンプル数を６とした場
合、データブロック検出器４は図１０に示すような構成
となる。３段にカスケード接続されたシフトレジスタ４
０₁、４０₂、４０₃、４０₄、４０₅及び４０₆と、シフト
レジスタ４１₁、４１₂、４１₃、41₄、４１₅及び４１
₆と、シフトレジスタ４２₁、４２₂、４２₃、４２₄、４
２₅及び４２₆と、データブロック検出切換え信号に応じ
てラッチ信号Ｓ_L1及びＳ_L2を生成するラッチ信号生成回
路４３とを備えてなる。

【００４０】シフトレジスタ４０₁、４０₂、４０₃、４
０₄、４０₅及び４０₆は、１ビットディジタルオーディ
オ信号の２倍速再生信号Ｄ_nを６サンプル毎に、図１１
に示すタイミングのシフトレジスタクロックＣ₀に同期
させて取り込む。

【００４１】シフトレジスタ４１₁、４１₂、４１₃、４
１₄、４１₅及び４１₆は、それらをラッチ信号生成回路
４３から供給されるラッチ信号Ｓ_L1のタイミングで時間
的に並列に一旦保持した後、図１１に示すシフトレジス
タクロックＣ₁のタイミングで出力する。

【００４２】例えば、シフトレジスタ４０₁、４０₂、４
０₃、４０₄、４０₅及び４０₆が１ビットディジタルオー
ディオ信号の２倍速再生信号Ｄ₈、Ｄ₉、Ｄ₁₀、Ｄ₁₁、Ｄ
₁₂及びＤ₁₃をシフトレジスタクロックＣ₀に同期させて
取り込んでいた場合、シフトレジスタ４１₁、４１₂、４
１₃、４１₄、４１₅及び４１₆は、それらをラッチ信号Ｓ
_L1が供給された時点で時間的に並列に一旦保持した後、
シフトレジスタクロックＣ₁のタイミングでデータブロ
ック検出信号Ｂ_aとして出力する。

【００４３】また、シフトレジスタ４０₁、４０₂、４０
₃、４０₄、４０₅及び４０₆が１ビットディジタルオーデ
ィオ信号の２倍速再生信号Ｄ₂₄、Ｄ₂₅、Ｄ_26、Ｄ₂₇、Ｄ
₂₈及びＤ₂₉をシフトレジスタクロックＣ₀に同期させて
取り込んでいた場合、シフトレジスタ４１₁、４１₂、４
１₃、４１₄、４１₅及び４１₆は、それらをラッチ信号Ｓ
_L1が供給された時点で時間的に並列に一旦保持した後、
シフトレジスタクロックＣ₁のタイミングで出力する。

【００４４】また、シフトレジスタ４２₁、４２₂、４２
₃、４２₄、４２₅及び４２₆も上記シフトレジスタ４
０₁、４０₂、４０₃、４０₄、４０₅及び４０₆が取り込ん
だ６サンプル毎の２倍速再生信号Ｄ_nをラッチ信号Ｓ_L2
が供給された時点で時間的に並列に一旦保持した後、図
１１に示すシフトレジスタクロックＣ₂のタイミングで
出力する。

【００４５】例えば、シフトレジスタ４０₁、４０₂、４
０₃、４０₄、４０₅及び４０₆が１ビットディジタルオー
ディオ信号の２倍速再生信号Ｄ₁、Ｄ₂、Ｄ₃、Ｄ₄及びＤ
₅をシフトレジスタクロックＣ₀に同期させて取り込んで
いた場合、シフトレジスタ４２₁、４２₂、４２₃、４
２₄、４２₅及び４２₆は、それらをラッチ信号Ｓ_L2が供
給された時点で時間的に並列に一旦保持した後、シフト
レジスタクロックＣ₂のタイミングでデータブロック検
出信号Ｂ_bとして出力する。

【００４６】また、シフトレジスタ４０₁、４０₂、４０
₃、４０₄、４０₅及び４０₆が１ビットディジタルオーデ
ィオ信号の２倍速再生信号Ｄ₁₆、Ｄ₁₇、Ｄ₁₈、Ｄ₁₉、Ｄ
₂₀及びＤ₂₁をシフトレジスタクロックＣ₀に同期させて
取り込んでいた場合、シフトレジスタ４２₁、４２₂、４
２₃、４２₄、４２₅及び４２₆は、それらをラッチ信号Ｓ
_L2が供給された時点で時間的に並列に一旦保持した後、
シフトレジスタクロックＣ₂のタイミングでデータブロ
ック検出信号Ｂ_bとして出力する。

【００４７】これらデータブロック検出信号Ｂ_a、Ｂ_bを
単に繋ぎ合わせても１ビット２倍速キュー信号となる
が、繋ぎ目が連続しない不自然なキュー再生信号とな
る。

【００４８】そこで、上記１ビットディジタル信号再生
装置ではフェーダ処理部５を使って、データブロック検
出器４が取りだしたデータブロック検出信号Ｂ_aとデー
タブロック検出信号Ｂ_bとを、隣合うブロックを欠落部
分のデータを用いて時系列的に重なり合わせてフェード
アウト処理及びフェードイン処理、すなわちクロスフェ
ード処理して順次繋ぎ合わせて出力する。

【００４９】フェーダ処理部５は、図１２に示すよう
に、１ビットディジタル信号よりなるデータブロック検
出信号のビット長を後述する振幅制御処理で扱われる例
えば１６ビットのようなビット長に変換するビット長変
換器４５₁及び４５₂と、ビット長変換器４５₁及び４５₂
から供給されるレベル調整信号Ｓ_I1及びＳ_I2にクロスフ
ェード処理を施す振幅制御器４６₁及び４６₂と、振幅制
御器４６₁及び４６₂からの振幅制御出力を加算する加算
器４７と、上記データブロック検出信号Ｂ_a、Ｂ_bと、上
記加算器４７の加算出力とを切り換えてクロスフェード
処理が施された１ビットキュー信号を出力する１ビット
信号切り換え部４８と、上記振幅制御器４６₁及び４６₂
の係数をクロスフェード処理用に制御するクロスフェー
ド制御器４９とを備えてなる。

【００５０】振幅制御器４６₁は上記図８の（Ａ）に示
すように、乗算器３５と係数発生器３６とからなる。係
数発生器３６はクロスフェード制御器４９からのクロス
フェード制御信号に応じた係数出力Ｓ_J1を乗算器３５に
供給する。

【００５１】振幅制御器４６₂も上記図８の（Ｂ）に示
すように、乗算器３８と係数発生器３９とからなる。係
数発生器３９もクロスフェード制御器４９からのクロス
フェード制御信号に応じた係数出力Ｓ_J2を乗算器３８に
供給する。

【００５２】今、上記クロスフェード制御器４９からの
クロスフェード制御信号に応じて係数発生器３６、及び
係数発生器３９が乗算器３５、及び３８に図１３に示す
ような係数出力Ｓ_J1、及びＳ_J2を供給したとする。する
と、乗算器３５、及び３８はビット長変換器４５₁、及
び４５₂を介した上記データブロック検出信号Ｂ_a、及び
データブロック検出信号Ｂ_bに上記係数出力Ｓ_J1、及び
Ｓ_J2を乗算する。

【００５３】このため振幅制御器４６₁、及び４６₂から
の振幅制御出力を加算した加算器４７は、例えばＤ₄、
Ｄ₅とＤ₈、Ｄ₉を使ったクロスフェード処理信号をクロ
スフェード期間に出力する。同様に加算器４７は、例え
ばＤ₁₂、Ｄ₁₃とＤ₁₆、Ｄ₁₇を使ったクロスフェード処理
信号、Ｄ₂₀、Ｄ₂₁とＤ₂₄、Ｄ₂₅を使ったクロスフェード
処理信号、Ｄ₂₈、Ｄ₂₉とＤ₃₂、Ｄ₃₃を使ったクロスフェ
ード処理信号をクロスフェード期間に出力する。

【００５４】そして、１ビット信号切換部４８は、例え
ばデータブロック検出信号Ｂ_aのＤ₂、Ｄ₃、データブロ
ック検出信号Ｂ_aのＤ₁₀、Ｄ₁₁、データブロック検出信
号Ｂ_bのＤ₁₈、Ｄ₁₉、データブロック検出信号Ｂ_aの
Ｄ₂₆、Ｄ₂₇、データブロック検出信号Ｂ_bのＤ₃₄、Ｄ₃₅
を、上記Ｄ₄、Ｄ₅とＤ₈、Ｄ₉を使ったクロスフェード処
理信号、上記Ｄ₁₂、Ｄ₁₃とＤ₁₆、Ｄ₁₇を使ったクロスフ
ェード処理信号、上記Ｄ₂₀、Ｄ₂₁とＤ₂₄、Ｄ₂₅を使った
クロスフェード処理信号、上記Ｄ₂₈、Ｄ₂₉とＤ₃₂、Ｄ₃₃
を使ったクロスフェード処理信号で順次繋ぎ合わせて、
１ビットキュー信号を出力する。このフェーダ処理部５
からの出力は、クロスフェード処理によって切り換え点
での大きなノイズの発生が抑えられた高品質なキューレ
ビュー再生音となる。

【００５５】次に、他の実施の形態について説明する。
この他の実施の形態は、１ビットオーディオ信号を記録
した光ディスクから該１ビットオーディオ信号をブロッ
ク検出手段となる光学ピックアップにより間欠的に読み
出してキューレビュー処理を施す１ビットディジタル信
号再生装置である。

【００５６】この１ビットディジタル信号再生装置は、
図１４に示すように、光ディスク５１から間欠的に１ビ
ットディジタル信号を読み出す光学ピックアップ５２
と、同期分離及び誤り訂正処理回路５３と、１ビットオ
ーディオ信号よりなる複数のブロックの内の隣合うブロ
ックをブロック端部でフェーダ処理して順次繋ぎ合わせ
るフェーダ処理部５４とを備えてなる。

【００５７】ここで、光ディスク５１には、既に、１ビ
ットディジタル信号記録装置内の図２に示したようなΣ
Δ変調器１１によって生成された１ビットオーディオ信
号が記録されている。

【００５８】この１ビットディジタル信号再生装置で
は、光学ピックアップ５２がトラックジャンプして光デ
ィスク５１から１ビットディジタルオーディオ信号を図
１５に示すように間欠的に読み出す。この１ビットディ
ジタルオーディオ信号は、上記同期信号及び上記誤り訂
正符号が付加されたフォーマットで記録されているの
で、同期分離及び誤り訂正回路５３に供給されると、同
期信号が分離され、かつ誤り訂正処理が施されて上述の
入力オーディオ信号がΣΔ変調された１ビットディジタ
ルオーディオ信号が取り出される。

【００５９】同期分離及び誤り訂正回路５３を介した上
記データブロック検出信号Ｂ_a、Ｂ_bを単に繋ぎ合わせる
と１ビットキュー信号となるが、繋ぎ目が連続しない不
自然なキュー再生信号となる。

【００６０】そこで、上記１ビットディジタル信号再生
装置ではフェーダ処理部５４を使って、光学ピックアッ
プ装置５２がトラックジャンプしながら間欠的に取りだ
したデータブロック検出信号Ｂ_aとデータブロック検出
信号Ｂ_bとをブロック端部でフェードアウト処理及びフ
ェードイン処理してから順次繋ぎ合わせて、１ビットキ
ュー信号を得ている。

【００６１】したがって、このフェーダ処理部５４から
の出力は、フェードアウト及びフェードイン処理によっ
て切り換え点での大きなノイズの発生が抑えられた高品
質なキューレビュー再生音となる。

【００６２】なお、この他の実施の形態となる上記１ビ
ットディジタル信号再生装置では、光学ピックアップ５
２が取り出した複数のブロックの内の隣合うブロックを
フェーダ処理部５４にブロック端部でフェードアウト及
びフェードイン処理させてから順次繋ぎ合わせていた
が、欠落部分のデータを用いて時系列的に重なり合わせ
てフェードアウト及びフェードイン処理、すなわちクロ
スフェード処理してから順次繋ぎ合わせてもよい。

【００６３】

【発明の効果】本発明に係るディジタル信号再生装置
は、キュー又はレビューの再生処理時に、データブロッ
ク検出手段が１ビットディジタル信号を記録した記録媒
体から該１ビットディジタル信号より成る１ビットディ
ジタル信号列を間欠的にデータブロックとして取り出
し、取り出された複数のデータブロックの内の隣合うデ
ータブロックの一方のデータブロックを第１のビット長
変換手段がマルチビット信号に変換し、取り出された複
数のデータブロックの内の隣合うデータブロックの他方
のデータブロックを第２のビット長変換手段がマルチビ
ット信号に変換し、第１の振幅制御手段が第１のビット
長変換手段から出力されるマルチビット信号に対して振
幅制御を施し、第２の振幅制御手段が第２のビット長変
換手段から出力されるマルチビット信号に対して振幅制
御を施し、加算手段が第１の振幅制御手段の出力と第２
の振幅制御手段の出力とを加算し、１ビット信号切り換
え手段が加算手段の出力と上記複数のデータブロックの
内の隣合うデータブロックの一方のデータブロックと上
記複数のデータブロックの内の隣合うデータブロックの
他方のデータブロックとを順次切換えるので、切り換え
点での大きなノイズの発生を抑えた滑らかな繋ぎのキュ
ー又はレビュー再生処理音を出力することができる。

【００６４】本発明に係るディジタル信号再生方法は、
キュー又はレビューの再生処理時に、１ビットディジタ
ル信号を記録した記録媒体から該１ビットディジタル信
号より成る１ビットディジタル信号列を間欠的にデータ
ブロックとして取り出し、取り出された複数のデータブ
ロックの内の隣合うデータブロックの一方のデータブロ
ックを第１のマルチビット信号に変換し、取り出された
複数のデータブロックの内の隣合うデータブロックの他
方のデータブロックを第２のマルチビット信号に変換
し、第１のマルチビット信号に対して振幅制御を施し、
第２のマルチビット信号に対して振幅制御を施し、第１
の振幅制御出力と第２の振幅制御出力とを加算し、加算
された信号と上記複数のデータブロックの内の隣合うデ
ータブロックの一方のデータブロックと上記複数のデー
タブロックの内の隣合うデータブロックの他方のデータ
ブロックとを順次切換えることで、フェーダ処理するの
で、切り換え点での大きなノイズの発生を抑えた滑らか
な繋ぎのキュー又はレビュー再生処理音を出力すること
ができる。

【図面の簡単な説明】

【図１】本発明に係るディジタル信号再生装置及びディ
ジタル信号処理方法の実施の形態となる１ビットディジ
タル信号再生装置のブロック図である。

【図２】上記１ビットディジタル信号再生装置が読み出
すことになる１ビットディジタル信号を磁気テープに記
録している１ビットディジタル信号記録装置のブロック
図である。

【図３】１ビットディジタル信号１個をデータブロック
とする場合の上記１ビットディジタル信号再生装置の動
作を説明するためのタイミングチャートである。

【図４】１ビットディジタル信号４個をデータブロック
とする場合の上記１ビットディジタル信号再生装置内の
データブロック検出器の構成を示すブロック図である。

【図５】１ビットディジタル信号４個をデータブロック
とする場合の上記１ビットディジタル信号再生装置の動
作を説明するためのクロック系を中心としたタイミング
チャートである。

【図６】１ビットディジタル信号４個をデータブロック
とする場合の上記１ビットディジタル信号再生装置の動
作を説明するためのデータブロック系を中心としたタイ
ミングチャートである。

【図７】上記１ビットディジタル信号再生装置内のフェ
ーダ処理部の構成を示すブロック図である。

【図８】上記１ビットディジタル信号再生装置内のフェ
ーダ処理部に用いられる振幅制御器の構成を示す回路図
である。

【図９】上記フェーダ処理部の動作を説明するためのタ
イミングチャートである。

【図１０】上記１ビットディジタル信号再生装置にクロ
スフェード処理によってデータを繋ぎ合わせさせて１ビ
ットキューレビュー音を出力させる場合のデータブロッ
ク検出器の詳細な構成を示す回路図である。

【図１１】上記図１０に示したデータブロック検出器の
動作を説明するためのタイミングチャートである。

【図１２】上記１ビットディジタル信号再生装置にクロ
スフェード処理によってデータを繋ぎ合わせさせて１ビ
ットキューレビュー音を出力させる場合のフェーダ処理
部の詳細な構成を示す回路図である。

【図１３】上記図１２に示したフェーダ処理部の動作を
説明するためのタイミングチャートである。

【図１４】本発明に係るディジタル信号再生装置及びデ
ィジタル信号処理方法の他の実施の形態となる１ビット
ディジタル信号再生装置のブロック図である。

【図１５】上記他の実施の形態となる１ビットディジタ
ル信号再生装置の動作を説明するためのタイミングチャ
ートである。

【符号の説明】

１ 磁気テープ、２ 記録用磁気ヘッド、３ 同期分離
及び誤り訂正回路、４データブロック検出器、５ フェ
ーダ処理部

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03M 7/32 H03G 3/02

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 シグマデルタ変調により得られた１ビッ
   トディジタル信号を記録した記録媒体から該１ビットデ
   ィジタル信号を取り出してキュー又はレビューの再生処
   理を施すディジタル信号再生装置において、キュー又はレビューの再生処理時に上記１ビットディジ
   タル信号を記録した記録媒体から該 １ビットディジタル
   信号より成る１ビットディジタル信号列を間欠的にデー
   タブロックとして取り出すデータブロック検出手段と、上記データブロック検出手段が間欠的に取り出した複数
   のデータブロックの内の隣合うデータブロックの一方の
   データブロックに対してマルチビット信号に変換する第
   １のビット長変換手段と、 上記複数のデータブロックの内の隣合うデータブロック
   の他方のデータブロックに対してマルチビット信号に変
   換する第２のビット長変換手段と、 上記第１のビット長変換手段から出力されるマルチビッ
   ト信号に対して振幅制御する第１の振幅制御手段と、 上記第２のビット長変換手段から出力されるマルチビッ
   ト信号に対して振幅制御する第２の振幅制御手段と、 上記第１の振幅制御手段の出力と第２の振幅制御手段の
   出力とを加算する加算手段と、 上記加算手段の出力と上記複数のデータブロックの内の
   隣合うデータブロックの一方のデータブロックと上記複
   数のデータブロックの内の隣合うデータブロックの他方
   のデータブロックとを順次切換える１ビット信号切換手
   段と を備えたことを特徴とするディジタル信号再生装
   置。
2. 【請求項２】 上記第１の振幅制御手段と第２の振幅制
   御手段において振幅を制御することでフェードイン、フ
   ェードアウト処理を行うことを特徴とする請求項１記載
   のディジタル信号再生装置。
3. 【請求項３】 シグマデルタ変調により得られた１ビッ
   トディジタル信号を記録した記録媒体から該１ビットデ
   ィジタル信号を取り出してキュー又はレビューの再生処
   理を施すディジタル信号信号処理方法において、キュー又はレビューの再生処理時に上記１ビットディジ
   タル信号を記録した記 録媒体から該 １ビットディジタル
   信号より成る１ビットディジタル信号列を間欠的にデー
   タブロックとして取り出し、上記間欠的に取り出した複数のデータブロックの内の隣
   合うデータブロックの一方のデータブロックに対して第
   １のマルチビット信号に変換し、 上記複数のデータブロックの内の隣合うデータブロック
   の他方のデータブロックに対して第２のマルチビット信
   号に変換し、 上記第１のマルチビット信号に対して振幅制御をすると
   ともに上記第２のマルチビット信号に対して振幅制御を
   し、 上記第１の振幅制御された信号と第２の振幅制御された
   信号とを加算し、 上記加算された信号と上記複数のデータブロックの内の
   隣合うデータブロックの一方のデータブロックと上記複
   数のデータブロックの内の隣合うデータブロックの他方
   のデータブロックとを順次切換えることでフェーダ処理
   すること を特徴とするディジタル信号処理方法。
4. 【請求項４】 上記第１の振幅制御と第２の振幅制御に
   おいて振幅を制御することでフェードイン、フェードア
   ウト処理を行うことを特徴とする請求項３記載のディジ
   タル信号処理方法。