JPS6057900A - オ−デイオ信号切換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、２つのオーディオ信号を一方から他方に切換
えるためのオーディオ信号切換装置に関し、特にピンチ
変換器に適用して好ましいオーディオ信号切換装置に関
する。

〔背景技術とその問題点〕

一般に、２つのオーディオ信号を一方から他方に切換え
るオーディオ信号切換装置は種々の用途に用いられてい
るが、特にピッチ変換器に用いられるものにめっては、
信号波形を円滑に切換接続して、聴感上異和感を生じな
いようにすることが重要とされる。

ここで、ピッチ変換器について簡単に説明する。

通常のオーディオテープレコーダやディスクプレーヤ等
において、録音時のテープ走行速度に対して、再生時の
テープ走行速度やディスク回転速度を速くすれば、再生
時間が短かくなるとともに音程（ピンチ）が高くなシ、
ま走再生時のテープ走行速度やディスク回転速度を遅く
すれば、再生時間が長くなるとともに音程が低くなるこ
とが一般に知られている。ところで、単に再生速度のみ
を変更したい場合、例えば口述筆記（ディクチ−ジョン
）するｋめに筆記可能な低速で録音内容を再生する場合
や、録音内容の概要を短時間で把握するようないわゆる
斜め読みをするために高速で再生する場合等に、テープ
走行速度のみを変更しただけでは音程（ピッチ）が変化
してしまうため、聴き取りにくいという欠点が生ずる。

そこで、入力オーディオ信号の音声や楽音等のピンチの
みを変更するような機能を有するいわゆるピンチ変換器
を用いて、上述のように再生速度を変更した場合でも元
の録音時と略同じピンチの再生信号を得るようにする技
術が種々提案されている。このようなピッチ変換器は、
各種効果音形成の用途や、歌手無しのバックオーケスト
ラ（いわゆるカラオケ）を再生する際のピンチ変更の用
途等にも使用し得るものである。

ところで、従来のピンチ変換器には、例えば、ＢＢＤ（
バケツリレー素子）やＣＣＤＣ電荷結合素子）等のアナ
ログ遅延素子を用い、その書き込み、読み出しクロック
を時間的に変化させて遅延時間制御を行なう方式のもの
や、あるいは、入力オーディオ信号をディジタル信号に
変換し、シフトレジスタやＲＡＭ（ランダムアクセスメ
モリ）等のディジタル遅延素子を用い、書き込み、読み
出し制御によシ時間軸圧縮・伸張動作を行なうもの等が
ある。

しかしながら、従来のピンチ変換器においては、ピンチ
（音程）は確かに変換されるものの、音楽的価値をも含
めた変換出力信号の音質は満足できるものとはいえず、
ま穴、従来のピンチ変換器は業務用のものが大多数を占
め、民生用として入手可能なものは極めて少ないのが現
状である。

ところで、このようなピンチ変換器において、聴感上量
も耳障シな点は、入力信号の時間軸を部分的に圧縮〔あ
るいは伸張）してこれらの部分を接続する際の波形不連
続に依る一種のクリックノイズであり、この接続を円滑
に行なうことが、ピンチ変換器の音質を高める上で極め
て重要でめる。

〔発明の目的〕

本発明は、このような実情に鑑み、２つのオーディオ信
号を切換接続する際の波形の連続性を高め、特にピンチ
変換器に適用した場合に、音質の向上を大幅に改善でき
るとともに、ＩＣ化（集積回路化）によって民生器とし
て安価な供給をも可能とするようなオーディオ信号切換
装置の提供を目的とする。

〔発明の概要〕

本発明に係るオーディオ信号切換装置の特徴は、第１の
オーディオ信号を第２のオーディオ信号に切換えて出力
するオーディオ信号切換装置において、これらの第１、
第２のオーディオ信号の低域周波数成分を取多出し、こ
れらの低域成分の信号の零クロス点をそれぞれ検出し、
第１のオーディオ信号の上記低域零クロス点を第２のオ
ーディオ信号の上記低域零クロス点に時間軸上で接続す
るように切換えることで必る。

〔実施例〕

以下、本発明に係るオーディオ信号切換装置をピンチ変
換器に適用した実施例について、図面を参照しながら説
明する。

先ず、本発明の装置が適用される一般のピンチ変換器と
して、オーディオ信号のサンプリング波高値信号を記憶
するメモリを用い、このメモリに対する書き込みクロッ
クと読み出しクロックとを互いに異ならせることによシ
、信号の時間軸を圧縮伸張するようなピンチ変換器につ
いて説明する。

上記メモリとしては、半導体ＲＡＭ（ランダムアクセス
メモリ〕等のディジタルメモリと、ＢＢＤ（パケントプ
リゲードデバイス）やＣ０Ｄ（電荷結合素子〕等のアナ
ログメモリとが考えらｎるが、−例として、ＲＡＭを用
いてディジタルオーディオ信号の時間軸圧縮伸張を行な
う場合について説明する。

ピンチ変換器に入力されるオーディオディジタル信号の
サンプリング周波数をｆ　Ｓ　％　ピンチ変換器よ多出
力される信号のサンプリング周波数をｊｐとするとき、
入力信号は周波数ｆｓの書き込みクロックに従ってＲＡ
Ｍ（，７ンダムアクセスメモリ）に順次書き込まれ、出
力信号は周波数ｊｐの読み出しクロックに従って上記Ｒ
ＡＭＩ順次読み出さｎる。すなわち、ＲＡＭに書き込ま
ｎる速度とは異なる速度で読み出さｎた波形は、時間軸
上で圧縮もしくは伸張さｎｌそのピッチ変換比はｆｐ／
ｆｓ　となる。

ここで、上記ＲＡＭ上のアドレス空間は、最大アドレス
を最小アドレスに連結することによって、第１図に示す
ようにループ状に構成することができ、このループ状の
アドレス空間を、書き込みアドレスＷＡが上記ｆｓに応
じた速度で移動し、読み出しアドレスＲＡが上記ｆｐＫ
応じた速度で移動する。そして、書き込みアドレスＷＡ
と読み出しアドレスＲＡとのアドレス差ｗＡ−ＲＡは、
入力信号に対する出力信号の遅延時間ＴＤに対応する。

いす、ピンチ変換比ｊ　ｐ　／　ｊ　ｓが１よシ太、す
なわちｊｐ＞ｆｓ’Ｄ場合を考えると、第１図に示すＲ
ＡＭ上のアドレス空間においては、読み出しアドレスＲ
Ａの移動速度の方が書き込みアドレスＷＡの移動速度よ
シ大きい。従って、上記信号遅延時間ＴＤに対応するア
ドレス差ＷＡ−ＲＡは、時間経過に伴って／Ｊ％さく　
’ｚ　り　ｓ　ＲＡがＷＡＫ追いイリ’　（Ｗ　Ａｆｌ
　Ｔ　ｉ＆　ｔＪｌ（略０）となるが、ＲＡがＷＡを追
い越し７こ直後では上記ＲＡＭの全容Ｌｊ：に等しくな
る。このＲＡＭ全容量に対応する最大遅延時間をＴＤＭ
ＡＸとする七、人力信号に対する出力信号の遅延時間Ｔ
Ｄは第２図Ａのように変化することになる。

この第２図において、時刻ｔ１の′ｒｆｉ前で上記ＲＡ
がＷＡに追い伺き、時刻ｔ、の直後でＲＡがＷＡ全追い
越しておシ、この時刻ｔ１の直後においては遅延時間Ｔ
Ｄが最大値ＴＤＭＡＸとなっている。そして、時間経過
に伴って上記ＲＡがＷＡに近づくことＫよシ、遅延時間
ＴＤは次第に減少し、所定時間ＴＦ経過後の時刻ｔ２　
（の直前）においては、ＲＡがＷＡに再び追い付くこと
によｐ、遅延時間ＴＤが最小値（略０）となる。従って
、入力信号（第２図Ｂ参照）のうちの時刻ｔ□　よシ上
記時間ＴＤＭＡＸだけ前の点ｐ１から時刻ｔ２の点ｐ、
までの時間Ｔ　Ｆ　十’Ｉ’　ＤＭＡＸ分の内容が時間
ＴＦに圧縮されて、出力信号（第２図Ｃ参照〕中の時刻
ｔ１の点ｑ、から時刻ｔ３の点ｑ２までの内容となって
出力さ肛る０すなわち、第２図Ｃの遅延出力信号の点ｑ
、の内容は、このときの遅延時間がＴＤＭＡＸであるこ
とによシ、第２図Ｂの入力信号中の時刻ｔ１　よ’）　
Ｔ　ＤＭＡＸたけ前の点ｐ。

の内容であフ、以下時間が経過する忙従って遅延時間が
短刀Ｓ（なシ、ＴＦ後の時刻ｔ２　（の直前〕では遅延
時間が０となって、入力信号中の点ｐ２の内容がそのま
ま出力信号の点ｑ２の内容となる。この時刻ｔ２におい
ては、遅延時間が最小値０たら最大値ＴＤＭＡＸ　まで
不連続に変化しておシ、この時刻ｔ２直後の出力信号（
第２図Ｃ）の点ｑ３の内容は、入力信号（第２図Ｂ〕中
ノ時刻ｔ２　ｊ　り　ＴＤＭｈｘだけ前の点ｐ３の内容
となっている。以下同様にして、入力信号（第２図Ｂ）
中の点ｐ３から点ｐ４までの時間Ｔ　Ｆ　十ＴＤＭＡＸ
の内容が出力信号（第２図Ｃ）中の点ｑ　ｓ　ｉｈら点
ｑ４までの時間ＴＦの内容に時間軸圧縮されて現わ几、
入力信号中のｐ、からｐ６までの内容が出力信号中のｑ
、からｑ６までの内容として現われるように順次繰９返
さ′ｉすることによシ、入出力間で時間軸が前記ｆｐ／
ｆｓたけ圧縮すわる。

とになる。この場合、出力信号（第２図Ｃ）中の時刻Ｌ
＋　、ｔ’２　、ｔ３１・・・の内容は不連続となって
おシ、またこ牡らの時刻Ｆ＋ｊ２＋ｊＧ　・・・近傍に
おいて、入力信号（第２図Ｂ）中の各点ｐ＋ｐｐ３、ｐ
５　、・・・刀１らそれぞれ時間ＴＤＭＡＸ分の内容が
重接して出力さｎることになる。

ま１こ、ピンチ変換比ｊ　ｐ　／　ｆ　ｓが■よシ小、
すなわちｊｐ＜ｆｓｃ）場合も、略同様な動作によシ時
間軸沖張が行なわれるが、この場合には、上記Ｒ’　Ａ
　Ｍのアドレス空間上の読み出しアドレスＲＡの移動速
度よシも書き込みアドレスＷＡの移動速度の方が太きく
、ＷＡがＲＡ　Ｋ追い付き（遅延時間最小）、追い越す
（遅延時間最小）ため、最大遅延時間ＴＩ）ＭＡＸ分の
入力信号が欠落さｔた状態で読み出されることになシ、
出力信号の不連続が生じている。

このようなＲＡＭ刀）ら読み出さｎた出力信号波形の不
連続は、聴感上好ましくなく、何らかの対策が必要であ
る。

そこで、例えば上記ＲＡＭ上の互いに異なるアドレスか
らそｎぞ九データを読み出して２つの出力信号を得、一
方の信号レベルを徐々に減衰させ、他方の信号レベルを
徐々に増大させるような、いわゆるクロスフエイドによ
る信号切シ換えを行なって、上記不連続点の発生を防止
することが考えら乳でいる。

すなわち、第３図および第４図は、ｊ　ｐ　＞　ｆ　ｓ
のときのＲＡＭアドレス空間上の書き込み、読み出しア
ドレスを示している。読み出しアドレスＲＡｘによりデ
ータＸが順次読み出さｎて出力されているとき、第３図
に示すように、書き込み、読み出しアドレス差Ｗ　Ａ　
−ＲＡ　ｘが所定値ｄＫなった時点で、デ−タｙを読み
出すためのアビレスＲＡｙを第３図のアドレスＲＡｘと
し、ｌき込みアドレスＷＡよシ所定値ｅだけ先のアドレ
ス全データＸを読み出すためのアドレスＲＡｘとする（
第４図参照）Ｏこの時点以降においては、各読み出しア
ドレスＲＡｘ、ＲＡｙによ多読み出されたデータｘ、ｙ
を用いて、出力ただし、Ｌ＝１．２．・・・Ｃ Ｃはクロスフエイド区間のサンプル数 のようにクロスフエイドして取シ出す。クロスンエ、イ
ドが終了すると０ＵＴ＝ｘとなシ、こ九以降は再びＲＡ
ｘとＷＡとの差がｄとなるまで順次読み出す。

次に、ｊｐ＜Ｊｓの場合には、ＷＡがＲＡｘに近２づい
てくるため、その差ＲＡｘ−ＷＡが所定値ｄとなった時
点（第５図参照）において、ＲＡｘのアドレス値全ＲＡ
ｙに代入し、ＷＡよシ所定値ｅだけ先のアドレスをＲＡ
ｘに代入して、第６図のような状態とした後、上記の式
に従って出力０ＬＴＴｅクロスフエイドしてめ、上述し
たｊｐ＞ｆＳの場合と同様な処理を行なう。

すなわち、前に読み出し状態にあったアドレスＲＡｙか
ら新しく接続さｎるアドレスＲＡｘにデータの重みを徐
々に変えるクロスフエイド処理にょバ波形の不連続をと
シ除き、聴感上の異和感を減少させるものである。

以上説明した方法は、ピンチ比ｊ　ｐ　／　ｆ　ｓだけ
による機械的処理であシ、入力されるオーディオ信号波
形自体とは何の関係もなく、ピンチ変換さｎた出力波形
は聴感上必ずしも満足できるものではなかった。そこで
、入力オーディオ信号波形の時間的な変化具合に着目し
、よシ良い波形の接続点あるいは切換点を見い出すこと
が考えら汎ている。

この場合の単純な方法として、入力オーディオ信号波形
の零クロス点、すなわち角力）ら正へ、もしくは正から
負へ移やかわる点を、波形の接続点とすることが考えら
ｎる。ただし、波形の円滑な接続のためには、例えば負
から正へのみのように、片方向の零クロス点を接続点と
する必要がある。ところが、発明者等の実験の結果、得
られた出力信号は、聴感上好ましいものとはいえないこ
とが明らかとなった。

その理由としては、先ず、波形が定常的なものだとして
も、第７図に示すように、１波長内に多数の零クロス点
が存在し、波形を切換接続する際に、いず九〇零クロス
点が採用さ扛るか不定であり、必ずしも波形全体を見て
円滑な接続が行なわれるとは限らない。次に、現実のオ
ーディオ信号波形となる例えば音楽の波形は、メロディ
、リズム、音色が時々刻々と変化しており、さらに打楽
器のようなパルス的な波形を生ずるものも含めて多種の
楽音の複合となっており、その複合波形自体から一意的
に好適な接続点全検出することは極めて困難である。

以上のような実験試聴を繰返した結果、次の事が明確に
なった。すなわち波形のつなぎが生じる度に、複合波形
に含まｎる各成分は各々の位相ずれを起こしていると思
わ乳るが、そのうち低音域（例えばベース等〕の位相ず
ｎは聴感上非常に耳障シであるが、高音域の位相ずれは
さほど耳障シではない。これは人間の聴覚の特性１（よ
るものと思わ乳るが、積極的に言うならば、低音域の位
相ずれを極力減らすことによって低音域による耳障シな
ものを取除くことが出来れば全体の音質は相当良くなる
と考えら汎た。

実際に入力オーディオ信号波形をＬＰＦを通して得た低
域波形の零クロスを用いると、ピンチ変換さ九た出力オ
ーディオ信号の質は格段に良ぐなシ、さらＫＬＰＦのカ
ットオフ周波数は１００Ｉ（ｚ程度が最適設定である事
も分った。

次に、上述のような実験結果全考慮して構成した本発明
に係る信号切換装置を用いて成るピンチ変換器について
、図面を参照しながら説明する。

第８図は本発明の第１の実施例を示すプロンク回路図で
ある。この第８図において、オーディオ信号入力端子１
には、アナログオーディオ信号が供給される。また、ピ
ッチ情報入力端子２には、上記入力オーディオ信号をピ
ンチ変換するときの変換比率ｊｐ／　ｆ　ｓを定めるた
めの情報信号が供給さｎてお９、このピンチ情報によシ
、上記サンプリング周波数ｆｓ及びｊｐが任意に定まシ
、この比率ｊ　ｐ　／　ｆ　ｓによって入力オーディオ
信号がピンチ変換さ九出力さ汎る。

入力端子１よシのオーディオ信号は、Ａ／Ｄ変換器（ア
ナログ／ディジタル変換器）３及びローパスフィルタ４
に送らする。ローパスフィルタ４は入力オーディオ信号
の低域周波数成分〔例えば約１００Ｈｚ以下）を取シ出
し、零クロス検出回路５に送る。

零クロス検出回路５は、例えばレベル弁別回路や比較器
（コンパレータ）等によシ溝成でき、ローパスフィルタ
４からの低域成分信号が零レベルとなる点、１こだし、
例えば角力）ら正へのみのように一方向に変化するとき
の零クロス点を検出するものであ少、零クロスを検出し
ていないときは例えば１０１′ｆ：、零クロスを検出し
た時点で’１”ｉ、Ａ／Ｄインターフェース６に送る。

Ａ／Ｄタイミング回路７は、上記書き込み側サンプリン
グ周波数ｆｓに従ってＡ／Ｄ変換器３を動作させ、１／
ｆｓ毎にＡ／Ｄ変換さ汎たサンプリング波高値データ及
び上記零クロス検出データをＡ／Ｄインターフェース６
に取り込み、ランチして、コントロー２８に書き込み要
求（ライト要求）を送る。

コントローラ８は、上記ライト要求を受ける度に、Ａ／
Ｄインターフェース６でラッチさｎたデータ（Ａ／Ｄ変
換さ扛た波高値データ及び零クロスデータンをＲＡＭブ
ロック１０に送シ、ＲＡＭインターフェース１１を介し
てＲＡＭ１２の所定のアドレスＷＡに書き込む。１１こ
、コントローラ８は、クロスフェード・Ｄ／Ａタイミン
グ回路１３力）らの読み出し要求（リード要求）を受け
る度に、ＲＡＭ１２の所定のアドレスＲＡｙ：＞−ら上
記波高値データ及び零クロスデータを読み出し、ＲＡＭ
インターフェース１１でラッテする。ｇらに、コントロ
ーラ８においては、上記ライト要求やリード要求のある
度に上述の処理を行なうのみならず、アドレス演算や論
理判断、またクロスフェード開始命令処理を行なう。

クロスフェード・Ｄ／Ａタイミング回路１３は、上記読
み出し側のプンプＩ７／グ周波数ｊｐに従って、１／ｆ
ｐ４ＨにＲＡＭインターフェース１１にランチされた波
高値データをクロスフェード回路１４に送勺、クロスフ
ェード回路１４で上記０式のクロスフェード演算を行な
い、その演算結果’ｉＤ／Ａインターンエース１５を介
してＤ／Ａ変換器１６に送シ、Ｄ／Ａ変換器１６を動作
させてアナログオーディオ信号に変換して出力端子１７
より出力すると同時にリード要求をコントローラ８に送
る。

次に、第８図のコントローラ８の具体的な構成及び動作
の一例について、第９図及び第１０図を参照しながら説
明する。

第９図は、上記コントローラ８の要部を示すブロック図
であり、第１０図は上記コン）−ローラ８の動作を説明
するためのクイムチャ−１・である。

第９図のカウンタ２１，２２、及び２３は、上記ＲＡＭ
Ｉ　２に対する読み出しアドレス（リードアドレス）　
ＲＡｘ　、　ＲＡｙ、及び書き込みアドレス（ライトア
ドレス）ＷＡを決定するアドレスカウンタとして用いら
れるものであり、それぞれクロックパルスＣＫｘ　、　
ＣＫｙ　、及びＣＫｚの入力に応じて、出力Ｘ、Ｙ、及
びＺをそれぞれ出力する。そして、第１０図に示すよう
に、上記リード要求ＲＲが出力されたタイミングの上記
出力Ｘの値が上記ＲＡＭ１２のリードアドレスＲＡｘ　
（＝Ｘ）となって、このアドレスＲＡＩＩこ記憶されて
いる上記波高値データ及び上記零クロスデータが読み出
される。

また、出力Ｚについては、上記ライト要求ＷＲに応じて
、ライトアドレスＷＡ（＝Ｚ）に上記波高値データ及び
零りロスデークが書き込才れる。カウンタ２１は、ロー
ドパルスＬＤの入力に応じてラッチ２４からの出力Ｓが
ロードされ、またカウンタ２２は、上記ロードパルスＬ
Ｄの入力に応じてカウンタ２１からの出力Ｘがロードさ
れる。さらに、カウンタ２１の出力Ｘは、加算器２５に
送られて、前述した所定のアドレス差ｄか加算され、こ
の加算器２５からの出力Ｘ−１−ｄは、比較器２６及び
ラッチ２４にそれぞれ送られる。比較器２６にはカウン
タ２３からの出力Ｚが送られており、この出力Ｚと上記
加算出力Ｘ十ｄとが一致した時点て、比較器２６より一
致出力か出力される。ここで、カウンタ２２及びラッチ
２４は、説明を簡略化するために分離して示しているが
、共通化してもよく、後述するサーチフラグがＯＮのと
きにはラッチ人力（加算器２５の出力）Ｘ十ｄが１０１
”　Ｆのときにはカウンタ出力Ｙが、それぞれ上記リー
ドアドレスＲＡｙに対応する出力吉なって上記ＲＡ　Ｍ
インターフェース１１に送られ、リード要求１″Ｌ几に
応じてリードアドレス几Ａｙのデータが読み出される。

次に、第１１図のフローチャートを参照しながら、ＲＡ
Ｍ１２への書き込み側（入力側）の処理についで説明す
る。

先ず、入力データ、すなわちＡ／Ｄ変換器３からの波高
値データ及び零クロス検出回路５からの零クロスデータ
は、上゛記うイト要求ＷＲに応じて、第１０図に示すよ
うに、そのときのカウンタ出力Ｚが指定するＲＡＭ１２
のライドアドレスＷＡに書き込まれる。アドレスカウン
タ２３は、次のアドレス指定のため、クロックパルスＣ
Ｋｚに応じて１インクリメン１〜される。この間には、
第１１図に示すような処理が行なわれる。ここで、第１
１図ｉこ示したサーチ及びスタンバイについて説明する
と、例えばそれぞれフリップフロップ（あるいはパイナ
リカウンク）をフラグとして用い、これらをセットもし
くはりセットすることにより、サーチフラグやスタンバ
イフラグをＯＮ、０−ＦＦしている。サーチＯＮとは、
次の接続点を探索中であるこ吉を意味し、サーチＯＦＦ
とは探索中てはないことを意味する。またスタンバイは
、上記サーチフラグに意味を持ぢ、スタンバイＯＮとは
、接続先として満足される低域零クロス点のアドレスＲ
，Ａｙが存在することを意味し、スタンバイ０ＦＩｉ″
とは存在しない事を意味する。そして、第１１図におい
て、サーチＯｌｉ”　Ｆのときには、アドレスカウンタ
２１の出力Ｘとアドレンカウンタ２３の出力Ｚとを比較
し、Ｚ−Ｘ＝ｄであるならば、サーチフラグをセラ１−
シて、次からサーチオン状態とし、また、スタンバイフ
ラグをリセットするとともに、Ｘ　Ｌ　Ｉ−１及びＳ　
Ｌ　Ｉ−Ｉの各フラグをリセットする。これらのＸ　Ｌ
　Ｈ及びＳ　Ｌ　Ｈフラグは、それぞれリートアドレス
ＩＬ　Ａ　ｘ及びＲＡｙの低減零りロスデークに応じて
セラ１−されるものである。

また第１１図において、サーチＯＮのときには、Ｚ−Ｘ
＝ｄであればスタンバイフラグ及びＸＬＨ。

Ｓ　Ｌ　Ｉ−１フラグをリセットする。

次に、第１２図は、ＲＡＭ１２からの読み出し側（出力
側）の処理を示すフローチャートである。

この第１２０から明らかなように、上記コン１−ローラ
８はサーチフラグの状態で処理が異なっている。

先ず、第１２図において、サーチＯＦＦであるとき、第
１０図に示すように、リード要求ＲＲに対し、カウンタ
出力Ｘ及びカウンタ出力Ｙに従って、上記ＲＡＭ１．２
のアドレスＲＡｘ（二Ｘ）及びＲＡｙ’（−Ｙ）から前
述した波高値データＸ及び波高値データｙを読み出す。

ただし、第１０図の時刻ｔ１より前にあってはクロスフ
ェードを行なっておらず、波高値データｙが出力される
ことはないのに対し、時刻ｔ７にてクロスフェードスタ
ートパルスが出力された後にあっては、前述したような
りロスフェードの式、すなわち、 Ｃ−１ ＯＵＴ−ｃｘ十−で−ｙ に応じて、波高値データＸ及びｙがクロスフェードされ
て出力される。また、カウンタ出力ＸとＺとがＺ−４＝
ｄを満足するとき（第１０図時刻１１）には、サーチフ
ラグをセットして、火力）らサーチオン状態とする。ま
た、スタンバイフラグ及びＸＬＨｌ、ＳＬＨフラグはリ
セットする。ここで、第１２図のＹＳとは、第９図のカ
ウンタ２２とラッチ２−４とを共通化した構成を意味し
ている。

次に、第１２図においてザーチＯＮであるとき、カウン
タ出力Ｘ及び加算出力Ｘ＋ｄに従って・第１０図の時刻
ｔ２以降に示すように、ＲＡ　Ｍのソードア１ｆレスＲ
Ａｘ　（＝Ｘ　）及び１−ＬＡｙ　（二Ｘ＋ｄ）から波
高値データ、零りロスデークを読み出す。

そして、アドレスＲＡｙの零クロスデータが例えば負か
ら正への零クロス点になっていれば、第１０図時刻ｔ３
に示すように、Ｓ　Ｌ　Ｆｌがセットされ、次のクロッ
クＣＫｘの入力タイミング（第１０図時刻ｔ、）にて、
このときのアドレスＲＡｙＯ値、例えばＮ＋３を第９図
のラッチ２４にラッチしてこれを接続先のアドレスとし
、スタンバイフラグをセットして次からスクンハ゛イＯ
Ｎ状態とする。

第１２図では上記ラッチ動作を、ＹＳ−Ｘ＋ｄで示して
いる。そして、スタンバイＯＮのとき（第１α図の時刻
ｔ４以降）には、アドレスＲＡｘの零クロステークを検
査し、これが負から正への零クロス点となっていれば（
第１０図の時刻ｉ５）、このときのアドレスＲＡｘの値
、例えばＮ−ｄ＋５が接続元のアドレスであるので、こ
の次からクロスフェードを開始するため第９図のカウン
タ２２にこのアドレスをロードしく第」ｏ　６１ＱＭ　
ｂ　）、カウンタ２１にラッチ出力Ｓをロードする。第
１２図では、条件分岐Ｘ　Ｌ　Ｉ−ＩがＯＮ側のステッ
プにおけるＹＳ←Ｘ、Ｘ←ＹＳにで表わしている。そし
て、次のステップにて、サーチフラクをリセットしてク
ロスフェードをスター１−させ、ＹＳ及びＸをそれぞれ
１インクリメントして、リターンしている。これは第１
ｏ図の時刻１７に相当し、例えば、カウンタ出力ＸはＮ
＋４から、カウンタ出力ＹはＮ−ｄ＋６から、それぞれ
カウントアソフサれ、次のリード要求ＲＲ，の出力タイ
ミンク（時刻１８＞より、クロスフェードされた出力Ｏ
ＵＴが得られている。なお、第１０図の出方ＯＵＴの（
Ｎ−ｄ）等は、上記ＲＡＭ１）のアドレスＮ−ｄ等の波
高値データそのものを示している。

なお、第１２白において、スタンバイＯＦ　Ｆであるか
、あるいはＯＮになっていても零クロスフラグＸ　Ｌ　
Ｉ−１がＯＩ”　Ｆ状態にあれば、未だ接続アドレスが
満足されていないので、次もサーチＯＮ状態であり、カ
ウンタ出力Ｘのみ１インクリメントされる。

以上が上記コントローラ８の主要な処理動作である。な
お、サーチＯＮ状態のます長時間にわたって接続点アド
レスが発見できない場合の対策として、ザーチＯＮにな
ってから一定期間後に強制的に切換接続する処理、及び
、ラッチ２４にラッチされたアドレス出力ＳがサーチＯ
Ｎ期間中にカウンタ出力Ｚに追い付かれると接続先アド
レスとして満足されなくなるので、このときスタンバイ
フラグをリセットする処理を含まぜるのが、より現実的
である。

次に、本発明の第２の実施例として、光学ディスクプレ
ーヤから読み出されたディジクルオーテイオ信号をピッ
チ変換する装置に本発明を適用した具体例について、第
１３図及び第１４図を参照しながら説明する。

先ず第１３図は、光学ディスクプレーヤ、いわゆるコン
パクトディスクプレーヤの再生系に、本発明に係るオー
ディオ信号切換装置を用いたピッチ変換器を設けて構成
されるディジタルオーディオ信号再生システム全体を示
すブロック回路図である。この第１３図において、全体
の再生システムは、所定のサンプリンク周波数Ｆｓでオ
ーディオ信号データが記録されているコンパクトディス
ク３１から上記オーディオ信号データを可変速再生する
再生装置３０と、この再生装置３０にて得られる再生オ
ーディオ信号データにピッチ変換処理を施こすピッチ変
換装置４０と、このピッチ変換装置４０にてピッチ変換
処理の施こされた再生オーディオ信号データ７ｊｌ）ら
アナログの再生オーディオ信号を形成するデジタル／ア
ナロタ（Ｄ／Ａ）変換器５０とから構成されている。

上記再生装置３０は、上記コンパクトディスク３１をデ
ィスク回転器３２にて回転駆動して、図示しない再生ヘ
ッドにて得られるデジタル再生信号ＳＰＢを信号処理部
３３によりＰＣＭデジタル信号Ｓ　ＰＣＭにデコードし
て出力する。この再生装置３Ｄは、再生速度制御部３４
にて与えられる速度制御信号によって発振周波数ｆ、が
制御される可変発振器３５を備えており、上記発振周波
数ｆ。

に同期したデジタル再生信号Ｓｐｎを再生するように回
転制御部３６によって上記ディスク回転器３２の回転が
サーボ制御されている。

ここで、上記再生速度制御部３４は、標準速度再生時の
再生速度に対する倍率αを示す速度制御信号を出力する
ものとし、標準速度再生時にはα＝１、低速度再生時に
はＯ〈α〈１、高速度再生時には１〈αなる速度制御信
号を上記可変発振器３５に供給する。

そして、上記可変発振器３５は、上記コンパクトディス
ク３１から上記所定のサンプリンク周波数Ｆｓのオーデ
ィオ信号データをそのオオ再生する標準速度再生時すな
わちα＝１における発振周波数をＦＯとして、 Ｊｏ−α・ｌイ゛０　・・・・・・・・・・・・・・・
■なる発振周波数ｆ、にて発振動作を行なう。また、上
記回転制御部３２は、上記発振周波数ｆ、に同期してコ
ンパクトディスク３１の回転速度を制御している。さら
に、上記信号処理部３３も、上記発振周波数ｆ、に同期
して信号処理を行なっている。

従って、この実施例における再生装置３０は、゛上記信
号処畑部３３から ｆｓ−α・Ｆｓ　・・・・・・・・・・・・・・・■に
て示される再生サンプリンク周波数ｆｓのＰＣＭデジタ
ル信号ＳＰＣＭが再生オーディオ信号データとして出力
する。なお、上記０式におけるＦｓＪま標準速度再生時
の再生サンプリンク周波数であり、オーディオ信号デー
タを上記コンパクトディスク３１に記録したときの上述
の所定のサンプリング周波数に等しい。

次に、上記再生装置３０からのＰＣＭデジタル信号ＳＰ
ＣＭが再生オーディオ信号データとして供給されるピッ
チ変換装置４０は、ピッチ変換処理部４１とピッチ比制
御部４２とから成り、このピンチ比制御部４２にて与え
られるピッチ比制御信号に応じて上記ピッチ変換処理部
４１によって上記ＰＣＭテジタル信号ＳＩＩＣＭに変換
処理を施こすようになっている。

上記ピッチ変換処理部４１は、メモリを用いてピッチ変
換処理を行なうもので、上記再生装置３０から供給され
るＰＣＭデジタル信号ＳＰＣＭの再生サンプリング周波
数ｆＳに同期した書込みクロックにて上記ＰＣＭテジク
ル信号Ｓ１・ＣＭのデータをメモリに書込み、変換処理
後のサンプリング周波数ｆＰに同期した読出しクロック
にて上記メモリからテークを読出すことによって、ピッ
チ変換処理を行なう。

また、上記ピッチ比制御部４２は、上述の標準速度再生
時の再生オーディオ信号のピッチに対するピンチ比をβ
として、 ／ｐ−β・ＦＰ　・・・・・・・・・・・・・・・■な
るサンプリンク周波数ｆＰを与えるピッチ比制御信号を
上記ピッチ変換処理部２１に供給している。なお、上記
０式において、Ｆｐは、β＝１すなわち標準速度再生時
のサンプリング周波数であり、上述の所定のサンプリン
グ周波数Ｆｓに等しい。

この実施例におけるピッチ変換装置４０では、上記コン
パクトディスク３１に記録されているオーディオ信号デ
ータとして与えられた原信号の音声ピッチと、上述のピ
ッチ変換処理後の再生オーディオ信号データにて与えら
れる再生信号の音声ピッチとの比率γを γ−ｆｐ／Ｆｓ　・・・・・・・・・・・・・・・■に
て示すことができ、Ｆｓ＝Ｆｐであるから上記０式およ
び０式より γ＝ｘ−Ｉ身＝、　、、、・、、、、、、、、、、。

ｓＦｓ となって、上述の再生装置３０による再生速度に影響さ
れることなくピッチ比βによってのみ再生信号の音声ピ
ッチを決定することができる。なお、上記ピッチ変換処
理部４１におけるピッチ変換処理の実質的な変換比δは
、 にて示すことができる。すなわち、β−１であっても上
のピッチ変換処理が上記ピッチ変換処理部α ４１にて行なわれ、このピッチ変換装置４０の出力とし
てはβ＝１の変換出力が得られる。

上記ピッチ変換装置４０にて得られるピッチ変換器のＰ
ＣＭテジタル信号は、上記Ｄ／Ａ変換器５０にてアナロ
タ化することによって、上記αにて設定された再生速度
すなわちテンポで、且つ上記βにて設定されたピッチす
なわち音程の再生オーディオ信号として信号出力端子６
０から出力される。

上記信号出力端子６０に得られる再生オーディオ信号の
テンポと音程は、上記αとβにより互いに独立に制御す
ることができる。しかも、上記再生装置３０において得
られる再生１）ＣＭデジタルデータの時間軸にシック成
分が含才れていても、上記ジッタ成分をピンチ変換装置
４０で自動的に補正することができる。

上述の如き実施例におけるピッチ変換装置４０は、例え
ば第１４図のブロック回路図に示すように具体的に構成
される。

第１４図に示した具体−例において、上述の再生装置３
０から供給されるＰＣＭテジクル信号ＳＰＣＭは、ＰＣ
Ｍシリアルデータ、ビットクロックおよびワードクロッ
クから構成されているものとし、ピッチ変換処理部４１
の第１ないし第３の信号入力端子４１ａ、４１ｂ、４１
Ｃからシリアルパラレル（Ｓ、／Ｉ））変換器２０１に
供給される。

上記Ｓ／Ｐ変換器２０１は、ＰＣＭシリアルデータをヒ
ツトクロックに同期して取り込んで、ワードクロックの
立上りでラッチすることにより、上記ＰＣＭシリアルデ
ータをワード単位のＰＣＭパラレルデータに変換する。

このＳ／Ｐ変換器２０１にて得られるＰＣＭパラレルデ
ータは、右チヤンネルデータと左チヤンネルデータとに
分けられ、右左各チャンネル用の各ランダムアクセスメ
モリ几ＡＭ２０２，２０３に書込まれる。

上記各ＲＡＭ２０２，２０３は、上述の如きピッチ変換
処理を行なうためのメモリであって、ＲＡＭコントロー
ラ２０９？こよりそれぞれデータの書込み／読出し制御
がなされている。これらのＲＡＭ２０２，２０３から読
出される各ＰＣＭパラレルデータは、それぞれゼロクロ
ス検出回路２１０に供給されているとともに、各クロス
フェード回１２０４，２０５を介してパラレルシリアル
（Ｐ／Ｓ　）変換器２０６に供給されており、このＰ／
Ｓ変換器２０６にてＰＣＭシリアルデータに戻されて第
１の信号出力端子４１Ａから出力される。

なお、上記１）／Ｓ変換器２０６は、主コンＩ−ローラ
２００から供給されるタイミング信号によって変換動作
を行ない、上記ＰＣＭパラレルデータを上記第１の信号
出力端子４１Ａから出力するとともに、上記ＰＣＭパラ
レルデータに対応するビットクロックを第２の信号出力
端子４１Ｅから出力し、さらにワードクロツタを第３の
信号出力端子４１Ｃから出力するようになっている。

をカウントする書込みアドレスカウンタ２０７にて形成
される書込みアドレスＷＡと、上述のピッチ比制御部２
２を構成している可変発振器２２０の発振出力をカウン
トする読出しアドレスカウンタ２０８にて形成される読
出しアドレスＲＡが供給されている。ここで、上記ワー
ドクロックは、上述の再生サンプリング周波数ｆｓを有
している。

また、上記可変発振器２２０は、上述の第３式にて示し
た周波数、７ｐにて発振するようになっており、その発
振周波数ｆＰがピッチ比制御器２２１により可変される
ようになっている。さらに、上記読出しアドレスカウン
タ２０８は、主コン］・ローラ２００の指示によりプリ
セット値を変更可能なプリセットカウンタにて構成され
ている。

そして、上記主コントローラ２０９によって上記各ＲＡ
Ｍ２０２，２０３に対するデータの書き込み／読み出し
が、前記第１の実施例と同様に行なわれている。すなわ
ち、上記信号の切換接続については、信号の不連続部分
あるいは重複部分によるクリックノイス等の発生を防止
するために、セロクロス検出回路２１０によって上記各
ＲＡ　Ｍ２Ｏ２，２０３から読出されたｌ’　ＣＭパラ
レルテークのＭＳ　Ｊ３を利用してセ［」クロス検出を
行ない、その検出出力を上記主コントローラ２００に供
給し、上記読出しつ′ドレスカウンタ２０８のプリセッ
ト値を上記検出出力に基いて変更し、前記第１の実施例
において説明したように、アナロク再生オーティオ信号
の波形がゼロクロス点で連続するようにしている。なお
、上記セロクロス検出については、原信号の低周波成分
について行なうようにし、聴感上好ましい再生波形をイ
好ていることは勿論である。さらに、上記主コンｉ・ロ
ーラ２００は、上記ゼロクロス検出出力に基いて、クロ
スフェートタイミンクを決定し、クロスフニーＩ・コン
トローラ２１１により、各クロスフニーＩ・回路２０４
．２０５を作動させるように４Ｌっている。

このような構成を有するティジクルオーティオ信号再生
システムにおいては、ティスフプレーヤ等の再生装置に
おける再生速度の変化比を示す情報を必要とすることな
くピッチ変換装置にて任意のピッチ変換処理を行なうこ
とかできるので、所謂カラオケ再生等に適した再生オー
ティオ信号の再生速度とピンチとを独立に可変制御を行
なうことかできる。

〔発明の効果〕

本発明に係るオーディオ信号切換装置によれは、第１．
第２のオーティオ信号のそれぞれの低域（例えば１００
　Ｉ−Ｉｚ以下）成分の零クロス点で、これらの信号を
切換接続しているため、低域信号の位相ずれを極力減ら
すことができ、聴感上優れた音質を保ったまま２つのオ
ーティオ信号の切換接続か行なえ、特にピッチ変換器に
適用した場合に、音質の向上が太幅ζこ改善でき、ＩＣ
化によって安価な供給も可能となる。音質の向上を大幅
に改善できるとともに、ＩＣ化（集積回路化）によって
民生機として安価な供給が可能となる。

【図面の簡単な説明】

第１図はピッチ変換動作を説明するためのＲＡＭのアド
レス空間を示す図、第２図は」二記ピッチ変換動作を説
明するためのクイムチャ−１・、第３図ないし第６図は
ピンチ変換動作の他の例を説明するだめのＲＡＭのアド
レス空間′を示ず図、第７図は楽杼波形の零クロス点を
示す波形図、第８図は本発明の第１の実施例として本発
明のオーディオ信号切換装置を用いて成るピッチ変換器
の一例を示すフロック回路図、第９図は第８図のコント
ローラの要部を示ずフ」コック図、第１０図は第８図の
コントローラの動作を説明するためのクイムチャ−１・
、第１１図は第８図のＪｔ　Ａ、　Ｍの入力側処理を説
明するためのフローチャーＩ・、第１２図は第８図、の
ｉｔ　Ａ　Ｍの出力側処理を説明するだめのフロ−チャ
ーＩ・、第１３図は本発明の第２の実施例として本発明
のオーディオ信号切換装置を用いたピッチ変換装置を光
学ディスクプレーヤの再生系に設けて成るシステムを示
すフロック回路図、第１４図は第１３図のピンチ変換装
置の具体的な構成例を示すブロック回路図である。 １・・・・・・・・・・オーテイオ信号人力ψ；１（；
子２・・・・・・・・・・・・ピンチ情報信号入力端子
３・・・・・・・・・・・・Ａ／Ｄ変換器４・・・・・
・・・・・・・　ローバスフィルク５・・・・・・・・
・・・・零りＩコス検出回路７・・・・・・・・・・・
・Ａ／Ｄクイミンク回路８０．−１−０．、、、コント
ローラ １０・・・・・・・・・ＲＡＭ　７０ツク１１・・・・
・・・・・ＲＡＭインク−フェース１２・・・・・・・
・・　ＲＡＭ １３・・・・・・・・・　クロスフェード・Ｄ／Ａタイ
ミンク回路１４・・・・・・・・クロスフェード回路１
６・・・・・・・・・Ｄ／Ａ変換器 １７・・・・・・・・・オーディオ信号出力端子３０・
・・・・・・・再生装置 ３１・・・・・・・・・コンパクトディスク（記＠媒体
）３４・・・・・・・・・再生速度制御部４０・・・・
・・・・・ピッチ変換装置４１・・・・・・・・・ピッ
チ変換処理部４２・・・・・・・・・ビッナ比制御部２
０２．２０３・・・・・・ｒ＋ＡＭ（メモリ）２０７．
２０８・・・・・・アドレスカウンク２０９・・・・・
・・・・・・・・・・・・・ＲＡ　Ｍコンｌ−ローラ２
２０・・・・・・・・・・・・・・・・・・可変発振器
２２１・・・・・・・・・・・・・・・・・・ピッチ比
制御器特許出願人　ソニー株式会社 代理人　弁理士　小　池　晃 弁理士　１）　村　榮　−

Claims (1)

【特許請求の範囲】
1. 第１のオーディオ信号を第２のオーディオ信号に切換え
   て出力するオーディオ信号切換装置において、これらの
   第１、第２のオーディオ信号の低域周波数成分を取り出
   し、これらの低域成分の信号の零クロス点をそれぞれ検
   出し、第１のオーディオ信号の上記低域零クロス点を第
   ２のオーディオ信号の上記低域零クロス点に時間軸上で
   接続するように切換えることを特徴とするオーディオ信
   号切換装置。