JPS5897098A - 音声信号の時間軸変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は音声信号の時間軸変換装置に関し、特に、速度
可変の音声信号記録再生装置（以下テープレコーダと略
記する）により録音時とは異る速度で再生された信号の
周波数変化を補正して復元するに際し、再生音声信号を
その零クロス点を始により、不連続部分が無くかつ、ピ
ッチ変化を生じない良い音質の出方音声信号を得ること
のできる時間軸変換装置を提供する事を目的とする。

一般にテープレコーダを用いて磁気テープに録音された
信竺を再生聴取する場合、必要によって゛は録音したと
きの録音時間よりも短い時間で（または逆にゆっくりと
）再生したい場合がある。この場合、単にテープ速度を
変えただけでは元の音声信号のピッチも同時に変化する
ため、内容が全く理解できない。このため、再生された
信号の周波数成分を記録されたときの正常な音声の周波
数成分に近似するように変換するいわゆる時間軸変換が
必要となる。

このような時間軸変換装置として、並列接続された２つ
のアナログシフトレジスタを用いて一方のアナログシフ
トレジスタに入力音声信号をサンプリング記憶入力せし
めるとともに他方のシフトレジスタから記憶時と異るク
ロック周波数で読み出し、読出しが終ると上記一方のシ
フト、レジスタの読出しを行ない、上記他方のシフトレ
ジスタに記憶入力するという動作をくり返し、記憶時と
出力時のクロック周波数の比によ９時間軸変換する装置
は、例えば特開昭４８−９０５０８号公報、特開昭４９
−１７７０５号公報などにより公知である。

また、ランダムアクセスメモリを用いて、音声信号を順
次サンプリング記憶するとともに、記憶時と異る読出し
クロックにより読出し、記憶時と読出し時のクロック周
波数の比により時間軸変換する装置は、例えば特開昭４
８−８００１８号公報などにより公知である。

ところが、このような従来の時間軸変換装置においては
、サンプリング処理区間が、その信号波形には無関係に
一定間隔であり、信号の位相の乱れ（ピッチの変動）や
、接続部の不連続により雑音が生じるために、時間軸変
換後の音声信号の音質が良くないという欠点があった′
０ 本発明は上記欠点を除去するもので；ｊ）９、所望の再
生速度で再生され友人力音声信号を所定のクロック周波
数でサンプリングし記憶装置に書込むとともに、書込み
時と異る読出しクロックにより読出すことにより時間軸
変換された音声信号を得るものである。そして時間軸伸
長において空白時間を充たすため必要となる反復部分が
、入力音声信号の各基本周期内の零クロス特性最大値に
対応した零クロス点　を始点とする基本周期単位になる
ように構成することにより、雑音が無く、了解度の良好
な音声出力を得るものである０以下本発明の一実施例を
図面とともに説明する。

第１図に本発明による音声信号の時間軸変換装置の動作
原理を示す。

第１図において、＾は記録時の約０．７倍の速度で再生
した低速再生信号であり、（ロ）は低速再生信号波形四
〇零クロスを始点とする１基本周期（イ）および（ロ）
を圧縮処理しさらに、（イ）の部分を反復処理して接続
した信号波形である。

このように、零クロス点を始点とする基本周期単位で時
間軸変換処理するので、変換後の音声信号は、基本周期
の乱れがなく、接続部での不連続も発生しないので音質
が良好である。さらに、時間軸伸長時の反復部分は、近
接した零クロスを始点とする１基本周期となるよう構成
しているので音質が良好である。

第２図は本発明による音声信号の時間軸変換装置の一実
施例を示すブロック図である。

本実施例は音声信号を波形圧縮するいわゆる時間軸の伸
長に用いるものであり、音声信号をサンプリングして所
定の速度で記憶装置に書き込み、書込み速度よシも速い
速度の読出速度で読出し、書込速度と読出速度の比に対
応した時間軸変換比の音声信号を得るものである。

上記記憶装置はサイクリックに書込みおよび読出しが行
なわれ、かつ読出速度が書込速度よシも大きいので、書
込位置が先行していても読出位置が書込位置に追いつき
、追い越すことになるが、本実施例では、書き込みを連
続的に行ない、読出位置が入力音声信号の最新の始点を
書込んだ位置に達すると、１基本周期前から再び読出す
よう構成し、読出位置と書込位置が互いに追い越したり
追い越されたりしないよう構成している。

アナログ・デジタル変換手段（以下Ａ、Ｄ変換器と略記
する）２および基本周期抽出手段３に接続されている。

Ａ、Ｄ変換器２の出力信号は記憶装置（以下ＲＡＭと略
記する）４に供給されている。

ＲＡＭ４は例えば６１２ワードの記憶容量のランダムア
クセスメモリーを使用することができ、以下の説明では
記憶容量を６１２ワードとする。

ＲＡＭ４の出力端子は出力制御手段６に接続され、制御
手段６の出力端子はデジタル・アナログ変換手段（以下
Ｄ−Ａ変換器と略記する）６に接続されＤ−Ａ変携器６
の出力端子は音声信号出力端子７に接続されている。出
力制御手段５はラッチ回路８および９により構成されて
いる。１ｏは零クロス検出手段であり、フリップフロッ
プ回路（以下ＦＦ回路と略記する）１１．インバータ１
２およびアンドゲート１３により構成されている。ＦＦ
回路１１のＤ入力にはＡ、Ｄ変換器２のサインビット出
力が接続されている。１４は書込アドレスカウンタであ
り、１６は読出アドレスカウンタＩ であり、それぞれＲＡＭ４の記憶容量に対応して、６１
１の次の計数値は　となるよう構成している０１６はデ
ータセレクタであり、書込アドレスカウンタ１４および
続出アドレスカウンタ１６の出力端子が入力に接続され
、出力端子はＲＡＭ４のアドレス入力端子に接続されて
いる。

１７および１８はＦＦ回路、１９はアンドゲートであり
、これらと基本周期抽出手段３および零クロス検出手段
１０により始点検出手段２ｏを構成している。

２１は第１アドレスレジスタであり、書込アドレスカウ
ンタ１４の出力であるアドレスデータＷＡが供給され、
始点検出手段２Ｑの始点検出信号５ＴＰＫよシ上記アド
レスデータを一時記憶する。

２２は第２アドレスレジスタであり、第１７）’Ｌ／ス
レジスタ２１の出力ＷＡ１が供給され、上記始点検出信
号ＳＴＰによりアト・レースデータＷＡ１を一時記憶す
る０第１アドレスレジスタ２１および第２アドレスレジ
スタ２２のデータの、記憶タイミングは上記始点検出信
号８ＴＰによ°す、まず第１１゜ アドレスレジスタ２１のアドレスデータＷＡ１が第２ア
ドレスレジスタ２２に記憶され、次いで書込アドレスカ
ウンタ１４のアドレスデータＷＡが第１アドレスレジス
タ２１に記憶される。２３は一致検出手段であり、読出
アドレスレジスタ１６および第１アドレスレジスタ２１
の出力ＲＡとＷＡｌとが供給され、それらの一致を検出
する。一致検出手段２３のＡ二Ｂ出力すなわち（ＷＡ１
＝ＲＡ）出力はＦＦ回路２４のＯＫ大入力供給されてい
る。２６はアンドゲートであり、その出力は読出アドレ
スカウンタ１６のロード端子に供給され、第１アドレス
レジスタ２１のアドレスデータＷＡ１を読出アドレスカ
ウンタ１６にロードする。

２６はクロック発生回路である。３０〜３８はそれぞれ
、クロック発生回路２６から所定のクロッびＲＤＣＬＫ
２が供給されている。

上記零クロス検出手段１０は、入力音声信号に所定方向
の零クロスが存在すればその出力に零り１１　ｔ＼−／ ロス検出信号ＳＺを発生する。この零クロス検出信号Ｓ
ＺはＦＦ回路１７のＣＬＲ入力に供給されている。ＦＦ
回路１７のＤ入力には”Ｈ”信号が供給され、ＣＫ大入
力は基本周期抽出手段３の出力ＳＦが供給されている。

ＦＦ回路１８のＤ入力にはＦＦ回路１７のＱ出力が供給
され、ＯＫ大入力はクロック信号ＣＬ２が供給されてい
る。アンドゲート１９の２つの入力にはそれぞれ、ＦＦ
回路１７のａ出力およびＦＦ回路１８のＱ出力が供給さ
れている。

ＦＦ回路１γは基本周期抽出手段３よりの基本周期信号
ＳＦによりセットされ、Ｑ出力がＨ′′となる。ＦＦ回
路１８はＦＦ回路１７のＱ出力がＨ”となった後のクロ
ックＣＬ２の立上りエツジでセットされそのＱ出力が”
Ｈ”となる。また、ＦＦ回路１７はセットされた後、最
初に到来した零クロス検出手段１０よシ零クロス検出信
号によりリセットされ、そのＱ出力はＬ”となる。ＦＦ
回路１８はＤ入力がＬ”となった後のクロックＣＬ２の
最初の立上りエツジでＬ”がラッチされ、そのＱ出力は
”Ｌ”となる。ＦＦ回路１７および１８のσ出力および
Ｑ出力のＡＮＤ出力が始点検出手段２ｏの出力となって
いる。その結果、始点検出手段２０は、音声信号の基本
周期抽出信号ＳＦが到来した後、最初に到来した零クロ
ス検出信号ＳＺの発生時点で始点検出信号としてクロッ
ク信号ＣＬ２の半周期の幅を持った単一パルスＳＴＰを
発生する。

２７．２８はナントゲートであり、ナントゲート２７の
２人力にはそれぞれ、クロック信号ＣＬ３およびＣＬ４
が供給されている。ナントゲート２８の一方の入力には
ナントゲート２７の出力が供給され他方の入力にはクロ
ック信号ＣＬ２が供給されている。ナントゲート２８の
出力はアンドゲート２９の一方の入力に供給され、アン
ドゲート２９の他方の入力にはクロック信号ＲＤＣＬＫ
２が供給されている。

８′なお、上記基本周期抽出手段３として、例えば特願
昭５６−８９０７５号に示した「音声信号の基本周期抽
出装置」を用いることができる。

第３図は第２図のクロック発生回路２６の一実態様を示
すブロック図である。

第３図において、１０ｏはクロック発振回路でその発振
周波数は８．４ＭＨｚである。１０６〜１０９はそれぞ
れ所定の分局比を有する分局器であシ。

それぞれの入力にはクロック発振回路）００の出力信号
が共通的に供給される。１１０は切換接点（イ）〜に）
および共通接点ホを有する切換スイッチである。切換接
点（イ）〜に）にはそれぞれ、分局器１０６〜１０Ｂの
出力端が接続されている。１１１〜１１４はそれぞれ、
４分周器であり４（周器１１１の入力には切換スイッチ
１１０の共通接点（ホ）が接続されており、そのＱ出力
は分周器１１２の入力に供給されている。切換スイッチ
１１０の共通接点（ホ）はクロック出力端子１１６に接
続されるとともに、インバータ１１６を介してクロック
出力端子１１７に接続されている。１４分周器１１１の
Ｑ出力および◇出力はそれぞれクロック出力端子１１Ｂ
および１１９に接続され、職分周器１１２のＱ出力およ
びＣ・出力はそれぞれクロック出力端４ 子１２０および１２１に接続されている。職分周器１１
３には／２７８分周器１０９の出力が供給され、そのＱ
出力はｔ分周器１１４に供給されるとともに、クロック
出力端子１２２に供給される。職分周器１１３のσ出力
はクロック出力端子１２３に接続されている。／２１８
分周器１０９の出力はクロック出力端子１２６にも供給
されている。職分周器１１４のＱおよびａ出力はクロッ
ク出力端子１２４および１２５に接続されている〇クロ
ック出力端子１１５，１１７，１１８゜１１９．１２０
，１２１，１２６，１２２，１２３゜１２４および１２
６からそれぞれ、クロック信号ＣＬ４．ＣＬ４．ＣＬ３
．ＣＬ３．ＣＬ２．ＯＬ２゜ＲＤＣＬＫａ、ＲＤＣＬＫ
２．ＲＤＣＬＫ２．ＲＤＣＬＫｌ　　およびＲＤＣＬＫ
ｌ　が送出される。

上記構成により、出力端子１２４からは常時１０ＫＨｚ
のクロック信号ＲＤＣＬ、に１が送出され暮。また、ク
ロック出力端子１２０からは、切換スイッチ１１０の切
換位置イル二に対応して、８．４ＫＨｚ。

７ＫＨｚ、６ＫＨｚおよび６ＫＨｚのクロ’７り信号Ｏ
Ｌ２が送出される。

なお、電源のＯＮ時および切換スイッチ１１０の接点切
換時に、分周器１０６〜１０９，１１１〜１１４を初期
状態にリセットすることにより、クロック信号ＣＬ２と
読出クロック信号Ｒ１；）ＣＬＫｌ　は同期させること
ができる。

クロック発生回路２６は上記クロック信号を第２図の所
定のクロック供給端子３０〜３８に供給しており、クロ
ック発生回路２６の切換スイッチ１１０を切換ることに
より、上記音声信号の時間軸変換装置は、０．８４．０
．７．０．６および０．５の時間軸変換比を有する音声
信号の時間軸変換信号を発生することができる。

次に上記構成の音声信号の時間軸変換装置の動作を第４
図のタイミング図とともに説明する。

音声信号入力端子１に供給された音声信号第４図（ａ）
はＡＤ変換器２によｐＡＤ変換され、ＲＡＭ４に供給さ
れる。書込アドレスカウンタ１４は、クロック信号ＣＬ
２が供給されているので書込アドレスＷＡが順次増大し
、対応したＲＡＭ４のアドレス（ＷＡ）に入力音声信号
のＡＤ変換信号ＡＳが連続的に書込まれる。

一方、第４図（ｂ）に示すように始点検出手段２゜によ
り、入力音声信号の基本周期および零クロス点に対応し
て始点が検出され、始点検出信号ＳＴＰが発生する。こ
の始点検出信号ＳＴＰは第１アドレスレジスタ２１に供
給され、始点が書込まれたＲＡＭ４のアドレスを書込ア
ドレスカウンタ１４から第１アドレスレジスタ２１に一
時記憶する。

始点検出信号ＳＴＰは、最新の始点に対応したアドレス
を第１アドレスレジスタ２１に記憶する直前に第１アド
レスレジスタ２１の記憶データ（ＷＡｌ）をｇ２アドレ
スレジスタ２２に一時記憶するよう構成しているので、
第１および第２アドレスレジスタ２１および２２の記憶
しているデータＷＡ１およびＷＡ２は最新の始点および
その前の始点が書込まれたＲＡＭ４のアドレスデータで
ある〇 一方読出りロックＲＤＣＬＫｔ７５Ｅ読出アドレスカウ
ンタ１６に供給されており、ＲＡ−Ｍ、ａに書込まれた
音声データは読出アドレスカウンタ１６のアドレス指定
に従って順次読出される。この読出アドレスＲＡと最新
の始点が書込まれたアドレスＷＡ１とは一致検出手段２
３により一致が監視されており、一致した場合、一致信
号がＦＦ回路２４およびアンドゲート２６を介して読出
アドレスカラ／り１６のロード端子に加わり第２アドレ
スレジスタ２２のアドレスデータＷＡ２が読出アドレス
カウンタ１６にロードされる。

時刻ｔ、においで、書込アドレスＷＡが第４図（−）の
０点の書込まれたアドレスＡａであり、第１アドレスレ
ジスタ２１および第２アドレスレジスタ２２がそＫぞれ
、始点■及び０点の書込まれたアドレスＡ２およびＡ１
であり、読出しアドレスＲＡが０点の書込まれたアドレ
スＡｂであったとする。そして、時間が経過して時刻ｔ
２において、書込アドレスＷＡが音声信号の０点の書込
まれたアドレスＡｃになり、読出アドレスＲＡが第１ア
ドレスレジスタ２１の記憶データＡ２に達すると、比較
手段２３のＲＡ＝ＷＡ１出力たより、読出ア８ アドレスカウンタ１６に第２アドレスレジスタ２２の記
憶データＷへ２がセットされる。すなわち読出アドレス
ＲＡはＡ２からＡ１にもどされることになり、ＲＡＭ４
に書込まれた音声信号のうち時刻１０からｔ　ｏ’まで
の１基本周期のデータは再び読出されることになる。

さらに時間が経過して時刻ｔ３になると始点検出信号ｓ
’ｒｐａが発生し、始点■の書込まれたアドレスＡ３が
第１アドレスレジスタ２１に記憶きれ、始点■の舊き込
まれたアドレスＡ２が８２アドレスレジスタ２２に記憶
される。

さらに時間が経過して時刻ｔ４のとき、音声信号の０点
を書込アドレスＡｄに対応したＲＡＭ４のアドレスに書
き込み、読出しアドレスＲＡがＡ３（第１アドレスレジ
スタ２１の記憶データ）に達すると、読出アドレスＲＡ
が、Ａ２（第２アドレスレジスタ２２の記憶データ）に
もどされる。

その結果、ＲＡＭ４に書込まれた音声信号のうち、時刻
ｔ　ｏ’からｔ３までの１基本周期のデータは再び読出
されることになる。

１９べ−１ このようにして、入力音声信号を所定の書込周波数で記
憶装置に書込むとともに、書込周波数と異る読出周波数
で読出し、続出アドレスが最新の始点を書込んだアドレ
スに達すると、その前の始点にもどり、その区間すなわ
ち零クロスを始点とする１周期を反復読出す。

なお、第４図は時間軸変換比が０．５として説明した。

この場合、書込クロック周波数は読出クロック周波数の
５に設定され゛る。

このように、時間軸伸長変換においては、書込クロック
周波数は読出クロック周波数よりも低く設定されるので
、書込アドレスＷＡの増加速度より、読出アドレスＲＡ
の増加速度の方が大きく、書込アドレスＷＡが先行して
いても、続出アドレスＲＡが追いつき、追い越すことに
なるが、読出アドレスＲＡが入力音声信号の基本周期の
最新の始点を書込んだアドレスに達すると、１基本周期
前から再び読出すよう構成し、読出アドレスが書込アド
レスを追い越すことは起こらない。また書込アドレスお
よび読出アドレスの両方が順次増加して、読出アドレス
が最新の始点に達する少しでも前に新たな始点が書込ま
れると、アドレスデータＷＡ１およびＷＡ２が書き替え
られ、続出アドレスと書込アドレスは順次増加するだけ
である。

例えば時間軸変換比が０．６の場合、１基本周期のサン
プリングデータが入力音声信号の１基本周期の半分の時
間で読出されるので結果的にすべてのサンプリングデー
タが基本周期単位で２回ずつ読出される。また時間軸変
換比が０．７の場合、１基本周期のサンプリングデータ
が入力音声信号の１基本周期の０．７倍の時間で読出さ
れるので、結果的に′７７基周期中３基本周期を反′復
読出し、入力音声信号の７基本周期分の時間を充たして
いる。

なお、反復読出される３基本周期は連続した信号ではな
く、例えば連続した上記７基本周期に１から７までの番
号をつけたとすると、１．　２．　３゜３．４，５，６
，６，７．７の順番に読出されることになる。第３図に
示したクロック発生回路２６の構成において、切換スイ
ッチ１１０の切換接点が（イ）〜に）に設定されたとき
の時間軸変換比と書込２１、−ン クロノク周波数の関係および反復周期の関係を第２表に
示す。

第２表 なお、上記時間軸変換比に対応した反復周期は音声信号
の基本周期がほぼ一定のときの結果であシ、基本周期が
変動すれば自動的に変化するものである。

第６図は始点検出手段２ｏの一動作例を示すタイミング
図である。

第６図において、（−）および（ｂ）はクロック供給端
子３３および３２に供給されるクロック（Ｃ１０）およ
び（ＣＬａ）である。（Ｃ）はクロック供給端子３ｏに
供給されるクロック（ＣＬ２）である。り２ り（Ｃ１０）の分周出力であり同期している。へ〇変換
器２はクロック（ＣＬ２）により駆動されておシ、同図
（ｄ）で示すタイミングで音声信号のＡ−Ｄ変換出力Ａ
ｓが発光する。同図（ｅ）に示すようにＡ−Ｄ変換出力
Ａｓの一サインビットがＨ”から′Ｌ”に変化すると、
すなわち音声信号が負から正に変化すると、ＦＦ回路１
１は同図（ｆ）に示すように（ＣＬ２）の立上りに同期
して変化する０ア／ドゲート１３の出力は同図（ｑ）に
示すようにクロック（ＣＬ２）の立下シにほぼ同期した
単一ノくルスとなり、これが零クロス検出信号Ｓｚとな
る０零りロス検出手段１ｏは音声信号が負から正に移行
する零クロス時点、すなわち微係数が正の極性を有する
零クロス時に検出信号ＳＺを発生するよう構成したが、
正から負に移行する零クロス点、すなわち負の微係数を
有する零クロス点を検出するよう構成することもできる
。

このように零クロス検出手段１ｏは同一極性の微係数を
有する零クロス点だけを検出する。こので時間軸変換処
理した音声信号は接続点の微係数が連続的であり、雑音
の発生が極めて少ない。

第６図０１）はＦＦ回路１７のＱ出力を示している。

ＦＦ回路１７はすでに基本周期信号ＳＦ［よりセットさ
れておシ、上記零クロス検出信号ｓＺの立上りに同期し
てリセットされ、そのＱ出力はＬ”となる。このＬ”出
力がクロック信号ＣＬ２の立上りエツジでＦＦ回路１８
に、ラッテされＦＦ回路１８のＱ出力は同図（りに示す
ようにクロックＣＬ２の立上りエツジに同期して”Ｌ”
となる。

従って、アンドゲート１９は、同図（ｉ）に示すように
、零クロス信号Ｓｚに発生したクロック信号ＣＬ２の”
Ｌ″の期間だけｎ　Ｈｕ信号を発生する。

この信号すなわち始点検出信号ＳＴＰは音声信号の負か
ら正に移行する零クロス点で発生し、第１アドレスレジ
スタ２１に供給される。その結果、第１アドレスレジス
タ２１は、音声信号あ負から正に移行する零クロス点の
正側のデータが書込まれたＲＡＭ４のアドレス（ＷＡ）
を基本周期の始点として一時記憶する。

ドレスレジスタ２２のアドレスデータＷＡ２がロードさ
れるタイミングを示すタイミング図である。

第６図１において、（ａ）（ｂ）および（ｃ）はクロッ
ク供給端子３７．３６および３４に供給されるクロック
信号ＲＤｃＬＫ３．　ＲＤＣＬＫ２　オヨヒＲＤｃＬＫ
ｔ　　ヲ示している。（ｄ）は第２アドレスレジスタ２
２のアドレスデータＷＡ２がロードされる以前の続出ア
ドレスカウンタ１６のアドレスデータ（ＲＡ）を示して
いる。（ｅ）は上記アドレスデータＷＡ２がロードされ
た後の読出アドレスカウンタ１６のアドレスデータＲＡ
を示している。（ｆ）はＦＦ回路２４のＱ出力、（ｑ）
はアンドゲート２６の出力波形を示している。

第６図において、続出アドレスカウンタ１６は（Ｃ）に
示すクロック信号ＲＤＣＬＫ１　が供給され、（ｄ）に
示すようにそのアドレスデータＲＡが順次増大する。そ
して時間ｔ１においてそのアドレスＲＡが第１アドレス
レジスタ２１に記憶しているアドレスデータＷＡ１に等
しくなったとする。すると２６１・〜　／ 比較手段２３のＡ＝１３出力が”Ｈ”とな９同図（ｆ）
に示すようにＦＦ回路２４のＱ出力が′Ｈ″となる。Ｆ
Ｆ回路２４のＣＬＲ入力にはクロック信号ＲＤＣＬＫ１
　が供給されておりＲＤＣＬＫｌ　の立下シエノジに同
期して時間ｔ２よ＃）′Ｌ”となる。アンドゲート２６
の出力は同図（ｑ）に示すようなタイミングで単一パル
スＰ、を発生する。この信号ＰＬは、続出アドレスカウ
ンタ１６に供給されており、第２アドレスレジスタ２２
に記憶しているアドレスデータＷＡ２を読出アドレスカ
ウンタ１６にロードする。その結果同図（ｅ）に示すよ
うにアドレスがＷＡ２から順次増大する。

すなわち、読出アドレスＲＡは順次増大して、基本周期
の最新の始点の書込まれたＲＡＭ４のアドレスＷＡ１に
達すると、前の始点の書込まれたアドレスＷＡ２にもど
される。そめ結果、読出アドレスＲＡは・−・・・ＲＡ
−２，ＲＡ−１，ＷＡ２．ＷＡ２＋。

・・−・・・と変化する。読出アドレスＲＡ−，は負か
ら正に移行する零クロス点の負側のデータに対応したア
ドレスでろ・す、ＷＡ２は正側のデータに対応６ したアドレスであるので、ＲＡＭ４の出力はなめらかに
接かり、不自然な雑音は発生しない。

第７図は、第２図に示した時間軸変換装置のＲＡＭ４お
よび出力制御手段６の一動作例を示すタイミング図であ
る。ＲＡＭ４は互いに異なった周波数のクロック信号で
データの書込みおよび読出しを行なっており、ＲＡＭ４
の出力端には書込みデータおよび種々の持続時間の続出
データが発生するので、出力制御手段６により、一定の
持続時間を有する読出データを得ている。

なお、第７図は、書込および読出クロックの周波数がそ
れぞれ、７ＫＨｚおよび１０ＫＨｚの場合の動作を示し
ているが、第３図に示した他の書込クロック周波数につ
いても同様に機能することはいうまでもない。

第７図において（−）はアンドゲート２９の一方の入力
に供給されるクロック信号ＲＤＣＬＫ２　である。

− （ｂ）および（Ｃ）はクロック供給端子３４および３ｏ
に供給されるクロック信号ＲＤＣＬＫ１　およびＣＬ２
である。ナントゲート２７０２つの入力端子には、２７
　・；−・ 給されておシナンドゲート２８０２つの入力端子にはナ
ントゲート２７の出力およびクロック（ＣＬ２）が供給
されているので、ナントゲート２８の出力には、同図（
ｄ）に示すように、立上りがクロック（ＣＬ２）の立下
りに同期し：　Ｈ”期間が”Ｌ″期間りも長いクロック
信号が発生する。

このクロック信号Ｒ／ＷはＲＡＭ４のＲ／Ｗ端子および
データセレクタ１６のセレクト端子Ｓに供給されている
。データセレクタ１６は゛セレクト端子Ｓが”Ｈ″ｐと
き読出アドレス（ＲＡ）を、“Ｌ”のとき書込アドレス
（ＷＡ　）をＲＡ　Ｍ　４　［供給する。ＲＡＭ４は上
記クロック信号が”ＨＩＩのとき読出し”Ｌ”のとき書
込み動作を行なう。上記Ｒ／Ｗ信号はアンドゲート２９
の他方の入力にも供給されている。そしてアンドゲート
２９の出ｔ′ 力はラッチ回路８に制御信号として供給されている。（
＝）はＲＡＭ４の入力端子に供給されるＡＤ変換器２の
ＡＤ変換出力。ＡＳであり、り、ロック信号ＣＬ２に同
期してデータ（Ｗｌ、Ｗ２・・・・・・）がセットアツ
プされる。

第７−１１ｉ９（ｆ）は書込アドレス（ＷＡ）であり、
やはりクロック信号（ＯＬ２）に同期してそのアドレス
（ＷＡｌ、ＷＡ２・・・・・・）がセットアツプされる
。（ｑ）は読出アドレス（ＲＡ）でありクロック信号Ｒ
ＤＣＬＫ　１　　に同期してそのアドレス（ＲＡｌ。

ＲＡ２・−・・・・）がセットアツプされる。（ｈ）は
ＲＡＭ４の出力端子に表われるデータであり、Ｒ／Ｗ端
子に供給されるＲ／Ｗ信号が”Ｈ”のとき上記読出アド
レス（ＲＡ　１．ＲＡ２・・・・・・）に対応したデー
タ（Ｒ１，Ｒ２・−・・・・）が発生しておシ、Ｒ／Ｗ
信号がＬ′”のとき、上記Ａ−Ｄ変換出力データ（Ｗｌ
、Ｗ２・・・・・）が発生している。（ｈ）に示すよう
に、ＲＡＭ４の出力端子には書込データおよび読出デー
タが混在して発生するので、出力制御手段６において、
必要なデータのみを取り出す、よりに構成している。ま
ずＲＡＭ４の出力端のデータをアンドゲート２９の出力
すなわちＲ／Ｗ信号とクロック信号ＲＤＣＬＫ２のアン
ド出力の立上りエツジでラッチするラッチ回路８に供給
して同２９べ−・ 図（ｉ）に示゛すデータを得る。これで不要な書込デー
タは除去されたが、個々の読出データの持続時間が一定
でない。このデータを読出しクロックＲＤＣＬＫ１　の
立上りエツジでラッテするラッチ回路９に供給して、同
図（ｊ）ｌＩ？：示すデータを得る。この持続時間の一
定なデータをＤ−Ａ変換器６に供給して時間軸伸長され
た音声信号を得る。

なお、第７図は、読出しクロック周波数が１０ＫＨｚ、
書込クロック周波数７５ｓ　７ＫＨｚの場合の動作例で
あるが前記の他の書込クロック周波数についても同様に
機能することはいうまでもない。

このようにして、ＲＡＭ４は書込アドレスカウンタ１４
の内容に対応した書込アドレスにＡＤ変換出力を書込む
とともに、読出アドレスカラ／り１６の内容に対応した
読出アドレスのデータを読出し、書込みおよび読出しを
異った速度で実行する０ 以上のよ′うに本発明による音声信号の時間軸変換装置
は入力音声信号を順次連続的に書込むとともに、入力音
声信号の最新および１周期前の始点０ が書込まれた記憶装置のアドレスを一時記憶し、読出ア
ドレスが最新の始点に対応したアドレスに達すると、読
出アドレスを１周期前の始点に対応したアドレスにもど
して、零クロスを始点とする基本周期単位で選択的に反
復読出す事ができる。

第４図（−）に示した音声信号には、微係数の正または
負の零クロス点が１基本周期中に各１ケずつ存在するが
、このような零クロス点が１基本周期中に複数個存在す
る音声信号は珍しくない。第８図（−）に示す音声信号
には正および負の微係数を有する零クロス点が前半は各
２ケずつ、後半は各１ケずつ存在する。音声信号（−）
に対応して基本周期抽出手段３が（ｂＫ示す基本周期信
号ＳＦを発生したとする。このような場合、基本周期信
号ＳＦの発生に続いて到来する零クロス点を始点とする
と、例えば周期Ｔ４の区間では■が始点、周期Ｔ６の区
間では■が始点となシ、零クロス点■から■までを１基
本周期として反復読出すことになシ、基本周期のピッチ
が乱れ、聞きづらいものとなる。

本発明の始点検出手段は第８図に示した音声信号に対し
て１周期Ｔ１の区間では、＠を始点とし。

周期Ｔ２の区間ではＯを始点とすることができる。

すなわち、各基本周期中の零クロス点の特性最大値を有
する零クロス点を始点とする始点検出手段を用いている
。以下にその構成を説明する。

第９図は第２図に示した始点検出手段２ｏの他の実施態
様を示すブロック図である。

本実施例の始点検出手段は、入力音声信号の零クロス点
の傾斜を求め、各基本周期内でより大きい傾斜を有する
零クロス点が発生するたびに、検出信号ＰＬＢを発生す
るようにしたものである。

第９図において６３および６４は遅延回路！および■で
あり、それぞれ、例えばＮ段のシフトレジスタにより構
成される。これらは、それぞれ、ＡＤ変換器２および遅
延回路Ｉの出力をクロック信号ＣＬ２のＮ個分の時間だ
け遅延させる。遅延回路１５３の出力ＤＡＳは零クロス
検出手段１０およびＲＡＭ４にも供給されており、遅延
回路■６３および［５４は零クロス点の前後の音声レベ
ルを計測するために設けたものである。上記Ｎを例えば
４とすると、クロック信号ＣＬ２の周波数が８．４ＫＨ
ｚ、　　７ＫＨｚ、６ＫＨｚおよび６ＫＨｚのとき、そ
れぞれ、零クロス点の０．４７６ｍ５ｅｃ　、　０．５
７１ｍ１ｌｅＧ、　０．６６７ｍ５ｅｃ　　およびａｓ
ｍｓｅｃ　前および後の音声レベルを計測することがで
きる。６８はＦＦ０ｏ路でｌ）、Ｓ入力はＨ”信号’（
＋　Ｖ　）　カ供給され、ＯＫ大入力は零クロス検出手
段１ｏの出力ＳＺが供給されＣＬＲ入力にはクロック信
号ＣＬ２が供給されている。６１および６２はそれぞれ
３人力のアンドゲートであり、それらの１つの入力は共
通的に接続され、ＦＦ回路５８のＱ出力が供給される。

アンドゲート６１の他の２人力には、クロック信号ＣＬ
３およびＣＬ４が供給され、アンドゲート６２の他の２
人力には、クロック信号ＣＬａおよびＣＬ４が供給され
る。

６６は比較回路であり、遅延回路［１５４の出力がＡ入
力に、遅延回路７５３の出力がＳ入力に供給され、Ｓ入
力〉Ａ入力の時その出力が”Ｈ”となる。６７はデルタ
セレクタであり、遅延回路６４およびＡ−Ｄ変換器２の
出力・がそれぞれＡおよびＳ入力に供給され、Ｓ入力が
”Ｌ”のとき大入力に、Ｓ入力が′Ｈ”のときＳ入力に
供給された信号を出力する。６８はラッチ回路であシ、
データセレクタ６７の出力をアンドゲート６２の出力に
よりラッチする。６９はラッチ回路でありラッテ回路６
８の出力をアンドゲート７？の出力により″ラッテする
。ラッチ回路６９のクリア端子には基本周期信号ＳＦが
供給されている。７１は比較回路であり、大入力および
Ｓ入力にはそれぞれ、ラッチ回路６９および６８の出力
が供給され、Ｓ入力〉大入力のとき、その出力がＨ”と
なる。比較回路７１の出力はアンドゲートＴｏの一方の
入力に供給されている。アンドゲート６１の出力はアン
トゲ−）７０の他方の入力に供給されている。

７２はアドレスレジスタであり、アンドゲート７０の出
力信号ＰＬＢにより書込アドレスカウンタ１４の出力Ｗ
Ａをラッチする。アドレスレジスタ７２の出力は第１ア
ドレスレジスタ２１に供給され、基本周期信号ＳＦによ
り第１アドレスレジスタ２１にラッチされる。

３４　・ 次に上記構成による始点検出手段６２の動作を第１９図
および第１１図を参照しながら説明する。

第１０図（＆）Ｋ示す入力音声信号に対し、基本周期信
号ＳＦおよび零クロス検出信号ＳＺは同図（ｂ）および
（Ｃ）に示゛すタイミングで発生する。この信号ＳＺ（
第１１図（ｅ））によｐＦＦ回路６８のＱ出力が第１１
図（ｆ）に示すように′Ｈ”となる。そしてアンドゲー
ト６２および６１の出力には第１１図（ｑ）および（ｈ
）に示すタイミングでクロック信号ＣＬ４の幅を持った
単一パルスがそれぞれ発生する。

上記零クロス検出信号Ｓｚは遅延回路［６３の出力信号
をもとにして零クロス検出手段１０により検出されてい
るから、第１１図（−）に示す零クロス検出信号ＳＺが
発生したとき、比較回路６６およびデータセレクタ６７
の大入力に供給されている信号は第１１図（ｄ）に示す
ＡＤ変換出力のＷ−４であり、Ｓ入力に供給されている
信号はＷ４である。すなわち零クロス点から前後に所定
時間離れたところの音声データが比較回路６６供給され
ている。符号ビットは比較回路６６に入力されない３６
・、− のでそのレベルすなわち絶対値が比較回路６６により比
較され、大きい方がデータセレクタ６７の出力に現れて
いる。そのデータが第１１図（ｑ）に示すタイミングで
すなわち零クロス検出信号Ｓｚが発生するたびにラッチ
回路６８にラッチされる。

ラッチ回路６８にラッチされた音声レベルデータは比較
回路７１によりラッチ回路６９にラッチされている音声
レベルデータとレベル比較される。

そしてラッチ回路６９にラッテされているところの以前
の零クロス点に対応した音声レベルよりも新しく到来し
た零クロス点に対応した音声レベルの方が大きい時にの
み比較回路７１の出力がＨｕとなり、第１１回倒）に示
すタイミングでアンドゲート６１の出力に発生する単一
パルスと協動してアンドゲート７０の出力ＰＬＢを”Ｈ
”とし、ラッチ回路６Ｂの音声レベルデータをラッテ回
路６９にラッテする。

なお、ラッチ回路６９は基本周期信号ＳＦによりクリア
されるよう構成しであるので、基本周期信号ＳＦの発生
に続いて最初に到来する零りロス？８問昭５８−９７０
９８（１０） 点に対応した音声レベルデータは必ずラッチ回路６９に
ラッテされる。このラッチ信号ＰＬＢはアドレスレジス
タ７２にも供給されており、その時点の書込アドレスカ
ウンタ１４のアドレスデータＷＡを７ドレスレジスタ７
２に一時記憶する。第１アドレスレジスタ２１は基本周
期信号ＳＦにより上記アドレスレジスタ７２の出力デー
タをラッテするよう構成している。

すなわち、上記構成により、始点検出手段６２け、零ク
ロス点が発生すると、その所定時間前および後のレベル
を比較し、大きい方を同−周期内でよシ以前に発生した
零クロス点に対応した上記レベルと比較し、新しい零ク
ロス点に対応した上記レベルが大きい時、出力信号ＰＬ
Ｂを発生するとともに、上記レベルを記憶する０この信
号ＰＬＢは書込アドレスカウンタ１４の出力データＲＡ
、すなわち上記零クロス点の書込まれたアドレスをアド
レスレジスタ７２に一時記憶する。従って基本周期信号
ＳＦが到来する直前には、アドレスレジスタ７２にはそ
の基本周期中に存在した零クロ３　ｔｌ＼− ス点のうちの零クロス点前後の音声レベルの最大値を有
する零クロス点が書込まれたＲ　Ａ　Ｍ　４のアドレス
が記憶されたことになる。

第９図の構成の動作をあらためて、第１０図のタイミン
グ図に対応して説明する。

時刻ｔｏで基本周期信号ＳＦ１が発生し、時刻ｔ１で最
初の零クロス信号Ｓｚ１が到来している。

このときラッチ６９はクリアされ０データが記憶されて
いる。始点検出手段６２はＳ２１の前後のうち大きい方
の音声レベルデータすなわちＳ２１における傾斜データ
をラッチ回路６９にラッチするとともに、書込アドレス
カウンタ１４の出力データＲＡをアドレスレジスタ７２
に記憶する。次いで時刻ｔ２で零クロス信号ＳＺ２が発
生しておシ、これに対応した傾斜データはＳＺ’１に対
応したそれより大きいので、この零クロス信号ＳＺ２に
おける傾斜データがラッ、テ回路６９にラッテされ、書
込アドレスカウンタ１４の出力データＲＡがアドレスレ
ジスタ７２に記憶される。さらに時刻ｔ３で零クロス信
号ＳＺｓが発生している。が８ これに対応した傾斜データはＳＺ２に対応したそれよう
小さいので、ラッチ信号ＰＬＢは発生しない。

そして基本周期信号ＳＦ２の発生する時刻ｔ４時点で、
アドレスレジスタ７２は時刻ｔ１〜ｔ４までの１周期中
の零クロスＳＺ１〜ＳＺ３のうちの最大の傾斜データに
対応した零クロス点ＳＺ２が発生した時点のＲＡＭ４の
アドレスＷＡ番記憶していることになる。このアドレス
データＷＡ１を入力音声信号の基本周期の始点として第
１アドレスレジスタ２１に一時記憶する。このアドレス
データＷＡ１は第２図に示したように、第２アドレスレ
ジスタ２２および一致検出手段２３に供給される。

このようにして、各基本周期内の最大傾斜を有する零ク
ロス点が基本周期の始点として検出される。第１０図に
おいて、零クロス検出信号ＳＺ２゜ＳＺａ、ＳＺａおよ
び５ｚ１１に対応した零クロス点が各基本周期の始点と
して検出される。

なお、第９図の実施例では、始点検出手段６２は零クロ
ス点の所定時間前および後のレベルの大きい方をその零
クロス点の傾斜として保持し、他の零クロス点の傾斜と
比較し、より大きい傾斜を有する零クロス点の発生ごと
に検出信号ＰＬＢを発生するよう構成したが、上記レベ
ルの和またはどちらか一方を零クロス点の特性値とする
ことも可能であり、さらに、零クロス点の微分値、ある
いは零クロス点付近の積分値を用いることもできる。

以上詳述したように、本発明によれば、入力音声信号を
所定の書込周波数で記憶装置に書込み書込周波数と異る
読出周波数で記憶装置からデータを読出し、書込周波数
と読出周波数の比に対応しロス点を始点とする基本周期
単位で選択的に反復読出しすることにより、出力信号に
空白時間や不連続の発生しない音声信号の時間軸変換装
置を提供することができる。

さらに、上記読出しに関し、入力音声信号の最新および
その１基本周期前の始点の書込まれた位置を記憶してお
き、読出アドレスが、最新の始点の書き込まれたアドレ
スに達すると、その１基本周期前の始点に続出アドレス
をもどし、基本周期単位で反復読出するよう構成してい
る。従って読出アドレスが書込アドレスを追い越すこと
は起こらない。しかも、反復読出周期数は時間軸変換比
および基本周期の変動に自動的に追随して変化する。上
記反復周期はその前に読出した音声信号と近接しておシ
時間軸変換後の音声信号の音質劣化は極めて少ない。

さらに、本発明による時間軸変換装置は音声信号の零ク
ロス点の特性、例えば傾斜データを求め、各基本周期中
に存在する零クロス点のうち、零クロス特性の最大値に
対応する零クロス点を各基本周期の始点とする基本周期
単位で時間軸変換するので、時間軸変換後の音声信号の
基本周期に乱れが無く、音質が良好である。

さらに、本発明によれば、同一極性の微係数を君 有する零クロス点を始点とする基本周期単位で選択的に
読み出すので、接続点における雑音の発生が極めて少な
い時間軸変換信号を得ることができ

【図面の簡単な説明】

第１図は本発明の動作原理を表す波形図、第２図は本発
明による音声信号の時間軸変換装置の一実施例を示すグ
ロック図、第３図は本装置に用いるクロック発生回路の
一実施例を示すブロック図ｇ４図、第６図、第６図およ
びｇ７図は本装置の動作例を示すタイミング図、第８図
は音声信号波の１例およびそれに対する基本周期抽出信
号波形を示す図、第９図は本発明による時間軸変換装置
の始点検出手段の一重施態様を示すブロック図。 第１０図および第１１図はその動作を示すタイミング図
である。 ２・・・・・・Ａ−Ｄ変換器、３・・・・・・基本周期
抽出手段、４・・・−・・記憶装置、６・・・・・・出
力制御手段。 ６・・・・・・Ｄ−Ａ変換器、１ｏ・・・・・・零クロ
ス検出手段、１４・・−・・・書込アドレスカウンタ、
１６・・・・・読出アドレスカウンタ、１６・・・・・
・・データセレクタ、２０．６２・・・・・・始点検出
手段％２１゜２２・・・・・・ｇｌお・よび第２アドレ
スレジスタ、２３２ ・・・・・・・一致検出手段、２６・・・・・・クロッ
ク発生回路。　　　　〜 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第３
図 ｌ１６ Ｂ　　　　　冶 句　　　　　　４ 第５図 ＝４藺（）） 第６図 ノｌ　ノ２

Claims (1)

1. 【特許請求の範囲】 （リ　入力音声信号を所定の書込周波数で記憶装置に書
   き込み、書込周波数と異なる読出周波数で記憶装置から
   データを読み出し、書込周波数と読出周波数の比に対応
   して音声信号の時間軸を変換する時間軸変換手段を備え
   、入力音声信号を順次連続的に記憶装置に書込む書込み
   手段と、入力音声信号の各基本周期内の零クロス特性最
   大値に対応した零クロス点を始点とする基本周期単位で
   選択的に反復して読出す読出し手段とを具備し、入力音
   声信号を順次連続的に記憶装置に書き込み、出力信号に
   空白時間や不連続点が発生しないよう、各基本周期内の
   零クロス特性最大値に対応した零りロス嵩を始点とする
   基本周期単位で選択的に反復して読出すことを特徴とす
   る音声ｉ号の時間軸変換装置。 零クロス特性最大値に対応した零クロス点を検出する始
   点検出手段と、入力音声信号の始点が書込まれた記憶装
   置のアドレスを一時記憶する少くとも２つの、一時記憶
   装置と読出アドレスと上記一方の一時記憶装置の記憶し
   ているアドレスデータとの一致を検出する手段とを具備
   し、読出アドレスが、始点に対応したアドレスに達した
   とき、との読出アドレスを上記他方の一時記憶装置の記
   憶しているアドレスにもどすよう構成したことを特徴と
   する特許請求の範囲第１項記載の音声信号の時間軸変換
   装置。 （３）始点検出手段は、入力音声信号の基本周期を抽出
   する基本周期抽出手段と、入力音声信号の零クロスを検
   出する零クロス検出手段と、零クロス点を所定特性に関
   して計測し、他の零クロス点の上記特性と比較する零ク
   ロス特性検出手段とを具備し、基本周期内の上記所定特
   性の最大値に対応した零クロス点を基本周期の始点とす
   ることを特徴とする特許請求の範囲第２項記載の音声信
   号の時間軸変換手段。　　　　− （４）零クロス検出手段は、同一極性の微係数を有する
   零クロス点を検出することを特徴とする特許請求の範囲
   第３項記載の音声信号の時間軸変換装置０ （６）零クロス特性検出手段は、遅延回路、一時記憶回
   路および比較回路を具備し、零クロス点の所定時間前お
   よび後の音声信号レベルの和、または大きい方、ｔたは
   その一方をその零クロス特性として保持し、先に到来し
   た零クロス点の零クロス特性と比較して、後の零クロス
   点の零クロス特性が大きい時その特性値を保持するとと
   もに、検出信号を発生するよう構成したことを特徴とす
   る特許請求の範囲第３項記載の音声信号の時間軸変換装
   置。