JPH0248916B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は音声信号の時間軸変換装置に関し、特
に、速度可変の音声信号記録再生装置（以下テー
プレコーダと略記する）により録音時とは異る速
度で再生された信号の周波数変化を補正して復元
するに際し、再生音声信号をその零クロス点を始
点とする基本周期単位で時間軸変換処理すること
により、不連続部分が無くかつ、ピツチ変化を生
じない良い音質の出力音声信号を得ることのでき
る時間軸変換装置を提供する事を目的とする。 一般にテープレコーダを用いて磁気テープに録
音された信号を再生聴取する場合、必要によつて
は録音したときの録音時間よりも短い時間で（ま
たは逆にゆつくりと）再生したい場合がある。こ
の場合、単にテープ速度を変えただけでは元の音
声信号のピツチも同時に変化するため、内容が全
く理解できない。このため、再生された信号の周
波数成分を記録されたときの正常な音声の周波数
成分に近似するように変換するいわゆる時間軸変
換が必要となる。 このような時間軸変換装置として、並列接続さ
れた２つのアナログシフトレジスタを用いて一方
のアナログシフトレジスタに入力音声信号をサン
プリング記録入力せしめるとともに他方のシフト
レジスタから記憶時と異るクロツク周波数で読み
出し、読出しが終ると上記一方のシフトレジスタ
の読出しを行ない、上記他方のシフトレジスタに
記憶入力するという動作をくり返し、記憶時と出
力時のクロツク周波数の比により時間軸変換する
装置は、例えば特開昭48−90508号公報，特開昭
49−17705号公報などにより公知である。 また、ランダムアクセスメモリを用いて、音声
信号を順次サンプリング記憶するとともに、記憶
時と異る読出しクロツクにより読出し、記憶時と
読出し時のクロツク周波数の比により時間軸変換
する装置は、例えば特開昭48−80018号公報など
により公知である。 ところが、このような従来の時間軸変換装置に
おいては、サンプリング処理区間が、その信号波
形には無関係に一定間隔であり、信号の位相の乱
れ（ピツチの変動）や，接続部の不連続により雑
音が生じるために、時間軸変換後の音声信号の音
質が良くないという欠点があつた。 本発明は上記欠点を除去するものであり、所望
の再生速度で再生された入力音声信号を所定のク
ロツク周波数でサンプリングし記憶装置に書込む
とともに、書込み時と異なる読出しクロツクによ
り読出すことにより時間軸変換された音声信号を
得るものである。そして、時間軸伸長において必
要となる反復部分が入力音声信号の零クロスを始
点とする基本周期単位になるように構成すること
により、雑音が無く、了解度の良好な音声出力を
得るものである。 以下本発明の一実施例を図面とともに説明す
る。 第１図に本発明による音声信号の時間軸変換装
置の動作原理を示す。 第１図において、Ａは記録時の約0.7倍の速度
で再生した低速再生信号であり、Ｂは低速再生信
号波形Ａの零クロスを始点とする１基本周期イお
よびロを圧縮処理しさらに、イの部分を反復処理
して接続した信号波形である。 このように、零クロス点を始点とする基本周期
単位で時間軸変換処理するので、変換後の音声信
号は、基本周期の乱れがなく、接続部での不連続
も発生しないので音質が良好である。さらに、時
間軸伸長時の反復部分は、近接した零クロスを始
点とする１基本周期となるよう構成しているので
音質が良好である。 第２図は本発明による音声信号の時間軸変換装
置の一実施例を示すブロツク図である。 本実施例は音声信号を波形圧縮するいわゆる時
間軸の伸長に用いるものであり、音声信号をサン
プリングして所定の速度で記憶装置に書き込み、
書込み速度よりも速い速度の読出速度で読出し、
書込速度と読出速度の比に対応した時間軸変換比
の音声信号を得るものである。 上記記憶装置はサイクリツクに書込みおよび読
出しが行なわれ、かつ読出速度が書込速度よりも
大きいので、書込位置が先行していても読出位置
が書込位置に追いつき、追い越すことになるが、
本実施例では、書き込みを連続的に行ない、読出
位置が入力音声信号の最新の始点を書込んだ位置
に達すると、１基本周期前から再び読出すよう構
成し、読出位置と書込位置が互いに越したり追い
越されたりしないよう構成している。 第２図において、１は音声信号入力端子であり
アナログ・デジタル変換手段（以下Ａ・Ｄ変換器
と略記する）２および基本周期抽出手段３に接続
されている。Ａ・Ｄ変換器２の出力信号は記憶装
置（以下RAMと略記する）４に供給されてい
る。RAM４は例えば５１２ワードの記憶容量の
ランダムアクセスメモリーを使用することがで
き、以下の説明では記憶容量を５１２ワードとす
る。RAM４の出力端子は出力制御手段５に接続
され、制御手段５の出力端子はデジタル・アナロ
グ変換手段（以下Ｄ―Ａ変要器と略記する）６に
接続されＤ―Ａ変換器６の出力端子は音声信号出
力端子７に接続されている。出力制御手段５はラ
ツチ回路８および９により構成されている。１０
は零クロス検出手段であり、フリツプフロツプ回
路（以下FF回路と略記する）１１，インバータ
１２およびアンドゲート１３により構成されてい
るFF回路１１のＤ入力にはＡ・Ｄ変換器２のサ
インビツト出力が接続されている。１４は書込ア
ドレスカウンタであり、１５は読出アドレスカウ
ンタであり、それぞれRAM４の記憶容量に対応
して、５１１の次の計数値はφとなるよう構成し
ている。１６はデータセレクタであり、書込アド
レスカウンタ１４および読出アドレスカウンタ１
５の出力端子が入力に接続され、出力端子は
RAM４のアドレス入力端子に接続されている。 １７および１８はFF回路、１９はアンドゲー
トであり、これらと基本周期抽出手段３および零
クロス検出手段１０により始点検出手段２０を構
成している。２１は第１アドレスレジスタであ
り、書込アドレスカウンタ１４の出力であるアド
レスデータWAが供給され、始点検出手段２０の
始点検出信号STPにより上記アドレスデータを
一時記憶する。２２は第２アドレスレジスタであ
り、第１アドレスレジスタ２１の出力WA１が供
給され、上記始点検出信号STPによりアドレス
データWA１を一時記憶する。第１アドレスレジ
スタ２１および第２アドレスレジスタ２２のデー
タの記憶タイミングは上記始点検出信号STPに
より、まず第１アドレスレジスタ２１のアドレス
データWA１が第２アドレスレジスタ２２に記憶
され、次いで書込アドレスカウンタ１４のアドレ
スデータWAが第１アドレスレジスタ２１に記憶
される。２３は一致検出手段であり、読出アドレ
スレジスタ１５および第１アドレスレジスタ２１
の出力RAとWA１とが供給され、それらの一致
を検出する。一致検出手段２３のＡ＝Ｂ出力すな
わち（WA１＝RA）出力はFF回路２４のCK入
力に供給されている。２５はアンドゲートであ
り、その出力は読出アドレスカウンタ１５のロー
ド端子に供給され、第１アドレスレジスタ２１の
アドレスデータWA１を読出アドレスカウンタ１
５にロードする。２６はクロツク発生回路であ
る。３０〜３８はそれぞれ、クロツク発生回路２
６から所定のクロツク信号CL２，２，３，
CL４，RDCLK１，１，２，
RDCLK３，およびRDCLK２が供給されている。 上記零クロス検出手段１０は、入力音声信号に
所定方向の零クロスが存在すればその出力に零ク
ロス検出信号SZを発生する。この零クロス検出
信号SZはFF回路１７のCLR入力に供給されてい
る。FF回路１７のＤ入力には“Ｈ”信号が供給
され、CK入力には基本周期抽出手段３の出力SF
が供給されている。FF回路１８のＤ入力にはFF
回路１７のＱ出力が供給され、CK入力にはクロ
ツク信号CL２が供給されている。アンドゲート
１９の２つの入力にはそれぞれ、FF回路１７の
Ｑ出力およびFF回路１８のＱ出力が供給されて
いる。 FF回路１７は基本周期抽出手段３よりの基本
周期信号SFによりセツトされ、Ｑ出力が“Ｈ”
となる。FF回路１８はFF回路１７のＱ出力が
“Ｈ”となつた後のクロツクCL２の立上りエツジ
でセツトされそのＱ出力が“Ｈ”となる。また、
FF回路１７はセツトされた後、最初に到来した
零クロス検出手段１０よりの零クロス検出信号に
よりリセツトされ、そのＱ出力は“Ｌ”となる。
FF回路１８はＤ入力が“Ｌ”となつた後のクロ
ツクCL２の最初の立上りエツジで“Ｌ”がラツ
チされ、そのＱ出力は“Ｌ”となる。FF回路１
７および１８の出力およびＱ出力のAND出力
が始点検出手段２０の出力となつている。その結
果、始点検出手段２０は、音声信号の基本周期抽
出信号SFが到来した後、最初に到来した零クロ
ス検出信号SZの発生時点で始点検出信号として
クロツク信号CL２の半周期の幅を持つた。単一
パルスSTPを発生する。 ２７〜２８はナンドゲートであり、ナンドゲー
ト２７の２入力にはそれぞれ、クロツク信号
３および４が供給されている。ナンドゲート
２８の一方の入力にはナンドゲート２７の出力が
供給され他方の入力にはクロツク信号CL２が供
給されている。ナンドゲート２８の出力はアンド
ゲート２９の一方の入力に供給され、アンドゲー
ト２９の他方の入力にはクロツク信号RDCLK２
が供給されている。 なお、上記基本周期抽出手段３として、例えば
特願昭56−89075号に示した「音声信号の基本周
期抽出装置」を用いることができる。 第３図は第２図のクロツク発生回路２６の一実
施態様を示すブロツク図である。 第３図において、１００はクロツク発振回路で
その発振周波数は8.4MHzである。１０５〜１０
９はそれぞれ所定の分周比を有する分周器であ
り、それぞれの入力にはクロツク発振回路１００
の出力信号が共通的に供給される。１１０は切換
接点イ〜ニおよび共通接点ホを有する切換スイツ
チである。切換接点イ〜ニにはそれぞれ、分周器
１０５〜１０８の出力端が接続されている。１１
１〜１１４はそれぞれ１／２分周器であり１／２
分周器１１１の入力には切換スイツチ１１０の共
通接点ホが接続されており、そのＱ出力は分周器
１１２の入力に供給されている。切換スイツチ１
１０の共通接点ホはクロツク出力端子１１５に接
続されるとともに、インバータ１１６を介してク
ロツク出力端子１１７に接続されている。１／２
分周期１１１のＱ出力および出力はそれぞれク
ロツク出力端子１１８および１１９に接続され、
１／２分周器１１２のＱ出力および出力はそれ
ぞれクロツク出力端子１２０および１２１に接続
されている。１／２分周器１１３には１／210分
周器１０９の出力が供給され、そのＱ出力は１／
２分周器１１４に供給されるとともに、クロツク
出力端子１２２に供給される。１／２分周器１１
３の出力はクロツク出力端子１２３に接続され
ている。１／210分周器１０９の出力はクロツク
出力端子１２６にも供給されている。１／２分周
器１１４のＱおよび出力はクロツク出力端子１
２４および１２５に接続されている。 クロツク出力端子１１５，１１７，１１８，１
１９，１２０，１２１，１２６，１２２，１２
３，１２４および１２５からそれぞれ、クロツク
信号CL４，４，CL３，３，CL２，２，
RDCLK３，RDCLK２，２，RDCLK１
および１が送出される。 上記構成により、出力端子１２４からは常時
10KHzのクロツク信号RDCLK１が送出される。
また、クロツク出力端子１２０からは、切換スイ
ツチ１１０の切換位置イ〜ニに対応して8.4KHz，
7KHz，6KHzおよび5KHzのクロツク信号CL２が
送出される。 なお、電源のON時および切換スイツチ１１０
の接点切換時に、分周器１０５〜１０９，１１１
〜１１４を初期状態にリセツトすることにより、
クロツク信号CL２と読出クロツク信号RDCLK
１は周期させることができる。 クロツク発生回路２６は上記クロツク信号を第
２図の所定のクロツク供給端子３０〜３８に供給
しており、クロツク発生回路２６の切換スイツチ
１１０を切換ることにより、上記音声信号の時間
軸変換装置は0.84，0.7，0.6および0.5の時間軸変
換比を有する音声信号の時間軸変換信号を発生す
ることができる。 次に上記構成の音声信号の時間軸変換装置の動
作を第４図のタイミング図とともに説明する。 音声信号入力端子１に供給された音声信号第４
図ａはAD変換器２によりAD変換され、RAM４
に供給される。書込アドレスカウンタ１４は、ク
ロツク信号２が供給されているので書込アド
レスWAが順次増大し、対応したRAM４のアド
レスWAに入力音声信号のAD変換信号ASが連続
的に書込まれる。 一方、第４図ｂに示すように始点検出手段２０
により、入力音声信号の基本周期および零クロス
点に対応して始点が検出され、始点検出信号
STPが発生する。この始点検出信号STPは第１
アドレスレジスタ２１に供給され、始点が書込ま
れたRAM４のアドレスを書込アドレスカウンタ
１４から第１アドレスレジスタ２１に一時記憶す
る。始点検出信号STPは、最新の始点に対応し
たアドレスを第１アドレスレジスタ２１に記憶す
る直前に第１アドレスレジスタ２１の記憶データ
WA１を第２アドレスレジスタ２２に一時記憶す
るよう構成しているので、第１および第２アドレ
スレジスタ２１および２２の記憶しているデータ
WA１およびWA２は最新の始点およびその前の
始点が書込まれたRAM４のアドレスデータであ
る。 一方読出クロツクRDCLK１が読出アドレスカ
ウンタ１５に供給されており、RAM４に書込ま
れた音声データは読出アドレスカウンタ１５のア
ドレス指定に従つて順次読出される。この読出ア
ドレスRAと、最新の始点が書込まれたアドレス
WA１とは一致検出手段２３により一致が監視さ
れており、一致した場合、一致信号がFF回路２
４およびアンドゲート２５を介して読出アドレス
カウンタ１５のロード端子に加わり第２アドレス
レジスタ２２のアドレスデータWA２が読出アド
レスカウンタ１５にロードされる。 時刻t₁において、書込アドレスWAが第４図ａ
のの点の書込まれたアドレスAaであり、第１
アドレスレジスタ２１および第２アドレスレジス
タ２２がそれぞれ、始点及び点の書込まれた
アドレスA₂およびA₁であり、読出しアドレスRA
が点の書込まれたアドレスAbであつたとする。
そして、時間が経過して時刻t₂において、書込ア
ドレスWAが音声信号の点の書込まれたアドレ
スAcになり、読出アドレスRAが第１アドレスレ
ジスタ２１の記憶データA₂に達すると、比較手
段２３のRA＝WA１出力により、読出アドレス
カウンタ１５に第２アドレスレジスタ２２の記憶
データWA２がセツトされる。すなわち読出アド
レスRAはA₂からA₁にもどされることになり、
RAM４に書込まれた音声信号のうち時刻t₀から
t₀′までの１基本周期のデータは再び読出される
ことになる。 さらに時間が経過して時刻t₃になると始点検出
信号STP３が発生し、始点の書込まれたアド
レスA₃が第１アドレスレジスタ２１に記憶され、
始点の書き込まれたアドレスA₂が第２アドレ
スレジスタ２２に記憶される。 さらに時間が経過して時刻t₄のとき、音声信号
の点を書込アドレスAdに対応したRAM４のア
ドレスに書き込み、読出しアドレスRAがA₃（第
１アドレスレジスタ２１の記憶データ）に達する
と、読出アドレスRAが、A₂（第２アドレスレジ
スタ２２の記憶データ）にもどされる。その結
果、RAM４に書込まれた音声信号のうち、時刻
t₀′からt₃までの１基本周期のデータは再び読出さ
れることになる。 このようにして、入力音声信号を所定の書込周
波数で記憶装置に書込むとともに、書込周波数と
異なる読出周波数で読出し、読出アドレスが最新
の始点を書込んだアドレスに達すると、その前の
始点にもどり、その区間すなわち零クロスを始点
とする１周期を反復読出す。 なお、第４図は時間軸変換比が0.5として説明
した。この場合、書込クロツク周波数は読出クロ
ツク周波数の１／２に設定される。 このように、時間軸伸長変換においては、書込
クロツク周波数は読出クロツク周波数よりも低く
設定されるので、書込アドレスWAの増加速度よ
り、読出アドレスRAの増加速度の方が大きく、
書込アドレスWAが先行していても、読出アドレ
スRAが追いつき、追い越すことになるが、読出
アドレスRAが入力音声信号の基本周期の最新の
始点を書込んだアドレスに達すると、１基本周期
前から再び読出すよう構成し、読出アドレスが書
込アドレスを追い越すことは起こらない。また書
込アドレスおよび読出アドレスの両方が順次増加
して、読出アドレスが最新の始点に達する少しで
も前に新たな始点が書込まれると、アドレスデー
タWA１およびWA２が書き替えられ、読出アド
レスと書込アドレスは順次増加するだけである。
例えば時間軸変換比が0.5の場合、１基本周期の
サンプリングデータが入力音声信号の１基本周期
の半分の時間で読出されるので結果的にすべての
サンプリングデータが基本周期単位で２回ずつ読
出される。また時間軸変換比が0.7の場合、１基
本周期のサンプリングデータが入力音声信号の１
基本周期の0.7倍の時間で読出されるので、結果
的に７基本周期中３基本周期を反復読出し、入力
音声信号の７基本周期分の時間を充たしている。
なお、反復読出される３基本周期は連続した信号
ではなく、例えば連続した上記７基本周期に１か
ら７までの番号をつけたとすると、１，２，３，
４，５，６，７，７の順番に読出されることにな
る。第３図に示したクロツク発生回路２６の構成
において、切換スイツチ１１０の切換接点がイ〜
ニに設定されたときの時間軸変換比と書込クロツ
ク周波数の関係および反復周期の関係を第１表に
示す。

【表】 なお、上記時間軸変換比に対応した反復周期は
音声信号の基本周期がほぼ一定のときの結果であ
り、基本周期が変動すれば自動的に変化するもの
である。 第５図は始点検出手段２０の一動作例を示すタ
イミング図である。 第５図において、ａおよびｂはクロツク供給端
子３３および３２に供給されるクロツク４お
よび３である。ｃはクロツク供給端子３０に
供給されるクロツクCL２である。クロツク３
とクロツクCL２はクロツクCL４の分周出力であ
り同期している。Ａ―Ｄ変換器２はクロツクCL
２により駆動されており、同図ｄで示すタイミン
グで音声信号のＡ―Ｄ変換出力ASが発生する。
同図ｅに示すようにＡ―Ｄ変換出力ASのサイン
ビツトが“Ｈ”から“Ｌ”に変化すると、すなわ
ち音声信号が負から正に変化すると、FF回路１
１は第５図ｆに示すようにCL２の立上りに同期
して変化する。アンドゲート１３の出力は同図ｇ
に示ようにクロツクCL２の立下りにほぼ同期し
た単一パルスとなり、これが零クロス検出信号
SZとなる。 零クロス検出手段１０は音声信号が負から正に
移行する零クロス時点、すなわち微係数が正の極
性を有する零クロス時に検出信号SZを発生する
よう構成したが、正から負に移行する零クロス点
すなわち負の微係数を有する零クロス点を検出す
るように構成することもできる。 このように零クロス検出手段１０は同一極性の
微係数を有する零クロス点だけを検出する。この
零クロス点を始点または終点とする基本周期単位
で時間軸変換処理した音声信号は接続点の微係数
が連続的であり、雑音の発生が極めて少ない。 第５図ｈはFF回路１７のＱ出力を示している。
FF回路１７はすでに基本周期信号SFによりセツ
トされており、上記零クロス検出信号SZの立上
りに同期してリセツトされ、そのＱ出力は“Ｌ”
となる。この“Ｌ”出力がクロツク信号CL２の
立上りエツジでFF回路１８にラツチされFF回路
１８のＱ出力は同図ｉに示すようにクロツクCL
２の立上りエツジに同期して“Ｌ”となる。従つ
て、アンドゲート１９は、同図ｊに示すように、
零クロス信号SZの発生したクロツク信号CL２の
“Ｌ”の期間だけ“Ｈ”信号を発生する。この信
号すなわち始点検出信号STPは音声信号の負か
ら正に移行する零クロス点で発生し、第１アドレ
スレジスタ２１に供給される。その結果、第１ア
ドレスレジスタ２１は、音声信号の負から正に移
行する零クロス点の正側のデータが書込まれた
RAM４のアドレスWAを基本周期の始点として
一時記憶する。 第６図は読出アドレスカウンタ１５に第２アド
レスレジスタ２２のアドレスデータWA２がロー
ドされるタイミングを示すタイミング図である。 第６図において、ａ，ｂおよびｃはクロツク供
給端子３７，３６および３４に供給されるクロツ
ク信号RDCLK３，２およびRDCLK１
を示している。ｄは第２アドレスレジスタ２２の
アドレスデータWA２がロードされる以前の読出
アドレスカウンタ１５のアドレスデータRAを示
している。ｅは上記アドレスデータWA２がロー
ドされた後の読出アドレスカウンタ１５のアドレ
スデータRAを示している。ｆはFF回路２４のＱ
出力、ｇはアンドゲート２５の出力波形を示して
いる。 第６図において、読出アドレスカウンタ１５は
ｃに示すクロツク信号RDCLK１が供給され、ｄ
に示すようにそのアドレスデータRAが順次増大
する。そして時間t₁においてそのアドレスRAが
第１アドレスレジスタ２１に記憶しているアドレ
スデータWA１に等しくなつたとする。すると比
較手段２３のＡ＝Ｂ出力が“Ｈ”となり同図ｆに
示すようにFF回路２４のＱ出力が“Ｈ”となる。
FF回路２４のCLR入力にはクロツク信号
RDCLK１が供給されておりRDCLK１の立下り
エツジに同期して時間t₂より“Ｌ”となる。アン
ドゲート２５の出力は同図ｇに示すようなタイミ
ングで単一パルスP_Lを発生する。この信号P_Lは、
読出アドレスカウンタ１５に供給されており、第
２アドレスレジスタ２２に記憶しているアドレス
データWA２を読出アドレスカウンタ１５にロー
ドする。その結果同図ｅに示すようにアドレスが
WA２から順次増大する。 すなわち、読出アドレスRAは順次増大して、
基本周期の最新の始点の書込まれたRAM４のア
ドレスWA１に達すると、前の始点の書込まれた
アドレスWA２にもどされる。その結果、読出ア
ドレスRAは……RA_-2，RA_-1，WA₂，WA₂₊₁…
…と変化する。読出アドレスRA_-1は負から正に
移行する零クロス点の負側のデータに対応したア
ドレスであり、WA１は正側のデータに対応した
アドレスであるので、RAM４の出力はなめらか
に接がり、不自然な雑音は発生しない。 第７図は、第２図に示した時間軸変換装置の
RAM４および出力制御手段５の一動作例を示す
タイミング図である。RAM４は互いに異つた周
波数のクロツク信号でデータの書込みおよび読出
しを行なつており、RAM４の出力端には書込み
データおよび種々の持続時間の読出データが発生
するので、出力制御手段５により、一定の持続時
間を有する読出データを得ている。 なお、第７図は、書込および読出クロツクの周
波数がそれぞれ、7KHzおよび10KHzの場合の動
作を示しているが、第３図に示した他の書込クロ
ツク周波数についても同様に機能することはいう
までもない。 第７図においてａはアンドゲート２９の一方の
入力に供給されるクロツク信号RDCLK２であ
る。ｂおよびｃはクロツク供給端子３４および３
０に供給されるクロツク信号RDCLK１および
CL２である。ナンドゲート２７の２つの入力端
子には第５図で示したクロツク４および３
が供給されておりナンドゲート２８の２つの入力
端子にはナンドゲート２７の出力およびクロツク
CL２が供給されているので、ナンドゲート２８
の出力には、同図ｄに示すように、立上りがクロ
ツクCL２の立下りに同期し、“Ｈ”期間が“Ｌ”
期間よりも長いクロツク信号が発生する。このク
ロツク信号Ｒ／ＷはRAM４のＲ／Ｗ端子および
データセレクタ１６のセレクト端子Ｓに供給され
ている。データセレクタ１６はセレクト端子Ｓが
“Ｈ”のとき読出アドレスRAを、“Ｌ”のとき書
込アドレスWAをRAM４に供給する。RAM４は
上記クロツク信号が“Ｈ”のとき読出し“Ｌ”の
とき書込み動作を行なう。上記Ｒ／Ｗ信号はアン
ドゲート２９の他方の入力にも供給されている。
そしてアンドゲート２９の出力はラツチ回路８に
制御信号として供給されている。ｅはRAM４の
入力端子に供給されるAD変換器２のAD変換出
力ASであり、クロツク信号CL２に同期してデー
タＷ１，Ｗ２……がセツトアツプされる。 第７図ｆは書込アドレスWAであり、やはりク
ロツク信号CL２に同期してそのアドレスWA１，
WA２……がセツトアツプされる。同図ｇは読出
アドレスRAでありクロツク信号RDCLK１に同
期してそのアドレスRA１，RA２……がセツト
アツプされる。ｈはRAM４の出力端子に表われ
るデータであり、Ｒ／Ｗ端子に供給されるＲ／Ｗ
信号が“Ｈ”のとき上記読出アドレスRA１，
RA２……に対応したデータＲ１，Ｒ２……が発
生しており、Ｒ／Ｗ信号が“Ｌ”のとき、上記Ａ
―Ｄ変換出力データＷ１，Ｗ２……が発生してい
る。ｈに示すように、RAM４の出力端子には書
込データおよび読出データが混在して発生するの
で、出力制御手段５において、必要なデータのみ
を取り出すように構成している。まずRAM４の
出力端のデータをアンドゲート２９の出力すなわ
ちＲ／Ｗ信号とクロツク信号RDCLK２のアンド
出力の立上りエツジでラツチするラツチ回路８に
供給して同図ｉに示すデータを得る。これで必要
な書込データは除去されたが、個々の読出データ
の持続時間が一定でない。このデータを読出しク
ロツクRDCLK１の立上りエツジでラツチするラ
ツチ回路９に供給して、同図ｊに示すデータを得
る。この持続時間の一定なデータをＤ―Ａ変換器
６に供給して時間軸伸長された音声信号を得る。 なお、第７図は読出クロツク周波数が10KHz、
書込クロツク周波数が7KHzの場合の動作例であ
るが、前記の他の書込クロツク周波数についても
同様に機能することはいうまでもない。 このようにして、RAM４は書込アドレスカウ
ンタ１４の内容に対応した書込アドレスにAD変
換出力を書込むとともに、読出アドレスカウンタ
１５の内容に対応した読出アドレスのデータを読
出し、書込みおよび読出しを異なつた速度で実行
する。 以上のように本発明による音声信号の時間軸変
換装置は入力音声信号を順次連続的に書込むとと
もに、入力音声信号の最新および１周期前の始点
が書込まれた記憶装置のアドレスを一時記憶し、
読出アドレスが最新の始点に対応したアドレスに
達すると、読出アドレスを１周期前の始点に対応
したアドレスにもどして、零クロスを始点とする
基本周期単位で選択的に反復読出す事ができる。 第４図ａに示した音声信号には、微係数の正ま
たは負の零クロス点が１基本周期中に各１ヶずつ
存在するが、このような零クロス点が１基本周期
中に複数個存在する音声信号は珍しくない。第８
図ａに示す音声信号には正および負の微係数を有
する零クロス点が前半は各２ヶずつ、後半は各１
ヶずつ存在する。音声信号ａに対応して基本周期
抽出手段３がｂに示す基本周期信号SFを発生し
たとする。このような場合、基本周期信号SFの
発生に続いて到来する零クロス点を始点とする
と、例えば周期T₄の区間では○トが始点、周期T₅
の区間では○リが始点となり、零クロス点○トから○リ
までを１基本周期として反復読出すことになり、
基本周期のピツチが乱れ、聞きづらいものとな
る。 本発明の始点検出手段は第８図に示した音声信
号に対して、周期T₁の区間では○ロを始点とし、
周期T₂の区間では○ニを始点とすることができる。
すなわち、各基本周期中の零クロス点の特性最大
値を有する零クロス点を始点とする始点検出手段
を用いている。以下にその構成を説明する。 第９図は第２図に示した始点検出手段２０の他
の実施態様を示すブロツク図である。 本実施例の始点検出手段は、入力音声信号の零
クロス点の傾斜を求め、各基本周期内でより大き
い傾斜を有する零クロス点が発生するたびに、検
出信号P_LBを発生するようにしたものである。 第９図において５３および５４は遅延回路お
よびであり、それぞれ例えばＮ段のシフトレジ
スタにより構成される。これらは、それぞれAD
変換器２および遅延回路の出力をクロツク信号
CL２のＮ個分の時間だけ遅延させる。遅延回路
５３の出力DASは零クロス検出手段１０およ
びRAM４にも供給されており、遅延回路５３
および５４は零クロス点の前後の音声レベルを
計測するために設けたものである。上記Ｎを例え
ば４とすると、クロツク信号CL２の周波数が
8.4KHz，7KHz，6KHzおよび5KHzのとき、それ
ぞれ、零クロス点の0.476msec，0.571msec，
0.667msecおよび0.8msec前および後の音声レベ
ルを計測することができる。５８はFF回路であ
り、Ｄ入力は“Ｈ”信号（＋Ｖ）が供給され、
CK入力には零クロス検出手段１０の出力SZが供
給されCLR入力にはクロツク信号CL２が供給さ
れている。６１および６２はそれぞれ３入力のア
ンドゲートであり、それらの１つの入力は共通的
に接続され、FF回路５８のＱ出力が供給される。
アンドゲート６１の他の２入力には、クロツク信
号CL３および４が供給され、アンドゲート６
２の他の２入力には、クロツク信号３および
CL４が供給される。 ６６は比較回路であり、遅延回路５４の出力
がＡ入力に、遅延回路５３の出力がＢ入力に供
給され、Ｂ入力＞Ａ入力の時その出力が“Ｈ”と
なる。６７はデータセレクタであり、遅延回路５
４およびAD変換器２の出力がそれぞれＡおよび
Ｂ入力に供給され、Ｓ入力が“Ｌ”のときＡ入力
に、Ｓ入力が“Ｈ”のときＢ入力に供給された信
号を出力する。６８はラツチ回路でありデータセ
レクタ６７の出力をアンドゲート６２の出力によ
りラツチする。６９はラツチ回路でありラツチ回
路６８の出力をアンドゲート７０の出力によりラ
ツチする。ラツチ回路６９のクリア端子には基本
周期信号SFが供給されている。７１は比較回路
であり、Ａ入力およびＢ入力にはそれぞれ、ラツ
チ回路６９および６８の出力が供給され、Ｂ入力
＞Ａ入力のとき、その出力が“Ｈ”となる。比較
回路７１の出力はアンドゲート７０の一方の入力
に供給されている。アンドゲート６１の出力はア
ンドゲート７０の他方の入力に供給されている。
７２はアンドレジスタであり、アンドゲート７０
の出力信号P_LBにより書込アドレスカウンタ１４
の出力WAをラツチする。アドレスレジスタ７２
の出力は第１アドレスレジスタ２１に供給され、
基本周期信号SFにより第１アドレスレジスタ２
１にラツチされる。 次に上記構成による始点検出手段５２の動作を
第１０図および第１１図を参照しながら説明す
る。 第１０図ａに示す入力音声信号に対し、基本周
期信号SFおよび零クロス検出信号SZは同図ｂお
よびｃに示すタイミングで発生する。この信号
SZ（第１１図ｅ）によりFF回路５８のＱ出力が
第１１図ｆに示すように“Ｈ”となる。そしてア
ンドゲート６２および６１の出力には第１１図ｇ
およびｈに示すタイミングでクロツク信号CL４
の幅を持つた単一パルスがそれぞれ発生する。 上記零クロス検出信号SZは遅延回路５３の
出力信号をもとにして零クロス検出手段１０によ
り検出されているから、第１１図ｅに示す零クロ
ス検出信号SZが発生したとき、比較回路６６お
よびデータセレフタ６７のＡ入力に供給されてい
る。信号は第１１図ｄに示すAD変換出力のW_-4
であり、Ｂ入力に供給されている信号はW₄であ
る。すなわち零クロス点から前後に所定時間離れ
たところの音声データが比較回路６６供給されて
いる。符号ビツトは比較回路６６に入力されない
のでそのレベルすなわち絶対値が比較回路６６に
より比較され、大きい方がデータセレクタ６７の
出力に現れている。そのデータが第１１図ｇに示
すタイミングですなわち零クロス検出信号SZが
発生するたびにラツチ回路６８にラツチされる。
ラツチ回路６８にラツチされた音声レベルデータ
は比較回路７１によりラツチ回路６９にラツチさ
れている音声レベルデータとレベル比較される。
そしてラツチ回路６９にラツチされているところ
の以前の零クロス点に対応した音声レベルよりも
新しく到来した零クロス点に対応した音声レベル
の方が大きい時にのみ比較回路７１の出力が
“Ｈ”となり、第１１図ｈに示すタイミングでア
ンドゲート６１の出力に発生する単一パルスと協
働してアンドゲート７０の出力P_LBを“Ｈ”とし、
ラツチ回路６８の音声レベルデータをラツチ回路
６９にラツチする。なお、ラツチ回路６９は基本
周期信号SFによりクリアされるよう構成してあ
るので、基本周期信号SFの発生に続いて最切に
到来する零クロス点に対応した音声レベルデータ
は必ずラツチ回路６９にラツチされる。このラツ
チ信号P_LBはアドレスレジスタ７２にも供給され
ており、その時点の書込アドレスカウンタ１４の
アドレスデータWAをアドレスレジスタ７２に一
時記憶する。第１アドレスレジスタ２１は基本周
期信号SFにより上記アドレスレジスタ７２の出
力データをラツチするよう構成している。 すなわち、上記構成により、始点検出手段５２
は、零クロス点が発生すると、その所定時間前お
よび後のレベルを比較し、大きい方を同一周期内
でより以前に発生した零クロス点に対応した上記
レベルと比較し、新しい零クロス点に対応した上
記レベルが大きい時出力信号P_LBを発生するとと
もに、上記レベルを記憶する。この信号P_LBは書
込アドレスカウンタ１４の出力データRA、すな
わち上記零クロス点の書込まれたアドレスをアド
レスレジスタ７２に一時記憶する。従つて基本周
期信号SFが到来する直前には、アドレスレジス
タ７２にはその基本周期中に存在した零クロス点
のうち零クロス点前後の音声レベルの最大値を有
する零クロス点が書込まれたRAM４のアドレス
が記憶されたことになる。 第９図の構成の動作をあらためて、第１０図の
タイミング図に対応して説明する。 時刻t₀で基本周期信号SF１が発生し、時刻t₁で
最初の零クロス信号SZ１が到来している。この
ときラツチ６９はクリアされＯデータが記憶され
ている。始点検出手段５２はSZ１の前後のうち
大きい方の音声レベルデータすなわちSZ１にお
ける傾斜データをラツチ回路６９にラツチすると
ともに、書込アドレスカウンタ１４の出力データ
RAをアドレスレジスタ７２に記憶する。次いで
時刻t₂で零クロス信号SZ２が発生しており、これ
に対応した傾斜データはSZ１に対応したそれよ
り大きいので、この零クロス信号SZ２における
傾斜データがラツチ回路６９にラツチされ、書込
アドレスカウンタ１４の出力データRAがアドレ
スレジスタ７２に記憶される。さらに時刻t₃で零
クロス信号SZ３が発生している。がこれに対応
した傾斜データはSZ２に対応したそれより小さ
いので、ラツチ信号P_LBは発生しない。そして基
本周期信号SF２の発生する時刻t₄時点で、アド
レスレジスタ７２は時間t₁〜t₄までの１周期中の
零クロスSZ１〜SZ３のうちの最大の傾斜データ
に対応した零クロス点SZ２が発生した時点の
RAM４のアドレスWAを記憶していることにな
る。このアドレスデータWA１を入力音声信号の
基本周期の始点として第１アドレスレジスタ２１
に一時記憶する。このアドレスデータWA１は第
２図に示したように、第２アドレスレジスタ２２
および一致検出手段２３に供給される。 このようにして、各基本周期内の最大傾斜を有
する零クロス点が基本周期の始点として検出され
る。第１０図において、零クロス検出信号SZ２，
SZ５，SZ８およびSZ１１に対応した零クロス点
が各基本周期の始点として検出される。 なお、第９図の実施例では始点検出手段５２は
零クロス点の所定時間前および後のレベルの大き
い方をその零クロス点の傾斜として保持し、他の
零クロス点の傾斜と比較し、より大きい傾斜を有
する零クロス点の発生ごとに検出信号P_LBを発生
するよう構成したが、上記レベルの和またはどち
らか一方を零クロス点の特性値とすることも可能
であり、さらに、零クロス点の微分値、あるいは
零クロス点付近の積分値を用いることもできる。 以上詳述したように、本発明によれば、入力音
声信号を所定の書込周波数で記憶装置に書込み書
込周波数と異なる読出周波数で記憶装置からデー
タを読出し、書込周波数と読出周波数の比に対応
して音声信号の時間軸を変換する手段を備え、入
力音声信号を順次連続的に記憶装置に書込み、零
クロス点を始点とする基本周期単位で選択的に反
復読出をすることにより、出力信号に空白時間や
不連続の発生しない音声信号の時間軸変換装置を
提供することができる。 さらに、上記読出しに関し、入力音声信号の最
新およびその１基本周期前の始点の書込まれた位
置を記憶しておき、読出アドレスが最新の始点の
書き込まれたアドレスに達すると、その１基本周
期前の始点に読出アドレスをもどし、基本周期単
位で反復読出すよう構成している。従つて読出ア
ドレスが書込アドレスを追い越すことは起こらな
い。しかも、反復読出周期数は時間軸変換比およ
び基本周期の変動に自動的に追随して変化する。
上記反復周期はその前に読出した音声信号と近接
しており時間軸変換後の音声信号の音質劣化は極
めて少ない。 さらに、本発明による時間軸変換装置は音声信
号の零クロス点の特性、例えば傾斜データを求
め、各基本周期中に存在する零クロス点のうち、
零クロス特性の最大値に対応する零クロス点を各
基本周期の始点とする基本周期単位で時間軸変換
するので、時間軸変換後の音声信号の基本周期に
乱れが無く、音質が良好である。 さらに、本発明によれば、同一極性の微係数を
有する零クロス点を始点とする基本周期単位で選
択的に読み出すので、接続点における雑音の発生
が極めて少ない時間軸変換信号を得ることができ
る。

【図面の簡単な説明】

第１図は本発明の動作原理を表す波形図、第２
図は本発明による音声信号の時間軸変換装置の一
実施例を示すブロツク図、第３図は本装置に用い
るクロツク発生回路の一実施例を示すブロツク
図、第４図，第５図，第６図および第７図は本装
置の動作例を示すタイミング図、第８図は音声信
号波の１例およびそれに対する基本周期抽出信号
波形を示す図、第９図は本発明による時間軸変換
装置の始点検出手段の一実施態様を示すブロツク
図、第１０図および第１１図はその動作を示すタ
イミング図である。 ２……Ａ―Ｄ変換器、３……基本周期抽出手
段、４……記憶装置、５……出力制御手段、６…
…Ｄ―Ａ変換器、１０……零クロス検出手段、１
４……書込アドレスカウンタ、１５……読出アド
レスカウンタ、１６……データセレクタ、２０，
５２……始点検出手段、２１，２２……第１およ
び第２アドレスレジスタ、２３……一致検出手
段、２６……クロツク発生回路。

Claims (1)

1. 【特許請求の範囲】 １ 入力音声信号を所定の書込周波数で記憶装置
   に書込み、前記書込周波数より周波数が大なる読
   出周波数で記憶装置からデータを読出し、書込周
   波数と読出周波数の比に対応して音声信号の時間
   軸を伸張する時間軸変換手段を備え、入力音声信
   号の基本周期の始点を検出する始点検出手段と、
   入力音声信号を順次連続的に記憶装置に書込む書
   込み手段と、入力音声信号の始点が書込まれた記
   憶装置のアドレスを一時記憶する一時記憶装置を
   含み、読出し位置が入力音声信号の最新の始点に
   達したとき、その前の始点に読出し位置をもどす
   よう構成した読出し手段とを具備し、出力信号に
   空白時間および不連続点が発生しないよう、基本
   周期単位で選択的に反復して読出すことを特徴と
   する音声信号の時間軸変換装置。 ２ 始点検出手段は、入力音声信号の基本周期を
   抽出する基本周期抽出手段と、入力音声信号の零
   クロスを検出する零クロス検出手段と、零クロス
   点を所定特性に関して計測し、他の零クロス点の
   上記特性と比較する零クロス特性検出手段とを具
   備し、基本周期内の上記所定特性の最大値に対応
   した零クロスを基本周期の始点とすることを特徴
   とする特許請求の範囲第１項記載の音声信号の時
   間軸変換装置。 ３ 零クロス検出手段は、同一極性の微係数を有
   する零クロス点を検出することを特徴とする特許
   請求の範囲第２項記載の音声信号の時間軸変換装
   置。 ４ 零クロス特性検出手段は、遅延回路，一時記
   憶回路および比較回路を具備し、零クロス点の所
   定時間前および後の音声信号レベルの和、または
   大きい方、またはその一方をその零クロス特性と
   して保持し、先に到来した零クロス点の零クロス
   特性と比較して、後の零クロス点の零クロス特性
   が大きい特性値を保持するとともに、検出信号を
   発生するよう構成したことを特徴とする特許請求
   の範囲第３項記載の音声信号の時間軸変換装置。