JPH0246958B2

JPH0246958B2 -

Info

Publication number: JPH0246958B2
Application number: JP56195890A
Authority: JP
Inventors: Kyoshi Obata; Kinji Kawamoto
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1981-12-04
Filing date: 1981-12-04
Publication date: 1990-10-17
Also published as: JPS5897096A

Description

【発明の詳細な説明】

本発明は音声信号の時間軸変換装置に関し、特
に速度可変の音声信号記録再生装置（以下テープ
レコーダと略記する）により録音時とは異る速度
で再生された信号の周波数変化を補正して復元す
るに際し、再生音声信号をその零クロス点を始点
とする基本周期単位で時間軸変換処理することに
より、不連続部分が無くかつ、ピツチ変化を生じ
ない良い音質の出力音声信号を得ることのできる
時間軸変換装置を提供する事を目的とする。一般にテープレコーダを用いて磁気テープに録
音された信号を再生聴取する場合、必要によつて
は録音したときの録音時間よりも短い時間で（ま
たは逆にゆつくりと）再生したい場合がある。こ
の場合、単にテープ速度を変えただけでは元の音
声信号のピツチも同時に変化するため、内容が全
く理解できない。このため、再生された信号の周
波数成分を記録されたときの正常な音成の周波数
成分に近似するように変換するいわゆる時間軸変
換が必要となる。このような時間軸変換装置として、並列接続さ
れた２つのアナログシフトレジスタを用いて一方
のアナログシフトレジスタに入力音声信号をサン
プリング記憶入力せしめるとともに他方のシフト
レジスタから記憶時と異るクロツク周波数で読み
出し、読出しが終ると上記一方のシフトレジスタ
の読出しを行ない、上記他方のシフトレジスタに
記憶入力するという動作をくり返し、記憶時と出
力時のクロツク周波数の比により時間軸変換する
装置は、例えば特開昭48−90508号公報、特開昭
49−17705号公報などにより公知である。また、ランダムアクセスメモリを用いて、音声
信号を順次サンプリング記憶するとともに、記憶
時と異る読出しクロツクにより読出し、記憶時と
読出し時のクロツク周波数の比により時間軸変換
する装置は、例えば特開昭48−80018号公報など
により公知である。ところが、このような従来の時間軸変換装置に
おいては、サンプリング処理区間が、その信号波
形には無関係に一定間隔であり、信号の位相の乱
れ（ピツチの変動）や、接続部の不連続により雑
音が生じるために、時間軸変換後の音声信号の音
質が良くないという欠点があつた。入力音声信号の一部を除去し、残りの保持部分
を波形伸長する時間軸圧縮において、了解度は除
去部分の持続時間に多いに依存する。除去部分の
持続時間が長くなると情報の脱落、保持部分の不
連続性のため了解度は悪化する。本発明は上記欠点を除去するものであり、所望
の再生速度で再生された入力音声信号を所定のク
ロツク周波数でサンプリングし記憶装置に書込
み、書込速度よりも遅い読出しクロツクにより読
出すことにより時間軸変換された音声信号を得る
ものである。そして、時間軸圧縮において必要と
なる除去部分と保持部分が入力音声信号の零クロ
スを始点とする基本周期単位になるように構成す
ることにより、雑音が無く、了解度の良好な音声
出力を得るものである。以下本発明の一実施例を図面とともに説明す
る。第１図に本発明による音声信号の時間軸変換装
置の動作原理を示す。第１図において、Ａは記録時の約２倍の速度で
再生した高速再生信号であり、Ｂは、高速再生信
号Ａの零クロスを始点とする１基本周期ごとに保
持および除去して、保持部分を伸長処理して接続
した伸長信号波形である。このように、零クロスを始点とする基本周期単
位で時間軸変換処理するので、変換後の音声信号
は、基本周期の乱れがなく、接続部での不連続も
発生しないので音質が良好である。また、時間軸
圧縮時の除去部分の接続時間が短いので了解度の
低下が著しく軽減される。第２図は本発明による音声信号の時間軸変換装
置の一実施例を示すブロツク図である。本実施例は音声信号を波形伸長するいわゆる時
間軸の圧縮に用いるものであり、音声信号をサン
プリングして所定の速度で記憶装置に書き込み、
書込み速度よりも遅い速度の読出速度で読出し、
書込速度と読出速度の比に対応した時間軸変換比
の音声信号を得るものである。上記記憶装置はサイクリツクに書込みおよび読
出しが行なわれ、かつ書込速度が読出速度よりも
大きいので、書込位置が読出位置に追いつき、追
い越すことになるが、本実施例では、書き込みを
連続的に行ない、書込位置が読出位置よりも音声
信号の１基本周期以上先行し、読出位置が基本周
期の始点に達すると、読出位置を最新の基本周期
の始点の書き込まれた位置にジヤンプさせ、書込
位置と読出位置が互いに追い越したり、追い越さ
れたりしないよう構成している。第２図において、１は音声信号入力端子であり
アナログ・デジタル変換手段（以下Ａ−Ｄ変換器
と略記する）２および基本周期抽出手段３に接続
されている。Ａ−Ｄ変換器２の出力信号は記憶装
置（以下RAMと略記する）４に供給されてい
る。RAM４は例えば512ワードの記憶容量のラ
ンダムアクセスメモリーを使用することができ、
以下の説明では記憶容量を512ワードとする。
RAM４の出力端子は出力制御手段５に接続さ
れ、制御手段５の出力端子はデジタル・アナログ
変換手段（以下Ｄ−Ａ変換器と略記する）６に接
続されＤ−Ａ変換器６の出力端子は音声信号出力
端子７に接続されている。出力制御手段５はラツ
チ回路８および９により構成されている。１０は
零クロス検出手段であり、フリツプフロツプ回路
（以下FF回路と略記する）１１、インバータ１２
およびアンドゲート１３により構成されている。
FF回路１１のＤ入力にはＡ−Ｄ変換器２のサイ
ンビツト出力が接続されている。１４は書込アド
レスカウンタであり、１５は読出アドレスカウン
タであり、それぞれRAM４の記憶容量に対応し
て、511の次の計数値は０となるよう構成してい
る。１６はデータセレクタであり、書込アドレス
カウンタ１４および読出アドレスカウンタ１５の
出力端子が入力に接続され、出力端子はRAM４
のアドレス入力端子に接続されている。１７および１８はFF回路、１９はアンドゲー
トであり、これらと基本周期抽出手段３および零
クロス検出手段１０により始点検出手段２０を構
成している。２１は第１アドレスレジスタであつ
て、書込アドレスカウンタ１４の出力であるアド
レスデータが供給され、始点検出手段２０の始点
検出信号STPにより上記アドレスデータを一時
記憶する。２２は第２アドレスレジスタであつ
て、第１アドレスレジスタ２１の出力が供給され
比較手段２３の比較出力WA2＜RAの立下りエツ
ジで上記出力を一時記憶する。第２アドレスレジ
スタ２２は比較出力WA2＜RAが“Ｈ”のとき、
入力信号をそのまま出力端子に発生するトランス
ペアレントラツチを用いている。２３は読出アド
レスカウンタ１５の出力RAがＡ入力に、第２ア
ドレスレジスタの出力（WA2）がＢ入力に供給
され、これらを比較する比較手段である。比較手
段２３のＡ＞Ｂ出力すなわち（RA＞WA2）出力
は第２アドレスレジスタ２２のロード端子に供給
され、第１アドレスレジスタ２１のアドレスデー
タWA1を一時的に記憶する。また、比較手段２
３のＡ＝Ｂ出力すなわち（WA2＝RA）出力は
FF回路２４のCK入力に供給されている。２５は
アンドゲートであり、その出力は読出アドレスカ
ウンタ１５のロード端子に供給され、第１アドレ
スレジスタ２１のアドレスデータWA1を読出ア
ドレスカウンタ１５にロードする。２６はクロツ
ク発生回路である。２９〜３６はそれぞれクロツ
ク発生回路２６から所定のクロツク信号CL２，
CL２，３，４，RDCLK１，１，
RDCLK２およびRDCLK３が供給されている。上記零クロス検出手段１０は、入力音声信号に
所定方向の零クロスが存在すればその出力に零ク
ロス検出信号SZを発生する。この零クロス検出
信号SZはFF回路１７のCLR入力に供給されてい
る。FF回路１７のＤ入力には“Ｈ”信号が供給
され、CK入力には基本周波数抽出手段３の出力
SFが供給されている。FF回路１８のＤ入力には
FF回路１７のＱ出力が供給され、CK入力にはク
ロツク信号CL２が供給されている。アンドゲー
ト１９の２つの入力にはそれぞれ、FF回路１７
の出力およびFF回路１８のＱ出力が供給され
ている。 FF回路１７は基本周期抽出手段３よりの基本
周期信号によりセツトされ、Ｑ出力が“Ｈ”とな
る。FF回路１８はFF回路１７のＱ出力が“Ｈ”
となつた後のクロツクCL２の立上りエツジでセ
ツトされそのＱ出力が“Ｈ”となる。また、FF
回路１７はセツトされた後、最初に到来した零ク
ロス検出手段１０よりの零クロス検出信号により
リセツトされ、そのＱ出力は“Ｌ”となる。FF
回路１８はＤ入力が“Ｌ”となつた後のクロツク
CL２の最初の立上りエツジで“Ｌ”がラツチさ
れ、そのＱ出力は“Ｌ”となる。FF回路１７お
よび１８の出力およびＱ出力のAND出力が始
点検出手段２０の出力となつている。その結果、
始点検出手段２０は、音声信号の基本周期抽出信
号SFが到来した後、最初に到来した零クロス検
出信号SZの発生時点で始点検出信号として単一
パルスSTPを発生する。２７および２８はナンドゲートであり、ナンド
ゲート２７の２入力にはそれぞれ、クロツク信号
CL３および４が供給されている。ナンドゲー
ト２８の一方の入力にはナンドゲート２７の出力
が供給され他方の入力にはクロツク信号CL２が
供給されている。なお、上記基本周期抽出手段３として、例えば
特願昭56−89075号に示した「音声信号の基本周
期抽出装置」を用いることができる。第３図は第２図のクロツク発生回路２６の一実
施態様を示すブロツク図である。第３図において、１００はクロツク発振回路で
その発振周波数は8.4MHzである。１０１〜１０
５はそれぞれ所定の分周比を有する分周器であ
り、それぞれの入力にはクロツク発振回路１００
の出力信号が共通的に供給される。１１０は切換
接点イ−ニおよび共通接点リを有する切換スイツ
チである。切換接点イ〜ニにはそれぞれ、分周器
１０１〜１０４の出力端が接続されている。１１
１〜１１４はそれぞれ1/2分周器であり1/2分周器
１１１の入力には切換スイツチ１１０の共通接点
リが接続されており、そのＱ出力は分周器１１２
の入力に供給されている。切換スイツチ１１０の
共通接点リはクロツク出力端子１１５に接続され
るとともにインバータ１１６を介してクロツク出
力端子１１７に接続されている。1/2分周器１１
１のＱ出力および出力はそれぞれクロツク出力
端子１１８および１１９に接続され、1/2分周器
１１２のＱ出力および出力はそれぞれクロツク
出力端子１２０および１２１に接続されている。
１／２分周器１１３には1/210分周器１０５の出力が
供給され、そのＱ出力は1/2分周器１１４に接続
されている。1/210分周器１０５の出力はクロツ
ク出力端子１２２にも供給される。1/2分周器１
３３の出力はクロツク出力端子１２３に接続さ
れている。1/2分周器１１４のＱ出力および出
力クロツク出力端子１２４および１２５に接続さ
れている。クロツク出力端子１１５，１１７，１１８，１
１９，１２０，１２１，１２２，１２３，１２４
および１２５からそれぞれ、クロツク信号CL４，
CL４，CL３，３，CL２，２，RDCLK３，
RDCLK２，RDCLK１および１が送出
される。上記構成により、出力端子１２４からは常時
10KHzのクロツク信号RDCLK１が送出される。
また、クロツク出力端子１２０からは切換スイツ
チ１１０の切換位置イ〜ニに対応して、20KHz、
17.5KHz．15KHz、および12.5KHzのクロツク信号
CL２が送出される。なお、電源のON時および切換スイツチ１１０
の接点切換時に、分周器１０１〜１０５，１１１
〜１１４を初期状態にリセツトすることにより、
クロツク信号CL２と読出クロツク信号RDCLK
１は常に同期させることができる。クロツク発生回路２６は上記クロツク信号を第
２図の所定のクロツク供給端子２９〜３６に供給
しており、クロツク発生回路２６の切換スイツチ
１１０を切換えることにより、上記音声信号の時
間軸変換装置は2.0、1.75、1.5および1.25の時間
軸変換比を有する音声信号の時間軸変換信号を発
生することができる。次に上記構成の音声信号の時間軸変換装置の動
作を第４図のタイミング図とともに説明する。音声信号入力端子１に供給された音声信号は
AD変換器２によりAD変換され、RAM４に供給
される。書込アドレスカウンタ１４は、クロツク
信号CL２が供給されているので書込アドレス
WAが順次増大し、対応したRAM４のアドレス
（WA）に入力音声信号のAD変換信号ASが連続
的に書込まれる。一方、第４図ｂに示すように始点検出手段２０
により入力音声信号の基本周期および零クロス点
に対応して始点が検出され、最新の始点が書込ま
れたRAM４のアドレスデータが書込アドレスカ
ウンタ１４から第１アドレスレジスタ２１に記憶
される。RAM４に書込まれた音声データは読出
アドレスカウンタ１５のアドレス指定に従つて順
次読出される。比較手段２３は第２アドレスレジ
スタ２２のアドレスデータ（WA2）と読出アド
レスカウンタ１５のアドレスデータ（RA）を比
較し、WA2＜RAになると、その出力を“Ｈ”に
する。この“Ｈ”信号により第２アドレスレジス
タ２２は入力データWA1をそのまま出力し、比
較手段２３に供給する。そして、WA2＜RA出力
が“Ｌ”となつたとき、すなわちWA1がRAより
大きくなつたとき、そのデータWA1を第２アド
レスレジスタ２２は一時記憶する。従つて第２ア
ドレスレジスタ２２は音声信号の最新の始点また
はそれより以前の始点が書込まれた記憶装置のア
ドレスを記憶していることになる。時刻t₁において、書込アドレスWAが第４図ａ
の点の書込まれたアドレスAaであり、第１ア
ドレスレジスタ２１および第２アドレスレジスタ
２２がそれぞれ、始点及び点の書込まれたア
ドレスA₂およびA₁であり、読出しアドレスRAが
点の書込まれたアドレスAbであつたとする。
そして、時間が経過して時刻t₂において、書込ア
ドレスWAが音声信号の点の書込まれたアドレ
スAcになり、読出アドレスRAが第２アドレスレ
ジスタ２２の記憶データA₁に達すると、比較手
段２３のRA＝WA2出力により、読出アドレスカ
ウンタ１５に第１アドレスレジスタ２１の記憶デ
ータWA1がセツトされる。すなわち読出アドレ
スRAはA₁からA₂にジヤンプすることになり、
RAM４に書込まれた音声信号のうち時刻t₀から
t₀′までの１基本周期のデータは読出されないこ
とになる。読出アドレスRAがA₂におきかわつた瞬間に第
２アドレスレジスタ２２の出力WA2すなわちA₁
はRAより小さくなり、WA2＜RA出力が“Ｈ”
となつて、第２アドレスレジスタ２２の出力は第
１アドレスレジスタ２１の出力A₂と同じものと
なる。このA₂もRAより大きくはないのでWA2
＜RA出力は“Ｈ”の状態が続く。さらに時間が経過して時間t₃で始点検出信号
STP₃が発生し、始点の書込まれたアドレスA₃
が第１アドレスレジスタ２１に記憶される。この
とき読出アドレスRAはA₃よりも小さいので
WA2＜RA出力が“Ｌ”となり、始点の書込ま
れたアドレスA₃が第２アドレスレジスタ２２に
記憶される。さらに時間が経過し読出アドレスRAおよび書
込アドレスWAも増加し、順次読出し、書込みが
続けられ、時間t₄において、始点検出信号STP₄
が発生し、始点に対応したアドレスA₄が書込
アドレスカウンタ１４から第１アドレスレジスタ
２１に記憶される。このとき読出アドレスRAは
始点に対応したアドレスA₃に達していないも
のとする。そして、読出アドレスRAがA₃に達すると、再
び比較手段８３のRA＝WA2出力が“Ｈ”となり
読出アドレスカウンタ１５のアドレスRAは第１
アドレスレジスタ２１の記憶データA₄におきか
わる。すなわち、読出アドレスRAはA₃からA₄にジヤ
ンプすることになる。このように、書込アドレスWAが読出アドレス
RAよりも１基本周期以上先行した状態で、読出
アドレスRAが始点に対応したアドレスに達する
と最新の始点に対応したアドレスに読出アドレス
をジヤンプさせるように構成して、基本周期単位
で選択的に読出すことができる。第４図のタイミング図は時間軸変換比が２の場
合についてのものであり、１基本周期ごとに飛越
し、読出しが交互に行なわれる。時間軸変換比と
書込周波数の関係および読出周波数、飛越周波数
の関係を第１表に示す。例えば、時間軸変換比が1.75の場合、４回に１
回の割合で２基本周期が連続に読出され、他は１
基本周期ごとに読出し、飛越しが行なわれ、時間
軸変換比が1.5の場合、２基本周期読出し、１基
本周期飛越しがくり返される。

【表】以上のように本発明によれば入力音声信号を順
次連続的に書込み、記憶装置から零クロス点を始
点とする基本周期単位で選択的に読出し、書込み
速度と読出し速度に対応して音声信号の時間軸変
換をすることができる。さらに、上記読出しに関し、書込アドレスが１
基本周期以上読出アドレスよりも先行し、読出ア
ドレスが基本周期の始点に対応したアドレスに達
すると、読出アドレスを基本周期の最新の始点に
対応したアドレスにジヤンプさせるよう構成して
いるので、時間軸変換比に対応して読出周波数お
よび飛越周波数を設定しなくとも自動的に動作す
るとともに、基本周期の変動に対しても自動的に
対応するものである。さらに、第１表では４段階の時間軸変換比を示
したが、クロツク発生回路２６に分周器を追加す
ることにより種々の変換比を得ることができる。第５図は始点検出手段２０の一動作例を示すタ
イミング図である。第５図において、ａおよびｂはクロツク供給端
子３２および３１に供給されるクロツク４お
よび３である。ｃはクロツク供給端子２９に
供給されるクロツクCL２である。クロツク３
とクロツクCL２はクロツク４の分周出力であ
り同期している。Ａ−Ｄ変換器２はクロツクCL
２により駆動されており、同図ｄで示すタイミン
グで音声信号のＡ−Ｄ変換出力ASが発生する。
同図ｅに示すようにＡ−Ｄ変換出力ASのサイン
ビツトが“Ｈ”から“Ｌ”に変化すると、すなわ
ち音声信号が負から正に変化すると、FF回路１
１は同図ｆに示すようにCL２の立上りに同期し
て変化する。アンドゲート１３の出力は同図ｇに
示すようにクロツクCL２の立上りにほぼ同期し
た単一パルスとなり、これが零クロス検出信号
SZとなる。零クロス検出手段１０は音声信号が負から正に
移行する零クロス時点、すなわち微係数が正の極
性を有する零クロス時に検出信号SZを発生する
よう構成したが、正から負に移行する零クロス
点、すなわち負の微係数を有する零クロス点を検
出するよう構成することもできる。このように零クロス検出手段１０は同一極性の
微係数を有する零クロス点だけを検出する。この
零クロス点を始点または終点とする基本周期単位
で時間軸変換処理した音声信号は接続点の微係数
が連続的であり、雑音の発生が極めて少ない。第５図ｈはFF回路１７のＱ出力を示している。
FF回路１７はすでに基本周期信号SFによりセツ
トされており、上記零クロス検出信号SZの立上
りに同期してリセツトされ、そのＱ出力は“Ｌ”
となる。この“Ｌ”出力がクロツク信号CL２の
立上りエツジでFF回路１８にラツチされFF回路
１８のＱ出力は同図ｉに示すようになる。従つ
て、アンドゲート１９は、同図ｊに示すように、
零クロス信号SZの発生したクロツク信号CL２の
“Ｌ”の期間だけ“Ｈ”信号を発生する。この信
号すなわち始点検出信号STPは音声信号の負か
ら正に移行する零クロス点で発生し、第１アドレ
スレジスタ２１に供給される。その結果、第１ア
ドレスレジスタ２１は、音声信号の負から正に移
行する零クロス点の正側のデータが書込まれた
RAM４のアドレス（WA）を基本周期の始点と
して一時記憶する。第６図は、読出アドレスカウンタ１５に第１ア
ドレスレジスタ２１のアドレスデータWA₁がロ
ードされるタイミングを示すタイミング図であ
る。第６図においてａ，ｂおよびｃはクロツク供給
端子３６，３５および３３に供給されるクロツク
信号RDCLK３，２およびRDCLK１を
示している。第６図ｄは第１アドレスレジスタ２
１のアドレスデータWA₁がロードされる以前の
読出アドレスカウンタ１５のアドレスデータ
（RA）を示している。ｅは上記アドレスデータ
WA₁がロードされた後の読出アドレスカウンタ
１５のアドレスデータRA′を示している。ｆは
FF回路２４のＱ出力、ｇはアンドゲート２５の
出力波形を示している。第６図において、読出アドレスカウンタ１５は
ｃに示すクロツク信号RDCLK１が供給され、ｄ
に示すようにそのアドレスデータRAが順次増大
する。そして時間t₁においてそのアドレスRAが
第２アドレスレジスタ２２に記憶しているアドレ
スデータWA2に等しくなつたとすると比較手段
２３のＡ＝Ｂ出力が“Ｈ”となり同図Ｆに示すよ
うにFF回路２４のＱ出力が“Ｈ”となる。FF回
路２４のCLR入力にはクロツク信号RDCLK１が
供給されておりRDCLK１の立下りエツジに同期
して時間t₂より“Ｌ”となる。アンドゲート２５
の出力は同図ｇに示すようなタイミングで単一パ
ルスP_Lを発生する。この信号P_Lは読出アドレス
カウンタ１５に供給されており、第１アドレスレ
ジスタ２１に記憶しているアドレスゲータWA₁
を読出アドレスカウンタ１５にロードする。その
結果同図ｅに示すようにアドレスがWA₁から順
次増大する。すなわち、読出アドレスRAは順次増大して基
本周期の始点の書込まれたRAM４のアドレス
WA₂に達すると、新しい始点の書込まれたアド
レスWA₁にジヤンプする。その結果、読出アド
レスRAは……RA_-2、RA_-1、WA₁、WA_1-1……
と変化する。読出アドレスRA_-1は負から正に移行する零ク
ロス点の負側のデータに対応したアドレスであ
り、WA₁は正側のデータに対応したアドレスで
あるので、RAM４の出力はなめらかに接がり、
不自然な雑音は発生しない。第７図はRAM４および出力制御手段５の一動
作例を示すタイミング図である。RAM４は互い
に異つた周波数のクロツク信号でデータの書込お
よび読出しを行なつており、RAM４の出力端に
は、書込みデータおよび種々の接続時間の読出デ
ータが発生するので、出力制御手段５により、一
定の持続時間を有する読出データを得ている。第７図において、ａはクロツク供給端子３３に
供給される読出クロツク信号RDCLK１である。
ｂはクロツク供給端子２９に供給されるクロツク
信号CL２である。第４図ではクロツク信号
RDCLK１およびCL２の周波数は10KHzおよび
15KHzとして示している。ナンドゲート２７の１つの入力端子には第５図
で示したクロツク信号CL４およびCL３が供給さ
れており、ナンドゲート２８の２つの入力端子に
はナンドゲート２７の出力およびクロツクCL２
が供給されているので、ナンドゲート２８の出力
には、同図ｃに示すように、立上りがクロツク
CL２の立上りに同期し、“Ｈ”期間が“Ｌ”期間
よりも長いクロツク信号が発生する。このクロツ
ク信号はRAM４のＲ／Ｗ端子およびデータセレ
クタ１６のセレクト端子Ｓに供給されている。デ
ータセレクタ１６はセレクト端子Ｓが“Ｈ”のと
き読出アドレスRAを、“Ｌ”のとき書込アドレ
スWAをRAM４に供給する。RAM４は上記クロ
ツク信号が“Ｈ”のとき読出し“Ｌ”のとき書込
み動作を行なう。第７図ｄは、RAM４の入力端
子に供給されるＡ−Ｄ変換器２のＡ−Ｄ変換出力
ASであり、クロツクCL２に同期してデータW₁、
W₂……がセツトアツプされる。ｅは書込アドレ
スWAであり、やはりクロツクCL２に同期して
そのアドレスWA₁、WA₂……がセツトアツプさ
れる。ｆは読出アドレスRAでありクロツク
RDCLK１に同期してそのアドレスRA₁、RA₂…
…がセツトアツプされる。ｇはRAM４の出力端
子に表われるデータであり、Ｒ／Ｗ端子に供給さ
れるクロツク信号が“Ｈ”のとき上記読出アドレ
スRA₁、RA₂……に対応したデータR₁、R₂……
が発生しており、クロツク信号が“Ｌ”のとき、
上記Ａ−Ｄ変換出力データW₁、W₂……が発生し
ている。第７図ｇに示すように、RAM４の出力
端子には、書込データおよび読出データが混在し
て発生するので、出力制御手段５において、必要
なデータのみを取り出すように構成している。ま
ずRAM４の出力端のデータをクロツクCL２の立
上りエツジでラツチするラツチ回路８に供給して
同図ｈに示すデータを得る。これで、不要な書込
データは除去されたが、読出データの持続時間が
一定でない。このデータを読出クロツクRDCLK
１の立上りエツジでラツチするラツチ回路９に供
給して、同図ｉに示すデータを得る。この持続時
間の一定なデータをＤ−Ａ変換器６に供給して時
間軸変換された音声信号を得る。なお、第７図は読出クロツク周波数が10KHz書
込クロツク周波数が15KHzの場合の動作例である
が、前記の他の書込クロツク周波数の場合でも同
様に動作することはいうまでもない。このようにして、RAM４は書込アドレスカウ
ンタ１４の内容に対応した書込アドレスにＡ−Ｄ
変換出力を読込むとともに、読出アドレスカウン
タ１５の内容に対応した読出アドレスのデータを
読出し、書込みおよび読出しを異つた速度で実行
する。以上のように本発明による音声信号の時間軸変
換装置は入力音声信号を所定の書込速度で記憶装
置に書込み、書込速度と異る読出速度で読出し、
書込みと読出しの速度の比に対応した変換比で音
声信号の時間軸変換するに際し、入力音声信号を
順次連続的に書込み、記憶装置から零クロス点を
始点とする基本周期単位で選択的に読出し、書込
み速度と読出し速度に対応して音声信号の時間軸
変換をすることができる。さらに、上記読出しに関し、書込アドレスが１
基本周期以上読出アドレスよりも先行し、読出ア
ドレスが基本周期の始点に対応したアドレスに達
すると、読出アドレスを基本周期の最新の始点に
対応したアドレスにジヤンプさせるよう構成して
いるので、時間軸変換比に対応して読出周期数お
よび飛越周期数を設定しなくとも自動的に動作す
るとともに、基本周期の変動に対しても自動的に
対応するものである。第４図ａに示した音声信号には、微係数の正ま
たは負の零クロス点が１基本周期中に各１ケずつ
存在するが、このような零クロス点が１基本周期
中に複数個存在する音声信号は珍しくない。第８
図ａに示す音声信号には正および負の微係数を有
する零クロス点が前半は各２ケずつ、後半は各１
ケずつ存在する。音声信号ａに対応して基本周期
抽出手段３がｂに示す基本周期信号SFを発生し
たとする。このような場合、基本周期信号SFの
発生に続いて到来する零クロス点を始点とする
と、例えば周期T₁からT₂の区間では零クロス点
○イから○ハまでが１基本周期となり、この一波と、
周期T₅からT₆の区間の１基本周期、すなわち零
クロス点○ホから○ヘまでの一波を選択読出しする
と、基本周期のピツチが乱れ、聞きづらいものと
なる。本発明の始点検出手段は第８図に示した音声信
号に対して、周期T₁の区間では、○ロを始点とし、
周期T₂の区間では○ニを始点とすることができる。
すなわち、各基本周期中の零クロス点の特性最大
値を有する零クロス点を始点とする始点検出手段
を用いている。以下にその構成を説明する。第９図は第２図のに示した始点検出手段２０の
他の実施態様を示すブロツク図である。本実施例の始点検出手段は、入力音声信号の零
クロス点の傾斜を求め、各基本周期内でより大き
い傾斜を有する零クロス点が発生するたびに、検
出信号P_LBを発生するようにしたものである。第９図において５３および５４は遅延回路お
よびであり、それぞれ、例えばＮ段のシフトレ
ジスタにより構成される。これらは、それぞれ、
Ａ−Ｄ変換器２および遅延回路の出力をクロツ
ク信号CL２のＮ個分の時間だけ遅延させる。遅
延回路５３の出力DASは零クロス検出手段１
０およびRAM４にも供給されており、遅延回路
５３および５４は零クロス点の前後の音声レ
ベルを計測するために設けたものである。上記Ｎ
を例えば４とすると、クロツク信号CL２の周波
数が20KHz、17.5KHz、15KHzおよび12.5KHzのと
き、それぞれ、零クロス点の0.2ｍsec、0.229ｍ
sec、0.267ｍsecおよび0.32ｍsec前および後の音
声レベルを計測することができる。５８はFF回
路であり、Ｄ入力は“Ｈ”信号（＋Ｖ）が供給さ
れ、CK入力には零クロス検出手段１０の出力SZ
が供給され、CLR入力には７ロツク信号CL２が
供給されている。６１および６２はそれぞれ３入
力のアンドゲートであり、それらの１つの入力は
共通的に接続され、FF回路５８のＱ出力が供給
される。アンドゲート６１の他の２入力には、ク
ロツク信号CL３および４が供給され、アンド
ゲート６２の他の２入力には、クロツク信号
３およびCL４が供給される。６６は比較回路であり、遅延回路５４の出力
がＡ入力に、遅延回路５３の出力がＢ入力に供
給され、Ｂ入力＞Ａ入力の時その出力が“Ｈ”と
なる。６７はデータセレクタであり、遅延回路５
４およびＡ−Ｄ変換器２の出力がそれぞれＡおよ
びＢ入力に供給され、Ｓ入力が“Ｌ”のときＡ入
力に、Ｓ入力が“Ｈ”のときＢ入力に供給された
信号を出力する。６８はラツチ回路でありデータ
セレクタ６７の出力をアンドゲート６２の出力に
よりラツチする。６９はラツチ回路でありラツチ
回路６８の出力をアンドゲート７０の出力により
ラツチする。ラツチ回路６９のクリア端子には基
本周期信号SFが供給されている。７１は比較回
路であり、Ａ入力およびＢ入力にはそれぞれ、ラ
ツチ回路６９および６８の出力が供給され、Ｂ入
力＞Ａ入力のとき、その出力が“Ｈ”となる。比
較回路７１の出力はアンドゲート７０の一方の入
力に供給されている。アンドゲート６１の出力は
アンドゲート７０の他方の入力に供給されてい
る。７２はアドレスレジスタであり、アンドゲー
ト７０の出力信号P_LBにより書込アドレスカウン
タ１４の出力WAをラツチする。アドレスレジス
タ７２の出力は第１アドレスレジスタ２１に供給
され、基本周期信号SFにより第１アドレスレジ
スタ２１にラツチされる。次に上記構成による始点検出手段５２の動作を
第１０図および第１１図を参照しながら説明す
る。第１０図ａに示す入力音声信号に対し、基本周
期信号SFおよび零クロス検出信号SZは同図ｂお
よびｃに示すタイミングで発生する。この信号
SZ（第１図ｅ）によりFF回路５８のＱ出力が第
１１図ｆに示すように“Ｈ”となり、その後すぐ
CL２が“Ｈ”になりFF５８はクリアされて単一
パルスを発生する。そしてアンドゲート６２およ
び６１の出立には第１１ｇおよびｈに示すタイミ
ングでクロツク信号CL４の幅を持つた単一パル
スがそれぞれ発生する。上記零クロス検出信号SZは遅延回路５３の
出力信号をもとにして零クロス検出手段１０によ
り検出されているから第１１図ｅに示す零クロス
検出信号SZが発生したとき、比較回路６６およ
びデータセレクタ６７のＡ入力に供給されている
信号は第１１図ｄに示すＡ−Ｄ変換出力のW_-4で
あり、Ｂ入力に供給されている信号はW₄である。
すなわち零クロス点から前後に所定時間離れたと
ころの音声データが比較回路６６に供給されてい
る。符号ビツトは比較回路６６に入力されないの
でそのレベルすなわち絶対値が比較回路６６によ
り比較され、大きい方がデータセレクタ６７の出
力に現れている。そのデータが第１１図ｇに示す
タイミングですなわち零クロス検出信号SZが発
生するたびにラツチ回路６８にラツチされ。ラツ
チ回路６８にラツチされた音声レベルデータは比
較回路７１によりラツチ回路６９にラツチされて
いる音声レベルデータとレベル比較される。そし
てラツチ回路６９にラツチされているところの以
前の零クロス点に対応した音声レベルよりも新し
く到来した零クロス点に対応した音声レベルの方
が大きい時にのみ比較回路７１の出力が“Ｈ”と
なり、第１１図ｈに示すタイミングでアンドゲー
ト６１の出力に発生する単一パルスと協動してア
ンドゲート７０の出力P_LBを“Ｈ”とし、ラツチ
回路６８の音声レベルデータをラツチ回路６９に
ラツチする。なお、ラツチ回路６９は基本周期信
号SFによりクリアされるよう構成してあるので、
基本周期信号SFの発生に続いて最初に到来する
零クロス点に対応した音声レベルデータは必ずラ
ツチ回路６９にラツチされる。このラツチ信号
P_LBはアドレスレジスタ７２にも供給されており、
その時点の書込アドレスカウンタ１４のアドレス
データWAをアドレスレジスタ７２に一時記憶す
る。第１アドレスレジスタ２１は基本周期信号
SFにより上記アドレスレジスタ７２の出力デー
タをラツチするよう構成している。すなわち、上記構成により、始点検出手段５２
は、零クロス点が発生すると、その所定時間前お
よび後のレベルを比較し、大きい方を、同一周期
内でより以前に発生した零クロス点に対応した上
記レベルと比較し、新しい零クロス点に対応した
上記レベルが大きい時出力信号P_LBを発生すると
ともに、上記レベルを記憶する。この信号P_LBは
書込アドレスカウンタ１４の出力データRA、す
なわち上記零クロス点の書込まれたアドレスをア
ドレスレジスタ７２に一時記憶する。従つて基本
周期信号SFが到来する直前には、アドレスレジ
スタ７２にはその基本周期中に存在した零クロス
点のうちの零クロス点前後の音声レベルの最大値
を有する零クロス点が書込まれたRAM４のアド
レスが記憶されたことになる。第９図の構成の動作をあらためて、第１０図の
タイミング図に対応して説明する。時刻t₀で基本周期信号SF₁が発生し、時間t₁で
最初の零クロス信号SZ₁が到来している。このと
きラツチ６９はクリアされ０データが記憶されて
いる。始点検出手段５２はSZ₁の前後のうち大き
い方の音声レベルデータすなわちSZ₁における傾
斜データをラツチ回路６９にラツチするととも
に、書込アドレスカウンタ１４の出力データRA
をアドレスレジスタ７２に記憶する。次いで時刻
t₂で零クロス信号SZ₂が発生しており、これに対
応した傾斜データはSZ₁に対応したそれより大き
いので、この零クロス信号SZ₂における傾斜デー
タがラツチ回路６９にラツチされ、書込アドレス
カウンタ１４の出力データRAがアドレスレジス
タ７２に記憶される。さらに時刻t₃で零クロス信
号SZ₃が発生している。がこれに対応した傾斜デ
ータはSZ₂に対応したそれより小さいので、ラツ
チ信号P_LBは発生しない。そして基本周期信号
SF₂の発生する時刻t₄時点で、アドレスレジスタ
７２は時間t₁〜t₄までの１周期中の零クロスSZ₁
〜SZ₃のうちの最大の傾斜データに対応した零ク
ロス点SZ₂が発生した時点のRAM４のアドレス
WAを記憶していることになる。このアドレスデ
ータWA₁を入力音声信号の基本周期の始点とし
て第１アドレスレジスタ２１に一時記憶する。こ
のアドレスデータWA₁は第２図に示したように、
第２アドレスレジスタ２２および一致検出手段２
３に供給される。このようにして、各基本周期内の最大傾斜を有
する零クロス点が基本周期の始点として検出され
る。第１０図において、零クロス検出信号SZ₂，
SZ₅，SZ₈およびSZ₁₁に対応した零クロス点が各
基本周期の始点として検出される。なお、第９図の実施例では、始点検出手段５２
は零クロス点の所定時間前および後のレベルの大
きい方をその零クロス点の傾斜データとして保持
し、他の零クロス点の傾斜データと比較し、より
大きい傾斜データを有する零クロス点の発生ごと
に検出信号P_LBを発生するよう構成したが、上記
レベルの和またはどちらか一方を零クロス点の特
性値とすることも可能であり、さらに、零クロス
点の微分値、あるいは零クロス点付近の積分値を
用いることもできる。以上詳述したように、本発明によれば、入力音
声信号を所定の書込周波数で記憶装置に書込み書
込周波数と異なる読出周波数で記憶装置からデー
タを読出し、書込周波数と読出周波数の比に対応
して音声信号の時間軸を変換する手段を備え、入
力音声信号を順次連続的に記憶装置に書込み、零
クロス点を始点とする基本周期単位で選択的に読
出すことにより、出力信号に空白時間や不連続の
発生しない音声信号の時間軸変換装置を提供する
ことができる。さらに、上記読出しに関し、書込アドレスが１
基本周期以上読出アドレスよりも先行し、読出ア
ドレスが基本周期の始点に対応したアドレスに達
すると、読出アドレスを基本周期の最新の始点に
対応したアドレスにジヤンプさせるよう構成して
いるので、時間軸変換比に対応して読出周波数お
よび飛越周波数を設定しなくとも自動的に動作す
るとともに、基本周期の変動に対しても自動的に
対応するものである。さらに、本発明による時間軸変換装置は音声信
号の零クロス点の特性、例えば傾斜データを求
め、各基本周期中に存在する零クロス点のうち、
零クロス特性の最大値に対応する零クロス点を各
基本周期の始点とする基本周期単位で時間軸変換
するので、時間軸変換後の音声信号の基本周期に
乱れが無く、音質が良好である。さらに、本発明によれば、同一極性の微係数を
有する零クロス点を始点とする基本周期単位で選
択的に読出すので、接続点における雑音の発生が
極めて少ない時間軸変換信号を得ることができる
ものである。

【図面の簡単な説明】

第１図は本発明の動作原理を表す波形図、第２
図は本発明による音声信号の時間軸変換装置の一
実施例を示すブロツク図、第３図は本装置に用い
るクロツク発生回路の一実施例を示すブロツク
図、第４図、第５図、第６図および第７図は本装
置の動作例を示すタイミング図、第８図は音声信
号波の１例およびそれに対する基本周期抽出信号
波形を示す図、第９図は本発明による時間軸変換
装置の始点検出手段の一実施態様を示すブロツク
図、第１０図および第１１図は、その動作を示す
タイミング図である。２……Ａ−Ｄ変換器、３……基本周期抽出手
段、４……記憶装置、５……出力制御手段、６…
…Ｄ−Ａ変換器、１０……零クロス検出手段、１
４……書込アドレスカウンタ、１５……読出アド
レスカウンタ、１６……データセレクタ、２０，
５２……始点検出手段、２１，２２……第１およ
び第２アドレスレジスタ、２３……一致検出手
段、２６……クロツク発生回路。

Claims

【特許請求の範囲】１入力音声信号を所定の書込周波数で記憶装置
に書込み、書込周波数より周波数が小なる読出周
波数で記憶装置からデータを読出し、書込周波数
と読出周波数の比に対応して音声信号の時間軸を
圧縮する時間軸変換手段を備え、入力音声信号の
基本周期の始点を検出する始点検出手段と、入力
音声信号を順次連続的に記憶装置に書込む書込み
手段と、書込位置と読出位置の相対位置が音声信
号の１基本周期以上になり、かつ読出アドレスが
基本周期の始点に対応したアドレスに達したと
き、この読出位置を最新の基本周期の始点に対応
した記憶装置のアドレスにジヤンプさせるように
構成した読出手段を具備し、零クロス点を始点と
する基本周期単位で選択的に読出すことを特徴と
する音声信号の時間軸変換装置。２選択的に読出す読出手段は入力音声信号の始
点が書込まれた記憶装置のアドレスを一時記憶す
る少くとも２つの一時記憶装置と、この一方の一
時記憶装置の記憶しているアドレスデータと読出
アドレスとの一致を検出する一致検出手段とを具
備し、書込位置と読出位置の相対位置が音声信号
の１基本周期以上になり、かつ読出アドレスが基
本周期の始点に対応したアドレスに達したとき、
この読出位置を上記他方の一時記憶装置の記憶し
ているアドレスにジヤンプさせるよう構成したこ
とを特徴とする特許請求の範囲第１項記載の音声
信号の時間軸変換装置。３始点検出手段は、入力音声信号の基本周期を
抽出する基本周期抽出手段と、入力音声信号の零
クロスを検出する零クロス検出手段と、零クロス
点を所定特性に関して計測し、他の零クロス点の
上記特性と比較する零クロス特性検出手段とを具
備し、基本周期内の上記所定特性の最大値に対応
した零クロスを基本周期の始点とすることを特徴
とする特許請求の範囲第１項記載の音声信号の時
間軸変換装置。４零クロス検出手段は、同一極性の微係数を有
する零クロス点を検出することを特徴とする特許
請求の範囲第３項記載の音声信号の時間軸変換装
置。５零クロス特性検出手段は、遅延回路、一時記
憶回路および比較回路を具備し、零クロス点の所
定時間前および後の音声信号レベルの和、または
大きい方、またはその一方をその零クロス特性と
して保持し、先に到来した零クロス点の零クロス
特性と比較して、後の零クロス点の零クロス特性
が大きい時その特性値を保持するとともに、検出
信号を発生するよう構成したことを特徴とする特
許請求の範囲第３項記載の音声信号の時間軸変換
装置。