JP2901029B2 - 信号補間回路 - Google Patents
信号補間回路Info
- Publication number
- JP2901029B2 JP2901029B2 JP34919591A JP34919591A JP2901029B2 JP 2901029 B2 JP2901029 B2 JP 2901029B2 JP 34919591 A JP34919591 A JP 34919591A JP 34919591 A JP34919591 A JP 34919591A JP 2901029 B2 JP2901029 B2 JP 2901029B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- interpolation
- circuit
- range
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は時間軸を圧縮した画像デ
ジタル信号などの圧縮信号を、時間軸を伸長して再生す
る場合に用いる信号補間回路に関するものである。
ジタル信号などの圧縮信号を、時間軸を伸長して再生す
る場合に用いる信号補間回路に関するものである。
【０００２】
【従来の技術】近年、信号処理技術の進展にともない、
画像などのデジタル信号を時間軸を圧縮して伝送し、そ
れを受信側で再び伸長して再生する技術が広く用いられ
ている。図１、図２及び図９、図１０を用いて従来の技
術による信号伸長時の信号補間回路について説明する。
画像などのデジタル信号を時間軸を圧縮して伝送し、そ
れを受信側で再び伸長して再生する技術が広く用いられ
ている。図１、図２及び図９、図１０を用いて従来の技
術による信号伸長時の信号補間回路について説明する。
【０００３】図１は、圧縮信号を伸長し、信号の補間を
行う一般的な処理回路のブロック図である。入力端子１
より入力された図２（Ａ）に示すようなｋ倍に圧縮され
た周波数ｆｓの信号は、時間軸伸長回路２で図２（Ｂ）
に示すようにｋ倍に引き伸ばされ周波数もｆｓ／ｋとな
る。この引き伸ばされた信号（Ｂ）は範囲外信号付加回
路３で、入力された信号の前後に適当な信号を付加して
補間フィルタ４に供給する。補間フィルタ４は例えば係
数がｓｉｎＸ／Ｘの特性となる遮断周波数がｆｓ／２ｋ
のデジタルローパスフィルタになっていて、範囲外信号
付加回路３の出力信号を上記補間フィルタ４に通すこと
によって出力端子５より図２（Ｃ）に示すような補間さ
れた出力信号が導出される。
行う一般的な処理回路のブロック図である。入力端子１
より入力された図２（Ａ）に示すようなｋ倍に圧縮され
た周波数ｆｓの信号は、時間軸伸長回路２で図２（Ｂ）
に示すようにｋ倍に引き伸ばされ周波数もｆｓ／ｋとな
る。この引き伸ばされた信号（Ｂ）は範囲外信号付加回
路３で、入力された信号の前後に適当な信号を付加して
補間フィルタ４に供給する。補間フィルタ４は例えば係
数がｓｉｎＸ／Ｘの特性となる遮断周波数がｆｓ／２ｋ
のデジタルローパスフィルタになっていて、範囲外信号
付加回路３の出力信号を上記補間フィルタ４に通すこと
によって出力端子５より図２（Ｃ）に示すような補間さ
れた出力信号が導出される。
【０００４】もし、範囲外信号付加を行わず範囲外の信
号を０とすると、補間される部分の端の方では補間フィ
ルタのタップ数分にデータが足りなくなるため適切な補
間ができなくなる。従って、補間範囲外信号付加回路３
では補間範囲外の信号に適当な信号を付加する。例え
ば、補間範囲の端の値を直流分として連続させる方法な
どがあるが、ここでは図９を用いて、補間範囲の境界線
を対称軸として線対称に折り返す方法について説明す
る。
号を０とすると、補間される部分の端の方では補間フィ
ルタのタップ数分にデータが足りなくなるため適切な補
間ができなくなる。従って、補間範囲外信号付加回路３
では補間範囲外の信号に適当な信号を付加する。例え
ば、補間範囲の端の値を直流分として連続させる方法な
どがあるが、ここでは図９を用いて、補間範囲の境界線
を対称軸として線対称に折り返す方法について説明す
る。
【０００５】図９において、クロック入力端子８から入
力されたクロック信号はシステムクロックとして回路全
体に供給されている。また、コントロール信号発生回路
９は同期信号入力端子７から入力された同期信号により
各種コントロール信号を発生し、該コントロール信号を
ＦＩＬＯ （First In Last Out）メモリ１０や選択回路
１４に供給する。初期状態としてＦＩＬＯメモリ１０は
書き込み状態、選択回路１４はｂの端子の信号を出力す
るようになっている。
力されたクロック信号はシステムクロックとして回路全
体に供給されている。また、コントロール信号発生回路
９は同期信号入力端子７から入力された同期信号により
各種コントロール信号を発生し、該コントロール信号を
ＦＩＬＯ （First In Last Out）メモリ１０や選択回路
１４に供給する。初期状態としてＦＩＬＯメモリ１０は
書き込み状態、選択回路１４はｂの端子の信号を出力す
るようになっている。
【０００６】さて、図１０におけるｔ＝ｔ0からｔnまで
の範囲において、データ入力端子６から入力された信号
はＦＩＬＯメモリ１０に書き込まれると同時に選択回路
１４を通って、出力端子１５に出力される。そして、ｔ
＝ｔnとなるとＦＩＬＯメモリ１０が読み出しモードに
なり、また選択回路１４がａ端子の信号を出力するよう
になる。その結果、ＦＩＬＯメモリ１０に書き込まれた
データが書き込まれた逆の順序に読み出される。即ち、
図１０のようにｔ＝ｔnを対称軸として出力データが折
り返された形となって出力される。
の範囲において、データ入力端子６から入力された信号
はＦＩＬＯメモリ１０に書き込まれると同時に選択回路
１４を通って、出力端子１５に出力される。そして、ｔ
＝ｔnとなるとＦＩＬＯメモリ１０が読み出しモードに
なり、また選択回路１４がａ端子の信号を出力するよう
になる。その結果、ＦＩＬＯメモリ１０に書き込まれた
データが書き込まれた逆の順序に読み出される。即ち、
図１０のようにｔ＝ｔnを対称軸として出力データが折
り返された形となって出力される。
【０００７】入力信号をＦ（ｔ）として式で表すと次の
ようになる。 ｔi＞nのとき、Ｆ（ｔi）＝Ｆ（ｔn＋（ｔn−ｔi））
ようになる。 ｔi＞nのとき、Ｆ（ｔi）＝Ｆ（ｔn＋（ｔn−ｔi））
【０００８】
【発明が解決しようとする課題】上記従来の装置におい
ては、補間範囲の端部における信号の補間は境界の部分
で線対称に折り返した信号を用いて行うため、その部分
で信号が滑らかに連続しなくなる。そのため補間したと
きに端の部分の誤差が大きくなるという問題があった。
ては、補間範囲の端部における信号の補間は境界の部分
で線対称に折り返した信号を用いて行うため、その部分
で信号が滑らかに連続しなくなる。そのため補間したと
きに端の部分の誤差が大きくなるという問題があった。
【０００９】
【課題を解決するための手段】本発明は上記の問題を解
決するため、時間軸圧縮されたデジタル信号を時間軸伸
長回路で時間軸の伸長を行うと共に、信号の補間を行う
信号補間回路において、補間範囲端部のデータに基づ
き、補間範囲端部において上記データと滑らかに継がる
補間範囲外の信号を付加する補間範囲外信号付加回路を
設け、補間範囲内の信号と上記補間範囲外の信号により
信号の補間を行う補間処理回路を設けた構成にする。
決するため、時間軸圧縮されたデジタル信号を時間軸伸
長回路で時間軸の伸長を行うと共に、信号の補間を行う
信号補間回路において、補間範囲端部のデータに基づ
き、補間範囲端部において上記データと滑らかに継がる
補間範囲外の信号を付加する補間範囲外信号付加回路を
設け、補間範囲内の信号と上記補間範囲外の信号により
信号の補間を行う補間処理回路を設けた構成にする。
【００１０】また、上記補間範囲外信号付加回路を、補
間範囲の境界上のデータを中心にして、補間範囲内の信
号の点対称の信号を補間範囲外の信号として付加するよ
うに構成する。
間範囲の境界上のデータを中心にして、補間範囲内の信
号の点対称の信号を補間範囲外の信号として付加するよ
うに構成する。
【００１１】また、上記補間範囲外信号付加回路を、補
間範囲の境界上のデータと該データの近傍のデータとの
傾きが補間範囲外のデータの傾きとなるよう、補間範囲
外の信号を隣のデータに上記傾きを加算することによっ
て得たデータで形成するように構成する。
間範囲の境界上のデータと該データの近傍のデータとの
傾きが補間範囲外のデータの傾きとなるよう、補間範囲
外の信号を隣のデータに上記傾きを加算することによっ
て得たデータで形成するように構成する。
【００１２】更にまた、上記補間範囲外信号付加回路
を、補間範囲の境界上のデータと、該データに隣接する
データと、そのまた隣のデータより得られる隣接した２
つの傾きの変化量を検出し、該変化量が補間範囲外にお
いても一様となるように補間範囲外の信号を隣のデータ
と隣の傾き及びその変化量を加算することによって得る
ようにした構成にする。
を、補間範囲の境界上のデータと、該データに隣接する
データと、そのまた隣のデータより得られる隣接した２
つの傾きの変化量を検出し、該変化量が補間範囲外にお
いても一様となるように補間範囲外の信号を隣のデータ
と隣の傾き及びその変化量を加算することによって得る
ようにした構成にする。
【００１３】
【作用】本発明は上記の構成であるので、時間軸圧縮さ
れた入力信号は、時間軸伸長回路で時間が元の状態に伸
長された後、補間範囲外信号付加回路により補間範囲外
の信号が補間範囲内の信号に対して滑らかに付加され
る。そして、信号の補間は上記補間範囲内の信号と共に
付加された補間範囲外の信号を用いて行われるので、補
間範囲の端部においても補間誤差の少ない補間が行われ
る。
れた入力信号は、時間軸伸長回路で時間が元の状態に伸
長された後、補間範囲外信号付加回路により補間範囲外
の信号が補間範囲内の信号に対して滑らかに付加され
る。そして、信号の補間は上記補間範囲内の信号と共に
付加された補間範囲外の信号を用いて行われるので、補
間範囲の端部においても補間誤差の少ない補間が行われ
る。
【００１４】
【実施例】図１乃至図８を用いて本発明の実施例を説明
する。図１は、本発明の全体の構成を示すブロック図で
あり、図３、図５及び図７は図１における範囲外信号付
加回路３の異なる実施例のブロック図であって、図９に
示す従来例に対応する部分は同一符号を付し、説明を省
略する。
する。図１は、本発明の全体の構成を示すブロック図で
あり、図３、図５及び図７は図１における範囲外信号付
加回路３の異なる実施例のブロック図であって、図９に
示す従来例に対応する部分は同一符号を付し、説明を省
略する。
【００１５】図３は、本発明に用いる補間範囲外信号付
加回路の第１の実施例のブロック図である。図３におい
て、１１はデータ入力端子６から供給されるデータをラ
ッチするラッチ回路、１２は上記ラッチ回路１１から供
給されるデータを２倍する逓倍回路であり、１３は上記
逓倍回路１２の出力より上記ＦＩＬＯメモリ１０の出力
を減算する減算回路である。
加回路の第１の実施例のブロック図である。図３におい
て、１１はデータ入力端子６から供給されるデータをラ
ッチするラッチ回路、１２は上記ラッチ回路１１から供
給されるデータを２倍する逓倍回路であり、１３は上記
逓倍回路１２の出力より上記ＦＩＬＯメモリ１０の出力
を減算する減算回路である。
【００１６】クロック入力端子８から入力されたクロッ
ク信号はシステムクロックとして回路全体に供給されて
いる。また、コントロール信号発生回路９は同期信号入
力端子７から入力された同期信号により各種コントロー
ル信号を発生し、ＦＩＬＯメモリ１０やラッチ回路１
１、選択回路１４に供給する。初期状態としてＦＩＬＯ
メモリ１０は書き込み状態、選択回路１４はｂの端子の
信号を出力するようになっている。
ク信号はシステムクロックとして回路全体に供給されて
いる。また、コントロール信号発生回路９は同期信号入
力端子７から入力された同期信号により各種コントロー
ル信号を発生し、ＦＩＬＯメモリ１０やラッチ回路１
１、選択回路１４に供給する。初期状態としてＦＩＬＯ
メモリ１０は書き込み状態、選択回路１４はｂの端子の
信号を出力するようになっている。
【００１７】さて、図４におけるｔ＝ｔ0からｔnまでの
範囲において、データ入力端子６より入力された信号は
ＦＩＬＯメモリ１０に書き込まれると同時に選択回路１
４を通って出力端子１５に出力される。そして、ｔ＝ｔ
nとなるとＦＩＬＯメモリ１０が読み出しモードにな
り、ｔ＝ｔnにおけるデータがラッチ回路１１にてラッ
チされ、その値に固定される。その出力Ｆ｛ｔn＋（ｔn
−ｔi）｝が逓倍回路１２で２倍される。一方、ｔ＝ｔn
になるとＦＩＬＯメモリ１０に書き込まれたデータが書
き込まれた逆の順序で読み出され、減算器１３に供給さ
れる。
範囲において、データ入力端子６より入力された信号は
ＦＩＬＯメモリ１０に書き込まれると同時に選択回路１
４を通って出力端子１５に出力される。そして、ｔ＝ｔ
nとなるとＦＩＬＯメモリ１０が読み出しモードにな
り、ｔ＝ｔnにおけるデータがラッチ回路１１にてラッ
チされ、その値に固定される。その出力Ｆ｛ｔn＋（ｔn
−ｔi）｝が逓倍回路１２で２倍される。一方、ｔ＝ｔn
になるとＦＩＬＯメモリ１０に書き込まれたデータが書
き込まれた逆の順序で読み出され、減算器１３に供給さ
れる。
【００１８】その結果、減算器１３は上記逓倍回路１２
の出力信号より、ＦＩＬＯメモリ１０の出力信号を減算
した信号を出力する。また、選択回路１４は、ｔ＝ｔn
でａ端子の信号を出力するように切り換わるため、選択
回路１４より図４に示すようなｔ＝ｔnのデータを中心
にして出力データが点対称に折り返された形の出力信号
を出力端子１５に導出する。
の出力信号より、ＦＩＬＯメモリ１０の出力信号を減算
した信号を出力する。また、選択回路１４は、ｔ＝ｔn
でａ端子の信号を出力するように切り換わるため、選択
回路１４より図４に示すようなｔ＝ｔnのデータを中心
にして出力データが点対称に折り返された形の出力信号
を出力端子１５に導出する。
【００１９】入力信号をＦ（ｔ）として式で表すと次の
ようになる。 ｔi＞ｔnのとき、Ｆ（ｔi）＝２Ｆ（ｔn）−Ｆ（ｔn＋（ｔn−ｔi））
ようになる。 ｔi＞ｔnのとき、Ｆ（ｔi）＝２Ｆ（ｔn）−Ｆ（ｔn＋（ｔn−ｔi））
【００２０】図５は、本発明に用いる補間範囲外信号付
加回路の第２の実施例のブロック図である。図５におい
て、１６は入力データを１クロック遅延する１クロック
遅延回路、１７は入力データより上記１クロック遅延回
路１６の出力信号を減算する減算器、１８はラッチ回
路、１９は上記ラッチ回路１８と選択回路１４の出力を
加算して、その加算結果を上記選択回路１４の一方の入
力端子ａに供給する加算器である。
加回路の第２の実施例のブロック図である。図５におい
て、１６は入力データを１クロック遅延する１クロック
遅延回路、１７は入力データより上記１クロック遅延回
路１６の出力信号を減算する減算器、１８はラッチ回
路、１９は上記ラッチ回路１８と選択回路１４の出力を
加算して、その加算結果を上記選択回路１４の一方の入
力端子ａに供給する加算器である。
【００２１】クロック入力端子８から入力されたクロッ
ク信号はシステムクロックとして回路全体に供給されて
いる。また、コントロール信号発生回路９は同期信号入
力端子７から入力された同期信号により各種コントロー
ル信号を発生し、ラッチ回路１８や選択回路１４に供給
する。初期状態として、選択回路１４はｂの端子の信号
を出力するようになっている。
ク信号はシステムクロックとして回路全体に供給されて
いる。また、コントロール信号発生回路９は同期信号入
力端子７から入力された同期信号により各種コントロー
ル信号を発生し、ラッチ回路１８や選択回路１４に供給
する。初期状態として、選択回路１４はｂの端子の信号
を出力するようになっている。
【００２２】さて、図６におけるｔ＝ｔ0からｔnまでの
範囲において、データ入力端子６より入力された信号は
選択回路１４を通って出力端子１５に出力される。ま
た、減算器１７においてデータ入力端子６より供給され
る入力データと１クロック遅延回路１６にて１クロック
遅延した１クロック前のデータの差、つまり信号の傾き
がラッチ回路１８に供給されている。
範囲において、データ入力端子６より入力された信号は
選択回路１４を通って出力端子１５に出力される。ま
た、減算器１７においてデータ入力端子６より供給され
る入力データと１クロック遅延回路１６にて１クロック
遅延した１クロック前のデータの差、つまり信号の傾き
がラッチ回路１８に供給されている。
【００２３】そして、ｔ＝ｔnとなると、ｔ＝ｔnにおけ
るデータとｔ＝ｔn-11におけるデータの差、つまり傾き
がラッチ回路１８でラッチされ、選択回路１４はａ端子
の信号を出力端子１５に出力するように切り換わる。そ
して、加算器１９ではラッチ回路１８でラッチされたｔ
＝ｔnにおける入力データの傾きと選択回路１４の出
力、即ちここではｔ＝ｔnのデータが加算され、ｔ＝ｔ
n+1のデータとして選択回路１４を通り出力端子１５よ
り出力される。以下加算器１９にて前のデータと傾きを
加算したものが次のデータとして出力端子１５に出力さ
れる。
るデータとｔ＝ｔn-11におけるデータの差、つまり傾き
がラッチ回路１８でラッチされ、選択回路１４はａ端子
の信号を出力端子１５に出力するように切り換わる。そ
して、加算器１９ではラッチ回路１８でラッチされたｔ
＝ｔnにおける入力データの傾きと選択回路１４の出
力、即ちここではｔ＝ｔnのデータが加算され、ｔ＝ｔ
n+1のデータとして選択回路１４を通り出力端子１５よ
り出力される。以下加算器１９にて前のデータと傾きを
加算したものが次のデータとして出力端子１５に出力さ
れる。
【００２４】即ち、ｔ＝ｔn以降の範囲外のデータとし
ては図６に示すようにｔ＝ｔnを起点としてｔ＝ｔn-1と
ｔ＝ｔn間の傾きを持った直線として表されるデータが
出力される。入力信号をＦ（ｔ）として式で表すと次の
ようになる。 ｔi＞ｔnのとき、 Ｆ（ｔi）＝Ｆ（ｔi-1）＋（ｔi−ｔi-1）× ｛Ｆ（ｔn）−Ｆ（ｔn-1）｝／（ｔn−ｔn-1） ＝Ｆ（ｔi-1）＋｛Ｆ（ｔn）−Ｆ（ｔn-1）｝
ては図６に示すようにｔ＝ｔnを起点としてｔ＝ｔn-1と
ｔ＝ｔn間の傾きを持った直線として表されるデータが
出力される。入力信号をＦ（ｔ）として式で表すと次の
ようになる。 ｔi＞ｔnのとき、 Ｆ（ｔi）＝Ｆ（ｔi-1）＋（ｔi−ｔi-1）× ｛Ｆ（ｔn）−Ｆ（ｔn-1）｝／（ｔn−ｔn-1） ＝Ｆ（ｔi-1）＋｛Ｆ（ｔn）−Ｆ（ｔn-1）｝
【００２５】図７は、本発明に用いる補間範囲外信号付
加回路の第３の実施例のブロック図である。図７におい
て、２０は上記減算器１７の出力を１クロック遅延させ
る１クロック遅延回路、２１は上記減算器１７の出力よ
り上記１クロック遅延回路２０の出力を減算する減算
器、２２は上記減算器２１の出力をラッチするラッチ回
路、２３は選択回路、２４は上記１クロック遅延回路２
２の出力と上記選択回路２３の出力を加算する加算器、
２５は上記加算器２４の出力と選択回路１４の出力を加
算して、この加算結果を上記選択回路１４の一方の入力
に帰還する加算器である。
加回路の第３の実施例のブロック図である。図７におい
て、２０は上記減算器１７の出力を１クロック遅延させ
る１クロック遅延回路、２１は上記減算器１７の出力よ
り上記１クロック遅延回路２０の出力を減算する減算
器、２２は上記減算器２１の出力をラッチするラッチ回
路、２３は選択回路、２４は上記１クロック遅延回路２
２の出力と上記選択回路２３の出力を加算する加算器、
２５は上記加算器２４の出力と選択回路１４の出力を加
算して、この加算結果を上記選択回路１４の一方の入力
に帰還する加算器である。
【００２６】クロック入力端子８から入力されたクロッ
ク信号はシステムクロックとして回路全体に供給されて
いる。また、コントロール信号発生回路９は同期信号入
力端子７から入力された同期信号により各種コントロー
ル信号を発生し、ラッチ回路１８、２２と選択回路１
４、２３に供給する。初期状態として、選択回路１４は
ｂの端子の信号を、選択回路２３はｄ端子の信号を出力
するようになっている。
ク信号はシステムクロックとして回路全体に供給されて
いる。また、コントロール信号発生回路９は同期信号入
力端子７から入力された同期信号により各種コントロー
ル信号を発生し、ラッチ回路１８、２２と選択回路１
４、２３に供給する。初期状態として、選択回路１４は
ｂの端子の信号を、選択回路２３はｄ端子の信号を出力
するようになっている。
【００２７】さて、図８におけるｔ＝ｔ0からｔnまでの
範囲において、データ入力端子６より入力された信号は
選択回路１４を通って出力端子１５に出力される。ま
た、減算器１７において今データ入力端子６より供給さ
れる入力データと１クロック遅延回路１６にて１クロッ
ク遅延した１クロック前のデータの差、つまり信号の傾
きがラッチ回路１８に供給されている。そして、減算器
２１では減算器１７より出力された傾きと１クロック遅
延回路２０により１クロック遅延した１クロック前の傾
きの差がラッチ回路２２に供給されている。
範囲において、データ入力端子６より入力された信号は
選択回路１４を通って出力端子１５に出力される。ま
た、減算器１７において今データ入力端子６より供給さ
れる入力データと１クロック遅延回路１６にて１クロッ
ク遅延した１クロック前のデータの差、つまり信号の傾
きがラッチ回路１８に供給されている。そして、減算器
２１では減算器１７より出力された傾きと１クロック遅
延回路２０により１クロック遅延した１クロック前の傾
きの差がラッチ回路２２に供給されている。
【００２８】そして、ｔ＝ｔnとなると、選択回路１４
はａ端子の信号を出力するように切り換わる。また、ｔ
＝ｔnにおけるデータとｔ＝ｔn-1におけるデータの差、
つまり傾きがラッチ回路１８にてラッチされ、選択回路
２３を通って加算器２４の一方の端子に入力される。ま
た、ｔ＝ｔnからｔ＝ｔn-1における傾きとｔ＝ｔn-1か
らｔ＝ｔn-2における傾きの差が傾きの変化量としてラ
ッチ回路２２にラッチされ、加算器２４の他方の端子に
導出される。
はａ端子の信号を出力するように切り換わる。また、ｔ
＝ｔnにおけるデータとｔ＝ｔn-1におけるデータの差、
つまり傾きがラッチ回路１８にてラッチされ、選択回路
２３を通って加算器２４の一方の端子に入力される。ま
た、ｔ＝ｔnからｔ＝ｔn-1における傾きとｔ＝ｔn-1か
らｔ＝ｔn-2における傾きの差が傾きの変化量としてラ
ッチ回路２２にラッチされ、加算器２４の他方の端子に
導出される。
【００２９】そして、加算器２４より、ｔ＝ｔnとｔ＝
ｔn-1間の傾きと、その時の傾きの変化量との和がｔ＝
ｔnからｔ＝ｔn+1における新しい傾きとして導出され、
次段の加算器２５に入力される。加算器２５では、新た
な傾きと選択回路１４の出力、即ちここではｔ＝ｔnの
データが加算され、ｔ＝ｔn+1のデータとして選択回路
１４を通り出力端子１５より出力される。
ｔn-1間の傾きと、その時の傾きの変化量との和がｔ＝
ｔnからｔ＝ｔn+1における新しい傾きとして導出され、
次段の加算器２５に入力される。加算器２５では、新た
な傾きと選択回路１４の出力、即ちここではｔ＝ｔnの
データが加算され、ｔ＝ｔn+1のデータとして選択回路
１４を通り出力端子１５より出力される。
【００３０】続いて、ｔ＝ｔn+1となると選択回路２３
はｃ端子の信号を出力するように切り換わる。つまり、
ｔ＝ｔnからｔ＝ｔn+1における傾きに、傾きの変化量が
加算したものがｔ＝ｔn+1からｔ＝ｔn+2における新しい
傾きとなる。そして、加算器２５にてその傾きにｔ＝ｔ
n+1のデータが加算されｔ＝ｔn+2のデータとして出力端
子１５より導出される。以下同様にして、加算器２４で
前の傾きと傾きの変化量を加算したものを次の傾きとし
て導出し、加算器２５では前のデータと上記加算器２５
からの新たな傾きを加算したものを次のデータとして選
択回路１４のａ端子に供給し、このデータを出力端子１
５に出力する。即ち、図８に示すようにｔ＝ｔn-2から
ｔ＝ｔnの傾きの変化量が保持されたまま範囲外のデー
タが出力される。
はｃ端子の信号を出力するように切り換わる。つまり、
ｔ＝ｔnからｔ＝ｔn+1における傾きに、傾きの変化量が
加算したものがｔ＝ｔn+1からｔ＝ｔn+2における新しい
傾きとなる。そして、加算器２５にてその傾きにｔ＝ｔ
n+1のデータが加算されｔ＝ｔn+2のデータとして出力端
子１５より導出される。以下同様にして、加算器２４で
前の傾きと傾きの変化量を加算したものを次の傾きとし
て導出し、加算器２５では前のデータと上記加算器２５
からの新たな傾きを加算したものを次のデータとして選
択回路１４のａ端子に供給し、このデータを出力端子１
５に出力する。即ち、図８に示すようにｔ＝ｔn-2から
ｔ＝ｔnの傾きの変化量が保持されたまま範囲外のデー
タが出力される。
【００３１】入力信号をＦ（ｔ）として式で表すと次の
ようになる。 ｔi＞ｔnのとき、 Δｔ＝ｔi−ｔi-1 ΔＫ＝｛Ｆ（ｔn）−Ｆ（ｔn-1）｝／（ｔn−ｔn-1） −｛Ｆ（ｔn-1）−Ｆ（ｔn-2）｝／（ｔn-1−ｔn-2） として Ｆ（ｔi）＝Ｆ（ｔi-1）＋ ［ΔＫ＋｛Ｆ（ｔi-1）−Ｆ（ｔi-2）｝／（ｔn-1−ｔn-2）｝］ ×（ｔi−ｔi-1） ＝２Ｆ（ｔi-1）−Ｆ（ｔi-2）＋Ｆ（ｔn） −２Ｆ（ｔn-i）＋Ｆ（ｔn-2）
ようになる。 ｔi＞ｔnのとき、 Δｔ＝ｔi−ｔi-1 ΔＫ＝｛Ｆ（ｔn）−Ｆ（ｔn-1）｝／（ｔn−ｔn-1） −｛Ｆ（ｔn-1）−Ｆ（ｔn-2）｝／（ｔn-1−ｔn-2） として Ｆ（ｔi）＝Ｆ（ｔi-1）＋ ［ΔＫ＋｛Ｆ（ｔi-1）−Ｆ（ｔi-2）｝／（ｔn-1−ｔn-2）｝］ ×（ｔi−ｔi-1） ＝２Ｆ（ｔi-1）−Ｆ（ｔi-2）＋Ｆ（ｔn） −２Ｆ（ｔn-i）＋Ｆ（ｔn-2）
【００３２】以上、補間範囲外信号付加回路について３
つの実施例を示したがいずれの場合も、範囲外の信号が
予め定めた設定値を超えたときには、リミッタをかけて
その値を制限することが望ましい。また上記補間範囲外
信号付加回路の各実施例は、補間範囲より後の信号処理
方法について述べたが、補間範囲より前の信号処理もメ
モリ等の回路が必要となるが同様の考え方で構成でき
る。
つの実施例を示したがいずれの場合も、範囲外の信号が
予め定めた設定値を超えたときには、リミッタをかけて
その値を制限することが望ましい。また上記補間範囲外
信号付加回路の各実施例は、補間範囲より後の信号処理
方法について述べたが、補間範囲より前の信号処理もメ
モリ等の回路が必要となるが同様の考え方で構成でき
る。
【００３３】本発明に用いる範囲外信号付加回路は、上
記各実施例に示すような構成で実現することができ、こ
れを用いた圧縮データを伸長するときの信号補間は既に
説明した図１に示す信号補間回路により行われる。従っ
て、補間範囲の端部においては、上記補間範囲外信号付
加回路により補間範囲内のデータと滑らかに継がる補間
範囲外のデータが付加されるため、補間範囲の端部にお
ける信号の補間時に、上記滑らかに付加されたデータを
用いて行うことができるので補間範囲端部の信号の補間
誤差を少なくすることができる。
記各実施例に示すような構成で実現することができ、こ
れを用いた圧縮データを伸長するときの信号補間は既に
説明した図１に示す信号補間回路により行われる。従っ
て、補間範囲の端部においては、上記補間範囲外信号付
加回路により補間範囲内のデータと滑らかに継がる補間
範囲外のデータが付加されるため、補間範囲の端部にお
ける信号の補間時に、上記滑らかに付加されたデータを
用いて行うことができるので補間範囲端部の信号の補間
誤差を少なくすることができる。
【００３４】
【発明の効果】本発明は以上のような構成であるので、
補間範囲の境界部分に付加した滑らかに継がる補間範囲
外の信号を利用してデータ伸長時の補間を行うので、補
間範囲端部における信号の補間を精度よく行うことがで
きる。換言すれば入力信号の端部に滑らかな連続する範
囲外の擬似データを付加することによって、入力信号を
拡張しているので、入力信号の端部における補間誤差を
抑制することができる。
補間範囲の境界部分に付加した滑らかに継がる補間範囲
外の信号を利用してデータ伸長時の補間を行うので、補
間範囲端部における信号の補間を精度よく行うことがで
きる。換言すれば入力信号の端部に滑らかな連続する範
囲外の擬似データを付加することによって、入力信号を
拡張しているので、入力信号の端部における補間誤差を
抑制することができる。
【図面の簡単な説明】
【図１】 補間回路一般の構成を示すブロック図。
【図２】 図１の動作説明図。
【図３】 本発明に用いる補間範囲外信号付加回路の第
１の実施例のブロック図。
１の実施例のブロック図。
【図４】 図３の動作説明図。
【図５】 本発明に用いる補間範囲外信号付加回路の第
２の実施例のブロック図。
２の実施例のブロック図。
【図６】 図５の動作説明図。
【図７】 本発明に用いる補間範囲外信号付加回路の第
３の実施例のブロック図。
３の実施例のブロック図。
【図８】 図７の動作説明図。
【図９】 従来例の補間範囲外信号付加回路のブロック
図。
図。
【図１０】 図９の動作説明図。
２ 時間軸伸長回路 ３ 補間範囲外信号付加回路 ４ 補間フィルタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03H 17/00 - 17/08 H04N 7/12
Claims (4)
- 【請求項１】時間軸圧縮されたデジタル信号を時間軸伸
長回路で時間軸の伸長を行うと共に、信号の補間を行う
信号補間回路において、補間範囲端部のデータに基づ
き、補間範囲端部において上記データと滑らかに継がる
補間範囲外の信号を付加する補間範囲外信号付加回路を
設け、補間範囲内の信号と上記補間範囲外の信号により
信号の補間を行う補間処理回路を設けたことを特徴とす
る信号補間回路。 - 【請求項２】時間軸圧縮されたデジタル信号を時間軸伸
長回路で時間軸の伸長を行うと共に、信号の補間を行う
信号補間回路において、補間範囲の境界上のデータを中
心にして、補間範囲内の信号の点対称の信号を補間範囲
外の信号として付加する補間範囲外信号付加回路を設
け、補間範囲内の信号と上記補間範囲外の信号により信
号の補間を行う補間処理回路を設けたことを特徴とする
信号補間回路。 - 【請求項３】時間軸圧縮されたデジタル信号を時間軸伸
長回路で時間軸の伸長を行うと共に、信号の補間を行う
信号補間回路において、補間範囲の境界上のデータと該
データの近傍のデータとの傾きが補間範囲外のデータの
傾きとなるよう、補間範囲外の信号を隣のデータに上記
傾きを加算することによって得たデータで形成する補間
範囲外信号付加回路を設け、補間範囲内の信号と上記補
間範囲外の信号により信号の補間を行う補間処理回路を
設けたことを特徴とする信号補間回路。 - 【請求項４】時間軸圧縮されたデジタル信号を時間軸伸
長回路で時間軸の伸長を行うと共に、信号の補間を行う
信号補間回路において、補間範囲の境界上のデータと、
該データに隣接するデータと、そのまた隣のデータより
得られる隣接した２つの傾きの変化量を検出し、該変化
量が補間範囲外においても一様となるように補間範囲外
の信号を隣のデータと隣の傾き及びその変化量を加算す
ることによって得るようにした補間範囲外信号付加回路
を設け、補間範囲内の信号と上記補間範囲外の信号によ
り信号の補間を行う補間処理回路を設けたことを特徴と
する信号補間回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34919591A JP2901029B2 (ja) | 1991-12-05 | 1991-12-05 | 信号補間回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34919591A JP2901029B2 (ja) | 1991-12-05 | 1991-12-05 | 信号補間回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05161126A JPH05161126A (ja) | 1993-06-25 |
| JP2901029B2 true JP2901029B2 (ja) | 1999-06-02 |
Family
ID=18402115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34919591A Expired - Fee Related JP2901029B2 (ja) | 1991-12-05 | 1991-12-05 | 信号補間回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2901029B2 (ja) |
-
1991
- 1991-12-05 JP JP34919591A patent/JP2901029B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05161126A (ja) | 1993-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06268477A (ja) | 標本化周波数変換器 | |
| US5204676A (en) | Circuit arrangement for frequency conversion of a digital signal | |
| US20030035064A1 (en) | Digital signal processing device, DV decoder, recording device using DV decoder, and signal processing method | |
| JP2901029B2 (ja) | 信号補間回路 | |
| JPS58216300A (ja) | 周波数スペクトル圧縮伸長装置 | |
| JPH05327409A (ja) | レート変換方法及びその変換回路 | |
| JP3035817B2 (ja) | クロック再生装置 | |
| JP3147562B2 (ja) | 音声速度変換方法 | |
| JP3289462B2 (ja) | 標本化周波数変換装置 | |
| JPS61186999A (ja) | 音程制御装置 | |
| JPH0856369A (ja) | デジタルデータのサンプリング位相の変換回路 | |
| JP3158003B2 (ja) | ディジタル同期分離回路 | |
| JPH07107970B2 (ja) | 時間軸反転型直線位相フィルタ | |
| JP2625758B2 (ja) | 標本化周波数変換回路 | |
| JP3167267B2 (ja) | 時間軸処理装置 | |
| JPS637593A (ja) | 周波数変換回路及び周波数変換方法 | |
| JP4162906B2 (ja) | ディジタル信号処理装置、ｄｖデコーダ及びこれを用いた記録装置 | |
| JPS5897097A (ja) | 音声信号の時間軸変換装置 | |
| JPS6238717B2 (ja) | ||
| JPS62236235A (ja) | 標本化周波数変換装置 | |
| JP3317812B2 (ja) | 映像信号サンプルレート変換装置 | |
| JPH06350397A (ja) | 補間回路及びそれを備えた電子ズーム装置 | |
| JPS606998A (ja) | 信号処理装置 | |
| JPH05291859A (ja) | ディジタル・ノイズ・リダクション装置 | |
| KR900007931B1 (ko) | 아나로그/디지탈 변환기의 디지탈 데이타 오차 보정회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080319 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |