JPH07107970B2 - 時間軸反転型直線位相フィルタ - Google Patents
時間軸反転型直線位相フィルタInfo
- Publication number
- JPH07107970B2 JPH07107970B2 JP4090501A JP9050192A JPH07107970B2 JP H07107970 B2 JPH07107970 B2 JP H07107970B2 JP 4090501 A JP4090501 A JP 4090501A JP 9050192 A JP9050192 A JP 9050192A JP H07107970 B2 JPH07107970 B2 JP H07107970B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- time axis
- time
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/04—Recursive filters
Description
【０００１】
【産業上の利用分野】本発明は、直線位相特性を有する
ＩＩＲ型ディジタルフィルタの構成を有する時間軸反転
型直線位相フィルタに関する。
ＩＩＲ型ディジタルフィルタの構成を有する時間軸反転
型直線位相フィルタに関する。
【０００２】
【従来の技術】従来、時間軸反転型直線位相フィルタ
は、例えば、特願平3-151368号（非線形信号処理装置）
に示されているように、ＩＩＲフィルタのインパルス応
答期間の２倍程度の記憶時間を有するメモリをＮ相分
（Ｎは整数）用いて構成していた。
は、例えば、特願平3-151368号（非線形信号処理装置）
に示されているように、ＩＩＲフィルタのインパルス応
答期間の２倍程度の記憶時間を有するメモリをＮ相分
（Ｎは整数）用いて構成していた。
【０００３】以下、図面を参照しながら、従来の時間軸
反転型直線位相フィルタの一例について説明する。
反転型直線位相フィルタの一例について説明する。
【０００４】図３は、従来の時間軸反転型フィルタ回路
の構成を示している。この例では、ＩＩＲフィルタのイ
ンパルス応答期間の２倍程度の時間単位で信号を反転さ
せる時間軸反転回路及び時間軸反転された信号を処理す
るＩＩＲ型フィルタが２系統用意されている。
の構成を示している。この例では、ＩＩＲフィルタのイ
ンパルス応答期間の２倍程度の時間単位で信号を反転さ
せる時間軸反転回路及び時間軸反転された信号を処理す
るＩＩＲ型フィルタが２系統用意されている。
【０００５】図３において、１４は入力端子、１６は遅
延回路、１７は第１の時間軸反転回路、１８は第２の時
間軸反転回路、１５，１９，２０はＩＩＲ型フィルタ、
２１はセレクタ、２２は第３の時間軸反転回路、２３は
加算器、２４は出力端子を表す。
延回路、１７は第１の時間軸反転回路、１８は第２の時
間軸反転回路、１５，１９，２０はＩＩＲ型フィルタ、
２１はセレクタ、２２は第３の時間軸反転回路、２３は
加算器、２４は出力端子を表す。
【０００６】入力端子１４より入力された信号は、時間
軸反転回路１７，１８に入力される。時間軸反転回路１
７，１８は、ＩＩＲフィルタ１９，２０のインパルス応
答が量子化誤差以内に集束する時間の２倍以上の時間単
位で入力信号を時間軸反転する回路で、図４は反転動作
を行っているときの各部の波形を示している。(a)は時
間軸反転回路１７の入力波形、(b)は時間軸反転回路１
８の入力波形を表しており、どちらも同一の波形であ
る。
軸反転回路１７，１８に入力される。時間軸反転回路１
７，１８は、ＩＩＲフィルタ１９，２０のインパルス応
答が量子化誤差以内に集束する時間の２倍以上の時間単
位で入力信号を時間軸反転する回路で、図４は反転動作
を行っているときの各部の波形を示している。(a)は時
間軸反転回路１７の入力波形、(b)は時間軸反転回路１
８の入力波形を表しており、どちらも同一の波形であ
る。
【０００７】(ar)，(br)は、それぞれ、時間軸反転回路
１７、時間軸反転回路１８の出力波形を表しており、ど
ちらも、時間幅t1単位で時間軸反転された信号となって
いる。(ar),(br)とも、反転の時間幅はt1で、(ar)と等
しいが反転位相が(ar)とは１８０度異なっている。ただ
し、この図は、時間軸反転回路による遅延時間は考慮し
ていない。(ar),(br)は、次に、ＩＩＲ型フィルタ１
９，２０に入力されてフィルタリングされる。
１７、時間軸反転回路１８の出力波形を表しており、ど
ちらも、時間幅t1単位で時間軸反転された信号となって
いる。(ar),(br)とも、反転の時間幅はt1で、(ar)と等
しいが反転位相が(ar)とは１８０度異なっている。ただ
し、この図は、時間軸反転回路による遅延時間は考慮し
ていない。(ar),(br)は、次に、ＩＩＲ型フィルタ１
９，２０に入力されてフィルタリングされる。
【０００８】(ar')，(br')は、それぞれ、ＩＩＲ型ディ
ジタルハイパスフィルタ１９，２０の出力波形を表して
いるが、両波形とも時間軸反転の継目の直後にフィルタ
のステップ応答が現れるので、次に、セレクタ２１を用
いて、(ar')，(br')の波形のうち、先のステップ応答の
影響しない領域のみをつなぎ合わせる（図４（ｃ））。
この時、セレクタの反転周期は、t1/2周期となってい
る。次に、時間軸反転回路２２で、信号をt1/2周期で反
転させれば出力信号(cr)が得られる。このようにして、
信号の時間軸を無限遠で反転してフィルタリングした時
と同一の信号が得られる。
ジタルハイパスフィルタ１９，２０の出力波形を表して
いるが、両波形とも時間軸反転の継目の直後にフィルタ
のステップ応答が現れるので、次に、セレクタ２１を用
いて、(ar')，(br')の波形のうち、先のステップ応答の
影響しない領域のみをつなぎ合わせる（図４（ｃ））。
この時、セレクタの反転周期は、t1/2周期となってい
る。次に、時間軸反転回路２２で、信号をt1/2周期で反
転させれば出力信号(cr)が得られる。このようにして、
信号の時間軸を無限遠で反転してフィルタリングした時
と同一の信号が得られる。
【０００９】最後に、時間軸反転回路２２の出力とＩＩ
Ｒフィルタ１５の出力を遅延回路１６で時間軸を合わせ
た後に、加算器２３を用いて加算すれば、位相項が打ち
消されて、出力端子２４に位相歪の無いフィルタ出力が
得られる。
Ｒフィルタ１５の出力を遅延回路１６で時間軸を合わせ
た後に、加算器２３を用いて加算すれば、位相項が打ち
消されて、出力端子２４に位相歪の無いフィルタ出力が
得られる。
【００１０】
【発明が解決しようとする課題】しかしながら、上記し
た従来の構成では、Ｎ相（Ｎは２以上整数）の時間軸反
転系を用意する場合は、各相の時間軸反転のために、イ
ンパルス応答期間のＮ倍の長さを持つメモリがＮ個と、
インパルス応答期間の長さを持つメモリが１個必要であ
った。また、時間軸反転を行わない系で、時間調整のた
めにインパルス応答のＮ＋１倍の長さを持つメモリが必
要であった。全体としてインパルス応答期間のＮ＊Ｎ＋
Ｎ＋２倍の長さのメモリが必要となる。例えば、Ｎ＝２
の時は必要メモリ量は、インパルス応答期間の８倍、３
の時は１４倍となる。これは、回路をＬＳＩ化した時、
約１万数千ゲートから２万数千ゲートの回路規模に相当
するため、全体の回路規模が必要以上に大きくなるとい
う問題点を有していた。
た従来の構成では、Ｎ相（Ｎは２以上整数）の時間軸反
転系を用意する場合は、各相の時間軸反転のために、イ
ンパルス応答期間のＮ倍の長さを持つメモリがＮ個と、
インパルス応答期間の長さを持つメモリが１個必要であ
った。また、時間軸反転を行わない系で、時間調整のた
めにインパルス応答のＮ＋１倍の長さを持つメモリが必
要であった。全体としてインパルス応答期間のＮ＊Ｎ＋
Ｎ＋２倍の長さのメモリが必要となる。例えば、Ｎ＝２
の時は必要メモリ量は、インパルス応答期間の８倍、３
の時は１４倍となる。これは、回路をＬＳＩ化した時、
約１万数千ゲートから２万数千ゲートの回路規模に相当
するため、全体の回路規模が必要以上に大きくなるとい
う問題点を有していた。
【００１１】本発明は、上記問題を解決するもので、必
要メモリ量を従来に比べて格段に少なくできる時間軸反
転型直線位相フィルタを提供することを目的としてい
る。
要メモリ量を従来に比べて格段に少なくできる時間軸反
転型直線位相フィルタを提供することを目的としてい
る。
【００１２】
【課題を解決するための手段】本発明は上記目的を達す
るために、従来行われていたインパルス応答期間のＮ倍
単位での信号反転の代わりにインパルス応答期間単位で
の信号反転とインパルス応答の２＊Ｎ倍単位での遅延と
信号のセレクタを用いて、従来と同一の時間軸反転信号
を得る。
るために、従来行われていたインパルス応答期間のＮ倍
単位での信号反転の代わりにインパルス応答期間単位で
の信号反転とインパルス応答の２＊Ｎ倍単位での遅延と
信号のセレクタを用いて、従来と同一の時間軸反転信号
を得る。
【００１３】この時間軸反転処理は、第１の時間軸反転
回路で信号をＩＩＲ型フィルタのインパルス応答期間の
単位で反転し、その信号をインパルス応答期間の偶数倍
単位で遅延して、遅延量の異なる信号を順次セレクタで
切り換えてＮ相の反転位相の異なる信号を作り出すとい
う構成を有する。
回路で信号をＩＩＲ型フィルタのインパルス応答期間の
単位で反転し、その信号をインパルス応答期間の偶数倍
単位で遅延して、遅延量の異なる信号を順次セレクタで
切り換えてＮ相の反転位相の異なる信号を作り出すとい
う構成を有する。
【００１４】
【作用】本発明は上記した構成により、従来、インパル
ス応答期間のＮ＊Ｎ＋Ｎ＋２倍必要であったメモリを２
＊Ｎ＋１倍まで削減できる。例えば、Ｎ＝２のときは5/
8倍、Ｎ＝３の時は、1/2倍に削減できる。
ス応答期間のＮ＊Ｎ＋Ｎ＋２倍必要であったメモリを２
＊Ｎ＋１倍まで削減できる。例えば、Ｎ＝２のときは5/
8倍、Ｎ＝３の時は、1/2倍に削減できる。
【００１５】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。図１は、本発明の一実施例における時間
軸反転型直線位相フィルタのブロック図を示している。
して説明する。図１は、本発明の一実施例における時間
軸反転型直線位相フィルタのブロック図を示している。
【００１６】図１において、１はＡ／Ｄ変換されたディ
ジタル信号を入力する入力端子、２はそのディジタル信
号を入力信号とし、ある時間単位で記憶した前記入力信
号を逆の順序で読み出す第１の時間軸反転回路、３は第
１の時間軸反転回路２の出力信号を入力信号として遅延
量の異なるＮ−１相（Ｎは２以上の整数）の遅延信号を
つくる遅延回路、４は遅延回路３の出力のうち遅延時間
が最も長い遅延信号を入力信号として第１の時間軸反転
回路２と同一の時間単位で信号を反転する第２の時間軸
反転回路、５は第２の時間軸反転回路４の出力信号を入
力信号とする第１のＩＩＲ型フィルタである。
ジタル信号を入力する入力端子、２はそのディジタル信
号を入力信号とし、ある時間単位で記憶した前記入力信
号を逆の順序で読み出す第１の時間軸反転回路、３は第
１の時間軸反転回路２の出力信号を入力信号として遅延
量の異なるＮ−１相（Ｎは２以上の整数）の遅延信号を
つくる遅延回路、４は遅延回路３の出力のうち遅延時間
が最も長い遅延信号を入力信号として第１の時間軸反転
回路２と同一の時間単位で信号を反転する第２の時間軸
反転回路、５は第２の時間軸反転回路４の出力信号を入
力信号とする第１のＩＩＲ型フィルタである。
【００１７】６,７は、第１の時間軸反転回路２の出力
信号及び遅延回路３のＮ−１相の計Ｎ＝２相の出力信号
全てを入力信号とし、ある時間幅とある規則で入力信号
を切り換えて出力信号とするセレクタ、８,９は前記２
個のセレクタの出力信号をそれぞれ入力信号とする第
２,第３のＩＩＲ型フィルタ、１０は第２,第３のＩＩＲ
型フィルタの出力信号全てを入力信号とし、ある時間周
期で順に切り換えて出力信号とする３番目のセレクタ、
１１は３番目のセレクタ１０の出力信号を入力信号とし
て第１の時間軸反転回路２と同一の時間単位で信号を反
転する第３の時間軸反転回路、１２は第３の時間軸反転
回路１１の出力と第１のＩＩＲ型フィルタ５の出力を加
算する加算器である。
信号及び遅延回路３のＮ−１相の計Ｎ＝２相の出力信号
全てを入力信号とし、ある時間幅とある規則で入力信号
を切り換えて出力信号とするセレクタ、８,９は前記２
個のセレクタの出力信号をそれぞれ入力信号とする第
２,第３のＩＩＲ型フィルタ、１０は第２,第３のＩＩＲ
型フィルタの出力信号全てを入力信号とし、ある時間周
期で順に切り換えて出力信号とする３番目のセレクタ、
１１は３番目のセレクタ１０の出力信号を入力信号とし
て第１の時間軸反転回路２と同一の時間単位で信号を反
転する第３の時間軸反転回路、１２は第３の時間軸反転
回路１１の出力と第１のＩＩＲ型フィルタ５の出力を加
算する加算器である。
【００１８】以上のように構成された本実施例の動作に
ついて説明すると、まず、入力端子１より入力された信
号は、時間軸反転回路２に入力される。時間軸反転回路
２は、ＩＩＲ型フィルタのインパルス応答期間単位で入
力信号を時間軸反転する回路で、通常、フィルタのイン
パルス応答期間の信号を記憶するメモリとそれをコント
ロールするカウンターで構成されている。信号反転の様
子を、図２に示す。
ついて説明すると、まず、入力端子１より入力された信
号は、時間軸反転回路２に入力される。時間軸反転回路
２は、ＩＩＲ型フィルタのインパルス応答期間単位で入
力信号を時間軸反転する回路で、通常、フィルタのイン
パルス応答期間の信号を記憶するメモリとそれをコント
ロールするカウンターで構成されている。信号反転の様
子を、図２に示す。
【００１９】（ａ）は入力信号で、図中のt1は、インパ
ルス応答期間の２倍の時間を示している。(ai)は時間軸
反転回路３の出力で、t1/2単位で入力信号が時間軸反転
していることを示している。ここでは、図を簡単にする
ために、時間軸反転回路の遅延時間は考慮してないが、
実際は、図２(ai)よりもt1/2だけ遅れた信号となってい
る。t1/2単位で時間軸反転された信号は、次に遅延回路
３で、t1だけ遅延されて信号(ai'）となる。このように
して、遅延量の異なる反転信号(ai),(ai')が得られる。
(ai),(ai')は、次に、t1/2単位で互いに逆向きに切り替
わるセレクタ６,７で交互に切り換えられ、(ar),(br)の
２種の信号を得る。
ルス応答期間の２倍の時間を示している。(ai)は時間軸
反転回路３の出力で、t1/2単位で入力信号が時間軸反転
していることを示している。ここでは、図を簡単にする
ために、時間軸反転回路の遅延時間は考慮してないが、
実際は、図２(ai)よりもt1/2だけ遅れた信号となってい
る。t1/2単位で時間軸反転された信号は、次に遅延回路
３で、t1だけ遅延されて信号(ai'）となる。このように
して、遅延量の異なる反転信号(ai),(ai')が得られる。
(ai),(ai')は、次に、t1/2単位で互いに逆向きに切り替
わるセレクタ６,７で交互に切り換えられ、(ar),(br)の
２種の信号を得る。
【００２０】得られた(ar),(br)は、t1単位で時間軸反
転された信号で、お互いに反転位相が１８０度異なって
いる。このようにして、従来例の反転信号（図４(ar),
(br)）と同一の信号が得られる。これ以降の処理は、従
来例と同一であるので、説明は省略する。また、ＩＩＲ
型フィルタ５に入力される信号は、遅延回路３の出力信
号（図２(ai')）を時間軸反転回路４を用いて、再びt1/
2単位で反転すれば、時間軸反転回路１１と遅延時間が
同一である信号が得られる。
転された信号で、お互いに反転位相が１８０度異なって
いる。このようにして、従来例の反転信号（図４(ar),
(br)）と同一の信号が得られる。これ以降の処理は、従
来例と同一であるので、説明は省略する。また、ＩＩＲ
型フィルタ５に入力される信号は、遅延回路３の出力信
号（図２(ai')）を時間軸反転回路４を用いて、再びt1/
2単位で反転すれば、時間軸反転回路１１と遅延時間が
同一である信号が得られる。
【００２１】t1/2時間だけ信号を記憶するメモリの量を
１とすれば、時間軸反転回路２，４，１１で必要なメモ
リはそれぞれ１、遅延回路３で必要なメモリは、２であ
るので全体として５のメモリ使用量となる。
１とすれば、時間軸反転回路２，４，１１で必要なメモ
リはそれぞれ１、遅延回路３で必要なメモリは、２であ
るので全体として５のメモリ使用量となる。
【００２２】この例では、時間軸反転系は、２相（ＩＩ
Ｒ型フィルタ８，９）で構成しているが、これをＮ相で
構成した場合、遅延回路３で必要なメモリは２＊Ｎ−１
となるので、全体で必要なメモリは、２＊Ｎ＋１とな
る。これは、従来例で必要なメモリＮ＊Ｎ＋Ｎ＋２に比
較して格段に小さい。
Ｒ型フィルタ８，９）で構成しているが、これをＮ相で
構成した場合、遅延回路３で必要なメモリは２＊Ｎ−１
となるので、全体で必要なメモリは、２＊Ｎ＋１とな
る。これは、従来例で必要なメモリＮ＊Ｎ＋Ｎ＋２に比
較して格段に小さい。
【００２３】
【発明の効果】以上の実施例から明らかなように本発明
によれば、従来、多くのメモリを用いて信号反転を行っ
ていた信号反転回路を最小限のメモリで行うことによ
り、小規模の時間軸反転型直線位相フィルタが容易に構
成できる。
によれば、従来、多くのメモリを用いて信号反転を行っ
ていた信号反転回路を最小限のメモリで行うことによ
り、小規模の時間軸反転型直線位相フィルタが容易に構
成できる。
【図１】本発明の一実施例の時間軸反転型直線位相フィ
ルタ回路を示すブロック図
ルタ回路を示すブロック図
【図２】本発明の一実施例の時間軸反転の様子を示す図
【図３】従来例の時間軸反転型直線位相フィルタ回路を
示すブロック図
示すブロック図
【図４】（Ａ）は従来例の時間軸反転の様子を示す図 （Ｂ）は従来例の時間軸反転の様子を示す図
１ 入力端子 ２ 第１の時間軸反転回路 ３ 遅延回路 ４ 第２の時間軸反転回路 ５ 第１のＩＩＲ型フィルタ ６ セレクタ ７ セレクタ ８ 第２のＩＩＲ型フィルタ ９ 第３のＩＩＲ型フィルタ １０ セレクタ １１ 第３の時間軸反転回路 １２ 加算器 １３ 出力端子
Claims (1)
- 【請求項１】Ａ／Ｄ変換されたディジタル信号をその入
力信号とし、ある時間単位で記憶した前記入力信号を逆
の順序で読み出す第１の時間軸反転回路と、前記第１の
時間軸反転回路の出力信号を入力信号として遅延量の異
なるＮ−１相（Ｎは２以上の整数）の遅延信号をつくる
遅延回路と、前記遅延回路の出力のうち遅延時間が最も
長い遅延信号を入力信号として前記第１の時間軸反転回
路と同一の時間単位で信号を反転する第２の時間軸反転
回路と、前記第２の時間軸反転回路の出力信号を入力信
号とする第１のＩＩＲ型フィルタと、前記第１の時間軸
反転回路の出力信号及び前記遅延回路のＮ−１相の計Ｎ
相の出力信号全てを入力信号とし、ある時間幅とある規
則で入力信号を切り換えて出力信号とするＮ個のセレク
タと、前記Ｎ個のセレクタの出力信号をそれぞれ入力信
号とする第２〜第Ｎ＋１のＩＩＲ型フィルタと、前記第
２〜第Ｎ＋１のＩＩＲ型フィルタの出力信号全てを入力
信号とし、ある時間周期で順に切り換えて出力信号とす
るＮ＋１番目のセレクタと、前記Ｎ＋１番目のセレクタ
の出力信号を入力信号として前記第１の時間軸反転回路
と同一の時間単位で信号を反転する第３の時間軸反転回
路と、前記第３の時間軸反転回路の出力と前記第１のＩ
ＩＲ型フィルタの出力を加算する加算器とを具備し、こ
の加算器の出力を出力信号とすることにより位相歪の無
いフィルタ出力信号を得ることを特徴とする時間軸反転
型直線位相フィルタ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4090501A JPH07107970B2 (ja) | 1992-04-10 | 1992-04-10 | 時間軸反転型直線位相フィルタ |
| US08/043,741 US5381107A (en) | 1992-04-10 | 1993-04-07 | Time-base inversion type linear phase filter of the infinite impulse response type having linear phase characteristics |
| EP93302731A EP0565358B1 (en) | 1992-04-10 | 1993-04-07 | Time-base inversion type linear phase filter |
| DE69311757T DE69311757T2 (de) | 1992-04-10 | 1993-04-07 | Linearer Phasenfilter mit umgekehrter Zeitbasis |
| KR1019930005947A KR970004622B1 (ko) | 1992-04-10 | 1993-04-09 | 시간축 반전형 직선위상필터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4090501A JPH07107970B2 (ja) | 1992-04-10 | 1992-04-10 | 時間軸反転型直線位相フィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0637595A JPH0637595A (ja) | 1994-02-10 |
| JPH07107970B2 true JPH07107970B2 (ja) | 1995-11-15 |
Family
ID=14000252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4090501A Expired - Fee Related JPH07107970B2 (ja) | 1992-04-10 | 1992-04-10 | 時間軸反転型直線位相フィルタ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5381107A (ja) |
| EP (1) | EP0565358B1 (ja) |
| JP (1) | JPH07107970B2 (ja) |
| KR (1) | KR970004622B1 (ja) |
| DE (1) | DE69311757T2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19624168C1 (de) * | 1996-06-18 | 1997-02-13 | Hartmut Koellner | Verfahren zur Filterung eines zeitlich kontinuierlichen Signals und Filteranordnung für ein zeitlich kontinuierliches Signal |
| EP1217571B2 (en) * | 2000-12-21 | 2014-03-12 | Datalogic IP TECH S.r.l. | Method and device for focusing an electrical signal representative of an optical code |
| US7042518B1 (en) * | 2002-04-29 | 2006-05-09 | National Semiconductor Corporation | Digitally controlled variable frequency HF emphasis circuit for use in video displays |
| HUE059883T2 (hu) * | 2012-01-25 | 2023-01-28 | Grieshaber Vega Kg | Burkológörbe számítása fázisforgatással |
| US11610597B2 (en) | 2020-05-29 | 2023-03-21 | Shure Acquisition Holdings, Inc. | Anti-causal filter for audio signal processing |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4538178A (en) * | 1983-06-24 | 1985-08-27 | Rca Corporation | Digital signal peaking apparatus with controllable peaking level |
| US5299003A (en) * | 1991-03-14 | 1994-03-29 | Matsushita Electric Industrial Co., Ltd. | Signal processing apparatus for changing the frequency characteristics of an input signal |
-
1992
- 1992-04-10 JP JP4090501A patent/JPH07107970B2/ja not_active Expired - Fee Related
-
1993
- 1993-04-07 EP EP93302731A patent/EP0565358B1/en not_active Expired - Lifetime
- 1993-04-07 DE DE69311757T patent/DE69311757T2/de not_active Expired - Fee Related
- 1993-04-07 US US08/043,741 patent/US5381107A/en not_active Expired - Fee Related
- 1993-04-09 KR KR1019930005947A patent/KR970004622B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69311757D1 (de) | 1997-07-31 |
| JPH0637595A (ja) | 1994-02-10 |
| KR930022713A (ko) | 1993-11-24 |
| KR970004622B1 (ko) | 1997-03-29 |
| DE69311757T2 (de) | 1998-01-08 |
| EP0565358B1 (en) | 1997-06-25 |
| EP0565358A1 (en) | 1993-10-13 |
| US5381107A (en) | 1995-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5987484A (en) | Digital filtering system | |
| KR100210730B1 (ko) | 디지탈 보간 회로 | |
| JPS6347006B2 (ja) | ||
| JPH01144732A (ja) | 半帯域幅デジタルフィルタ | |
| US4101881A (en) | Multiple state responsive delta-sigma converter and delay line | |
| US5729483A (en) | Implementation of a digital interpolation filter and method | |
| JPH07107970B2 (ja) | 時間軸反転型直線位相フィルタ | |
| US5694345A (en) | Hardware efficient interpolation filter | |
| US6163787A (en) | Facility for reducing a data rate | |
| JPS6165681A (ja) | フイールド周波数倍周回路 | |
| JPH05327409A (ja) | レート変換方法及びその変換回路 | |
| JPH0578104B2 (ja) | ||
| KR100447178B1 (ko) | 유한 임펄스 응답 필터 | |
| JP2001332980A (ja) | インタリーブ装置及びインタリーブ方法 | |
| US4825288A (en) | Method and apparatus for processing video signals | |
| Ping et al. | Two-dimensional switched-capacitor decimating filters | |
| JPH04322509A (ja) | 時間軸変換回路 | |
| JPH0543544Y2 (ja) | ||
| JP2901029B2 (ja) | 信号補間回路 | |
| JP2568761B2 (ja) | 非線形エンファシス装置 | |
| JPS60138594A (ja) | 時間軸反転回路 | |
| JP3231277B2 (ja) | アナログｆｉｆｏメモリ装置 | |
| JP2538139B2 (ja) | 非線形信号処理装置 | |
| SU1730718A1 (ru) | Цифровой фильтр | |
| JPH0498419A (ja) | パターン・メモリ駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |