KR970004622B1

KR970004622B1 - 시간축 반전형 직선위상필터

Info

Publication number: KR970004622B1
Application number: KR1019930005947A
Authority: KR
Inventors: 야스오 하마모토
Original assignee: 마쯔시다덴기산교 가부시기가이샤; 모리시타 요이찌
Priority date: 1992-04-10
Filing date: 1993-04-09
Publication date: 1997-03-29
Also published as: EP0565358A1; DE69311757D1; DE69311757T2; JPH0637595A; EP0565358B1; KR930022713A; JPH07107970B2; US5381107A

Abstract

요약 없음

Description

시간축 반전형 직선위상필터

제1도는 본 발명의 제1실시예로서의 시간축 반전형직선 위상필터회로를 도시한 블록도.

제2도는 본 발명의 제2실시예로서의 비선형 엠퍼시스 회로 또는 본 발명의 제3 실시예로서의 비선형디엠퍼시스 회로의 블록도.

제3도는 IIR 형 필터의 블록도.

제4도는 제1도 및 제2도의 대응하는 위치에서 나타나는 각종 신호를 도시한 파형도.

제5도는 제2도에 있어서의 비선형 증폭회로의 입출력특성을 도시한 프래프.

*도면의 주요부분에 대한 부호의 설명*

(2), (4), (6) : 시간축 반전회로 (3) : 지연회로

(5), (6), (7) : IIR형 필터(9), (10), (11) : 선택기

(12) : 가산기(15) : 카운터

(16) : 1/2분할기(17) : 인버터

(30) : 비선형 중폭기(31) : 가산기

(33) : 감산기

본 발명은 직선위상특성을 지니는 IIR(무한임펄스응답)형의 개량된 시간축반 전형 직선위상필터와, 이러한 개량된 시간축반전형 직선위상필터를 각각 포함하는 비선형 엠퍼시스 및 비선형 디엠퍼시스회로에 관한 것이다.

예를 들면, 1992년 3월 10일자로 출원된 미국특허 출원 제07/849, 332호(발명의 명칭 "신호처리장치")에서 게시된 시간축 반전형 직선 위상필터에서는, 시간축 반전위상이 상이한 1쌍의 신호를, 병렬로 배열된 1쌍이 IIR형 필터에 의해 필터링한 후, 무한길이 메모리를 이용한 시간축 반전에 의해 얻어진 신호와 등가인 신호로 고호로 절환하고 나서 필터링함으로써 재구성하고 있다.

상기 적선위상 필터의 동작 및 원리는 상기 미국특허 출원 제07/849, 332호에 보다 상세히 기재되어 있으므로, 여기에서는 더 이상의 설명은 생략한다.

이러한 직선위상 필터에 있어서, 2개의 IIR형 필터의 입력신호를 필터의 임펄스 응답기간보다 2배 긴 주기의 간격에서 시간축 반전처리하여 임펄스응답기간에 의해 서로 반전위상을 다르게 할 필요가 있었다. 이러한 시간축 반전신호를 생성하기 위해서는 각각 임펄스응답기간보다 2배 긴 주기분의 신호데이터를 기억하는 기억용량을 지닌 메로리를 각각 이용하는 2개의 시간축반전회로를 설치해야만 하며, 또한, IIR형 필터의 출력을 원래의 위상형태로 절환함으로써 재구성된 신호를 다시 반전시키기 위하여 각 임펄스응답기간마다 신호 데이터를 기억하는 기억용량을 지니는 메모리와, 시간축 반전처리에 의해 발생된 시간지연을 보상하기 위하여 임펄스응답기간보다 4배 긴 주기분의 신호데이터를 기억하는 기억용량을 지니는 메모리를 이용하는 다른 시간축 반전 회로를 설치해야만 한다.

따라서, 전체로서 임펄스응답기간보다 9배 긴 주기분의 데이터를 기억하기 위한 메모리크기가 필요하다. 그러므로, IIR형 필터의 임펄스응답이 20∼30 클록의 범위인 경우에는, 전체의 메모리크기는 게이트의 10, 000배 크기에 상당하므로, LSI칩화시 전체의 회로를 구성하기가 용이하지 않게 된다. 또한, 메모리 크기는 가능한 한 소형화하는 것이 바람직하다.

본 발명의 제1목적은 최소의 메모리크기를 지니는 시간축 반전형 직선위상필터를 제공하는데 있다.

상기 제1목적을 달성하기 위하여 본 바령에 의한 신가축 반전형 직선위상필터는, 각각 소정주기를 지니는 연속적인 시간단위마다 입력신호의 시간순서를 반전하는 제1시간축 반전회로의, 상기 제1시간축 반전회로의 출력신호를 상기 소정주기의 2배의 주기만큼 지연시키는 지연회로와, 상기 각 시간 단위의 상기 입력신호의 시간순서와 동일하게 되도록 상기 소정주기를 각각 지닌 연속적인 시간단위마다 상기 지연회로의 출력신호의 시간순서를 반전하는 제2시간축 반전회로와, 상기 제2시간축 반전회로의 출력신호를 필터링하기 위한 제1IIR형 필터와, 상기 소정주기의 간격에서 절환함으로써 상기 제1시간 축 반전회로 및 상기 지연회로의 출력신호를 교호로 선택하는 제1선택기의, 상기 소정 주기의 간격에서 상기 제1선택기의 절환동작과 역위상으로 절환함으로서, 상기 지연회로 및 제1시간축 반전회로의 출력신호를 고호로 선택하는 제2선택기와 상기 제1선택기의 출력신호를 필터링하기 위한 제2IIR형 필터와, 상기 제2선택기의 출력신호를 필터링하기 위한 제3IIR형 필터와, 상기 소정주기의 간격에서 상기 제1선택기의 절환동작과 동위상으로 절환함으로써 상기 제2 및 제3IIR형 필터의 출력신호를 교호로 선택하는 제3선택기와 상기 소정주기를 각각 지니는 연속적인 시간단위마다 상기 제3선택기의 출력신호의 신간순서를 반전하는 제3시간축 반전회로와, 상기 제1IIR형 필터의 출력신호와 제3시간축 반전회로의 출력신호를 가산해서 시간축 반전형 직선위상필터의 출력신호를 얻는 가산기를 구비하고 있다.

이러한 시간축 반전형 직선위상필터에 있어서는, 시간축반전이 수행되는 각 시간단위의 소정주기를, 각 IIR형 필터의 임펄스응답이 일정값에 수령하는 기간 즉 각 IIR형 필터의 임펄스 응답기간이내의 주기보다 길거나 동등하게 할 수 있다. 다시 말해서, 시간반전이 수행되는 시간단위의 주기는, IIR 형 필터의 임펄스 응답기간의 2배 이상으로 되지 않는다. 또 제1 내지 제3시간축 반전회로는 각각, IIR형 필터의 임펄스응답기간과 동일한 주기분의 신호 데이터를 기억하기 위한 기억용량을 지니는 메모리로 구성되고, 지연회로는 IIR형 필터의 임펄스응답기간의 2배의 주기에서 신호데이터를 기억하기 위한 기억용량을 지니는 메모리로 구성될 수 있다. 따라서, 본 발명의 시간축 반전형 직선위상필터의 총 기억용량은 IIR 필터의 임펄스응답기간의 5배주 기분의 신호 데이터를 기억하기 위한 용량으로 될 수 있다. 즉, 메모리크기는 전술한 종례의 필터에 비해서 5/9로 감축될 수 있다.

본 발명의 제2목적은, 최소형의 메모리장치를 지니는 직선위상의 비선형 엠퍼시스장치를 제공하는 데 있다.

상기 제2목적을 달성하기 위하여 본 발명에 의한 비선형 엠퍼시스장치는, 상기 시간축 반전형 직선위상필터와, 상기 시간축 반전형 직선위상필터의 출력을, 비선형적으로 증폭하여 역치 이하의 진혹으로 제한하는 비선형 회로와, 상기 배선형 회로의 출력과 상기 시간축 반전형 직선위상필터의 제2시간축 반전회로의 출력을 간산해서 엠퍼시스처리된 신호출력을 얻는 가산기를 구비하고 있다.

그 결과, 상기 엠퍼시스장치의 메모리 규모는 최소로 된다.

본 발명의 제3목적은 최소형의 메모리장치를 지니는 직선위상의 비선형 디엠퍼시스장치를 제공하는데 있다.

상기 제3목적을 달성하기 위하여 본 발명에 의한 비선형 디엠퍼시스장치는, 상기 시간축 반전형 직선위상필터의, 상기 시간축 반전형 직선위상필터의 출력을, 비선형적으로 증폭하여 역치 이하의 진폭으로 제한하는 비선형 회로와, 상기 시간축 반전형 직선위상필터의 제2시간축 반전회로의 출력으로부터 상기 비선형회로의 출력을 감산하는 감산기를 구비하고 있다.

그 결과, 상기 디엠퍼시스장치의 메모리 규모는 최소로 된다.

이상 설명한 바와 같이, 본 발명에 의하면, 신호반전회로에 의해 종래보다 소형의 메모리를 이용해서 신호반전을 수행하는 것이 가능하므로, 시간축 반전형 직선위상필터와, 이것을 이용한 비선형 엠퍼시스 및 디엠퍼시스회로를 간단한 구조로 제작할 수 있으며, 필요시 LSI형태로 훨씬 용이하게 구성할 수 있다.

이하, 첨부도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명한다.

제1도는 본 발명의 제1실시예로서의 시간축 반전형 직선위상 필터의 블록도이다.

제4도는 제1도 및 제2도에 도시한 회로의 특정위치에서 나타나는 신호파형 및 그들의 반전상태를 도시한 개략도이다. 동도에 있어서, 시간축 반전은 숫자 0∼15로 표기된 각 블록마다 수행되므로, 각 블록은 신호처리의 단위를 표시한다. 보다 구체적으로는, 제1도 및 제2도에서 알파벳으로 표기된 각 성분의 신호출력의 파형도 도시되어 있다.

이하, 첨부도면을 참조하면서 신호처리에 대해 보다 상세하게 설명한다.

제1도에 있어서, 제4도(a)에 도시된 입력신호가 입력단자(I)로부터 도입된다. 이 입력신호는 A/D변환기(도시생략)에 의해 원래의 예널로그신호로부터 생성된 디지틀 형태이다. 또, 이 입력신호는 시간축 반전회로(2)로 공급되어, IIR형 필터의 임펄스 응답이 일정치로 고정되는 기간보다 긴 주기를 지니는 블록단위로 시간축 반전된다. 여기에서, 시간축 반전이란, 하나의 블록내의 신호의 시간순서를 반전시키는 것이며, 입력신호를 메모리에 순차 기록하고, 기록된 신호를 기록순서와는 역순으로 독출함으로써 실현될 수 있다. 시간축 반전회로(2)는 입력단자(14)로부터 공급된 블록펄스를 계수하는 카운터(15)로부터의 클록신호(제4도(P))에 의해 제어된다. 제4도(b)에 도시된 신호는 신호(a)의 시간축 반전된 형태를 나타낸 것이다. 각 블록안의 숫자위에 표시된 선은, 그 블록이 시간축 반전된 것임을 나타내고 있다. 다음에, 상기 시간축 반전신호(b)는 제4도(c)에 도시한 바와 같이, 지연회로(3)에 의해 2블록주기만큼 지연된다. 신호(b) 및 (c)는 2개의 선택기 (9), (10)로 각각 전송된 후 각각 2개의 신호 (d), (e)로서 출력된다. 여기에서 선택기 (9), (10)는 각각 제4도에서 (n), (c)로 표기된 2개의 제어신호에 의해 작동되며, 상기 제어신호(n)는 1/2주파수 분할기(16)에 의해 카운터(15)의 클록신호(P)를 분할함으로써 생성되고, 제어신호(o)는 안버터(17)에 의해 신호(n)를 반전함으로써 생성된 것이다. 동도면으로부터 알 수 있는 바와 같이, 선택기(9), (10)는, 주기의 길이가 시간축 반전회로(2)의 시간축 반전주기와 동일하지만 위상은 서로 반대인 2개의 별개의 신호 (n), (o)에 의해 제어되어 신호 (b), (c)를 서로 상보적으로 교호로 선택해서 신호 (d), (e)를 출력한다. 보다 구체적으로는, 하나의 블록주기에 있어서, 선택기 (9)는 신호(b)를 선택하는 반면 선택기(10)는 신호(c)를 선택하고, 그 다음 블록주기에서는 선택기(9)는 신호 (c)를 선택하는 반면 선택기(10)는 신호(b)를 선택한다. 따라서, 각 신호(d), (e)는, 시간축 반전회로(2)의 시간축 반전주기의 2배인 주기에서 시간축 반전을 보인다. 또, 상기 2개의 신호 (d), (e)는 시간축 반전회로(2)의 시간축 반전주기에 의해 서로 위상이 어긋나 있다.

상기 2개의 상이한 위상신호(d), (e)는 각각, 동일한 필터특성을 지닌 2개의 IIR형 필터(6), (7)로 공급된다. 이 IIR형 필터(6), (7)는 각각, 제3도에 도시한 바와 같이, 입력단자(37), 2개의 곱셈기(38), (42), 2개의 가산기(39), (41), 지연회로(40) 및 출력단자(43)로 구성된 통상의 위상회전형 필터이다.

상기 두 신호(d), (e)는 각각 IIR형 필터(6), (7)에 의해 필터링되어 제4도의 (f), (g)로 표기된 2개의 출력으로 된다. 제4도에 있어서, 신호(f), (g)의 각 블록숫자의 우측상부에 표기된 기호 "-"는 블록의 필터링이 완료되었음을 의미하는 것이다. 각 필터(6), (7)의 출력신호(f), (g)는, 2블록주기에서 시간축 반전에 의해 매 2블록의 경계선의 직후에서 원치않는 스파이크를 함유하고 있으나, 이러한 스파이크는 각각, IIR형 필터의 임펄스 응답기간이내에서 소멸되므로, 시간축 반전주기의 전반부에서만 영향을 미친다. 구체적으로는, 신호(f), (g)의 빗금친 블록이 이러한 스파이크에 의해 영향을 받는 곳이다. 원치 않는 스파이크를 지니지 않는 블록은 빗금친 블록 사이에 교호로 생기고 있다.

선택기(11)는 상기 신호(f), (g)를 수신하여 그 신호(f), (g)를 교호로 선택하여 스파이크가 없는 블록의 사슬을 (h)로 표기된 출력신호로서 출력한다. 선택기(11)의 동작은 선택기(9)에서와 마찬가지인 제어신호(n)에 의해서 제어된다.

상기 신호(h)는 시간축 반전회로(8)에 의해 다시 한번 시간축 반전되어 원래의 시간축으로 복원된다. 이때의 시간축 반전은 제1시간축 반전회로(2)에서와 마찬가지 수법으로 제어된다. 그 결과, (i)로 표기된 시간축 반전회로(8)의 출력신호가 생성된다. 이 신호(i)는 입력신호(a)로부터 무한 길이 메모리에 의한 시간축반전 및 필터링처리를 통해 생성된 신호와 등가이다.

지연회로(3)의 출력신호(c)는 또한, 시간축 반전회로(4)로 전송되어 원래의 시간축으로 다시 반전된다. 이 시간축 반전회로(4)는 상기 시간축 반전회로(2), (8)와 마찬가지 수법으로 제어된다. 따라서, 상기 시간축 반전회로(4)의 출력신호는 입력신호(a)가 4블록 지연된 것과 동등하다. 여기에서 4블록분의 지연은, 신호(i)의 지연량과 동일하다. 그후, 시간축 반전회로(4)의 출력은 IIR형 필터(5)에 의해 필터링되어 신호(j)로 된다. 신호(j)의 각 블록내의 숫자의 우측상부의 부호 "+"는, 시간축 반전되지 않은 상태에서 블록이 필터링된 것을 표시하고 있다.

상기 신호(i), (j)는 가산기(12)에 의해 가산되어, 위상회전성분이 소거되었기 때문에 위상왜곡이 없는 필터출력(k)으로 된다. 이 필터출력(k)은 출력단자(13)로부터 출력된다.

제2도는 본 발명의 제2실시예를 도시한 블록도이다.

구체적으로는, 제2도의 블록도는, 제1실시예의 시간축 반전형 직선위상필터를 이용하는 비선형 엠퍼시스회로를 나타낸 것이다. 시간축 반전형 직선위상필터의 동작은 제1실시예와 동일하므로 그에 대한 설명은 생략한다. 본 엠퍼시스회로에 있어서는, 필터출력(k)이 비선형 증폭회로(30)로 공급되어 그의 진폭이 제한된다. 이 비선형 증폭회로(30)는 제5도에 도시한 입출력 특성을 지닌다.

제5도의 가로측은 입력레벨을, 세로측은 출력레벨을 나타낸다. 비선형 엠퍼시스회로의 필터구역의 이득이 양(+)이면, 입력신호는, 제5도의 입출력특성도에서 실선으로 표시된 바와 같이 그 출력 레벨이 역치레벨(TH)에 이를 때까지 일정한 이득으로 증폭된다. 상기 출력레벨은, 입력레벨이 증가와는 무관하게 역치레벨(TH)로 제한된다. 따라서, 양의 값의 입력은 양의 역치(TH)를 생성하고, 음의 값의 입력은 음의 역치(-TH)를 생성한다.

제4도 신호(l)은 진폭의 초과부분의 한계를 나타내는, 신호(k)의 비선형 처리로 인한 비선형 증폭회로(30)의 출력이다. 신호(l)는 가산기(31)에 의해 시간축 반전회로(4)의 출력신호와 가산된다. 원래의 입력신호(a)는 신호(l)를 4블록분 선행하므로, 신간축 반전회로(21)의 출력신호는 타이밍이 일치되어야만 하기 때문에 등가의 원래의 입력 신호로서 대신 사용된다. 시간축 반전회로(21)의 출력신호는 2회 반전되어 한번에 2블록만큼 시간 지연되어 있으므로, 신호(i)의 위상 즉 블록의 타이밍이 일치된다.

그 결과, 진폭이 큰 신호는 비선형 엠퍼시스회로에 의해 덜 엠퍼시스될 수 있고, 진폭이 작은 신호는 보다 크게 엠퍼시스될 수 있다. 이와 같이 해서 엠퍼시스 처리된 신호(m)는 출력단자(32)로부터 출력된다.

본 발명의 제3실시예는 제2실시예의 비선형 엠퍼시스 회로에 대응하는 비선형 디엠퍼시스회로의 형태이다. 이 디엠퍼시스회로의 구성은 제2도에 도시한 비선형 엠퍼시스회로이 구성과 거의 동일하다. 디엠퍼시스처리를 수행하기 위해서는, 엠퍼시스회로의 가산기(29)대신에 감산기(33)를 사용하면 된다. 대안적으로는, 비선형 증폭회로(30)는 증폭인자가 음인 제5도에 접선으로 도시한 바와 같은 입출력특성을 지녀도 된다.

따라서, 본 제3실시예의 비선형 디엠퍼시스회로에 의해서, 진폭이 큰 신호는 덜 디엠퍼시스되고, 진폭이 작은 신호는 보다 크게 디엠퍼시스 될 수 있다.

그 결과 비선형적으로 디엠퍼시스 처리된 신호는 출력단자(32)로부터 출력된다.

Claims

소정주기를 각각 지니는 연속적인 시간단위마다 입력신호의 시간순서를 반전하는 제1시간축 반전회로와, 상기 제1시간축 반전회로의 출력신호를 상기소정 주기의 2배의 주기만큼 지연시키는 지연회로와, 상기 각 시간 단위의 상기 입력신호의 시간순서와 동일하게 되도록 상기 소정주기를 각각 지니는 연속적인 시간단위마다 지연회로의 출력신호의 시간순서를 반전하는 제2시간축 반전회로와, 상기 제2시간축 반전회로의 출력신호를 필터링하는 제1IIR형필터와, 상기 소정주기 간격에서 절환함으로써 상기 제1시간축 반전회로의 출력신호 및 상기 지연회로의 출력신호를 교호로 선택하는 제1선택기와, 상기 소정 주기의 간격에서 상기 제1선택기의 절환동작과 역위상으로 절환함으로써 상기 지연회로의 출력신호 및 제1시간축 반전회로의 출력신호를 교호로 선택하는 제2선택기와 상기 제1선택기의 출력신호를 필터링하는 제2IIR형 필터와, 상기 제2선택기의 출력신호를 필터링하기 위한 제3IIR형 필터와, 상기 소정주기의 간격에서 상기 제1선택기의 절환동작과 동위상으로 절환함으로써 상기 제2IIR형 필터의 출력신호 및 제3IIR형 필터의 출력신호를 교호로 선택하는 제3선택기와, 상기 소정주기를 각각 지니는 연속적인 시간단위마다 상기 제3선택기의 출력신호의 시간순서를 반전하는 제3시간축 반전회로와, 상기 제1IIR형 필터의 출력신호와 상기 제3시간축 반전회로의 출력신호를 가산해서 시간축 반전형 직선위상필터의 출력신호를 얻는 가산기를 구비한 것을 특징으로 하는 시간축 반전형 직선위상필터.
소정주기를 각각 지니는 연속적인 시간단위마다 입력신호의 시간순서를 반전하는 제1시간축 반전회로, 상기 제1시간축 반전회로의 출력신호를 상기소정 주기의 2배의 주기만큼 지연시키는 지연회로와, 상기 각 시간 단위의 상기 입력신호의 시간순서와 동일하게 되도록 상기 소정주기를 각각 지니는 연속적인 시간단위마다 지연회로의 출력신호의 시간순서를 반전하는 제2시간축 반전회로와, 상기 제2시간축 반전회로의 출력신호를 필터링하는 제1IIR형필터와, 상기 소정주기 간격에서 절환함으로써 상기 제1시간축 반전회로의 출력신호 및 상기 지연회로의 출력신호를 교호로 선택하는 제1선택기, 상기 소정주기의 간격에서 상기 제1선택기의 절환동작과 역위상으로 절환함으로써 상기 지연회로의 출력신호 및 상기 제1시간축 반전회로의 출력신호를 교호로 선택하는 제2선택기, 상기 제1선택기의 출력신호를 필터링하는 제2IIR형 필터, 상기 제2선택기의 출력신호를 필터링하는 제3IIR형 필터, 상기 소정주기의 간격에서 상기 제1선택기의 절환동작과 동위상으로 절환함으로써 상기 제2IIR형 필터의 출력신호 및 제3IIR형 필터의 출력신호를 교호로 선택하는 제3선택기, 상기 소정주기를 각각 지니는 연속적인 시간단위마다 상기 제3선택기의 출력신호의 시간순서를 반전하는 제3시간축 반전회로 및 상기 제1IIR형 필터의 출력신호와 상기 제3시간축 반전회로의 출력신호를 가산해서 시간축 반전형 직선위상필터의 출력신호를 얻는 가산기를 구비한 시간축 반전형 직선위상필터와, 상기 시간축 반전형 직선위상필터의 출력신호를 비선형적으로 증폭하는 비선형 증폭기와, 상기 비선형 증폭기의 출력신호와 상기 제2시간축 반전회로의 출력신호를 가산하여 비선형 엠퍼시스 처리된 신호를 얻는 가산회로로 구성된 것을 특징으로 하는 비선형 엠퍼시스장치.
제2항에 있어서, 상기 비선형 증폭기는 상기 시간축 반전형 직선위상필터의 출력신호를 양의 이득으로 증폭하고, 그 증폭된 신호의 진폭의 소정의 역치레벨이내로 제한하는 것을 특징으로 하는 비선형 엠퍼시스장치.
소정주기를 각각 지니는 연속적인 시간단위마다 입력신호의 시간순서를 반전하는 제1시간축 반전회로, 상기 제1시간축 반전회로의 출력신호를 상기소정 주기의 2배의 주기만큼 지연시키는 지연회로, 상기 각 시간단위의 상기 입력신호의 시간순서와 동일하게 되도록 상기 소정주기를 각각 지니는 연속적인 시간단위마다 지연회로의 출력신호의 시간순서를 반전하는 제2시간축 반전회로와, 상기 제2시간축 반전회로의 출력신호를 필터링하는 제1IIR형필터와, 상기 소정주기 간격에서 절환함으로써 상기 제1시간축 반전회로의 출력신호 및 상기 지연회로의 출력신호를 교호로 선택하는 제1선택기, 상기 소정주기의 간격에서 상기 제1선택기의 절환동작과 역위상으로 절환함으로써 상기 지연회로의 출력신호 및 상기 제1시간축 반전회로의 출력신호를 교호로 선택하는 제2선택기, 상기 제1선택기의 출력신호를 필터링하는 제2IIR형 필터, 상기 제2선택기의 출력신호를 필터링하는 제3IIR형 필터, 상기 소정주기의 간격에서 상기 제1선택기의 절환동작과 동위상으로 절환함으로써 상기 제2IIR형 필터의 출력신호 및 제3IIR형 필터의 출력신호를 교호로 선택하는 제3선택기, 상기 소정주기를 각각 지니는 연속적인 시간단위마다 상기 제3선택기의 출력신호의 시간순서를 반전하는 제3시간축 반전회로 및 상기 제1IIR형 필터의 출력신호와 상기 제3시간축 반전회로의 출력신호를 가산해서 시간축 반전형 직선위상필터의 출력신호를 얻는 가산기를 구비한 시간축 반전형 직선위상필터와, 상기 시간축 반전형 직선위상필터의 출력신호를 비선형적으로 증폭하는 비선형 증폭기와, 상기 비선형 증폭기의 출력신호와 상기 제2시간축 반전회로의 출력신호를 가산하여 비선형 엠퍼시스 처리된 신호를 얻는 연산회로로 구성된 것을 특징으로 하는 비선형 엠퍼시스장치.
제4항에 있어서, 상기 비선형 증폭기는 상기 시간축 반전형 직선위상필터의 출력신호를 양의 이득으로 증폭하고 그 증폭된 신호의 진폭을 소정의 역치레벨이내로 제한하며, 상기 연산회로는 상기 제2시간축 반전회로의 출력신호로부터 비선형 증폭기의 출력신호를 감산하는 감산기로 구성된 것을 특징으로 하는 비선형 디엠퍼시스장치.
제4항에 있어서, 상기 비선형 증폭기는 상기 시간축 반전형 직선위상필터의 출력신호를 음의 이득으로 증폭하고 그 증폭된 신호의 진폭을 소정의 역치레벨이내로 제한하며, 상기 연산회로는 상기 제2시간축 반전회로의 출력신호와 비선형 증폭기의 출력신호를 가산하는 가산기로 구성된 것을 특징으로 하는 비선형 디엠퍼시스장치.