JP3231277B2 - アナログｆｉｆｏメモリ装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はアナログＣＭＯＳ−
ＬＳＩに関するものであり、特にアナログＦＩＦＯメモ
リ内部で発生する固定パターンノイズを低減する技術に
関する。

【０００２】

【従来の技術】周知のようにＣＭＯＳ−ＬＳＩ技術は発
展を遂げているが、アナログＣＭＯＳ−ＬＳＩ設計の分
野において用いられる素子の１つにアナログＦＩＦＯメ
モリがある。アナログＦＩＦＯメモリとは、デジタルＦ
ＩＦＯメモリと同様にアナログ信号を一定時間だけ遅延
させて出力する素子である。

【０００３】図２２はアナログＦＩＦＯメモリの基本構
成を示す図である。図２２に示すように、アナログＦＩ
ＦＯメモリは基本的には入力バッファ、出力バッファ、
記憶素子（メモリセル）及びアドレスカウンタから構成
される。アナログＦＩＦＯメモリは、アドレスカウンタ
から出力されるメモリセル選択信号に従って記憶素子を
指定し、指定した記憶素子に記憶されたアナログ信号値
を電圧又は電荷の形で出力バッファを介して出力し、次
にその時点で入力バッファに入力されている電圧値又は
電荷量を記憶素子に書き込む。すなわちアナログＦＩＦ
Ｏメモリは、アドレスカウンタで指定されたメモリセル
に対していわゆるリードモディファイライト動作を行
う。アドレスカウンタは通常巡回カウンタになってお
り、アナログＦＩＦＯメモリはアドレスが一巡する期間
だけ信号を遅延させることができる。

【０００４】

【発明が解決しようとする課題】アナログＦＩＦＯメモ
リでは、通常、記憶素子として容量素子を用いるが、容
量素子はノイズの影響を受けやすいので、アナログＦＩ
ＦＯメモリの入力電圧Ｖinには、ノイズが容量に蓄積さ
れることによって生じるオフセット電圧Ｖnoiseが加わ
る。またこのオフセット電圧Ｖnoise は記憶素子の物理
的な位置によってばらつくことが知られている。すなわ
ち、出力電圧Ｖout は記憶素子のアドレスをｎとすると
以下の式で表すことができる。 Ｖout＝Ｖin＋Ｖnoise(n)

【０００５】すなわち、オフセット電圧Ｖnoiseは記憶
素子のアドレスｎの関数としてあらわされる。このよう
なオフセット電圧Ｖnoise(n) は一般的に固定パターン
ノイズと呼ばれる。

【０００６】図２３はアナログＦＩＦＯメモリにおいて
固定パターンノイズが現れる理由を説明するための図で
ある。アナログＦＩＦＯメモリは一般的には複数の記憶
素子（通常は容量素子を用いる）が並列に接続されたメ
モリバスを並列に接続して構成される。図２３（ａ）で
は、４つのメモリバスを２つのマルチプレクサを用いて
並列接続して構成したアナログＦＩＦＯメモリを示して
いる。図２３（ａ）に示すアナログＦＩＦＯメモリで
は、アナログ信号の通過する経路は記憶されるメモリバ
ス毎に４つに分類される。この場合、各マルチプレクサ
の内部に用いられるアナログスイッチによって生じるク
ロックフィードスルーやスイッチオフ時の寄生電荷が記
憶素子に漏れてオフセット電圧として記憶素子に蓄えら
れる。この漏れ量はアナログスイッチ毎に微妙に異なる
ため、出力信号には図２３（ｂ）に示すようなオフセッ
ト電圧が加わることになる。これがいわゆる固定パター
ンノイズである。

【０００７】このような固定パターンノイズは、アナロ
グＦＩＦＯメモリをＴＶ信号処理に用いようとすると
き、大きな障害となる。

【０００８】ＴＶ信号の場合には、人間の目が明るさに
対して非常に敏感であるために、信号に対する雑音の比
のスペックが−６０ｄＢ以下と極めて厳しく、アナログ
ＦＩＦＯメモリの固定パターンノイズがこのスペックを
満たさなければＴＶ画像上にノイズとして見えてしま
う。

【０００９】一方、スイッチング素子のオフセットは寄
生抵抗、寄生容量、又はスイッチングの微妙なタイミン
グに起因するものであるが、その厳密な解析は未だでき
ていないのが現状であり、オフセットのばらつきをなく
すことは極めて困難である。しかも、通常のＬＳＩの製
造プロセスに由来する素子特性のばらつきを考慮する
と、製造プロセスによって固定パターンノイズノイズを
ＴＶ信号のスペック以下に抑え込むのはほとんど不可能
である。

【００１０】したがって、アナログＦＩＦＯメモリをＴ
Ｖ信号処理に用いたときには、このような固定パターン
ノイズによってＴＶ画像上にノイズが現れてしまい、画
質が劣化してしまうという問題があった。

【００１１】これまでにもアナログＦＩＦＯメモリの開
発例はあるが(K.Matsui,T.Matsuuraet al.,"ＣＭＯＳ v
edeo Filters Using Switched Capacitor 14MHz Circui
ts",IEEE J.Solid-State Circuits,pp.1096-1101,198
5.，Ken A.Nishimura,Paul R.Gray,"A Monolithic Anal
og Video Comb Filter in 1.2-um ＣＭＯＳ",IEEE Jour
nal of Solid-State Circuits,VOL.28,NO.12,pp1331-13
39,DECEMBER 1993.) 、このような固定パターンノイズ
が発生するため、ＴＶ信号処理には実用化されていな
い。この問題は、最初の報告から実に10年以上も未解決
のまま今日にいたっている。

【００１２】前記の問題に鑑み、本発明は、アナログＦ
ＩＦＯメモリ内部で生じた固定パターンノイズが信号成
分に与える影響を低減することができるアナログＦＩＦ
Ｏメモリ装置を提供することを目的とするものであり、
特にＴＶ信号処理に用いた場合のＴＶ画質に対する悪影
響を解消することを目的とする。

【００１３】

【課題を解決するための手段】前記の課題を解決するた
めに、請求項１の発明が講じた解決手段は、アナログ信
号を記憶する複数の記憶素子を有し、入力したアナログ
信号を所定時間遅延させて入力順に出力するアナログＦ
ＩＦＯメモリを備えたアナログＦＩＦＯメモリ装置とし
て、前記アナログＦＩＦＯメモリの出力信号に対し、前
記アナログＦＩＦＯメモリ内部で生じた固定パターンノ
イズの周波数が信号帯域よりも高周波側に遷移するよ
う、周波数変調する変換を行う出力側変換部と、前記ア
ナログＦＩＦＯメモリの入力信号に対し、前記出力側変
換部の変換と逆の変換を行う入力側変換部とを備え、前
記入力側変換部は、前記アナログＦＩＦＯメモリの信号
入出力タイミングに同期して、前記アナログＦＩＦＯメ
モリの入力信号に対して正転操作及び反転操作を交互に
行うものであり、前記出力側変換部は、前記アナログＦ
ＩＦＯメモリの信号入出力タイミングに同期して、前記
アナログＦＩＦＯメモリの出力信号に対して正転操作及
び反転操作を交互に行うものであり、かつ、前記アナロ
グＦＩＦＯメモリは、保持する信号数である遅延段数が
可変に構成されており、当該アナログＦＩＦＯメモリ装
置は、前記出力側変換部の出力信号を、前記アナログＦ
ＩＦＯメモリの遅延段数が偶数及び奇数のいずれか一方
であるときは反転する一方、他方であるときは反転しな
い信号反転手段を備えているものである。

【００１４】請求項１の発明によると、出力側変換部に
よる周波数変調によって、アナログＦＩＦＯメモリ内部
で生じた固定パターンノイズの周波数は信号帯域よりも
高周波側に遷移され、かつ、信号成分の周波数特性は変
化しないので、固定パターンノイズと信号成分とを周波
数的に分離することができる。したがって、信号成分に
影響を及ぼすことなく、固定パターンノイズが信号成分
に与える影響を低減することができる。また、固定パタ
ーンノイズは、出力側変換部によって、アナログＦＩＦ
Ｏメモリの信号入出力タイミングに同期して正転操作及
び反転操作が交互に行われるので、アナログＦＩＦＯメ
モリの信号入出力動作の半分の周波数の変調を受けるこ
とになる。一方、当該アナログＦＩＦＯメモリ装置の入
力信号は、入力側変換部によって、アナログＦＩＦＯメ
モリの信号入出力タイミングに同期して正転操作及び反
転操作が交互に行われると共に、出力側変換部によっ
て、アナログＦＩＦＯメモリの信号入出力タイミングに
同期して正転操作及び反転操作が交互に行われるので、
当該アナログＦＩＦＯメモリ装置の出力信号は入力信号
に対して正相又は逆相の信号になるだけである。すなわ
ち、信号成分は周波数変調を受けない。このため、固定
パターンノイズの周波数がアナログＦＩＦＯメモリの信
号入出力動作の半分の周波数だけ高周波側に遷移する。
したがって、固定パターンノイズと信号成分とを周波数
的に確実に分離することができる。さらに、アナログＦ
ＩＦＯメモリの遅延段数に拘わらず、出力信号を正相出
力及び逆相出力のいずれかに常に固定することができ
る。

【００１５】また、請求項２の発明が講じた解決手段
は、アナログ信号を記憶する複数の記憶素子を有し、入
力したアナログ信号を所定時間遅延させて入力順に出力
するアナログＦＩＦＯメモリを備えたアナログＦＩＦＯ
メモリ装置として、前記アナログＦＩＦＯメモリの出力
信号に対し、前記アナログＦＩＦＯメモリ内部で生じた
固定パターンノイズのレベルが信号レベルに対して圧縮
されるよう、電圧変換を行う出力側変換部と、前記アナ
ログＦＩＦＯメモリの入力信号に対し、前記出力側変換
部の変換と逆の変換を行う入力側変換部とを備え、前記
入力側変換部は、前記アナログＦＩＦＯメモリの入力信
号に対し、対数関数に従った電圧変換を行うものであ
り、前記出力側変換部は、前記アナログＦＩＦＯメモリ
の出力信号に対し、前記入力側変換部における電圧変換
で用いた対数関数の逆関数である指数関数に従った電圧
変換を行うものである。

【００１６】請求項２の発明によると、出力側変換部に
おける電圧変換によってアナログＦＩＦＯメモリ内部で
生じた固定パターンノイズのレベルは信号レベルに対し
て圧縮され、かつ、信号成分のレベルは変化しないの
で、固定パターンノイズと信号成分とを電圧レベル的に
分離することができる。したがって、信号成分に影響を
及ぼすことなく、固定パターンノイズが信号成分に与え
る影響を低減することができる。

【００１７】また、請求項３の発明が講じた解決手段
は、ＴＶ信号の遅延用に用いられるアナログＦＩＦＯメ
モリ装置として、アナログ信号を記憶する複数の記憶素
子及び信号の入出力を行う記憶素子を順に指定するカウ
ンタを有し、入力したアナログ信号を所定時間遅延させ
て入力順に出力するアナログＦＩＦＯメモリと、ＴＶ画
像において前記アナログＦＩＦＯメモリ内部で生じた固
定パターンノイズが視覚的に除去されるよう，前記アナ
ログＦＩＦＯメモリの記憶素子とＴＶ画像上の位置との
対応をＴＶ画像の更新毎に変えるべく、ＴＶ垂直同期信
号に基づいて、ＴＶ画像の更新毎に異なるタイミングで
前記アナログＦＩＦＯメモリのカウンタをリセットする
リセット手段とを備えているものである。

【００１８】請求項３の発明によると、リセット手段に
よってアナログＦＩＦＯメモリのカウンタをＴＶ画像の
更新毎に異なるタイミングでリセットすることによっ
て、アナログＦＩＦＯメモリの記憶素子とＴＶ画像上の
位置との対応が、ＴＶ画像において固定パターンノイズ
が視覚的に除去されるように変化する。したがって、固
定パターンノイズが信号成分に与える影響をＴＶ画像上
で視覚的に低減することができる。

【００１９】

【発明の実施の形態】まず、本発明の基本的な原理につ
いて説明する。

【００２０】図１は本発明に係るアナログＦＩＦＯメモ
リ装置における固定パターンノイズ低減の原理を説明す
るための図である。図１に示すように、本発明に係るア
ナログＦＩＦＯメモリ装置は、アナログＦＩＦＯメモリ
１０１に入力される信号Ｖin(t,v) に対して前処理とし
て変換Ｆを行う入力側変換部１０２と、アナログＦＩＦ
Ｏメモリ１０１から出力された信号に対して前処理の逆
変換Ｆ^-1を行う出力側変換部１０３とを備えている。

【００２１】図１に示すようなアナログＦＩＦＯメモリ
装置では、入力信号Ｖin(t,v) は入力側変換部１０２に
よる変換Ｆ及び出力側変換部１０３による逆変換Ｆ^-1に
よって結果的には変換の影響を受けずにそのまま出力さ
れるが、アナログＦＩＦＯメモリ１０１内部で生じた固
定パターンノイズＮ(t,v) は出力側変換部１０３による
逆変換Ｆ^-1によってＦ^-1（Ｎ(t,v) ）と変換されて出力
される。したがって、出力側変換部１０３の出力は、 Ｖin(t,v) ＋Ｆ^-1（Ｎ(t,v) ） となる。すなわち、出力側変換部１０３における逆変換
Ｆ^-1をうまく設定すれば固定パターンノイズが信号に及
ぼす影響を低減できるわけである。しかも入力側変換部
１０２における変換Ｆを出力側変換部１０３における逆
変換Ｆ^-1と逆の変換に設定すれば入力信号Ｖin(t,v) に
は何ら影響を与えることはない。

【００２２】アナログＦＩＦＯメモリの出力側における
逆変換Ｆ^-1を、アナログＦＩＦＯメモリ内部で生じた固
定パターンノイズが信号成分に与える影響を低減するた
めの変換とみなせば、アナログＦＩＦＯメモリの入力側
における変換Ｆが、この変換の逆変換に相当することに
なる。

【００２３】本発明は、このような原理に基づき、変換
Ｆ及び逆変換Ｆ^-1を時間（又は周波数）、電圧、さらに
は人間の視覚の観点から設定することによって、アナロ
グＦＩＦＯメモリ内部で発生する固定パターンノイズが
信号に及ぼす影響を低減するものである。

【００２４】（第１の実施形態） 本発明の第１の実施形態に係るアナログＦＩＦＯメモリ
装置は、変換Ｆ及び逆変換Ｆ^-1を時間（又は周波数）の
観点から設定したものである。すなわち、アナログＦＩ
ＦＯメモリ内部で生じる固定パターンノイズは低周波成
分として発生しやすいことに着目し、いわゆるチョッパ
回路の原理をアナログＦＩＦＯメモリに応用することに
よって固定パターンノイズを高周波成分に追いやり、し
かる後にフィルタを用いてこれを取り除くというもので
ある。

【００２５】図２は本実施形態に係るアナログＦＩＦＯ
メモリ装置の構成の概略を示す図である。図２に示すよ
うに、本実施形態に係るアナログＦＩＦＯメモリ装置は
アナログＦＩＦＯメモリ１の入力側及び出力側にそれぞ
れ乗算器２，３を備えており、さらに出力側乗算器３の
出力信号の高周波成分を除去する低域通過フィルタ４を
備えている。

【００２６】図３は図２に示す本実施形態に係るアナロ
グＦＩＦＯメモリ装置における信号及び固定パターンノ
イズの波形を示す図である。図３において、（ａ）は入
力信号Ｓ１、（ｂ）はアナログＦＩＦＯメモリ１の出力
信号のうちの信号成分Ｓ２、（ｃ）は出力側乗算器３の
出力信号のうちの信号成分Ｓ３、（ｄ）はアナログＦＩ
ＦＯメモリ１内部で生じた固定パターンノイズＮ１、
（ｅ）は出力側乗算器３の出力信号のうちの固定パター
ンノイズ成分Ｎ２である。

【００２７】入力側乗算器２及び出力側乗算器３はアナ
ログＦＩＦＯメモリ１の入力信号及び出力信号に対して
アナログＦＩＦＯメモリ１の信号入出力タイミングに同
期して（すなわちアナログＦＩＦＯメモリ１を駆動する
クロック信号に同期して）正転操作及び反転操作を交互
に繰り返し行う。すなわち、入力側乗算器２及び出力側
乗算器３によっていわゆるチョッパ操作が行われる。

【００２８】このような操作により、図３（ａ）〜
（ｃ）に示すように、入力信号Ｓ１の波形は入力側乗算
器２によって一旦変調されるものの、出力側乗算器３に
よって再び変調されることによって、元の信号波形のま
ま出力される。しかしながら、アナログＦＩＦＯメモリ
１内部で生じた固定パターンノイズは出力側乗算器３に
よる変調しかうけないので、通常であれば図３（ｄ）に
示すような固定パターンノイズＮ１が出力されるところ
を、正転操作及び反転操作を交互にうけるために、出力
側乗算器３から出力される固定パターンノイズ成分Ｎ２
は図３（ｅ）に示すような波形になる。

【００２９】これを周波数スペクトルで見ると図４のよ
うになる。すなわち、チョッパ操作を行わない場合は図
４（ａ）に示すように信号帯域内に固定パターンノイズ
のスペクトルがあるので信号と固定パターンノイズとを
分離することはできないが、本実施形態のようにチョッ
パ操作を行うと、図４（ｂ）に示すように信号帯域の外
に固定パターンノイズのスペクトルを追いやることがで
きるので、低域通過フィルタ（ＬＰＦ）４によって固定
パターンノイズ成分を取り除くことが可能になる。

【００３０】ここで重要なことは、アナログＦＩＦＯメ
モリ１の信号入出力タイミングと入力側及び出力側乗算
器２，３の正転操作と反転操作との切り替えタイミング
とを同期させることである。これにより、入力側及び出
力側乗算器２，３の操作の切替え時にアナログＦＩＦＯ
メモリ１の信号入出力が行われないようにすることがで
き、乗算器２，３による反転操作における過渡的な信号
がアナログＦＩＦＯメモリ１に記憶されることを防止す
ることができる。通常のチョッパ回路ではこのような同
期は不必要であるが、本実施形態においてはアナログＦ
ＩＦＯメモリ１の入出力タイミングと入力側及び出力側
乗算器２，３の正転操作と反転操作との切り替えタイミ
ングとの同期は必須である。これにより、入力信号波形
を完全に保ちつつチョッパ操作を行うことが可能にな
る。

【００３１】図２では、アナログＦＩＦＯメモリ１の駆
動クロック信号（周波数ｆclk ）と入力側及び出力側乗
算器２，３の駆動信号（周波数ｆclk ／２）とを同期さ
せることにより、アナログＦＩＦＯメモリ１の信号入出
力タイミングと入力側及び出力側乗算器２，３の正転操
作と反転操作との切り替えタイミングとを同期させてい
る。

【００３２】このとき、入力信号Ｓ１として図３（ａ）
に示すようなＤＣ成分が入力されたと仮定する。すると
入力側乗算器２を通過してアナログＦＩＦＯメモリ１に
書き込まれる信号は図３（ｂ）に示すように周波数ｆcl
k ／２で変調された信号Ｓ２になる。この信号Ｓ２はア
ナログＦＩＦＯメモリ１から出力されると出力側乗算器
３によって同様に変調されるため、図３（ｃ）に示すよ
うに元のＤＣ成分に変換される。すなわち、入力時に施
した操作と全く逆の操作を出力時に行うことによって入
力信号波形が完全に復元される。

【００３３】なお入力信号Ｓ１が、入力側で正転されか
つ出力側で正転される操作又は入力側で反転されかつ出
力側で反転される操作を受ける場合は、出力信号Ｓ３は
正相出力信号になり、一方、入力信号Ｓ１が、入力側で
正転されかつ出力側で反転される操作又は入力側で反転
されかつ出力側で正転される操作を受ける場合は、出力
信号Ｓ３は逆相出力信号になるが、いずれの場合でも、
信号と固定パターンノイズとを周波数的に分離すること
ができる。

【００３４】図５は本発明の第１の実施形態に係るアナ
ログＦＩＦＯメモリ装置の回路構成を示す図である。図
５において、１０はアナログＦＩＦＯメモリ、２１は入
力信号に対して正転操作及び反転操作を交互に行う入力
側信号反転手段としての第１のアナログ乗算器、２２は
第１のアナログ乗算器２１の正転操作及び反転動作を切
替制御する信号を生成出力する第１の分周器、２６はア
ナログＦＩＦＯメモリ１０から出力された信号に対して
正転操作及び反転操作を交互に行う出力側信号反転手段
としての第２のアナログ乗算器、２７は第２のアナログ
乗算器２６の正転操作及び反転操作を切替制御する信号
を生成出力する第２の分周器、２８は第２のアナログ乗
算器２６の出力信号から高周波成分を除去する低域通過
フィルタである。第１及び第２の分周器２２，２７はア
ナログＦＩＦＯメモリ１０を駆動するクロック信号を分
周することによって第１及び第２のアナログ乗算器２
１，２６の制御信号を生成するものであり、Ｄフリップ
フロップ２２ａ，２７ａを用いた簡易な構成によって実
現されている。

【００３５】第１のアナログ乗算器２１及び第１の分周
器２２によって入力側変換部２０が構成されており、第
２のアナログ乗算器２６及び第２の分周器２７によって
出力側変換部２５が構成されている。

【００３６】アナログＦＩＦＯメモリ１０は、複数の記
憶素子（メモリセル）１１とそれぞれ接続された複数の
メモリバス１２、信号の入出力を行うメモリバス１２の
アドレスを指示する第１のアドレスデコーダ１３、信号
の読み書きを行うメモリセル１１のメモリバス１２にお
けるアドレスを指示する第２のアドレスデコーダ１４、
第１のアドレスデコーダ１３によって指示された一のメ
モリバス１２に信号を入力する入力側マルチプレクサ１
５、第１のアドレスデコーダ１３によって指示された一
のメモリバス１２から信号を出力する出力側マルチプレ
クサ１６、外部から与えられたクロック信号を計数し、
この計数データに基づいて第１及び第２のアドレスデコ
ーダ１３，１４に信号の読み書きを行うメモリセル１１
を指示するカウンタ１７、入力バッファ１８、及び出力
バッファ１９を備えている。

【００３７】本実施形態に係るアナログＦＩＦＯメモリ
装置の動作について説明する。

【００３８】入力信号は第１のアナログ乗算器２１に入
力され、第１のアナログ乗算器２１は第１の分周器２２
から生成出力された制御信号の論理レベルに従って入力
信号を交互に正転又は反転してアナログＦＩＦＯメモリ
１０に入力する。

【００３９】アナログＦＩＦＯメモリ１０では、外部か
ら与えれられるクロック信号に同期してリードモディフ
ァイライト動作が行われる。カウンタ１７によって信号
の読み書きを行うメモリセル１１が指示されると、第１
のアドレスデコーダ１３によって一のメモリバス１２の
アドレスが指示されると共に第２のアドレスデコーダ１
４によって前記一のメモリバス１２における一のメモリ
セル１１のアドレスが指示される。出力側マルチプレク
サ１６は第１のアドレスデコーダ１３によって指示され
た前記一のメモリバス１２から、第２のアドレスデコー
ダ１４によって指示された前記一のメモリセル１１に記
憶された信号を読み出す。読み出された信号は出力バッ
ファ１９を介してアナログＦＩＦＯメモリ１０から出力
される。

【００４０】一方、アナログＦＩＦＯメモリ１０に入力
された信号は、入力バッファ１８を介して入力側マルチ
プレクサ１５に入力される。入力側マルチプレクサ１５
は第１のアドレスデコーダ１３によって指示された前記
一のメモリバス１２に入力信号を入力する。信号入力さ
れた前記一のメモリバス１２は、第２のアドレスデコー
ダ１４によって指示された前記一のメモリセル１１に入
力信号を記憶させる。

【００４１】アナログＦＩＦＯメモリ１０の出力信号は
第２のアナログ乗算器２６に入力され、第２のアナログ
乗算器２６は第２の分周器２７から生成出力された制御
信号の論理レベルに従ってアナログＦＩＦＯメモリ１０
の出力信号を交互に正転又は反転して出力する。第２の
アナログ乗算器２６の出力信号のうち低周波ノイズ成分
は低域通過フィルタ２８によって除去される。

【００４２】図６はアナログＦＩＦＯメモリ１０の信号
読み書き動作及び第１及び第２のアナログ乗算器２１，
２６の正転操作と反転操作との切替動作のタイミングを
示すタイミングチャートである。図６に示すように、ア
ナログＦＩＦＯメモリ１０では、カウンタ１７によって
指示されたメモリセル１１に蓄えられた信号をまず読み
出し、次にこの信号読み出しを行ったメモリセル１１に
信号を書き込む。すなわち、いわゆるリードモディファ
イライト動作を行う。

【００４３】アナログＦＩＦＯメモリ１０の信号読み書
き動作に同期して、第１及び第２のアナログ乗算器２
１，２６は正転操作及び反転操作を交互に繰り返し行
う。この同期は、第１及び第２のアナログ乗算器２１，
２６を、アナログＦＩＦＯメモリ１０を駆動するクロッ
ク信号を第１及び第２の分周器２２，２７によって分周
して生成した信号によって制御することによって実現さ
れる。第１及び第２の分周器２２，２７は共に２分周器
を構成するので、アナログＦＩＦＯメモリ１０を駆動す
るクロック信号の周波数をｆclk とすると、第１及び第
２のアナログ乗算器２１，２６に与えられる制御信号の
周波数はｆclk ／２になる。したがって、アナログＦＩ
ＦＯメモリ１０内部で生じる固定パターンノイズは第１
及び第２のアナログ乗算器２１，２６によるチョッパ操
作によってｆclk ／２だけ高周波側にシフトする。この
ため、固定パターンノイズと信号帯域とを分離するため
には、以下の条件を満たすことが好ましい。 ｆclk ＞４×ｆsignal ここで、ｆsignalは信号帯域の上限周波数である。

【００４４】なお図６では、第１のアナログ乗算器２
１，２６の正転操作及び反転操作は常に同じであるの
で、アナログＦＩＦＯメモリ１０の遅延段数が偶数であ
るときは出力信号は正相出力信号になる一方、アナログ
ＦＩＦＯメモリ１０の遅延段数が奇数であるときは出力
信号は逆相出力信号になるが、いずれの場合でも信号と
固定パターンノイズとを周波数的に分離することができ
る。

【００４５】また、第１のアナログ乗算器２１が正転操
作を行うときは第２のアナログ乗算器２６は反転操作を
行う一方、第１のアナログ乗算器２１が反転操作を行う
ときは第２のアナログ乗算器２６は正転操作を行うよう
に制御してもかまわない。この場合には、アナログＦＩ
ＦＯメモリ１０の遅延段数が偶数であるときは出力信号
は逆相出力信号になる一方、アナログＦＩＦＯメモリ１
０の遅延段数が奇数であるときは出力信号は正相出力信
号になるが、この場合でもいずれのときも信号と固定パ
ターンノイズとを周波数的に分離することができる。

【００４６】なお、本実施形態で採用したチョッパ操作
は低周波ノイズを除去するときには有効に作用するが、
高周波ノイズに対しては有効ではない。例えばアナログ
ＦＩＦＯメモリ１０から周波数ｆclk ／２の高周波ノイ
ズが発生したとすると、本実施形態のような周波数ｆcl
k ／２の変調をかけた場合にはこの高周波ノイズは逆に
低周波ノイズになってしまい、信号帯域と重なってしま
うためうまく除去できない。すなわち本実施形態は、ア
ナログＦＩＦＯメモリ１０で発生する固定パターンノイ
ズは低周波であることに着目して実現したものである。
この点について説明する。

【００４７】図７はアナログＦＩＦＯメモリ１０におけ
るメモリセルのアドレッシングの例を示す図であり、１
１はメモリセル、１２はメモリバスである。同図中、
（ａ）はメモリバス１２に対して垂直方向にアドレッシ
ングを行う垂直アドレッシング、（ｂ）はメモリバス１
２に対して平行にアドレッシングを行う平行アドレッシ
ングを示している。アナログＦＩＦＯメモリ１０が、ｎ
個のメモリセル１１にそれぞれ接続されたｍ個のメモリ
バス１２によって構成されているものとすると、図７
（ａ）に示すような垂直アドレッシングの場合には固定
パターンノイズはｆclk ／ｍの周波数成分を持ち、図７
（ｂ）に示すような平行アドレッシングの場合には固定
パターンノイズはｆclk ／ｎの周波数成分を持つ。ｍや
ｎは通常十分大きな数になるので、固定パターンノイズ
の周波数はアナログＦＩＦＯメモリ１０を駆動するクロ
ック周波数ｆclk に比べて十分低いものとみなすことが
できる。したがって、本実施形態で採用したチョッパ操
作は固定パターンノイズを除去するのに効果的に作用す
る。

【００４８】図８は本実施形態に係るアナログＦＩＦＯ
メモリ装置の変形例を示す図であり、アナログＦＩＦＯ
メモリ１０の遅延段数を可変にした場合に本実施形態を
応用したものである。図８において、低域通過フィルタ
２８の後段に信号反転手段２９が付加された以外は、図
５に示す本実施形態に係るアナログＦＩＦＯメモリ装置
と同様の構成からなる。信号反転手段２９は、アナログ
ＦＩＦＯメモリ１０の遅延段数が変わっても、入力信号
に対する出力信号の位相が一定になるようにするもので
ある。この変形例では、信号反転手段２９は、アナログ
ＦＩＦＯメモリ１０の遅延段数を制御する信号を入力と
し、アナログＦＩＦＯメモリ１０の遅延段数が奇数のと
きのみ、低域通過フィルタ２８から出力された信号を反
転する。

【００４９】図５に示す本実施形態に係るアナログＦＩ
ＦＯメモリ装置では、アナログＦＩＦＯメモリ１０にお
ける遅延段数が偶数の場合には、入力信号は、第１のア
ナログ乗算器２１によって反転されてアナログＦＩＦＯ
メモリ１０に入力されたときはアナログＦＩＦＯメモリ
１０から出力されると第２のアナログ乗算器２６によっ
て反転される一方、第１のアナログ乗算器２１によって
正転されてアナログＦＩＦＯメモリ１０に入力されたと
きはアナログＦＩＦＯメモリ１０から出力されると第２
のアナログ乗算器２６によって正転される。したがっ
て、出力信号は入力信号に対して正相出力になる。

【００５０】ところがアナログＦＩＦＯメモリ１０にお
ける遅延段数が奇数の場合には、入力信号は、第１のア
ナログ乗算器２１によって反転されてアナログＦＩＦＯ
メモリ１０に入力されたときはアナログＦＩＦＯメモリ
１０から出力されると第２のアナログ乗算器２６によっ
て正転される一方、第１のアナログ乗算器２１によって
正転されてアナログＦＩＦＯメモリ１０に入力されたと
きはアナログＦＩＦＯメモリ１０から出力されると第２
のアナログ乗算器２６によって正転される。したがっ
て、出力信号は入力信号に対して逆相出力になる。

【００５１】したがって、アナログＦＩＦＯメモリ１０
の遅延段数を可変にした場合には、出力信号はアナログ
ＦＩＦＯメモリ１０における遅延段数に応じて正相と逆
相とに切り替わってしまう。

【００５２】そこで、図８に示す本実施形態の変形例で
は、低域通過フィルタ２８の後段に信号反転手段２９を
設けて、アナログＦＩＦＯメモリ１０における遅延段数
が奇数になるときにのみ信号反転手段２９によって出力
信号を反転するように構成している。これにより、アナ
ログＦＩＦＯメモリ１０の遅延段数に拘わらず、入力信
号に対して常に正相出力信号を得ることができる。

【００５３】なお、信号反転手段２９はアナログＦＩＦ
Ｏメモリ１０の遅延段数が偶数のときのみ、低域通過フ
ィルタ２８から出力された信号を反転するようにしても
よい。このときは、入力信号に対して常に逆相出力信号
を得ることができる。

【００５４】さらに、第１のアナログ乗算器２１が正転
操作を行うときは第２のアナログ乗算器２６は反転操作
を行う一方、第１のアナログ乗算器２１が反転操作を行
うときは第２のアナログ乗算器２６は正転操作を行うよ
うに制御した場合でも、信号反転手段２９を設けること
によって同様の効果が得られる。この場合には、信号反
転手段２９がアナログＦＩＦＯメモリ１０の遅延段数が
偶数のときのみ低域通過フィルタ２８から出力された信
号を反転するようにしたときは、入力信号に対して常に
正相出力信号を得ることができ、信号反転手段２９がア
ナログＦＩＦＯメモリ１０の遅延段数が奇数のときのみ
低域通過フィルタ２８から出力された信号を反転するよ
うにしたときは、入力信号に対して常に逆相出力信号を
得ることができる。

【００５５】また本実施形態では、アナログＦＩＦＯメ
モリ１０がアナログ差動信号を扱う場合には、アナログ
乗算器２１，２６の代わりに図９に示すような簡易な構
成の信号反転回路を用いることができる。図９におい
て、３１ａ，３１ｂは信号入力端子、３２は制御信号入
力端子、３３ａ，３３ｂは信号出力端子、３４ａ，３４
ｂ，３４ｃ，３４ｄはスイッチ、３５ａ，３５ｂはサン
プルホールド回路（ＳＨ）である。信号の正転操作の場
合はスイッチ３４ａ，３４ｄをオン状態にすると共にス
イッチ３４ｂ，３４ｃをオフ状態にしてサンプルホール
ド回路３５ａ，３５ｂに信号を入力する一方、信号の反
転操作の場合はスイッチ３４ｂ，３４ｃをオン状態にす
ると共にスイッチ３４ａ，３４ｄをオフ状態にしてサン
プルホールド回路３５ａ，３５ｂに極性を反転して信号
を入力する。スイッチ３４ａ〜３４ｄの切り替えは端子
３２に入力される制御信号によって制御される。このよ
うな簡単な構成によって、信号出力端子３３ａ，３３ｂ
に現れる信号の極性を所定のタイミングで反転すること
ができる。

【００５６】（第２の実施形態） 本発明の第２の実施形態は、第１の実施形態で説明した
チョッパ操作を並列構成のアナログＦＩＦＯメモリ装置
に応用するものである。

【００５７】図１０は第１の実施形態で説明したチョッ
パ操作を並列構成のアナログＦＩＦＯメモリ装置に応用
した場合を示す図であり、同図中、（ａ）は概略構成を
示す図、（ｂ）は（ａ）に示すアナログＦＩＦＯメモリ
装置における，アクセスするメモリと乗算器の操作との
対応を示すタイミングチャートである。図１０（ａ）に
示すアナログＦＩＦＯメモリ装置は第１及び第２のアナ
ログＦＩＦＯメモリ１ａ，１ｂを備えており、第１及び
第２の切替手段５，６によって信号の入出力の切替を行
い、第１のアナログＦＩＦＯメモリ１ａと第２のアナロ
グＦＩＦＯメモリ１ｂとに順に交互にリードモディファ
イライト動作を行う。並列構成のアナログＦＩＦＯメモ
リ装置は、複数個のアナログＦＩＦＯメモリを巡回して
動作させることによって各アナログＦＩＦＯメモリに要
求される動作速度を低く抑えることができる。

【００５８】並列構成のアナログＦＩＦＯメモリ装置
は、通常、偶数個のアナログＦＩＦＯメモリを用いて構
成されることが多い。この場合、第１の実施形態で説明
したようなチョッパ操作によって正転操作と反転操作と
を交互に行うと、各アナログＦＩＦＯメモリについては
常に同じ操作が行われることになる。例えば図１０
（ｂ）に示すように、第１のアナログＦＩＦＯメモリ１
ａがアクセスされるときは入力側及び出力側乗算器２，
３によって常に正転操作が行われる一方、第２のアナロ
グＦＩＦＯメモリ１ｂがアクセスされるときは入力側及
び出力側乗算器２，３によって常に反転操作が行われ
る。

【００５９】したがって、偶数個のアナログＦＩＦＯメ
モリからなる並列構成のアナログＦＩＦＯメモリ装置で
は、チョッパ操作を行う場合には、各アナログＦＩＦＯ
メモリの入出力信号に対する操作は正転操作又は反転操
作のいずれかに固定されるので、各アナログＦＩＦＯメ
モリの入出力信号に対してクロック周期ごとに交互に正
転操作及び反転操作を切り替える必要はない。すなわ
ち、正転操作及び反転操作を交互に行う手段を用いなく
てもチョッパ操作と同等の処理を行うことができる。

【００６０】図１１は本発明の第２の実施形態に係るア
ナログＦＩＦＯメモリ装置の構成を示す図であり、並列
構成のアナログＦＩＦＯメモリ装置に対して、アナログ
乗算器等の正転操作及び反転操作を交互に行う手段を用
いないでチョッパ操作を実現したものを示す図である。
図１１において、４１ａ及び４１ｂは第１及び第２のア
ナログＦＩＦＯメモリであり、図５に示す第１の実施形
態に係るアナログＦＩＦＯメモリ装置におけるアナログ
ＦＩＦＯメモリ１０と同様の構成からなる。また、４２
は第１のアナログＦＩＦＯメモリ４１ａと第２のアナロ
グＦＩＦＯメモリ４１ｂとに入力信号を振り分ける切替
手段、４３は入力信号を反転して第１のアナログＦＩＦ
Ｏメモリ４１ａに入力する入力側信号反転手段、４４は
第１のアナログＦＩＦＯメモリ４１ｂから出力された信
号を反転する出力側信号反転手段、４５はサンプルホー
ルド回路、４６は低域通過フィルタである。

【００６１】図１１に示すアナログＦＩＦＯメモリ装置
の動作を説明する。入力信号は切替手段４２によって第
１のアナログＦＩＦＯメモリ４１ａ又は第２のアナログ
ＦＩＦＯメモリ４１ｂに振り分けられる。第１及び第２
のアナログＦＩＦＯメモリ４１ａ，４１ｂはクロック信
号によって駆動され、第１のアナログＦＩＦＯメモリ４
１ａには切替手段４２によって振り分けられた入力信号
が入力側信号反転手段４３によって反転されて入力され
る一方、第２のアナログＦＩＦＯメモリ４１ｂには切替
手段４２によって振り分けられた入力信号がそのまま入
力される。

【００６２】第１のアナログＦＩＦＯメモリ４１ａの出
力信号は出力側信号反転手段４４によって反転されてサ
ンプルホールド回路４５に入力される一方、第２のアナ
ログＦＩＦＯメモリ４１ｂの出力信号はそのままサンプ
ルホールド回路４５に入力される。サンプルホールド回
路４５は第１及び第２のアナログＦＩＦＯメモリ４１
ａ，４１ｂの出力信号を交互にサンプルホールドして出
力する。これにより、第１のアナログＦＩＦＯメモリ４
１ａにおいて生じる固定パターンノイズは反転されて出
力される一方、第２のアナログＦＩＦＯメモリ４１ｂに
おいて生じる固定パターンノイズはそのまま出力され
る。

【００６３】したがって、第１及び第２のアナログＦＩ
ＦＯメモリ４１ａ，４１ｂがＬＳＩ上に合同なレイアウ
トパターンで設計されており、生じる固定パターンノイ
ズがほぼ同じであれば、低域通過フィルタ４６に入力さ
れる固定パターンノイズは動作クロック毎に符号が反転
されて出力される。すなわち固定パターンノイズの周波
数は高周波に変調されるので、低域通過フィルタ４６に
よって容易に除去することができる。

【００６４】すなわち本実施形態では、第１のアナログ
ＦＩＦＯメモリ４１ａの入力側に入力側信号反転手段４
３を設けると共に第２のアナログＦＩＦＯメモリ４１ｂ
の入力側には信号反転手段を設けないことによって、図
５に示す第１の実施形態に係るアナログＦＩＦＯメモリ
装置における入力側変換部２０と同等の機能を実現して
いるといえる。また、第１のアナログＦＩＦＯメモリ４
１ａの出力側に出力側信号反転手段４４を設けると共に
第２のアナログＦＩＦＯメモリ４１ｂの出力側には信号
反転手段を設けないことによって、図５に示す第１の実
施形態に係るアナログＦＩＦＯメモリ装置における出力
側変換部２５と同等の機能を実現しているといえる。し
たがって、分周器及びアナログ乗算器のような正転操作
及び反転操作を交互に行う手段が不要なので、回路構成
が簡易になる。

【００６５】なお、入力側信号反転手段４３は第１及び
第２のアナログＦＩＦＯメモリ４１ａ，４１ｂのいずれ
の入力側に設けてもかまわないし、出力側信号反転手段
４４は第１及び第２のアナログＦＩＦＯメモリ４１ａ，
４１ｂのいずれの出力側に設けてもかまわない。

【００６６】さらに、本実施形態ではアナログＦＩＦＯ
メモリの個数は２としたが、偶数個のアナログＦＩＦＯ
メモリを備えたアナログＦＩＦＯメモリ装置であれば同
様の構成によってチョッパ操作を実現することができ
る。すなわち、偶数個のアナログＦＩＦＯメモリの入力
側に、アクセス順の１つおきに信号反転手段を設けると
共に、出力側にアクセス順の１つおきに信号反転手段を
設ければよい。このような構成によって、正転操作及び
反転操作を交互に行う手段を用いないでチョッパ操作を
実現することができる。

【００６７】（第３の実施形態） 本発明の第３の実施形態は、第２の実施形態に示した，
並列構成のアナログＦＩＦＯメモリ装置において正転操
作及び反転操作を交互に行う手段を用いないでチョッパ
操作を実現した構成を、アナログ差動信号を記憶しかつ
単独で動作するアナログＦＩＦＯメモリに応用したもの
である。

【００６８】図１２は本発明の第３の実施形態に係るア
ナログＦＩＦＯメモリ装置の構成を示す図である。図１
２において、アナログＦＩＦＯメモリ５０はアナログ差
動信号を記憶するものであり、複数個のメモリセルがそ
れぞれ接続された偶数個のメモリバス５１、入力側及び
出力側マルチプレクサ５２，５３、入力バッファ５４、
及び出力バッファ５５を備えている。入力側マルチプレ
クサ５２は複数のメモリバス５１のうち１つを選択して
入力バッファ５４から入力信号を入力し、出力側マルチ
プレクサ５３は複数のメモリバス５１のうち１つを選択
して信号を読み出し、出力バッファ５５に出力する。図
１２では、外部から与えられるクロック信号を計数して
信号読み書きを行うメモリセルを指定するカウンタ並び
にメモリバス及びメモりセルのアドレスを指示するアド
レスデコーダを省略している。また５８はアナログＦＩ
ＦＯメモリ５０の出力信号から高周波成分を除去する低
域通過フィルタである。

【００６９】図１２に示すアナログＦＩＦＯメモリ５０
において特徴的なのは、メモリバス５１の正相及び逆相
入力端子と入力側マルチプレクサ５２の出力端子との接
続が奇数番目のメモリバス５１と偶数番目のメモリバス
５１とで逆になっており、またメモリバス５１の正相及
び逆相出力端子と出力側マルチプレクサ５３の入力端子
との接続が、奇数番目のメモリバス５１と偶数番目のメ
モリバス５１とで逆になっていることである。実際には
メモリバス５１の入出力端子は、メモリバス５１毎に交
互に逆にレイアウトされる。

【００７０】このため、奇数番目のメモリバス５１で生
じた固定パターンノイズはそのまま出力される一方、偶
数番目のメモリバス５１で生じた固定パターンノイズは
反転して出力される。

【００７１】したがって、アナログＦＩＦＯメモリ５０
のアドレッシングを図７（ａ）に示すようなメモリバス
５１に対して垂直方向にアドレッシングを行う垂直アド
レッシングとすると、出力される固定パターンノイズは
クロック毎に符号が逆転することになる。すなわち各メ
モリバス５１の内部で固定パターンノイズが発生してい
る場合には、メモリバス５１毎に交互にレイアウトを逆
に配置することによって、固定パターンノイズの周波数
を高周波に変調することができる。したがって、第２の
実施形態と同様に低域通過フィルタ５８によって固定パ
ターンノイズを容易に除去することができる。

【００７２】すなわち本実施形態では、奇数番目のメモ
リバス５１にはアナログ差動信号が正転入力されかつ偶
数番目のメモリバス５１にはアナログ差動信号が反転入
力されるよう、入力側マルチプレクサ５２と各メモリバ
ス５１とを接続することによって、図５に示す第１の実
施形態に係るアナログＦＩＦＯメモリ装置における入力
側変換部２０と同等の機能を実現しているといえる。ま
た、奇数番目のメモリバス５１からアナログ差動信号が
正転出力されかつ偶数番目のメモリバス５１からアナロ
グ差動信号が反転出力されるよう、出力側マルチプレク
サ５３と各メモリバス５１とを接続することによって、
図５に示す第１の実施形態に係るアナログＦＩＦＯメモ
リ装置における出力側変換部２５と同等の機能を実現し
ているといえる。したがって、分周器及びアナログ乗算
器のような正転操作及び反転操作を交互に行う手段が不
要なので、回路構成が簡易になる。

【００７３】なお、各メモリバス５１と入力側マルチプ
レクサ５２及び出力側マルチプレクサ５３との接続は本
実施形態において示したものに限られるものではなく、
例えば、奇数番目のメモリバス５１にはアナログ差動信
号が反転入力されかつ偶数番目のメモリバス５１にはア
ナログ差動信号が正転入力されるよう、入力側マルチプ
レクサ５２と各メモリバス５１とを接続してもかまわな
いし、また、奇数番目のメモリバス５１からアナログ差
動信号が反転出力されかつ偶数番目のメモリバス５１か
らアナログ差動信号が正転出力されるよう、出力側マル
チプレクサ５３と各メモリバス５１とを接続してもかま
わない。すなわち、各メモリバス５１が信号入力順に１
つおきに、アナログ差動信号が反転入力されるように入
力側マルチプレクサ５２と接続されており、かつ、各メ
モリバス５１が信号出力順に１つおきに、アナログ差動
信号が反転出力されるように出力側マルチプレクサ５３
と接続されていれば、正転操作及び反転操作を交互に行
う手段を用いないでチョッパ操作を実現することができ
る。

【００７４】（第４の実施形態） 本発明の第４の実施形態に係るアナログＦＩＦＯメモリ
装置は、ＴＶ信号の遅延用に用いられることを前提とし
て、第１の実施形態に係るアナログＦＩＦＯメモリ装置
に加えて、さらに、人間の視覚の特性を利用して固定パ
ターンノイズがＴＶ画像上で見えないようにしたもので
ある。すなわち本実施形態は、信号に対する固定パター
ンノイズの影響を視覚的に除去するものであり、このた
めに第１の実施形態と同様にチョッパ操作を用いる。

【００７５】図１３は本実施形態において固定パターン
ノイズの影響をチョッパ操作により視覚的に除去する原
理を説明するための図であり、同図中、（ａ）はチョッ
パ操作なしの場合の固定パターンノイズ波形、（ｂ）は
本実施形態においてチョッパ操作を行ったときの固定パ
ターンノイズ波形である。

【００７６】本実施形態では、ＴＶ画像の更新タイミン
グに同期させてチョッパ操作を行い、チョッパ操作の周
期をＴＶ画像の垂直同期信号の周期に合わせる。これに
より、図１３（ｂ）に示すように、固定パターンノイズ
成分の正負が画像毎に反転することになる。図１３
（ｂ）において、実線は現画像における固定パターンノ
イズを示しており、破線は次画像における固定パターン
ノイズを示している。このように固定パターンノイズ成
分の正負が画像毎に反転すると、視覚的な平均値は０に
なる（図１３（ｂ）における一点鎖線）。すなわち人間
の視覚の特性によりフィルタがかかり、人間の目には固
定パターンノイズは見えなくなるので、固定パターンノ
イズの影響を視覚的に除去することができる。

【００７７】このように本実施形態では、ＴＶ画像に現
れる固定パターンノイズに対して人間の視覚では知覚で
きない程度の高周波で変調をかけることによって、固定
パターンノイズの影響を視覚的に除去する。

【００７８】図１４は本実施形態に係るアナログＦＩＦ
Ｏメモリ装置の回路構成を示す図である。図１４におい
て、図５に示す第１の実施形態に係るアナログＦＩＦＯ
メモリ装置と共通の構成要素には図５と共通の符号を付
している。６１は第３のアナログ乗算器、６２はＴＶ画
像の垂直同期信号ＳH 及びアナログＦＩＦＯメモリ１０
を駆動するクロック信号を入力とし、第３のアナログ乗
算器６１を制御する第１の制御信号Ｓa を生成出力する
第１の制御手段、６６は第４のアナログ乗算器、６７は
第１の制御信号Ｓa を入力とし、第４のアナログ乗算器
６６を制御する第２の制御信号Ｓb を生成出力する第２
の制御手段、６８はＴＶ画像の垂直同期信号ＳH 及びア
ナログＦＩＦＯメモリ１０を駆動するクロック信号を入
力とし、アナログＦＩＦＯメモリ１０のカウンタ１７の
リセット動作を制御する第３の制御手段である。

【００７９】図１４に示す本実施形態に係るアナログＦ
ＩＦＯメモリ装置の動作について説明する。

【００８０】第１の制御手段６２は、Ｄフリップフロッ
プ６２ａによってＴＶ画像の垂直同期信号ＳH から第３
のアナログ乗算器６１の正転操作と反転操作との切り替
えを制御する信号を生成し、この信号をＤフリップフロ
ップ６２ｂによってクロック信号でラッチして第１の制
御信号Ｓa として第３のアナログ乗算器６１に入力す
る。アナログＦＩＦＯメモリ装置の入力信号は、まず第
３のアナログ乗算器６１によって、第１の制御信号Ｓa
に従ってＴＶ画像の垂直同期信号ＳH の周波数で変調さ
れる。第３のアナログ乗算器６１によって変調された入
力信号は第１のアナログ乗算器２１に入力され、第１の
アナログ乗算器２１によってアナログＦＩＦＯメモリ１
０の駆動クロック信号の半分の周波数で変調されて、ア
ナログＦＩＦＯメモリ１０に入力される。

【００８１】アナログＦＩＦＯメモリ１０から出力され
た信号は、まず第２のアナログ乗算器２６によってアナ
ログＦＩＦＯメモリ１０の駆動クロック信号の半分の周
波数で変調された後、低域通過フィルタ２８によって高
周波成分が除去される。高周波成分が除去された信号
は、第４のアナログ乗算器６６によって、第２の制御信
号Ｓb に従ってＴＶ画像の垂直同期信号ＳH の周波数で
変調される。

【００８２】ここでアナログＦＩＦＯメモリ装置の入力
信号が第３のアナログ乗算器６１と第４のアナログ乗算
器６６とによって受ける操作は逆の操作であり、また第
１の実施形態で説明したように第１のアナログ乗算器２
１と第２のアナログ乗算器２６とによって受ける操作は
逆の操作であるので、アナログＦＩＦＯメモリ装置の入
力信号は第１〜第４のアナログ乗算器２１，２６，６
１，６６による信号操作の影響を受けないで、アナログ
ＦＩＦＯメモリ１０の遅延段数分だけ遅延されて、入力
時と同じ波形で出力される。

【００８３】ところがアナログＦＩＦＯメモリ１０内部
で生じた固定パターンノイズは第２のアナログ乗算器２
６による変調操作を受けるので、その周波数は高周波側
にシフトし、したがって低域通過フィルタ２８によって
除去される。さらにアナログＦＩＦＯメモリ１０内部で
生じた固定パターンノイズは第４のアナログ乗算器６６
によって画像毎に反転されるので、ＴＶ画像上では固定
パターンノイズの平均値しか目に見えなくなり、したが
って固定パターンノイズの影響は視覚的にも除去される
ことになる。

【００８４】なお、入力信号はアナログＦＩＦＯメモリ
１０の遅延時間だけ遅延されて出力される。したがっ
て、出力信号を正確に元の信号に戻すためには、第２の
制御信号Ｓb は第１の制御信号Ｓa よりもアナログＦＩ
ＦＯメモリ１０の遅延時間だけ遅延させて第４のアナロ
グ乗算器に与える必要がある。このためアナログＦＩＦ
Ｏメモリ１０のカウンタ１７からその巡回周期に同期し
た信号を出力し、この信号を用いて第２の制御手段６７
によって第１の制御信号Ｓa をアナログＦＩＦＯメモリ
１０の遅延時間だけ遅延させて第２の制御信号Ｓb とし
て出力する。

【００８５】図１５はＴＶ画像の垂直同期信号ＳH と第
１及び第２の制御信号Ｓa ，Ｓb との関係を表す信号波
形図である。図１５に示すように、第２の制御信号Ｓb
は第１の制御信号Ｓa に比べてアナログＦＩＦＯメモリ
１０の遅延時間だけ遅れている。これは、アナログＦＩ
ＦＯメモリ１０の出力信号は入力信号に対してアナログ
ＦＩＦＯメモリ１０の遅延時間だけ遅れるため、第４の
アナログ乗算器６６による乗算操作も第３のアナログ乗
算器６１による乗算操作に比べてアナログＦＩＦＯメモ
リ１０の遅延時間だけ遅延させる必要があるためであ
る。

【００８６】アナログＦＩＦＯメモリ１０の出力信号は
低域通過フィルタ２８によって高周波成分が除去された
後、第４のアナログ乗算器６６によって第２の制御信号
Ｓbの論理レベルに応じて正転操作及び反転操作を交互
に受けるので、完全に元の入力信号に戻される。

【００８７】さらに本実施形態に係るチョッパ操作を有
効に行うためにはＴＶ画像における固定パターンノイズ
が生じる位置を固定させる必要がある。図１６はＴＶ画
像の画素とアナログＦＩＦＯメモリのアドレスとの対応
関係を表す図である。通常、アナログＦＩＦＯメモリに
おける遅延時間とＴＶ画像の水平ラインの周期とは同期
していないため、図１６（ａ），（ｂ）に示すように、
ＴＶ画像上の画素に対応するアナログＦＩＦＯメモリの
アドレスは画像毎に変化してしまう。したがって、ＴＶ
画像では固定パターンノイズは画像毎に流れるようなパ
ターンノイズとなって見えることになる。

【００８８】そこで本実施形態では、Ｄフリップフロッ
プ６８ａ及びＮＡＮＤゲート６８ｂからなる第３の制御
手段６８を設け、第３の制御手段６８によってＴＶ画像
の垂直同期信号ＳH からアナログＦＩＦＯメモリ１０の
カウンタ１７のリセット信号を生成し、ＴＶ画像の垂直
同期信号ＳH に同期させてアナログＦＩＦＯメモリ１０
のカウンタ１７をリセットする。このような動作によっ
て、ＴＶ画像上における固定パターンノイズの生じる位
置を固定することができるので、固定パターンノイズの
影響を視覚的に確実に除去することができる。

【００８９】なお本実施形態に係るチョッパ操作は、第
１の実施形態と組み合わせて実施するだけでなく、単独
で実施しても固定パターンノイズの影響を視覚的に除去
するのに十分な効果が得られる。

【００９０】図１７は本発明の第４の実施形態に係るア
ナログＦＩＦＯメモリ装置の変形例を示す図であり、本
実施形態に係るチョッパ操作を単独で実施するよう構成
されたものを示す図である。図１７を図１４と比較する
と、第１及び第２のアナログ乗算器２１，２６、第１及
び第２の分周器２２，２７並びに低域通過フィルタ２８
が省かれており、第３のアナログ乗算器６１によって変
調された入力信号がアナログＦＩＦＯメモリ１０に入力
され、アナログＦＩＦＯメモリ１０から出力された信号
は、直接、第４のアナログ乗算器６６に入力されるよう
になっている。第３のアナログ乗算器６１及び第１の制
御手段６２によって入力側変換部６０が構成されてお
り、第４のアナログ乗算器６６及び第２の制御手段６７
によって出力側変換部６５が構成されている。図１７に
示すような構成によって、ＴＶ画像において固定パター
ンノイズを視覚的に除去することができる。

【００９１】（第５の実施形態） 本発明の第５の実施形態は、第４の実施形態と同様に、
人間の視覚の特性を利用して固定パターンノイズがＴＶ
画像上で見えないようにするものであり、アナログＦＩ
ＦＯメモリ１０のカウンタのリセットタイミングを外部
から制御することによって、第４の実施形態に係るチョ
ッパ操作と同等の効果を得るものである。

【００９２】図１８は本発明の第５の実施形態に係るア
ナログＦＩＦＯメモリ装置の構成を示す図である。図１
８において、図５に示す第１の実施形態に係るアナログ
ＦＩＦＯメモリ装置と共通の構成要素には図５と共通の
符号を付している。７１はＴＶ画像の垂直同期信号ＳH
の立ち上がり又は立ち下がりエッジを計数する第１のカ
ウンタ、７２はアナログＦＩＦＯメモリ１０を駆動する
クロック信号を計数し、計数値が第１のカウンタ７１の
計数値に応じた上限値に達したときアナログＦＩＦＯメ
モリ１０のカウンタ１７をリセットする第２のカウンタ
である。第１及び第２のカウンタ７１，７２によってリ
セット手段が構成されている。

【００９３】図１９は図１８に示すアナログＦＩＦＯメ
モリ装置の動作を示すタイミングチャートである。図１
９に示すように、第１のカウンタ７１はＴＶ画像の垂直
同期信号ＳH の立ち下がりエッジを計数する。第１のカ
ウンタ７１の計数値に応じて、第２のカウンタ７２の計
数値の上限値が設定される。図１９では、第１のカウン
タ７１の計数値が“０”のときはｍ０が、“１”のとき
はｍ１が、“２”のときはｍ２が、“３”のときはｍ３
が、それぞれ第２のカウンタ７２の計数値の上限値とし
て設定される。第２のカウンタ７２はアナログＦＩＦＯ
メモリ１０を駆動するクロック信号を計数し、この計数
値が第１のカウンタ７１の計数値に応じて設定した上限
値に達したときにリセット信号ＳR を立ち上げて、アナ
ログＦＩＦＯメモリ１０のカウンタ１７をリセットす
る。この結果、ＴＶ画像の垂直同期信号ＳH の立ち下が
りエッジからリセット信号ＳR の立ち上がりエッジまで
の時間はＴＶ画像毎に異なることになる（時間ｔ0 ，ｔ
1 ，ｔ2 ，ｔ3 )。

【００９４】このような動作によって、ＴＶ画像の画素
とカウンタ１７によって指定されるアナログＦＩＦＯメ
モリ１０のメモリアドレスとの関係は、第１のカウンタ
７１の計数値に応じて画像毎にずれることになる。言い
換えると、固定パターンノイズは画像毎に変調されるこ
とになり、第１のカウンタ７１は、固定パターンノイズ
の変調モードを画像毎に設定する役割を果たしていると
いうことができる。したがって、この変調が視覚的に適
当な周波数であれば、固定パターンノイズはＴＶ画像上
では平均化されるので人間の目には見えなくなり、視覚
的に除去することができる。

【００９５】（第６の実施形態） 図２０は本発明の第６の実施形態に係るアナログＦＩＦ
Ｏメモリ装置の構成の概略を示す図である。本発明の第
６の実施形態は、電圧変換を利用して固定パターンノイ
ズのレベルを信号レベルに対して相対的に下げるもので
ある。

【００９６】固定パターンノイズ等のノイズはその重畳
される信号自体の強度が小さい場合に特に目立ってしま
う。このため、入力信号が小さい場合には、これに応じ
て固定パターンノイズも小さく抑える必要がある。した
がって、入力信号が小さい場合は、入力信号のレベルを
前処理で上げた上でアナログＦＩＦＯメモリ１に入力
し、アナログＦＩＦＯメモリ１から出力された信号に対
して元のレベルに下げる処理を行うことによって、アナ
ログＦＩＦＯメモリ１内部で生じた固定パターンノイズ
のレベルを下げることができる。

【００９７】すなわち図２０に示すように、アナログＦ
ＩＦＯメモリ１の入力側に対数関数等を用いた非線形伸
張操作を行う非線形伸張回路８０を入力側変換部として
設けると共に、出力側に指数関数等を用いた非線形圧縮
操作を行う非線形圧縮回路９０を出力側変換部として設
けることによって、アナログＦＩＦＯメモリ１内部で発
生した固定パターンノイズを圧縮することが可能にな
る。非線形伸張回路８０が行う非線形伸張操作は、入力
ｘに対して出力ｙが関数ｘ＝ｙよりも大きくなる関数を
用いたものであれば如何ようなものであってもよく、ま
た非線形圧縮回路９０は非線形伸張回路８０が行う伸張
操作の関数の逆関数を実現する回路である必要がある。

【００９８】図２０に示すアナログＦＩＦＯメモリ装置
では、入力信号に対しては低レベル域において非線形伸
張回路８０によってレベルを上げてアナログＦＩＦＯメ
モリ１に入力し、アナログＦＩＦＯメモリ１の出力信号
に対しては逆に低レベル域において非線形圧縮回路９０
によってレベルを下げる。

【００９９】例えばアナログＦＩＦＯメモリ装置１０内
部で生じる固定パターンノイズのレベルが４ｍＶである
とする。このとき、入力信号のレベルが５ｍＶであれ
ば、入力信号に対する固定パターンノイズの影響は極め
て大きいものになる。ここで、レベル５ｍＶの信号に対
する非線形伸張回路８０の電圧利得は４倍であり、かつ
レベル２０ｍＶの信号に対する非線形圧縮回路９０の電
圧利得は１／４倍であるとすると、入力信号は非線形伸
張回路８０によって２０ｍＶにレベル変換されてアナロ
グＦＩＦＯメモリ１に入力され、アナログＦＩＦＯメモ
リ１から出力されて非線形圧縮回路９０によって５ｍＶ
に再びレベル変換される。これと共に、アナログＦＩＦ
Ｏメモリ１で発生した固定パターンノイズも非線形圧縮
回路９０によって１ｍＶにレベル変換される。したがっ
て、信号レベルは変わらずに固定パターンノイズのみが
４ｍＶから１ｍＶにレベル変換されたことになり、信号
に対する固定パターンノイズの影響を大幅に低減するこ
とができる。

【０１００】図２１は図２０に示す非線形伸張回路８０
及び非線形圧縮回路９０の回路構成の例を示す図であ
り、同図中、（ａ）は非線形伸張回路８０の回路構成
例、（ｂ）は非線形圧縮回路９０の回路構成例である。

【０１０１】図２１（ａ）に示す非線形伸張回路８０に
おいて、入力端子８１から入力された信号は抵抗素子８
２によって電流に変換され、ＮＰＮトランジスタで構成
される非線形抵抗８３に流れ込む。ＮＰＮトランジスタ
をダイオード接続すればそこに流れ込む電流に対して出
力電圧は対数関数的に変換されることはよく知られてい
る。したがって演算増幅器８４の出力として出力端子８
５には入力信号が対数関数に従って変換されて出力され
る。

【０１０２】図２１（ｂ）に示す非線形圧縮回路９０で
は、図２１（ａ）と比較すると、抵抗素子９３とＮＰＮ
トランジスタで構成された非線形抵抗９２との接続関係
が逆になっている。したがって、入力端子９１から入力
された信号は非線形抵抗９２によって電流に変換される
時点で、指数関数的に変換される。この電流は抵抗素子
９３に流れ込むので、この両端には入力信号が指数関数
的に変換された電圧が発生し、演算増幅器９４の出力と
して出力端子９５には入力信号が指数関数に従って変換
されて出力される。

【０１０３】なお、本実施形態では、アナログＦＩＦＯ
メモリ１で生じる固定パターンノイズを圧縮できるだけ
でなく、固定パターンノイズ以外の全てのノイズを圧縮
することができる。したがって、本実施形態の適用対象
はアナログＦＩＦＯメモリに限られるものではなく、ス
イッチトキャパシタ回路等のサンプリング回路を含むア
ナログ回路全てに対して、入力側に非線形伸張回路を、
出力側に非線形圧縮回路を設けることによって、適用す
ることができる。

【０１０４】

【発明の効果】以上のように本発明によると、アナログ
ＦＩＦＯメモリ内部で生じる固定パターンノイズが高周
波側に遷移され、固定パターンノイズと信号帯域とを周
波数的に分離することができる。また、アナログＦＩＦ
Ｏメモリが並列構成されている場合やアナログＦＩＦＯ
メモリ内部でメモリバスが並列に構成されている場合に
は、簡易な回路構成によって、固定パターンノイズと信
号帯域とを周波数的に分離することができる。

【０１０５】また、固定パターンノイズが信号成分に与
える影響をＴＶ画像上で視覚的に低減することができ
る。さらに、固定パターンノイズと信号成分とを電圧レ
ベル的に分離することができる。

【図面の簡単な説明】

【図１】本発明に係るアナログＦＩＦＯメモリ装置にお
ける固定パターンノイズ低減の原理を説明するための図
である。

【図２】本発明の第１の実施形態に係るアナログＦＩＦ
Ｏメモリ装置の構成の概略を示す図である。

【図３】図２に示すアナログＦＩＦＯメモリ装置におけ
る信号及び固定パターンノイズの波形を示す図であり、
（ａ）は入力信号Ｓ１、（ｂ）はアナログＦＩＦＯメモ
リ１の出力信号のうちの信号成分Ｓ２、（ｃ）は出力側
乗算器３の出力信号のうちの信号成分Ｓ３、（ｄ）はア
ナログＦＩＦＯメモリ１で生じた固定パターンノイズＮ
１、（ｅ）は出力側乗算器３の出力信号のうちの固定パ
ターンノイズ成分Ｎ２である。

【図４】（ａ），（ｂ）は図２に示すアナログＦＩＦＯ
メモリ装置における信号及び固定パターンノイズの周波
数スペクトルを示す図である。

【図５】本発明の第１の実施形態に係るアナログＦＩＦ
Ｏメモリ装置の回路構成を示す図である。

【図６】図５に示すアナログＦＩＦＯメモリ１０の信号
読み書き動作のタイミングを示すタイミングチャートで
ある。

【図７】アナログＦＩＦＯメモリにおけるメモリセルの
アドレッシングの例を示す図であり、（ａ）は垂直アド
レッシング、（ｂ）は平行アドレッシングを示す図であ
る。

【図８】本発明の第１の実施形態に係るアナログＦＩＦ
Ｏメモリ装置の変形例を示す図であり、アナログＦＩＦ
Ｏメモリ１０の遅延段数を可変にした場合に本実施形態
を応用したものを示す図である。

【図９】アナログＦＩＦＯメモリがアナログ差動信号を
扱う場合に、アナログ乗算器の代わりに信号反転手段と
して用いられる回路の構成例を示す図である。

【図１０】第１の実施形態で説明したチョッパ操作を並
列構成のアナログＦＩＦＯメモリ装置に応用した場合を
示す図であり、（ａ）は概略構成を示す図、（ｂ）は
（ａ）に示すアナログＦＩＦＯメモリ装置における，ア
クセスするメモリと乗算器の操作との対応を示すタイミ
ングチャートである。

【図１１】本発明の第２の実施形態に係るアナログＦＩ
ＦＯメモリ装置の構成を示す図であり、並列構成のアナ
ログＦＩＦＯメモリ装置に対して乗算器を用いないでチ
ョッパ操作を実現したものを示す図である。

【図１２】本発明の第３の実施形態に係るアナログＦＩ
ＦＯメモリ装置の構成を示す図である。

【図１３】本発明の第４の実施形態において固定パター
ンノイズの影響をチョッパ操作により視覚的に除去する
原理を説明するための図であり、（ａ）はチョッパ操作
なしの場合の固定パターンノイズ波形、（ｂ）は本実施
形態においてチョッパ操作を行ったときの固定パターン
ノイズ波形である。

【図１４】本発明の第４の実施形態に係るアナログＦＩ
ＦＯメモリ装置の回路構成を示す図である。

【図１５】図１４に示すアナログＦＩＦＯメモリ装置に
おいて、ＴＶ画像の垂直同期信号ＳH と第１及び第２の
制御信号Ｓa ，Ｓb との関係を表す信号波形図である。

【図１６】（ａ），（ｂ）はＴＶ画像の画素とアナログ
ＦＩＦＯメモリのアドレスとの対応関係を表す図であ
る。

【図１７】本発明の第４の実施形態に係るアナログＦＩ
ＦＯメモリ装置の変形例を示す図であり、本実施形態に
係るチョッパ操作を単独で実施するよう構成されたもの
を示す図である。

【図１８】本発明の第５の実施形態に係るアナログＦＩ
ＦＯメモリ装置の構成を示す図である。

【図１９】図１８に示すアナログＦＩＦＯメモリ装置の
動作を示すタイミングチャートである。

【図２０】本発明の第６の実施形態に係るアナログＦＩ
ＦＯメモリ装置の構成の概略を示す図である。

【図２１】図２０に示す本発明の第６の実施形態に係る
アナログＦＩＦＯメモリ装置における非線形圧縮回路及
び非線形伸張回路の回路構成の例を示す図であり、
（ａ）は非線形圧縮回路の回路構成例、（ｂ）は非線形
伸張回路の回路構成例である。

【図２２】アナログＦＩＦＯメモリの基本構成を示す図
である。

【図２３】（ａ），（ｂ）はアナログＦＩＦＯメモリに
おいて固定パターンノイズが現れる理由を説明するため
の図である。

【符号の説明】

１０ アナログＦＩＦＯメモリ １１ メモリセル（記憶素子） ２０ 入力側変換部 ２１ 第１のアナログ乗算器（入力側信号反転手段） ２２ 第１の分周器 ２５ 出力側変換部 ２６ 第２のアナログ乗算器（出力側信号反転手段） ２７ 第２の分周器 ２９ 信号反転手段 ４１ａ 第１のアナログＦＩＦＯメモリ ４１ｂ 第２のアナログＦＩＦＯメモリ ４３ 入力側信号反転手段 ４４ 出力側信号反転手段 ５０ アナログＦＩＦＯメモリ ５１ メモリバス ５２ 入力側マルチプレクサ ５３ 出力側マルチプレクサ ６０ 入力側変換部 ６５ 出力側変換部 ７０ リセット手段 ８０ 非線形伸張回路（入力側変換部） ９０ 非線形圧縮回路（出力側変換部） １０１ アナログＦＩＦＯメモリ １０２ 入力側変換部 １０３ 出力側変換部

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−25315（ＪＰ，Ａ) 特開 平７−264555（ＪＰ，Ａ)

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 アナログ信号を記憶する複数の記憶素子
   を有し、入力したアナログ信号を所定時間遅延させて入
   力順に出力するアナログＦＩＦＯメモリを備えたアナロ
   グＦＩＦＯメモリ装置であって、 前記アナログＦＩＦＯメモリの出力信号に対し、前記ア
   ナログＦＩＦＯメモリ内部で生じた固定パターンノイズ
   の周波数が信号帯域よりも高周波側に遷移するよう、周
   波数変調する変換を行う出力側変換部と、 前記アナログＦＩＦＯメモリの入力信号に対し、前記出
   力側変換部の変換と逆の変換を行う入力側変換部とを備
   え、 前記入力側変換部は、前記アナログＦＩＦＯメモリの信
   号入出力タイミングに同期して、前記アナログＦＩＦＯ
   メモリの入力信号に対して正転操作及び反転操作を交互
   に行うものであり、 前記出力側変換部は、前記アナログＦＩＦＯメモリの信
   号入出力タイミングに同期して、前記アナログＦＩＦＯ
   メモリの出力信号に対して正転操作及び反転操作を交互
   に行うものであり、かつ、 前記アナログＦＩＦＯメモリは、保持する信号数である
   遅延段数が可変に構成されており、 当該アナログＦＩＦＯメモリ装置は、 前記出力側変換部の出力信号を、前記アナログＦＩＦＯ
   メモリの遅延段数が偶数及び奇数のいずれか一方である
   ときは反転する一方、他方であるときは反転しない信号
   反転手段を備えていることを特徴とするアナログＦＩＦ
   Ｏメモリ装置。
2. 【請求項２】 アナログ信号を記憶する複数の記憶素子
   を有し、入力したアナログ信号を所定時間遅延させて入
   力順に出力するアナログＦＩＦＯメモリを備えたアナロ
   グＦＩＦＯメモリ装置であって、 前記アナログＦＩＦＯメモリの出力信号に対し、前記ア
   ナログＦＩＦＯメモリ内部で生じた固定パターンノイズ
   のレベルが信号レベルに対して圧縮されるよう 、電圧変
   換を行う出力側変換部と、 前記アナログＦＩＦＯメモリの入力信号に対し、前記出
   力側変換部の変換と逆の変換を行う入力側変換部とを備
   え、 前記入力側変換部は、前記アナログＦＩＦＯメモリの入
   力信号に対し、対数関数に従った電圧変換を行うもので
   あり、 前記出力側変換部は、前記アナログＦＩＦＯメモリの出
   力信号に対し、前記入力側変換部における電圧変換で用
   いた対数関数の逆関数である指数関数に従った電圧変換
   を行うものであることを特徴とするアナログＦＩＦＯメ
   モリ装置。
3. 【請求項３】 ＴＶ信号の遅延用に用いられるアナログ
   ＦＩＦＯメモリ装置であって、 アナログ信号を記憶する複数の記憶素子及び信号の入出
   力を行う記憶素子を順に指定するカウンタを有し、入力
   したアナログ信号を所定時間遅延させて入力順に出力す
   るアナログＦＩＦＯメモリと、 ＴＶ画像において前記アナログＦＩＦＯメモリ内部で生
   じた固定パターンノイズが視覚的に除去されるよう，前
   記アナログＦＩＦＯメモリの記憶素子とＴＶ画像上の位
   置との対応をＴＶ画像の更新毎に変えるべく、ＴＶ垂直
   同期信号に基づいて、ＴＶ画像の更新毎に異なるタイミ
   ングで前記アナログＦＩＦＯメモリのカウンタをリセッ
   トするリセット手段とを備えているアナログＦＩＦＯメ
   モリ装置。