KR100222065B1 - 디지탈 신호 확장방법 - Google Patents

Abstract

1. 디지털 신호의 확장 방법.

2.1. 영상영역에서 그 규격을 확대시키기 위하여 하나의 방법 즉 수직편향 오기 증가가 수평방향 신호의 디지털 확대와 관련되어 있는 방법이 공지되어 있다.

2.2. 영상 영역에서 그 규격을 변형시키기 위해서, a) 데이터는 사전에 확장되지 않고서 메모리로 기록된다. 영상데이터의 확장은 메모리를 판독하는 중에 수행된다.

b) 데이터의 확장은 데이터를 영상메모리에 기록하는 동안에 수행된다. 재생은 라인을 차례로 판독하므로 수행된다.

2.3. 개선된 영상 재생방법.

Description

디지탈 신호 확장방법

제1도는 더블 스캐닝 모드용 메모리 조직도.

제2도는 입출력 데이터의 타이밍도.

제3도는 버퍼.

제4도는 클럭 펄스 변경 회로의 타이밍도.

제5도는 입출력 데이터의 타이밍도.

제6도는 휘도 성분 확장을 위해 회로 장치도.

제7도는 색도 성분 확장을 위한 회로도이다.

제1도는 더블 스캐닝 모드를 갖는 메모리(14)의 구조를 도시한다. 데이터는 메모리(14)에 다음과 같이 기록된다.

제1 수평 카운터(10)는 하나의 라인에 대한 데이터의 기록을 제어하고, 제1 수직 카운터(12)는 하나의 칼럼에 대한 휘도 성분(Y)의 기록을 제어하고 수직 카운터(13)는 하나의 칼럼에 대한 색도 성분의 기록을 제어한다. 상기 데이터는 블록식으로 메모리(4)에 기록되는데 여기서 하나의 블록은 이를테면 12개의 스캐닝 값을 갖을 수 있다. 블록 데이터는 휘도(Y)와 색도 신호 성분(C)을 교번하여 갖는다.

데이터 판독은 다음과 같은 방식으로 수행된다.

메모리(14)에는 휘도(Y)를 위한 제1 수평 판독 카운터(11)가 제공된다. 이러한 데이터는 제1 주변 인터페이스(B)에 공급된다. 수직 기록 카운터(13)는, 판독 사이클 동안에, 주변 인터페이스(A)에서의 색도 신호 성분(C)에 관해서는 수직 판독 카운터(13)로서 사용된다. 휘도 신호 성분(Y)에 대해서는 수직 판독카운터(15)가 사용되는데, 이는 데이터를 주변 인터페이스(B)로 공급한다. 수평 기록 카운터(10)는, 판독 사이클 동안에, 수평 판독 카운터로 사용되며, 색도 신호성분(C)을 주변 인터페이스(A)에 공급한다. 상기 주변 인터페이스들(A, B)은 데이터를 이중 방식(double way)으로 판독하는데 사용된다. 이러한 방식으로, 색도(C)는 상기 인터페이스(A)에 공급되고 휘도(Y)는 인터페이스(R)에 공급된다.

제2도는 상기 주변 인터페이스들(A, B)에서의 입력 데이터(Din)와 출력 데이터에 대한 타이밍도를 도시한다. 상기 입력 데이터(Din)는 휘도성분(Y)과 색도성분(C)으로서 메모리(14)에 교번하여 저장된다. 상기 데이터가 메모리(14)로부터 판독할 때 색도성분(C1, C2, …)은 주변 인터페이스(A)에 공급되며 휘도성분(Y1, Y2, …)은 주변 인터페이스(B)로 공급된다. 제2도에서 알 수 있듯이, 휘도성분(Y5, Y6) 및 색도성분(C5, C6)은 반복해서 판독된다. 판독 절차에서 항상 두 개의 성분들(C1, C2; Y1, Y2…)은 하나의 블록으로 결합된다.

예를 들어, 기록 클럭 펄스가 27이고 4/3의 비율로 영상을 확장하고자 한다면, 판독펄스는 20.25가 되어야 한다. 메모리(14)는 27의 판독 주파수로 판독된다. 그러나, 특별한 판독 방식을 통하여, 20.25의 평균 주파수를 얻을 수 있다.

20.25의 평균 주파수를 얻기 위하여, 이를 테면 24샘플을 갖는 매 네 개 블록마다의 한 블록이 반복적으로 판독된다. 예를들어, 제3 블록이 반복적으로 판독될 수 있는데, 이때 수평 카운터들(10, 16)은 이 블록 주기 동안 증가되지 아니한다.

이러한 판독 주파수를 얻기 위해서 제3도에 따른 버퍼가 사용된다. 데이터(Din)는 병렬 방식으로 쉬프트 레지스터(20, 21, 22)에 공급된다. 이러한 쉬프트 레지스터(20, 21, 22) 다음에는 각각 제어가능 증폭기(23, 24, 25)가 구비되는데, 이들의 결합된 출력은 출력단자(Dout)로 연결된다. 상기 쉬프트 레지스터(20, 21, 22)에는 제어입력(CK1, CK2, CK3)이 제공된다. 상기 제어기능 증폭기(23, 24, 25)는 제어입력(EN1, EN2, EN3)을 갖는다.

제4도는 제3도에 따른 버퍼의 타이밍도를 도시한다. 입력 데이터(Din)는 M=4개인 블록들(B0 내지 B3)로 구성된다. 제1 블록 주기(B0)동안, 블록(W_B0)의 데이터가 쉬프트 레지스터(20)로 기록된다. 제2 블록 주기(B1)동안 블록(W_B1)으로 부터의 데이터는 쉬프트 레지스터(21)로 기록된다. 제3 블록 주기(B2)동안 블록(W_B2)으로 부터의 데이터는 쉬프트 레지스터(22)에 기록된다. 이 블록 주기는(B2)는 20.25의 평균 주파수를 얻기 위해서 기록 동작을 수행하지 않고 반복된다. 제4 블록 주기(B3) 동안에 블록(W_B3)으로부터의 데이터는 쉬프트 레지스터(20)로 기록된다. 이 기록 절차는 주기(30)에 대응하는 k=27의 클럭 펄스 주파수로 수행된다. 확장을 위해서 블록(B0 내지 B3)의 데이터는 20.25의 평균 주파수로 판독된다. 이를 위하여, 인에이블 신호(EN1, EN2, EN3)가 제어가능 증폭기(23, 24, 25)의 입력에 공급된다. 인에이블 신호의 지속 시간은 CK=20.25이고 제4도에 지속시간(31)이 도시되어 있다.

M=4개 블록인 기록 프로세스 동안 N=3개 블록은 데이터를 포함하며, M-N=1 주기 동안에는 이 블록에 대하여 기록 프로세스가 수행되지 않는다. 이것은 수평 카운터(10)를 "2"만큼 증가시킴으로써 얻어질 수 있다. 대안으로써, 선행하는 블록의 데이터가 한번 더 기록된다.

판독 프로세스 동안에, 기록 프로세스 동안 기록되지 않은 라인을 포함하여 메모리가 계속해서 판독된다. 대안으로써 설명된 바와같이, 이러한 라인들이 실제로 기록되었다면, M 블록들이 메모리(4)로부터 판독되는데 여기서 상기 M 블록들은 N 블록들로부터 생성된다. N 블록들은 액티브 데이터를 포함하고 있다. M-N번째 블록에 포함되어 있는 데이터는 억압된다.

제5도는 입력 데이터를 메모리(14)에 기록하는 것과, 기록 후의 휘도성분(Y) 및 색도성분(C)의 조직을 도시한다. 카운터(12, 11)에 의한 휘도성분(Y) 및 색도성분(C)를 기록하는 동안, 메모리의 영역들(DN)은 기록되지 않는데, 이는 클럭 펄스 변경을 위한 목적이다. 판독 프로세서에서 데이터는, 메모리에 기록된 순서대로 판독되며 Y/C 성분의 순서로 주변 인터페이스(A, B)로 공급된다.

제6도는 본 발명에 따른 실시예의 블록 회로도를 도시한다. 아날로그-디지탈 변환기(70)를 갖으며 휘도신호(Y)가 입력되는 신호의 입력경로(10)는 제1 판독-기록 메모리(68) 및 제2 판독-기록 메모리(79)로 분리(두갈래로 갈라짐)되었다가 결국 멀티플렉서(74)를 통해서, 디지털-아날로그 변환기(77)를 갖으며 휘도신호(Y)가 출력되는 신호의 출력경로(13)로 재결합된다. 판독-기록 메모리들(68, 79)에는 데이터 입력, 데이터 출력, 판독-기록 제어입력 및 어드레스 입력이 제공된다. 상기 판독-기록 메모리들(68, 79)의 어드레스 입력에는 어드레스 카운터(64, 81)의 카운터 출력이 접속되는데, 상기 어드레스 카운터(64, 81)에는 클럭 펄스 입력 및 리셋트 입력이 제공된다. 상기 리셋트 입력은 멀티플렉서들(63, 80)를 통해서 트리거되며, 상기 클럭 펄스 입력은 멀티플렉서들(65, 82)을 통해서 트리거된다. 간명하게 기재하기 위해서, 개별적인 제어 라인은 도면에 도시되지 않았으며, 그 대신에 신호들이 각각의 제어 입력 또는 출력 단자들에 표시되어 있다. 제어신호는 f_H/2및 f_H/2에 대한 역신호인인 스위칭 신호이다. 이러한 신호는 대칭적 스위칭 신호이며, 전송 또는 재생되는 영상신호의 각 라인 주기 후에 그들의 상태를 바꾼다.

스위칭 신호는 제어입력을 통해서 "기록" 동작 모드에서 "판독" 동작 모드로 그리고 그 역으로 판독-기록 메모리들(68, 79)의 교번하는 스위칭 동작을 위해 사용된다. 이에 대해서, 디멀티플렉서(74)는 스위칭 신호(f_H/2)에 의해 트리거됨으로써, 각 라인 주기 동안, 상기 판독-기록 메모리(68)의 데이터 출력 및 상기 판독-기록 메모리(79)의 데이터 출력이 신호의 출력 경로로 통하도록 교번하여 스위칭된다. 마지막으로, 멀티플렉서들(63, 65)은 스위칭 신호(f_H/2)에 의해 스위치되고, 멀티플렉서들(80, 82)은 역스위칭 신호()에 의해 스위치된다.

제어신호들(f_H, 2f_H)은 특허 제 37 22 170 호의 제 1(c)도 및 제1(d)도에서 설명된 바와같이 카운터(64, 81)에 대한 리셋트 신호이다.

리셋트 신호(fH)의 주파수는, 양적으로, 전송 또는 재생되는 영상의 라인 주파수에 상응하고, 신호(2fH)의 주파수는, 양적으로, 디스플레이 되는 영상의 라인 주파수에 상응한다. 이 경우에, 신호(2f_H)의 주파수는 신호(f_H)의 주파수 보다 두 배나 높다. 마지막으로, 클럭펄스 신호가 발생되어 멀티플렉서(65, 82)를 통해 클럭펄스 입력에서 카운터(64, 81)로 공급된다. 이들은 "기록" 동작모드에 대한 클럭펄스 신호(f)와 "판독" 동작 모드에 대한 클럭펄스 신호(2f)이다. 클럭펄스 신호들(f,2f)의 주파수는 각각의 라인 주파수와 각 라인의 화소수를 곱한 수에 상응한다. 이 경우에 신호(2f)의 클럭펄스 주파수는 결국 신호(f)의 클럭펄스 주파수의 두 배이다.

영상신호는 신호 입력경로(10)를 통해서 디지털 형태로 판독-기록 메모리(68, 79)의 데이터 입력으로 공급된다. 시간 to에서 판독-기록 메모리(68)는 "기록" 동작 모드로 셋트되며 판독-기록 메모리(79)는 "판독" 동작 모드로 셋트된다고 가정한다. 이때, 멀티플렉서(63)는 리셋트 신호(f_H)를 리셋트 입력으로 스위치하는 방식으로 제어되며, 멀티플렉서(80)는 리셋트 신호(21)를 카운터(81)의 입력으로 스위치는 방식으로 제어된다. 멀티플렉서(65)는 클럭펄스 신호(f)를 카운터(64)의 클럭펄스 입력에 스위치하는 방식으로 스위치되며 멀티플렉서(82)는 클럭펄스 신호(21)를 카운터(81)의 클럭 펄스 입력에 스위치하는 방식으로 스위치시킨다. 이어서, 라인(n)의 영상 데이터는 요구되어지는 모든 스토리지 위치가 하나씩 차례로 어드레스되는 방식으로 판독-기록 메모리(68)로 기록되어 된다. 선행 라인(n-1)의 영상 데이터는 판독-기록 메모리(79)로 이미 기록되었으며, 이러한 데이터는 시간(t1)에 판독되어 멀티플렉서(79)를 통해 신호 출력경로(13)로 공급된다. 시간(t₁)과 시간(t₀) 사이의 가용 기간 동안에 판독-기록 메모리(79)의 스토리지 위치는 두 개의 일치하는 사이클 동안에 어드레스 되는데 즉, 영상신호는 두 번 판독된다. 이어서, 판독-기록 메모리(68, 79)는 각각의 다른 동작 모드로 스위치되는데 즉, 판독-기록 메모리(68)로부터 이전에 저장된 영상 신호가 판독되며 현재 전송 또는 재생되는 라인의 영상 데이터는 판독-기록 메모리(79)로 기록된 다. 그에 따라 이전에 저장된 영상 데이터는 손실된다. 멀티플렉서(74)는 판독-기록 메모리(68)의 출력을 신호 출력경로(13)로 스위치 시키기 위해서 스위칭된다. 이상에서 설명된 프로세스는 전송 또는 재생되는 영상 신호의 각 라인 주기 후에도 반복된다.

카운터(64)의 어드레스 출력은 주변 인터페이스(A)로 전달되며 카운터(81)의 어드레스 출력은 주변 인터페이스(B)로 전달된다.

제7도는 색도신호 성분들(U, V)에 대한 신호처리를 도시한다. 제어 신호들은 인터페이스들(A, B)을 통해서 판독-기록 메모리들(66, 71)로 공급된다. 상기 신호처리는 제6도에서와 유사한 방법으로 수행된다. 색도신호 성분들은 신호 입력경로(54)를 통해 멀티플렉서(96)로 공급된다. 신호성분들(U, V)은 필터(90, 91), 아날로그-디지탈 변환기(92, 93), 및 D 플립플롭(94, 95)를 통해서 멀티플렉서(95)로 공급된다. 멀티플렉서(96)는 출력 데이터가 판독-기록 메모리(66,71)로 공급되는 직렬-병렬 변환기(83) 앞에 배치된다. 판독-기록 메모리(66, 71)의 출력 데이터는 멀티플렉서(84) 및 D플립플롭(85)를 통해서, 디지털-아날로그 변환기(50, 51) 및 필터(52, 53)와 D 플립플롭(98, 99)는 물론 디멀티 플렉서(86)로 구성되는 신호 출력경로(55)로 공급된다.

상기 아날로그-디지탈 변환기(92, 93) 및 멀티플렉서(96)는 절반의 클럭펄스 신호(f/2)가 공급되며, D 플립플롭(85)에는 두 배의 클럭 펄스신호(2f)가 공급되며, 직-병렬 변환기(83), 멀티플렉서(86), D 플립플롭(98,99), 및 디지털-아날로그 변환기(50, 51)는 클럭 펄스신호(f)에 의하여 클럭 신호가 공급 된다.

본 발명은, 화상을 표현하는 디지덜 신호를 확장하는데 있어서, 수직편향의 크기 증가에 의한 라인 구조의 가시화라는 종래 기술의 문제점을 극복하였고, 이중 포트의 비디오 RAM들과 함께 연동할 수 있고, 입력 및 출력 클록들이 동기적으로 동작하는 환경에서도 신호의 확장이 가능하며, 그리고 메모리를 비동기적인 클록들로 구동시키기 위한 간단한 회로를 제공하고 있다.

본 발명은 본 특허청구범위 제1항의 전제부에 따른 디지털 신호 확장 방법 및 이러한 방법을 수행하기 위한 회로 장치에 관한 것이다.

본 발명은 화상을 표현하는 디지털 신호의 확장을 위한 방법 및 그 회로 장치에 관한 것인데, 예컨데, 종횡비(aspect ratio)가 16/9인 스크린을 갖는 수상관에 보통의 4/3의 종횡비를 갖는 화상을 디스플레이하기 위해서는, 4/3에 관한 확장이 필수적이다.

4/3의 종횡비를 갖는 화상을 확장하는 일반적인 원리는 특허 제 37 22 172호에 기술되어 있다. 여기에는, 하나의 영상 영역내에서 그 디멘션(dimension)를 확장시키기 위한 방법이 공지되어 있는데, 여기서 수직 편향 크기를 증가시키는 것은 수평 방향에서의 신호의 디지털 확장과 관련되어, 수평 방향에 대한 신호의 디지털 확장 및 수직 편향의 크기를 증가시키는 방법을 결합하여 사용하고 있다. 이러한 방법에서는, 수직 편향의 크기가 증가되기 때문에, 수직 방향의 라인수가 감소되어 라인 구조가 가시화된다.

상기 라인구조의 가시화(visibility)는, 독일 특허 제 37 22 170호에 기술된 바와 같은 이중 스캐닝 편향 방식이 사용된다면 상당히 줄어들 수 있다. 상기 특허에 기술된 주요 해결 방법은 메모리로서 표준 RAM들을 사용하고 있다. 그러나 이들은 이중 포트(dual port) 비디오 RAM들을 가지고는 동작할 수 없는데, 특히 입력 및 출력 클록들이 비동기적일 수 없거나 또는 메모리를 비동기적인 클록들로 구동시키기 위한 요구되는 회로가 너무 복잡할 때 그러하다.

본 발명의 목적은, 상기 종래기술의 문제점을 극복하면서, 하나의 영상 영역 내에서 그 디멘션을 변경시키기 위한 방법 및 그 회로 장치를 제공하는 것이다. 즉, 본 발명은, 화상을 표현하는 디지털 신호를 확장하는데 수직 편향의 크기 증가에 의한 라인 구조의 가시화라는 문제가 제거하며, 이중 포트의 비디오 RAM들과 함께 연동할 수 있고, 입력 및 출력 클록들이 동기적으로 동작하는 환경에서도 신호의 확장이 가능하며, 그리고 메모리를 비동기적인 클록들로 구동시키기 위한 간단한 회로를 제공한다.

이러한 목적은 특허청구범위 제1항에 개시된 특징에 의해서 해결된다. 본 발명의 또 다른 개선 사항들은 종속항들에 개시되어 있다.

본 발명에 의하면, 데이터가 일정한 속도로 메모리로 기록되고 판독되는데, 모든 기록된 데이터는 활성인 데이터이며, 출력에서의 데이터속도를 일정하게 유지하기 위하여, 더미(dummy) 데이터가 활성 데이터에 추가되고 그 후에 더미 데이터가 제거되어 데이터 속도가 낮추어진다.

본 발명에 따른 해결 방법에 있어서는, 독일 특허 제 37 33 012호에 기술된 바와같은 두 개의 주변 인터페이스를 갖는 비디오 메모리가 사용된다.

전술된 영상 메모리를 사용하여 하나의 영상 영역 내에서 그 디멘션을 변경하기 위하여는 다음의 두가지 방법이 사용될 수 있다.

1. 데이터가 사전에 확장되지 않은 채로 메모리에 기록된다. 상기 영상 데이터의 확장은 영상 메모리의 판독 중에서 수행된다.

2. 상기 데이터의 확장은 데이터를 영상 메모리에 기록하는 중에 수행된다. 그후 상기 영상 메모리는 재생을 위해 한 라인씩 판독된다.

본 발명에 따라 사용되는 영상 메모리는 다음과 같은 특징을 가지고 있다.

비디오 메모리의 두 개의 주변 인터페이스에 클록 펄스가 인가되는데, 하나의 펄스는 다른 펄스의 정수 배이다. 예를들면, 다음과 같은 조합의 펄스들이 사용될 수 있다.

입력A 13.513.527.027.0

입력B 27.013.513.527.0

소정의 판독 및 기록 속도를 얻기 위하여, 주변 인터페이스와 메모리 사이의 전송은 병렬 방식으로 수행된다. 상기 데이터는 이를테면 12개 스캐닝 값들의 블록들로 전송된다.

매우 높은 메모리 엑세스 타임을 필요로 하는 높은 데이터율 때문에, 주변 인터페이스들은 이를테면 24개 스캐닝 값들의 블록들을 판독할 수 있다.

본 발명은 도면에 도시된 두 개의 예시적인 구현예를 통해서 더 상세하게 설명된다.

Claims (5)

1. 화소 값들이 블록형식으로 메모리(14)에 기록되고 그 후에 상기 메모리로부터 판독되며, M:N(M>N)의 확장비로 디지털 비디오 신호를 확장하는 방법에 있어서, 상기 메모리는, 클록 속도가 동일한 판독 및 기록 동작 동안, 상기 비디오 신호들의 행들 및 열들에 대하여 개별적으로 어드레스될 수 있으며; 그리고 각 경우에 화소 값들의 M개 블록들이 기록 또는 판독되며, 판독 후 각 경우에 화소 값들의 N개 블록들 만이 재사용되고 그리고 N:M의 비로 감소된 클럭 속도를 가지는 확장된 그리고 연속적인 비디오 신호들을 제공하는 다음 단계의 중간 저장장치들(20, 21, 22)로 공급되는 것을 특징으로 하는 디지털 비디오 신호의 확장방법.
2. 제1항에 있어서, 상기 메모리(14)는 휘도값들(Y)과 색도값들(C)에 대하여 개별적으로 어드레스될 수 있는 것을 특징으로 하는 디지털 비디오 신호의 확장 방법.
3. 제2항에 있어서, 상기 색도값들(C)의 행들을 어드레싱하기 위하여, 판독 및 기록동작시 유사한 수직 카운터(13)가 사용되는 것을 특징으로 하는 디지털 비디오 신호의 확장 방법.
4. 제1항 내지 제3항중 어느 한 항에 있어서, M은 4이고 N은 3인 것을 특징으로 하는 디지털 비디오 신호의 확장 방법.
5. 제1항 내지 제3항중 어느 한 항에 있어서, 상기 메모리(14)로써 두 개의 주변 인터페이스들(A, B)을 갖는 비디오 저장장치가 사용되며, 판독동작 동안 휘도값들은 제1 인터페이스(B)에 공급되고 색도값들은 제2 인터페이스(A)에 공급되는 것을 특징으로 하는 디지털 비디오 신호의 확장 방법.