KR910003195B1 - 라스터 주사 표시 장치 구동용 디지탈 표시 시스템 - Google Patents

라스터 주사 표시 장치 구동용 디지탈 표시 시스템 Download PDF

Info

Publication number
KR910003195B1
KR910003195B1 KR1019870010399A KR870010399A KR910003195B1 KR 910003195 B1 KR910003195 B1 KR 910003195B1 KR 1019870010399 A KR1019870010399 A KR 1019870010399A KR 870010399 A KR870010399 A KR 870010399A KR 910003195 B1 KR910003195 B1 KR 910003195B1
Authority
KR
South Korea
Prior art keywords
data
coupled
display device
frequency
pixel
Prior art date
Application number
KR1019870010399A
Other languages
English (en)
Other versions
KR880005509A (ko
Inventor
엘렌 모렐 진
프레스턴 랙클리 다윈
웨인 트리노스키 스티븐
알랜 월 윌리암
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
하워드 지. 피거로아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션, 하워드 지. 피거로아 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR880005509A publication Critical patent/KR880005509A/ko
Application granted granted Critical
Publication of KR910003195B1 publication Critical patent/KR910003195B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/391—Resolution modifying circuits, e.g. variable screen formats
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/06—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)
  • Image Generation (AREA)
  • Toys (AREA)
  • Eye Examination Apparatus (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Details Of Television Scanning (AREA)

Abstract

내용 없음.

Description

라스터 주사 표시 장치 구동용 디지탈 표시 시스템
제1도는 본 발명의 디지탈 표시 시스템에서 중앙 처리 장치를 라스터 주사 표시 장치에 결합하기 위한 디지탈 표시 어댑터부분의 블럭도.
제2도는 제1도의 시스템에서 사용된 게이트들과 결합 회로의 상세도.
제3도는 제1도의 시스템에서 사용된 선택기 회로의 블럭도.
제4도는 어느 한 동작 모드에서 본 제1도의 시스템의 시프트 레지스터의 데이타 배치도.
* 도면의 주요부분에 대한 부호의 설명
17 : 선택 회로 21 : 내지
24 : 병렬/직렬 변환기(시프트 레지스터)
31 : 팔레트 레지스터 시스템 35 : 결합 회로
38 : 모드 레지스터 55 : 래치 회로
56 : 선택기 59, 60, 61 : D/A 변환기
본 발명은 디지탈 표시 시스템(digital display system)에 관한 것으로, 특히 라스터 주사 표시 장치(a raster scan display device)를 사용하는 시스템에 관한 것이다.
컴퓨터 시스템에 사용하기 위한 디지탈 표시 시스템은 잘 알려져 있다. 라스터 주사 표시 장치를 사용하는 많은 그래픽 시스템에는 모든 포인트 어드레스 가능 또는 비트 플레인 시스템이 이용된다. 이러한 시스템에서는, 표시(display)를 위해서 데이타가 판독될 때에 저장부로부터의 연속적인 데이타 그룹들(successive data groups)이 표시 장치상의 연속적인 화소들과 직접 연관되도록 데이타가 배열되어 재성 저장부(refresh store)에 저장된다. 그러한 시스템에 관한 초기의 설명서중 하나는 1986년 5월 벨 연구소 기록 문서 제139쪽 내지 146쪽 피터 비. 데니스가 쓴 "칼라 컴퓨터 그래픽"이란 논문에서 찾아볼 수 있다. 수많은 현재의 마이크로 컴퓨터 시스템은 그래픽 표시 (graphics display)를 위해 모든 포인트 어드레스 가능 시스템을 사용한다. 그중 한 예로는 인터내셔널 비니네스 머신즈 코포레이션(International Business Machines Corp.)에서 생산된 퍼스널 컴퓨터를 들수 있으며, 이 컴퓨터는 칼라/그래픽 어댑터(CGCA) 또는 개량 그래픽 어댑터(EGA) 카드를 사용할 수 있다. 대부분의 공지된 디지탈 표시 시스템들은 스위치 절환에 의해 여러 다른 표시 정의(different display definitions)를 제공할 수 있다. 여기서, 여러 다른 표시 정의를 제공한다 함은 예를 들어 라스터 프레임(raster frame)당 화소수를 다르게 한다던지, 표시 라인 수(numbers of display line)를 다르게 한다던지 혹은 화소당 이용가능한 칼라의 수를 다르게 하여 여러가지의 표시(display)를 제공할 수 있음을 말한다. 그러나 출원인이 알기에는 종래 어느 시스템도 데이타를 한 주파수에서 재생 저장부(refresh store)로부터 인출하여 동일 주파수로 표시 장치에 전송하는 제1모드와, 데이타를 상기 재생 저장부로부터 상기 제1모드의 경우와 동일한 주파수에서 인출하지만 표시 장치로 데이타를 전송할 때는 상기 주파수의 1/2 또는 1/4등과 같이 짝수로 나눈 주파수에서 행하는 제2모드를 가지면서, 스위치로 제1모드와 제2모드를 선택 가능하도록 한 디지탈 표시 시스템은 없었다.
본 발명에 따른 라스터 주사 표시 장치를 구동하기 위한 디지탈 표시 시스템은 표시 데이타를 저장하기 위한 재생 저장부와, 제1클럭 주파수에서 데이타 그룹들을 형성하기 위해 재생 저장부로부터 연속 화소 데이타를 읽어내는 판독 수단, 상기 데이타 그룹들을 표시 장치를 구동하기 위한 화소 구동 신호 그룹들로 변환시키기 위한 변환 수단, 및 상기 변환 수단이 제1 혹은 제 2모드로 동작할 수 있도록 스위칭하기 위한 스위칭 수단을 구비한다. 본 발명의 디지탈 표시 시스템이 제1모드에서 동작할 때는, 각각의 데이타 그룹은 제1클럭 주파수에서 각각의 화소 구동 신호 그룹으로 변환되어 표시 장치에 전달되고, 제2모드에서, 동작 할 때는 각각의 2연속 데이타 그룹이 합쳐져서 대응하는 개개의 화소 구동 신호 그룹으로 변한되어, 이 화소 구동 신호 그룹은 제1클럭 주파수의
Figure kpo00001
주파수에서 표시 장치에 전달된다. 여기서 n은 양의 정수이다. 이후 상세히 설명되는 본 발명의 실시예에서는 n을 1로 한다. 이렇게 하는 경우, 변환 수단은 두개의 연속 데이타 그룹(two successive data groups)을 합쳐서 대응하는 화소 구동 신호 그룹을 발생시키고, 이 대응 하는 화소 구동 신호 그룹을 제1주파수의
Figure kpo00002
주파수(즉 제1주파수의 절반)에서 표시 장치에서 전달한다. 그러나, 본 발명에서 제2모드는 단지 n이 1인 경우인 상기 실시예에만 한정되는 것이 아니다. 예로 n이 2이 면, 변환 수단은 4개의 연속 데이타 그룹을 합쳐서 대응하는 화소 구동 신호 그룹을 발생시키며, 이렇게 발생시킨 대응하는 화소 구동 신호 그룹은 제1주파수의
Figure kpo00003
주파수에서 표시 장치에 전달한다.
본 발명의 실신예는 다음의 세 동작 모드로 동작될 수 있다.
모드 A : 이 모드는 화소당 16가지 칼라를 갖고 있는 640×200 화소 표시를 제공한다. 변환 수단은 제1 모드로 동작한다.
모드 B : 이 모드는 화소당 64가지의 칼라를 갖고 있는 640×200 화소 표시를 제공한다. 변환 수단은 제1모드로 동작한다.
모드 C : 이 모드는 화소당 256가지의 칼라를 갖고 있는 320×200 화소 표시를 제공한다. 변환 수단은 제2모드로 동작한다.
모드 A 및 B는 또한 고 화소 정의 모드(high picture element definition mode) 또는 고 화면 해상도(high picture resolution mode) 모드라 불린다. 한편 모드 C는 저 화소 정의 모드(low picture element definition mode) 또는 저 화면 해상도 모드(low picture resolution mode)라 불린다.
제1도는 본 발명을 구체화하는 디지탈 표시 시스템의 블럭도이다. 상기 시스템은 CPU(중앙처러장치)(도시되지 않았음)에 결합된 입력 라인과 음극선관 표시 장치(도시되지 않음)에 결합된 출력 라인을 갖고 있다. 이 시스템은 표시된 신호의 여러 다른 칼라 성분(different color components)을 나타내는 데이타를 각각 저장하기 위한 4개의 플레인(10 내지 13)을 구비하는 재생 저장부를 포함한다. 그러므로, 예를 들어 플레인 M(10)은 적색 성분, 플레인 M(11)은 녹색 성분, 플레인 M(12)는 청색 성분, 플레인 M(13)는 광도(intensity) 성분을 저장한다. 데이타는 모든 포인트 어드레스 가능(all ppints addressable; APA)한 배열(conftiguration)로 재생 저장부에 저장된다. 이러한 배열에서 데이타의 바이트는 음극선관 표시 장치상에서 화소의 위치에 대응하는 플레인상의 위치에 배치된다. 그러므로, 예를 들어, CRT 주사의 시작시, 재생 저장부각 플레인의 동일 위치에서 1바이트씩 모두 4개의 선택된 바이트가 동시에 판독된다. 이들 바이트는 표시 장치의 제1여덟개 화소의 칼라 및/또는 광도를 정의하는데 사용된다. 그 다음에는 초기에 판독된 8개의 어드레스 바로 다음 어드레스의 바이트가 표시 장치의 다음 8개 화소의 칼라 및/또는 광도를 정의하기 위해 판독된다. 이러한 과정은 모든 화소가 표시될 때까지 계속된다. 표시 장치의 정의(즉, 어떤 종류, 어떤 크기의 표시 장치인가) 및 재생 저장부의 크기에 따라서, 표시 프레임(display frame)에 대한 데이타는 재생 저장부를 다 채우거나 재생 저장부내의 어드레스 가능 위치들중 일부에만 저장된다. 전자의 경우, 표시 프레임에 대한 초기 어드레스는 재생 저장부의 각 플레인의 제1어드레스가 되고, 후자의 경우, 표시 프레임에 대한 초기 어드레스는 재생 저장부내의 선택된 어드레스중에서 선택된다. 프레임이 달라지면 상기 초기 어드레스를 변경하므로써, 패닝(panning) 및 애니메이션(animation) 기능이 실행될 수 있다.
상기 재생 저장부로부터 표시 데이타를 판독하기 위한 재생 저장부의 순차 어드레스는 음극선관 제어기(CRTC) 시스템(14)에 긔해 발생되어 20개의 어드레스 라인(15)을 거쳐 재생 저장부에 인가된다. CRTC 시스템(14)은 모토로라 인코포레이티드에서 제조된 MC 6845일 수 있으며, 중앙 처리 장치(CPU)로부터의 클럭 및 제어라인(도시되지 않음)을 통해 입력되는 입력 신호에 의해 공지된 방식으로 제어된다. 설명을 간단히 하기 위해, 재생 메모리와 중앙 처리 장치간의 접속은 도시되지 않았다. 물론 이들 접속으로는 종래의 멀티플렉서 시스렘등을 통해 어드레스 라인(15)까지의 데이타 버스 및 어드레스 버스 접속이 포함된다. 이들 접속은 중앙 처리 장치가 재생 저장부를 억세스하여 표시된 데이타를 삽입하고 갱신할 수 있게 해준다.
본 발명은 표시 프레임내의 화소수와 각각의 화소에 대해 이용가능한 칼라수에 관하여 여러 다른 표시해 상도를 제공하기 위하여 재생 저장부내의 데이타를 이용하는 장치에 관한 것이다. 예로서, 3개의 스위치 가능한 상이한 해상도를 갖고 있는 동작 모드 A. B 및 C를 설명할 수 있는데, 첫번째 두개의 해상도는 화소 당 각각 16 또는 64개의 칼라를 갖고 있는 640×200 화소 표시로서 이루어지고, 세번째 해상도는 화소당 256칼라를 갖고 있는 320×200 화소 표시로 이루어진다.
레지스터(38)는 중앙 처리 장치로부터 나오는 모드 제어 신호를 수신하여 잠시 저장(hold)하며 이 신호 들을 라인(16)상으로 출력한다. 먼저 화소당 16칼라를 갖고 있는 640×200 화소 표시를 제공하는 모드 A에 서의 동작을 설명하기로 한다. 이 모드에 있어서, 선택 회로(17)는 자신을 통하여 통과하는 신호에 아무런 영향을 주지 않는다. 따라서, 재생 저장부를 억세스할 때 마다, 4바이트으 그룹 데이타(각 바이트는 재생 저장부의 각 플레인으로부터 판독된다)가 그대로(변함이 없이 시프트 레지스터(21 내지 24)에 공급된다. 시프트 레지스터(21 내지 24) 모두는 라인(25)상의 타이밍 신호(이 신호는 CRTC(14)로부터 제공된다)에 의해 클럭되어서 저장하고 있던 데이타를 직렬로 출력한다. 시프트 레지스터로부터의 직렬 출력은 동기 게이트(Synchronizing gates ; 16 내지 29)를 통해 클럭되어 팔레트(Palette) 레지스터 시스템(31)에 병렬 4비트 입력으로 제공된다. 팔레트 레지스터 시스템(31)과 이 시스템에 후속 배치되는 소자들은 재생 저장부로부터 나온 데이타 그룹을 화소 구동 신호 그룹으로 변환시킨다. 이 화소 구동 신호 그룹은 실제로 표시 장치를 구동시킨다(이는 이후 설명될 것임). 상기 팔레트 레지스터 시스템은 16개의 레지스터로 구성되어 있는데, 이들은(도시되지 않은 데이타 및 제어 라인을 통행) 중앙 처리 장치로부터 보내지는 데이타를 로드(load)할 수 있으며 상기 병렬 4비트 입력에 의해 선택된다. 상기 팔레트 레지스터 시스템(31)외 각각의 레지스터는 6비트를 저장한다.이들 레지스터중 선택된 레지스터로부터의 6비트 출력은 6비트 게이트(32)에 인가되고 라인(25)상의 클럭 신호에 의해 상기 게이트로부터 다른 6비트 게이트(33)로 클럭된다. 양 게이트(32, 33)의 출력은 각각 라인(34, 39)를 통해 결합 회로(combining circuit)에 인가된다. 결합 회로는 또한 레지스터(36)로부터 라인(40)을 거켜 4비트 칼라 선택 신호를 수신한다. 상기 칼라 선택 신호는 중앙 처리 장치로부터 입력 라인을 통해 레지스터(6)에 인가된다. 결합 회로는 라인(16)을 통해 모드 레지스터로부터 보내지는 모드 신호에 의해 제어된다.
제2도는 결합' 회로(35)의 실시예의 블록도이다. 상기 도면은각가 6, 6, 4의 출력 라인(34, 35, 40)을 갖는 제1도의 게이트(32, 33) 및 레지스터(36)를 도시한다. 이들 라인은 선택적으로 8비트 게이트(45, 46, 47)에 결합되고, 이 게이트상의 8비트 게이트 출력은 라인(41, 42, 43)을 거쳐 공통 출력(44)에 인가된다. 선택기 회로(selector circuit 48)는 라인(16)을 통해 레지스터(38, 제1도)로부터 나온 모드 압력 신호에 응답하여, 3개의 출력 라인(51, 52 또는 53)중 한 라인에 선택적으로 출력을 내보내서 게이트(45, 46, 47)중 하나를 인에이블(enable)시킨다. 게이트(45)가 인에이블될 때, 게이트(32)로부터의 4비트와 게이트(33)로부터의 4비트가 출력 라인(44)를 통과하고, 게이트(46)가 인에이블될 때에는 게이트(33)로부터의 6비트와 레지스터(36)로부터의 2비트가 출력 라인(44)에 인가된다. 이들 상이한 출력들은 레지스터(38)에 인가된 모드 신호에 의해 정의된 바와 같이 제1도의 본 발명의 시스템의 세개 동작 모드에 대응한다.
제1도를 다시 참조하여 보면, 라인(44)상의 결합 회로(35)의 출력은 게이트(54)에 인가된다. 상기 게이트는 CRTC(14)로부터의 클럭 라인(25)상의 신호 클럭의 주파수(즉 제1클럭 주파수)나 이 주파수의 반(half)에서 클러된다. 상기 반 주파수(half freq.)는 래치 회로(55)에 의해 발생된다. 이 래치 회로는 클럭 라인(25)에 의해 클럭되어, 자신의 -Q출력을 도로 자신의 D입력에 결합시킨다. 래치 회로(55)로의 클리어 입력은 표시 인에이블(DISPEN) 라인(57)에 결합된다. 이는 이하에서 설명될 것이다.
선택기(56)는 모드 레지스터(38)로부터의 모드 신호에 응답하여 게이트(54)에 전 주파수(full freq.) 클럭 신호 또는 반 주파수(half freq.) 클럭 신호를 보낼 것인지를 결정한다. 후에 더욱 명확히 알게 되겠지만, 반 주파수 클럭킹은 게이트(45)(제2도)의 출력 즉, 게이트(32, 33) 각각으로부터의 4비트로 구성되는 칼라 출력에 사용되고 전 주파수 클럭킹은 본 발명 시스템의 다른 동작 모드에 사용된다.
게이트(54)를 통과하는 8개의 비트 신호는 칼라 룩 업(look up) 테이블(CLUT)을 구동하기 위해 사용된다. 이 룩 업 테이블은 8개의 비트 입력 신호에 의해 선택 가능한 256개의 18비트 레지스터들로 구성된다. 이들 레지스터에서 18비트중 6비트는 적색 디지탈/아날로그 회로(59)를 구동하고, 다른 6비트는 녹색 디지탈/아날로그 회로(60)을 구동하며, 마지막 6비트는 청색 디지탈/아날로그 회로(61)를 구동하여, 각각 적색, 녹색, 청색의 아나로그 출력 신호를 제공해, 칼라 음극선관 표시 장치를 구동한다.
앞서의 설명은 모드 A(640×200 화소, 16칼라)로 동작할 때의 본 발명 시스템의 동작에 관한 것이다. 이 모드는 전 주파수(clock)로 룩 업 테이블 CLUT(58)에 출력을 제공하는 게이트(47)를 선택하는 경우이다. 즉, 이 모드에서는 CRTC 클럭 출력은 아무런 변경 없이(전 주파수 그대로) 게이트(54)를 클럭하도록 보내진다. 이 모드에서, 칼라 선택 레지스터(36)은 CLUT 어드레스 신호중 4비트를 제공하는데, 이들 4비트의 어드레스 신호들은 다른 칼라 범위(different ranges of colors)를 정의하는 소정 주기 동안 일정하게 유지되어, 각 칼라는 각각의 소정 주기 동안 표시된다. CLUT의 잔여 4비트는 게이트(33)에서 오는 것이므로 재생 저장부 플레인(10 내지 13)과 팔레트 시스템(31)에서 보내오는 신호에 의해 결정된다. CRTC(14)로부터의 클럭 주파수는 음극선관을 재생하는(refreshing) 화소 주파수와 일치하므로, 상기 음극선관상에 화소의 각 라인이 차례로 표시된다. 상기 모드는 각 화소에 대한 4개의 가변 비트를 사용하여 표시 장치상에 16개의 상이한 칼라를 제공한다.
다음에, 모드 B에 있어서도 제2도의 게이트(46)를 선택하고 전 주파수로 클럭킹을 하면 640×200 화소가 표시된다. 그러나 상기 모드에서는 게이트(46)에 칼라 선택 레지스터(36)로부터 단지 두개의 고정 비트가 공급되고 게이트(33)로부터 6개의 칼라 비트가 공급된다.
따라서, 이 모드에서는 각각의 화소에 대한 6개의 가변 비트를 이용해 64개의 상이한 칼라를 표시할 수 있다.
지금까지 설명한 본 발명의 시스템에서, 재생 저장부 병렬/직렬 레지스터(21 내지 24), 팔레트 시스템(31), 칼라 룩 업 테이블(55) 및 디지탈/아날로그 회로(59 내지 61)등은 공지의 디지탈 표시 시스템에서도 찾아볼 수 있는 것들이다.
본 발명의 표시 시스템은, 제1도의 두개의 게이트(32 및 33), 제2도의 게이트(45) 및 모드 선택 가능한 클럭 주파수로 구동되는 제1도의 게이트(54)를 포함하고 있다는 점에서 종래의 디지탈 표지 시스템과는 일차적으로 다르다. 본 발명의 실시예에서 열거한 모든 요소들은 각 화소당 256가지의 칼라 선택을 갖도록 하면서 320×200 화소를 표시하는데 각자의 역활을 한다.
본 발명의 실시예에 있어서, 모드 C(320×200, 256칼라)는 제3선택 가능한 모드이다. 이 모드에서는 게이트(45)(제2도)가 결합회로(combining circuit)(35)에서 선택되고, 이 게이트(54)는 래치(55)로부터 선택기(36)가 선택한 반주파수에 의해 구동된다.
제3모드로서 동작할 때 데이타는 재생 저장부로부터 판독되어 전 주파수 클럭되어서 병렬 직렬 시프트 레지스터(21 내지 24)와 게이트(26 내지 29)를 통과한다. 이들 게이트 출력은 팔레트 레지스터 시스템(31)의 어드레스로서 제공되고, 이 팔레트 레지스터 시스템(31)은 자신의 6비트 출력을 게지트(32)에 보내며, 이들 출력은 전 주파수로 클러되어 게이트(33)로 보내어진다. 이들 게이트 각각으로부터의 4비트는 게이트 (45)(제2도)의 8비트 출력을 구성하며, 이 출력은 라인(44)를 통해서 게이트(54)에 보내어진다. 이 게이트에서부터는 지금까지 회로들의 클럭 주파수의 전반에 해당하는 반 주파수로 동작한다. 따라서 상기 게이트를 통해 CLUT(58)에 보내어지는 것은 게이트(45)로부터의 8비트의 각 올터네이트 그룹(alternate group), 다시 말해서, 팔레트 시스템(31)으로부터 6비트 출력의 스트림에서 각 우수 번호 출력의 4비트와 각 기수 번호 출력의 4비트가 결합되어 각각 CLUT(58)의 입력으로 제공된다. 8비트 모두 가변이고 레지스터(36)로 부터의 고정 비트도 사용되지 않기 때문에, CLUT(58)에 어드레스로 입력되는 상기 각 4비트 그룹은 CLUT(58)의 256레지스터중 어느 것이라도 어드레스 할 수 있다. 따라서, 각각의 표시된 화소는 256칼라중 어느 것이라도 가질 수 있다. 만약 표시 장치가 동일한 주아수에서 주사하고(scanning) 있다면, 게이트(54)로부터 CLUT(58)를 어드레스하는 클럭 주파수를 1/2로 한다는 것은 단지 절반의 화소수만이 형성되는 것을 의미한다. 그러므로 이 모드에서는 음극선관은 320×200 화소를 표시하지만, 각 화소는 256칼라로부터 선택될 것이다.
지금까지의 설명에서는, 설명을 간단히 하기 위하여 제1도에서의 선택 회로(17)의 기능 및 구조에 대한 설명은 생략되었다. 상기 선택 회로(17)는 표시 장치 시스템에서 반드시 필요한 것은 아니지만 매우 필요한 부분이다. 이는 상기에서 설명한 제3모드에서와 같이 저 화소 정의 모드에서는 효과적이다. 재생 저장부의 저장 요건을 고려할 때, 이 모드에서 시스템의 수정 없이 각 표시된 화소가 각각의 재생 저장부 플레인(10 내지 13)으로부터 보내어지는 두개의 대응하는 비트로부터 발생되는 것은 확실히다. 바꿔말해서, 각 재생 저장부 플레인에서 각 저장된 바이트는 네개의 화소 각각에 대한 데이타의 1/4을 포함한다. 이미 설명한 본 발명 시스템의 제1 및 제2모드에서, 재생 저장부 각 플레인에 저장된 각 바이트는 8 화소 데이타 그룹의 각 화소에 대하여 1비트를 포함한다. 따라서 단일 화소에 대한 데이타를 바꾸기 위해서는 비트 조작 기술이 필요하다. 그러나 그러한 기술은 비트 쌍을 조작하여야 할 때는 복잡하게 된다.
선택 회로(17)는 재생 저장부가 두개의 화소 데이타 4비트 세트(two four bit sets of picture element data)를 포함하는 바이트를 재생 저장부의 각 플레인에 저장할 수 있게 해준다. 제1 및 제2모드에서, 상기 선택 회로(17)는 재생 저장부로부터 받은 데이타를 아무런 변경없이 통과시킨다. 여기서 이 화소 데이타는 앞서와 같이 한 플레인에 8비트를 포함하는 바이트로 저장되는데, 이 바이트의 각각에 포함되어 있는 1비트는 상이한(different) 화소 데이타의 1비트를 나타낸다. 제3모드에 있어서, 화소 데이타는 바이트로서 저장되며, 각 바이트는 화소 데이타 4비트 그룹 두개를 포함한다. 이들 바이트는 재생 저장부 플레인데 있는 대응 위치로부터 판독된다. 그러므로 예를 들어, 표시를 위해 판독되야 할 제1위치(the first location)의 0이라면, 제1바이트가 플레인 0에 있는 위치 0으로부터 판독되고, 그 다음 바이트는 플레인 1에 있는 위치 0으로부터 판독되고, 그 다음 바이트는 플레인 2에 있는 위치 0으로부터 등등 이런식으로 판독되어진다. CPU 및 CRTC가 재생 저장부(10 내지 13) 억세스할 수 있도록 하기 위하여, 최하위 2개의 어드레스 비트가 선택된 재생 저장부 플레인을 정의하며, 이렇게 하여 재생 저장부 각 플레인들을 함께 묶는다(chaining).
제3도는 제1도의 선택 회로(17)의 실시예를 도시한다. 제3도의 상단에서, 네개의 메모리 데이타 레지스터(62 내지 65)는 각각 재생 저장부 플레인(M0내지 M3)로부터 수신된 데이타를 저장한다. 이 데이타 레지스터는 게이트 세트(66 내지 69) 또는 (70 내지 73)을 거쳐 시프트 레지스터(21 내지 24)에 접속된다. 모드 라인(51)(제2도 참조)상의 신호는 게이트(66 내지 69)에 결합된다. 이 모드 신호는 모드 C(320×200 화소, 256칼라)를 선택하기 위한 신호로 발생된다. 제2도의 라인(52 및 53)상의 신호는 게이트(70 내지 73와 결합된다. 고 화소 정의 모드(즉 모드 A 및 B를 말함)에서는, 즉 640×200 화소 모드에서는, 레지스터(62 내지 65)에서 나오는 신호들은 게이트(70 내지 73)를 통해서 아무 변경 없이 시프트 레지스터(21 내지 24)의 각각에 보내어진다. 저 화소 정의 모드 C에 있어서, 각 게이트(66 내지 69)는 레지스터(62 내지 65) 각각으로부터 두 비트를 받아서 시프트 레지스터(21 내지 24) 각각에 보낸다. 다시 말하면, 각 시프트 레지스터는 2비트의 네 그룹(four groups of 2 bits)의 데이타를 수시한다. 여기서 각 그룹은 다른 재생 저장부 플레인(refresh memory plane)으로부터 나온 것이다.
제4도는 각 레지스터의 우측에 직렬 출력 라인을 갖는 네개의 시프트 레지스터(21 내지 24)를 도시한다. 제4도의 각 레지스터에 있어서, 데이타 내용은 n/m으로 표시되고, n은 재생 저장부 플레인, m은 상기 플레인으로부터 판독된 바이트의 비트 위치를 나타낸다.
300×200 표시 모드(C모드)에서, 각 화소의 칼라는 시프트 레지스터로부터 각각 4비트로된 두개의 그룹으로 구성되는 8비트에 의해 정의되는 것을 알 수 있을 것이다. 제4도의 비트 배열을 보면, 시프트 레지스터로부터 판독된 4비트의 첫번째 두 그룹은 재생 저장부 플레인(0)으로부터 온 화소 데이타 한 바이트(a foll byte data)가 됨을 알 수 있다. 상기 바이트 다음에는 재생 저장부 플레인(1, 2 및 3)으로부터 온 화소 데이타 바이트들의 순으로 배열되어 있다. 따라서, 재생 저장부 플레인은 완전한 화소에 대한 데이타를 나타낸는 각 플레인의 각 바이트로 체인을 이루게 된다. 상술한 바와 같이, 재생 저장부 플레인들은 순차적으로 연속 화소(consecutive picture element) 바이트들을 가질 수 있고, 이로써, 연속 화소 바이트들은 플레인(3)까지 판독된 다음, 플레인(0)으로 되돌아가서 판독된다.
제1도의 설명에서, 라인(57)을 통해 래치(55)로 가는 DISPEN 입력이 설명될 것이라고 언급했다. 이 입력의 목적은 모드 C(320×200 화소, 256칼라)에서 정확한 신호가 게이트(32, 33)로부터 결합 회로(35)를 통해 CLUT(58)로 인가되도록 확실하게 하는데 있다. DISPEN 신호는 표시 장치가 인에이블(enable)되는 시간을 나타내기 위해 CRTC(14)에 의해 발생되는 신호이다. 다시 말해서, DISPEN 신호는 표시 장치의 각 주사선에서 화소 데이타에 의해서 변조되는 부분을 정의한다. 4비트 그룹 쌍이 정확히 사용되도록 하기 위하여, DISPEN 신호는 주사선의 표시부분 시작점까지 래치(55)를 지체시킨다. 그후 래치는 제2의 전 주파수 클럭 사이클에서(즉 데이타가 게이트(32)를 통해 게이트(33)로 보내진 상태에서) 스위치되어 게이팅 신호를 발생하여 선택기(56)를 통해 게이트(54)에 보낸다. 따라서 주사선에서의 첫번째 화소는 4비트 데이타 그룹의 첫 두 그룹(the first two four bit data groups)에 의하여 정의된다.
요약하여 본다면, 지금까지 설명한 것은 라스터 주사 표시 장치를 구동하는 디지탈 표시 시스템에 관한 것이다. 이러한 시스템에서 화소 데이타는 모든 포인트 어드레스 가능 형태(all points addressable form) 로 표시 장치 기억부(display store)에 저장되고, 이러한 기억 장치에서의 데이타 배열은 표시 장치에서의 화소의 위치와 일치하도록 되어 있다. 본 발명의 시스템에서는 라스터 주사 속도를 동일하게 하면서, 표시 장치에로의 데이타 흐름을 제1주파수(full freq.)나 제 주파수의 반의 주파수(half freq.)로 세트될 수 있다. 제1주파수에서는 고 해상도의 화소 및 제한된 칼라를 갖고 있는 표시가 제공된다. 반의 주파수에서는 화소 해상도가 반으로 떨어지지만, 각 화소에 대한 연속 칼라 신호 그룹 쌍을 사용하므로써 칼라 해상도는 매우 향상된다. 재생 저장부를 효율적으로 이용하기 위하여, 고 화상 해상도 모드에서는 다수의 재생 저장부 플레인으로부터 데이타를 읽어내는데(이들 바이트 각각에 포함된 비트들은 화소의 칼라 성분 하나와 관련이 있다)는 기존의 시스템이 그대로 사용된다. 저 화상 해상도에서는 재생 저장부내의 각 데이타 바이트는 화소 하나에 대응하며, 재생 저장부 플레인들은 사슬을 형성한다(chain이 된다). 선택 회로(17)는 재생 저장부 플레인(10 내지 13)과 병렬/직렬 변환기사이에 데이타가 적절히 통과할 수 있도록 스위치된다.
본 발명 시스템 동작의 여러 모드를 정의하기 위하여 특정 값이 사용되었지만, 다른 값들을 사용하는 것도 가능하다. 예를 들어 한 모드에서 화소수가 제2모드에서의 화소수에 두배라고 한다면, 640×200 화소, 4칼라 및 320×200 화소, 16칼라가 될 수 있다. 물론 이 두 모드에서의 표시장치 주사 속도는 동일하여야 할 것이다. 이 외에도 팔레트 레지스터 시스템(31)과 결합회로(35)사이의 게이트 수를 늘린다면, 화소 수가 두개 이상 변하는 모드도 가능하다. 예를 들어 세개의 게이트가 사용된다면, 제1주파수(full freq.), 제1 주파수의 반 주파수(half freq.), 제1주파수의 1/4주파수(quarter freq.)에서 동작하는 세가지 모드가 사용될 수 있고, 화소 비트의 정의는 이 모드들에 대응되게 할 수 있다.
지금까지 본 발명에 관한 설명은 제일 양호한 실시예를 들어 설명한 것이지만, 본 발명의 정신이나 범위를 벗어남이 없이 다른 여러 형태로 변경하는 것은 이 분야의 통상의 지식을 가진자에게는 자명할 것이다.

Claims (10)

  1. 라스터 주사 표시 장치 구동용 디지탈 표시 시스템에 있어서, (a) 화소 데이타를 상기 라스터 주사 표시 장치상의 관련 화소 위치들에 대응하는 위치들에 저장하는 재생 저장부(10 내지 13) ; (b) 제1클럭 연속 화소 데이타를 읽어내기 위한 수단(14, 17, 21 내지 24, 26 내지 29); (c) 상기 데이타 그룹들을 상기 라스터 주사 표시 장치 구동용 화소 구동신호 그룹들로 변환시키는 수단(31 내지 33, 35, 54, 58); 및 (d) 상기 데이타 그룹 각각이 상기 제1클럭 주파수에서 상기 라스터 주사 표시 장치에 전달되는 개개의 화소 구동 신호 그룹으로 변환되는 제1모드와, 각각의 2n(n은 양외 정수임) 연속 데이타 그룹들이 합쳐져서(merged together), 상기 제1클럭 주파수의
    Figure kpo00004
    의 주파수(n은 양의 정수임)에서 상기 라스터 주사 표시 장치에 전달되는 개개의 대응 화소 구동 신호 그룹을 발생하는 제2모드사이에서, 상기 변환 수단을 스위칭하기 위한 스위칭 수단(38, 55, 56)을 구비하는 것을 특징으로 하는 라스터 주사 표시 장치 구동용 디지탈 표시 시스템.
  2. 제1항에 있어서, 상기 2n연속 데이타 그룹들 및
    Figure kpo00005
    은 주파수에서 n은 1로하며, 상기 변환 수단은 화소 데이타 그룹들을 수신하도록 결합된 제1게이팅 수단(32)과, 상기 제1게이팅 수단의 출력을 수신하도록 종속적으로(cascadedly) 결합된 제2게이팅 수단(33) -상기 제1 및 제2게이팅 수단은 상기 제1클럭 주파수로 클럭된다-, 및 상기 제1모드에서는 상기 제2게이팅 수단의 출력만을 전송하고 상기 제2모드에서는 상기 제1 및 제2게이팅 수단의 출력들을 합치기(merging)위해 상기 제1 및 제 2게이팅 수단의 출력들에 결합되어 있는 결합 수단(35)을 포함하는 것을 특징으로 하는 라스터 주사 표시 장치 구동용 디지탈 표시 시스템.
  3. 제2항에 있어서, 상기 결합 수단으로부터 나온 출력을 수신하도록 결합되어 있는 제3게이팅 수단(54)을 포함하며, 상기 제3게이팅 수단은 상기 제1노드에서는 상기 제1클럭 주파수로 클럭되고 상기 제2모드에서는 상기 제1클럭 주파수의 반인 주파수로 클럭되는 것을 특징으로 하는 라스터 주파 표시 장치 구동응 디지탈 표시 시스템.
  4. 제3항에 있어서, 상기 라스터 주사 표시 장치를 구동하기 위한 디지탈 구동 신호 그룹들을 발생하기 위해 상기 제3게이팅 수단으로부터 나온 출력들을 수신하도록 결합되어 있는 칼라 룩 업 테이블 시스템(58)을 구비하는 것을 특징으로 하는 라스터 주사 표시 장치 구동용 디지탈 표시 시스템.
  5. 제3항에 있어서, 상기 재생 저장부로부터 나온 연속 화소 데이타 그룹들을 수신하도록 결합되어, 이 연속 화소 데이타 그룹들에 응답하여 상기 제1게이팅 수단을 위한 상기 화소 데이타 그룹들을 발생하는 팔레트 레지스터 시스템(31)을 구비하는 것을 특징으로 하는 라스터 주사 표시 장치 구동응 디지탈 표시 시스템.
  6. 제5항에 있어서, 상기 재생 저장부는 다수의 플레인으로 구성되며, 상기 재생 저장부로부터 나온 데이타 바이트들을 수신하기 위해 상기 플레인 수와 같은 다수의 병렬/직렬 변환기(21 내지 24)를 구비하며, 이들 병렬/직렬 변환기 각각의 직렬 출력은 상기 팔레트 레지스터 시스템에 결합되어, 상기 팔레트 레지스터 시스템이 상기 병렬/직렬 변환기들 수에 대응하는 비트 폭을 갖는 데이타 그룹들을 수신하도록 한 것을 특징으로 하는 라스터 주사 표시 장치 구동용 디지탈 표시 시스템.
  7. 제6항에 있어서, 상기 재생 저장부는 4개의 플레인으로 구성되며; 상기 재생 저장부와 상기 병렬/직렬 변환기들사이에 결합되는 선택 회로(17)을 구비하되; 상기 선택 회로는 재생 저장부 플레인으로부터 판독된 각각의 데이타 바이트가 상기 플레인과 관련된 병렬/직렬 변환기에 결합되는 제1모드와, 재생 저장부 플레인으로부터 판독된 각각의 바이트로부터의 비트 쌍들이 상기 병렬/직렬 변환기내의 관련 위치 쌍들(associated pairs of positions)에 보내어져서, 각각의 병렬/직렬 변환기가 상기 재생 저장부의 각 플레인으로부터 2비트씩 수신하게 되는 제2모드 사이의 스위칭 절환을 위한 상기 스위칭 수단에 결합되어 있는 것을 특징으로 하는 라스터 주사 표시 장치 구동용 디지탈 표시 시스템.
  8. 라스터 주사 표시 장치 구동용 디지탈 표시 시스템에 있어서, (a) 화소 데이타를 상기 라스터 주사 표시 장치상의 관련 화소 위치들에 대응하는 위치들에 저장하기 위한 재생 저장부(10 내지 13); (b) 제1클럭 주파수에서 데이타 그룹들을 형성하기 위해 상기 재생 저장부로부부 나온 연속 화소 데이타를 읽어내는 수단(14, 17, 21 내지 24, 26 내지 29); 및 (c) 상기 데이타 그룹들을 상기 표시 장치를 위한 화소 구동 신호 그룹들로 변환하는 변환 수단(31 내지 33, 35, 54, 58)을 구비하되, 상기 변환 수단이, 상기 제1클럭 주파수의
    Figure kpo00006
    주파수에서 상기 라스터 주사 표시 장치로 전달되는 개개의 대응 화소 구동 신호 그룹을 발생하도록 상기 데이타 그룹의 각 2n연속 데이타(successive data) 그룹을 결합하는(merging together)는 수단(35)을 포함하는 것을 특징으로 하는 라스터 주사 표시 장치 구동용 디지탈 표시 시스템 (여기서 n은 양의 정수임.).
  9. 제8항에 있어서, 상기 2연속 데이타 그룹 및
    Figure kpo00007
    주파수에서 n은 1로 하며, 상기 변환 수단은 화소 데이타 그룹을 수신하도록 결합되어 있는 제1게이팅 수단(32)과, 상기 제1게이팅 수단의 출력을 수신하도록 종속으로 결합되어 있는 제2게이팅 수단(33) -상기 제1 및 제2게이팅 수단은 상기 제1클럭 주파수로 클러된다-, 및 상기 제1 및 제2게이팅 수단의 출력들을 합치기(merging)위해 상기 제1 및 제2게이팅 수단의 출력에 결합되어 있는 결합 수단(35, 45)을 포함하는 것을 특징으로 하는 라스터 주사 표시 장치 구동용 디지탈 표시 시스템.
  10. 제8항에 있어서, 상기 재생 저장부는 4개의 데이타 저장부 플레인으로 구성되며; 상기 각각의 플레인에 대한 병렬/직렬 변환기(21 내지 24) 및 상기 재생 저장부와 상기 병렬/직렬 변환기들 사이에 결합된 선택 회로(17)을 구비하되, 상기 선택 회로는 상기 각 병렬/직렬 변환기(21 내지 24)가 상기 재생 저장부의 각 플레인으로부터 2비트씩을 수신하도록 재생 저장부 플레인으로부터 판독된 각 바이트로부터의 비트쌍들을 상기 병렬/직렬 변환기내의 관련된 위치 쌍들(associated pairs of positions)에 보내기 위한 상기 변환 수단에 결합되어 있는 것을 특징으로 하는 라스터 주파 표시 장치 구동용 디지탈 표시 시스템.
KR1019870010399A 1986-10-14 1987-09-19 라스터 주사 표시 장치 구동용 디지탈 표시 시스템 KR910003195B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US91824986A 1986-10-14 1986-10-14
US918249 1986-10-14
US918,249 1992-07-23

Publications (2)

Publication Number Publication Date
KR880005509A KR880005509A (ko) 1988-06-29
KR910003195B1 true KR910003195B1 (ko) 1991-05-22

Family

ID=25440071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870010399A KR910003195B1 (ko) 1986-10-14 1987-09-19 라스터 주사 표시 장치 구동용 디지탈 표시 시스템

Country Status (22)

Country Link
EP (1) EP0264603B1 (ko)
JP (1) JPH0664452B2 (ko)
KR (1) KR910003195B1 (ko)
CN (1) CN1021151C (ko)
AR (1) AR241450A1 (ko)
AT (1) ATE76993T1 (ko)
AU (1) AU600980B2 (ko)
BE (1) BE1001063A3 (ko)
BR (1) BR8705443A (ko)
CA (1) CA1292335C (ko)
DE (2) DE3779554T2 (ko)
ES (1) ES2032788T3 (ko)
GB (1) GB2196212B (ko)
GR (1) GR3005576T3 (ko)
HK (1) HK61692A (ko)
IE (1) IE59835B1 (ko)
IL (1) IL83515A (ko)
MX (1) MX160734A (ko)
MY (1) MY100903A (ko)
PH (1) PH24302A (ko)
SG (1) SG67892G (ko)
ZA (1) ZA877128B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU586948B2 (en) * 1987-03-16 1989-07-27 Sharp Kabushiki Kaisha Image signal processor
GB2229344B (en) * 1988-10-07 1993-03-10 Research Machines Ltd Generation of raster scan video signals for an enhanced resolution monitor
KR910008449B1 (ko) * 1989-04-04 1991-10-15 삼성전관 주식회사 비데오 매트릭스 회로
KR920002600B1 (ko) * 1989-07-21 1992-03-30 삼성전자 주식회사 1비트/2비트 플레인 겸용 비디오 보드
JP3018329B2 (ja) * 1989-07-26 2000-03-13 株式会社日立製作所 表示システムおよび液晶表示装置
JP6219863B2 (ja) 2015-01-26 2017-10-25 ファナック株式会社 プリント板の固定構造

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD107156A1 (ko) * 1973-10-03 1974-07-12
US4087808A (en) * 1975-10-15 1978-05-02 Vega Servo Control, Inc. Display monitor for computer numerical control systems
JPS5559543A (en) * 1978-10-26 1980-05-06 Mitsubishi Electric Corp Picture memory device
JPS5810756B2 (ja) * 1978-12-26 1983-02-26 松下電器産業株式会社 画像表示装置
JPS6041378B2 (ja) * 1981-01-28 1985-09-17 富士通株式会社 画像記憶装置
EP0085480A3 (en) * 1982-01-13 1986-01-08 Europel Systems (Electronics) Ltd. Improvements in or relating to video display systems
EP0095514B1 (de) * 1982-05-28 1985-10-16 DR.-ING. RUDOLF HELL GmbH Verfahren und Einrichtung zur Reproduktion eines Bildes mit gröberer Auflösung als bei der Bildabtastung
JPS5971087A (ja) * 1982-10-17 1984-04-21 株式会社リコー Ｃｒｔ表示装置
FR2544898B1 (fr) * 1983-04-25 1985-07-19 Texas Instruments France Dispositif d'affichage video sur ecran d'affichage par balayage d'une trame ligne par ligne et point par point
JPH0744641B2 (ja) * 1983-06-06 1995-05-15 キヤノン株式会社 画像変倍処理装置
US4673929A (en) * 1984-04-16 1987-06-16 Gould Inc. Circuit for processing digital image data in a high resolution raster display system
US4673930A (en) * 1985-02-08 1987-06-16 Motorola, Inc. Improved memory control for a scanning CRT visual display system

Also Published As

Publication number Publication date
IE59835B1 (en) 1994-04-06
GR3005576T3 (ko) 1993-06-07
JPH0664452B2 (ja) 1994-08-22
IE872525L (en) 1988-04-14
MY100903A (en) 1991-05-16
HK61692A (en) 1992-08-28
DE3733930C2 (ko) 1989-03-23
DE3733930A1 (de) 1988-04-28
CN1021151C (zh) 1993-06-09
KR880005509A (ko) 1988-06-29
ZA877128B (en) 1988-04-14
DE3779554D1 (de) 1992-07-09
EP0264603A3 (en) 1989-03-22
SG67892G (en) 1992-09-04
AR241450A1 (es) 1992-07-31
AU7976387A (en) 1988-04-21
CN87106436A (zh) 1988-04-27
BE1001063A3 (fr) 1989-06-27
GB8720940D0 (en) 1987-10-14
BR8705443A (pt) 1988-05-24
PH24302A (en) 1990-05-29
GB2196212A (en) 1988-04-20
GB2196212B (en) 1990-08-29
ES2032788T3 (es) 1993-03-01
MX160734A (es) 1990-04-19
EP0264603A2 (en) 1988-04-27
DE3779554T2 (de) 1993-01-28
AU600980B2 (en) 1990-08-30
JPS6398693A (ja) 1988-04-30
IL83515A (en) 1991-03-10
EP0264603B1 (en) 1992-06-03
CA1292335C (en) 1991-11-19
ATE76993T1 (de) 1992-06-15
IL83515A0 (en) 1988-01-31

Similar Documents

Publication Publication Date Title
US5742274A (en) Video interface system utilizing reduced frequency video signal processing
US4823120A (en) Enhanced video graphics controller
US4769713A (en) Method and apparatus for multi-gradation display
US5543824A (en) Apparatus for selecting frame buffers for display in a double buffered display system
US5640502A (en) Bit-mapped on-screen-display device for a television receiver
KR890003178B1 (ko) 디스플레이 시스템
GB2100953A (en) System and method for converting a non-interlaced video signal into an interlaced video signal
EP0231612A2 (en) A method and apparatus for accessing a memory in a colour graphics system
JPS59186A (ja) ラスタ走査型ビデオ表示器用色信号発生器
US4520358A (en) Optimized display device memory utilization
US5309173A (en) Frame buffer, systems and methods
KR910003195B1 (ko) 라스터 주사 표시 장치 구동용 디지탈 표시 시스템
US4910687A (en) Bit gating for efficient use of RAMs in variable plane displays
JPS6221195A (ja) 画像メモリの読出回路
US4901062A (en) Raster scan digital display system
EP0107687B1 (en) Display for a computer
KR890003229Y1 (ko) Crt 표시제어장치의 색신호 속성 처리회로
US5745104A (en) Palette control circuit
AU593975B2 (en) Video display apparatus
US4780708A (en) Display control system
JPS604988A (ja) 画像表示装置
JP2622950B2 (ja) 画像表示装置
JP3222907B2 (ja) 画像データ変換装置
KR920008241B1 (ko) Led 도트매트릭스의 제어회로 및 제어방법
JPH0311473B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050516

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee