KR890003178B1

KR890003178B1 - 디스플레이 시스템

Info

Publication number: KR890003178B1
Application number: KR1019840004078A
Authority: KR
Inventors: 알렌 커머 데이빗; 프레스톤 래클리 다윈; 안드레스 사엔즈 지져스
Original assignee: 인터내셔널 비지네스 머신즈 코포레이션; 제이.에이취.그래디
Priority date: 1983-08-12
Filing date: 1984-07-12
Publication date: 1989-08-25
Also published as: EP0139093B1; EP0139093A2; KR850002623A; AU3180084A; AU569315B2; CA1224291A; SG101990G; ES535059A0; JPH0222959B2; AR241370A1; US4580135A; MX156485A; HK9591A; JPS6049390A; ATE57034T1; ES8507707A1; BR8403987A; EP0139093A3; DE3483301D1

Abstract

내용 없음.

Description

디스플레이 시스템

제1도는 본 발명을 구체화한 디스플레이 시스템의 블럭선도.

제2도는 문자발생방식에 결합될때 제1도의 디스플레이 시스템을 매우 간략화한 블럭선도.

제3도는 제1도의 칼라 발생기에 대한 상세한 블럭선도.

제4도는 제1도의 디스플레이 시스템에 사용된 어드레스 지정 시스템에 대한 상세한 블럭선도.

제5도는 제2도의 맵(2)을 어드레스 지정하기 위해 제1도의 맵(0)에서 발생한 데이타를 커플링하는 래치/멀티플렉서 시스템에 관한 상세한 블럭선도.

* 도면의 주요부분에 대한 부호의 설명

2 : 제어회로 3, 4 : 어드레스 유니트

10, 11 : 논리회로 22 : 래치/멀티 플렉서

23 : 칼라 신호 발생기 50, 51 : 래치

55-57 : 앤드 게이트 60-63 : 시프트 레지스터

68 : 멀티 플렉서 69 : 칼라 조색판 레지스터 시스템

본 발명은 래스터 주사 디스플레이 시스템에 관한 것으로, 특히 표시된 데이타를 기억하기 위한 다수의 기억장치를 구비하고 있는 디스플레이 시스템에 관한 것이다. 래스터 주사 디스플레이 시스템은 크게 두 부분으로 나누어진다. 제1부분은 문자 발생기 시스템으로서 표시용 문자 세트가 기억장치에 내장되어 있고 이 기억장치는 각각 문자세트중 한 문자에 해당하는 위치로 억세스 된다.

그러한 시스템의 한 실시예로 미합중국 특허 제 3543244호를 들수 있다. 이 시스템에서, 디스플레이 제어기는 데이타 통신 시스템의 일부로 구성되어 다수의 디스플레이 상에서 입력되는 데이타의 표시를 제어한다. 입력 데이타는 메모리에 기억되었다가 판독되어 문자발생기의 어드레스를 발생시킨다. 디스플레이 타이밍회로의 제어하에 문자 발생기는 메모리에서 발생한 어드레스에 응답하여 개개의 문자 데이타를 발생시키고, 또한 이 데이타를 비데오 배전기에 인가하여 하나 이상의 디스플레이 장치상에 표시한다.

미합중국 특허 제 3614766호를 보면, 문자발생기는 Y매트릭스 카운터와 X 매트릭스 카운터에 의해 억세스되어 TV 모니터상에 표시할 문자 데이타를 발생시킨다. 모니터에 전송되기에 앞서, 문자 데이타는 자기 메모리에서 발생한 칼라 데이타와 섞여서 합성 표시 신호를 발생시킨다. 미합중국 특허 제 4068225호에서는 또 다른 문자 발생기 시스템을 볼 수 있는데 표시용 문자 데이타는 ASCII코드 형태로 메모리에 기억되었다가 문자발생기로 판독되어 표시 도트형태를 발생시킨다. 발생기 출력은 바이트형태로 비데오 레지스터에 인가되고 비데오 도트 카운터에서 발생한 신호에 응답하여 상기 레지스터로 부터 차례로 시프트된다. 미합중국 특허 제 4117469호에서는 마이크로프로세서에 연결된 디스플레이 시스템을 볼 수 있다. 여기에서는 다시 메모리로 부터 코드화된 문자 데이타가 문자 발생기를 구동하여 비데오 표시 신호를 발생시킨다. 마지막으로, 미합중국 특허 제 4309700호를 보면 CRT 디스플레이 시스템내의 비데오 신호는 롬형태의 문자발생기를 어드레스 지정함으로써 발생된다.

문자발생기 시스템은 메모리 공간 사용에 있어서 효율적이라는 큰 장점이 있다. 따라서, 예를들어 문자'A' 도트 형태는 전체 스크린에 표시된 문자의 사용횟수에 관계없이 단 한번만 문자 발생기에 내장하면 된다. 그러므로 문자발생시는 특히 영숫자 표시에 효용이 있다. 또한 문자발생기는 표시될 문자나 직선 또는 곡선의 일부를 발생시켜서 이들로서 그래픽 표시를 하는데에도 사용된다. 다라서, 그래픽 픽쳐는 요구된 그래픽 픽쳐를 제공하기 위해 서로 연결된 연속 라인 '캐릭터'를 사용함으로써 구성될 수 있다. 그러나, 대부분 한정된 수의 곡선이나 꺽여진 선을 이용하려면 문자발생기의 데이타를 자주 변경해야 하므로 특히 고해상 그래픽 표시에 있어서 이러한 라인 '캐릭터'의 사용이 제한된다.

이러한 문제점을 극복하기 위하여, 제2부분의 시스템이 개발되었다. 즉, 이것이 비트 맵(MAP)래스터 그래픽 시스템이다. 이러한 시스템에서는 디스플레이 장치로 표시될 도트형태에 해당하는 데이타 형태가 내장되어 있다. 이제 필요한 것은 기억장치를 차례로 억세스하여 표시용 도트형태를 판독해내는 것이다. 이러한 시스템은 기억용량면에서는 비교적 비싸다고 하더라도 필요한 도트형태를 기억할 수 있고 또한 부분적인 형태나 완전한 형태를 신속히 변화시킬 수 있다는 장점이 있다.

비트 맵 래스터 디스플레이 시스템의 실시예로 1974년 5월분 벨 연구소 기록집 139페이지 에서 146페이지에 수록된 피.비.데니스의 '칼라 컴퓨터 그래픽'을 들 수 있다. 이 시스템은 디스플레이 장치상에 연속점을 표시하기 위한 코드를 내장하고 있는 메모리를 연속적으로 설치하여 사용한다. 이러한 코드는 각각 3개의 비트를 구비하여 칼라 점보를 나타낸다.

미합중국 특허 제 4070710호를 에서는 비트맵 메모리에 연속적으로 표시용 점이내장되어 있는 시스템을 볼 수 있다. 사실, 이러한 점들은 한번에 표시할 수 있는 것보다는 많으므로, 메모리 내에서 별개의 최초 어드레스를 선택함으로서 내장되어 있는 데이타를 변경하지 않고도 여러가지 디스플레이를 얻을 수 있다. 따라서, 표시된 픽쳐는 수명 및 수직 방향으로 이동할 수 있고, 또한 메모리의 여러 부분에서 발생한 메모리를 사용하여 분리된 스크린 디스플레이를 창조할 수도 있다.

마지막으로, 미합중국 특허 제 4149152호에서는 비트 맵 메모리와 함께 보조 메모리를 구비하고 있는 비트 맵 시스템을 볼 수 있다. 보조 메모리는 비트 맵 메모 보다는 작으며, 디스플레이 상의 인접 도트요소의 도트 칼라를 나타내는 데이타를 내장하고 있다.

본 발명은 문자발생기와 비트맵 방식으로 모두 동작할 수 있는 디스플레이 시스템을 제공해 준다. 본 발명은 수많은 오퍼레이터들이 사용하는 마이크로 컴퓨터 시스템에 특히 유용하다. 어떤 사람들은 그래픽 응용을 위해 비트 맵 방식을 원할 것이고, 또 어떤사람들은 영 숫자 표시 응용을 위해 문자발생기 방식을 필요로 할 것이다. 우리가 아는 바로는 종래의 어떠한 시스템도이러한 융통성을 제공하여 메모리를 비트 맵이나 문자발생기로서 선택적으로 사용하게한 시스템은 없었다.

본 발명에 따라 다수의 기억장치를 구비하고 있는 디스플레이 시스템이 제공되었다. 이러한 기억 장치들은 함께 어드레스 지정되어 비데오 발생기로 비트 맵 데이타를 공급해 주거나, 이러한 기억장치중 하나의 기억장치가 억세스되어 다른 기억장치로 문자 표시데이타를 공급해 줄 수 있다. 이러한 어드레스로 부터 유도된 데이타가 표시될 문자 도트 형태를 나타내준다.

제1도의 CRT 디스플레이 시스템에 있어서, CRT 스크린 상에 표시된 정의하는 데이타가 4개의 메모리 맵(0)내지 맵(3)에 내장되어 있다. 각 메모리는 대표적으로 64k 8비트 바이트의 용량을 갖는다. 상기 시스템은 일반적으로 비트 맵 래스터 디스플레이 방식에 사용되는데 여기에서 메모리에 내장된 각 비트는 스크린 상의 특정 픽쳐 요소(pel)에 대응한다. 각 메모리는 디스플레이의 한 칼라성분을 나타내는 데이타를 함유한다. 데이타는 어드레스 유니트(3) 및 (4)로 정의된 어드레스로서 어드레서 라인 (5) 및 (6)을 거쳐 기억장치에 서입되거나 판독된다. 어드레스 유니트(3)과 (4)는 CPU 및 CRT 제어기에서 발생한 어드레스를 수신하여 CPU 어드레스 버스 (7)를 거쳐 타임 멀티플렉스 된다. 논리 회로(10)과 (11)는 CPU 데이타 버스를 각각의 메모리용 입/출력 버스(12), (13), (14) 및 (15)에 연결시켜 데이타가 CPU 와 메모리 사이에 양방향으로 전달되도록 한다. 회로 (10)과 (11)가 본 발명의 한 부분을 이루지 않기 때문에 이들에 대한 동작을 상세히 설명하지 않겠지만, 회로 (10)과 (11)은 전송되는 데이타에 대해서 논리적 기능을 수행하도록 설치된다는 것을 주의해야 한다.

제어회로(2)는 CPU 및 CRT 제어기에서 발생한 버스(16)상의 제어 및 타이밍 신호에 응답하여 버스(17)상에 메모리용 제어신호를 발생시킨다. 메모리는 동적 랜덤 억세스형이므로 라인(18)상에 공급된 열 어드레스 스트로브(CAS) 신호와 라인(19)에서 발생하는 행 어드레스 스트로브(RAS)신호 및 라인(20)에서 발생하는 서입인에이블(WE)신호를 필요로 한다. 또한 제어 유니트는 시스템이 문자 발생 방식으로 동작할때 여러 문자라인 주사행을 나타내는 행 주사신호를 발생시키는데, 이후에 자세히 설명하기로 한다. 이러한 행 주사 신호는 버스(21)를 통해 어드레스 회로(22)로 전달되고 또한 어드레스 회로(22)는 맵 (0)로 부터 데이타 출력도 수신한다. 후에 자세히 설명하겠지만 어드레스 회로(22)는 시스템이 문자발생 방식으로 동작할때 맵(2)를 어드레스 지정하는데 사용된다. 제1도의 마지막 소자인 칼라 신호 발생기는 시스템이 비트 맵 방식으로 동작할 때는 모든 메모리에서 발생한 라인 (12) 내지 (15)상의 데이타에 응답하여 출력라인(24)상에 CRT 구동신호를 발생시키고, 또한 문자 발생방식으로 동작할때는 메모리 맵(1)과 맵(2)에서 발생한 데이타에 응답하여 CRT 구동신호를 발생시킨다. CPU 에서 발생한 그래픽 입력 라인 상의 제어 신호는 시스템이 비트맵 방식으로 동작할때 어드레스 유니트(4)를 인에이블 시키고 발생기(23)을 스위치 시켜서 모든 메모리로 부터 발생한 신호를 받아들이는데 효과적이다. 마찬가지로 그래픽 입력상의 제어신호는 시스템이 문자 발생 방식으로 동작할대 어드레스 회로(22)를 인에이블 시키고 발생기 (23)를 스위치하여 맵(1) 및 맵(2)의 입력에서 발생한 신호만 받아들인다. 칼라 발생기에 대해 상세히 설명하기에 앞서, 비트 맵 방식 및 문자 발생 방식에 있어서 시스템동작에 대한 일반적인 개념을 설명하기로 한다.

비트 맵 방식에 있어서, 각 기억장치는 먼저 표시될 각 펠의 단일 칼라 성분을 나타내는 비트 맵 으로 채워진다. 데이탄타는 8비트 바이트로 기억되고, 바이트 씩 순차적으로 판독되어 각 바이는 8개의 연속 펠(pel)을 나타낸다. 각 비트맵 기억장치의 해당위치는 동시에 판독되고, 각 억세스에서 판독된 4바이트가 연속적으로 발생되어 4비트 스트림을 형성한다. 이들 각 스트림내의 해당 비트는 4비트 어드래스로서 칼라 발생기(23)내의 칼라 조색판으로 인가된다. 칼라 조색판은 각각 6비트 길이로 된 16개의 레지스터를 구비하고 있다. 각각 4비트 어드레스 조합에 대해서, 조색판 레지스터중 한 레지스터가 6비트 병렬출력을 칼라 발생기 회로에 인가한다. 이러한 입력에 응답하여, 칼라발생기는 적색, 녹색 및 황색의 CRT 구동신호를 발생시킨다. 물론, 적색, 녹색 및 청색 구동 신호 대신, 서로 다른 명암을 갖는 흑백신호나 색차신호를 발생시킬 수 있다. 그러나, 편의상 CRT 모니터를 직접 구동하기 위한 신호로서 적색, 녹색 및 청색 신호가 발생 된다고 제한한다.

칼라 조색판 시스템에 대해 보다 상세히 설명하기 위해, 전술한 데니스의 '칼라 컴퓨터 그래픽'을 참조 하기로 한다. 여기서, 여러 출력을 공급하기 위해 칼라 조색판 내의 여러 레지스터가 선택될 수 있을뿐만 아니라, 각 레지스터의 내용은 필요할때 마다 새롭게 할 수 있다는 것을 주의해야 한다. 이것은 CPU 데이타 버스(9)를 칼라 발생기 (23)에 연결함으로써 제1도 시스템에 도시되어 있다. 그러므로 6비트 길이를 갖는 칼라 조색판 내의 각 레지스터는 64개의 서로 다른 칼라 출력을 마련할 수 있다. 따라서, 비트 맵 방식에 있어서, 각 메모리 맵 (0)내지 맵(3)은 함께 어드레스 지정되어 한 바이트의 데이타를 공급하며 여기에서 8개의 펠 데이타 군이 발생된다.

문자 발생 방식에서는, CRT 스크린 화상을 나타내는 비트 맵을 기억하는 대신, 제2메모리 내에 각각 표시될 단일 문자의 형태를 정의하는 다수의 문자 맵 영역이 도시되어 있다. 또한 선택된 문자를 순차적으로 표시하기 위해 16진 또는 2진 표현이 제1메모리 내에 내장되어 있다. 동작중, 이러한 메모리는 각각 해당 문자 맵 영역의 어드레스를 공급하고, 그 내용은 CRT 입력 데이타를 공급하기 위해 판독된다. 실제로, 2진 문자 라인은 제1메모리로 부터 판독되어 제2메모리로 부터 문자의 제1주사선을 위한 데이타를 공급하며, 2진 문자는 연속 주사선을 위해 재 판독된다. 이 시스쳄은 문자가 디스플레이 상에 반복되지만 각 문자를 위한 문자 맵 정보는 한번만 기억되므로 기억용량면에서 보다 경제적이다. 본 시스템에 사용된 문자 발생 방식 배열은 제2도에 매우 간략하게 구성되어 있다. 맵(3)는 사용되지 않았고, 따라서 제2도에 포함되어 있지 않다. 맵(0)와 맵(1)은 버스(5)를 거쳐 어드레스 유니트(3)로 부터 함께 어드레스 지정된다. 맵(2)는 라인(21)을 거쳐 제어 유니트(30에서 발생한 행 주사출력과 함께 맵(0)의 데이타 출력에 의해 라인(6)을 거쳐 어드레스 지정된다. 이러한 출력들은 어드레스 유니트(22)에서 결합되어 맵(2)어드레스를 공급한다. 맵(0)와 맵(1)이 어드레스 지정될때, 맵(1)에서 발생한 8비트-바이트는 칼라 발생기(23)내의 래치/멀티플렉서로 인가된다. 단일 문자를 나타내는 맵(0)을 어드레스 지정한다. 맵(2)출력 데이타는 연속적으로 발생되고 래치/멀티플렉서를 스위치하여 맵(1)으로 바이트의 상위 4비트나 하위 4비트를 공급함으로써 맵(2)바이트의 각 비트를 위한 칼라 조색판 레지스터를 어드레스 지정한다. 이 과정은 물론 한 문자라인 내의 각 문자에 대해 연속적이고 또한 이 문자 라인 내의 CRT 행 주사에 대해서도 연속적이다. 따라서, 맵(2)는 문자 형태를 정의하고 맵(1)은 각 문자와 그 배경에 대해서 두가지 칼라를 정의한다.

제3도는 칼라 발생기 (23)의 상세한 블럭선도로서, 비트 맵 방식이나 문자발생방식의 동작에 대한 제어를 도시하고 있다. 여기에는 4개의 시프트레지스터가 구비되어 있어서, 버스 (12)내지 (15)를 통해 메모리 맵(0) 내지 맵(30으로 부터 데이타 바이트를 수신하기 위해 결합된다. 비트 맵 방식에서, 그래픽 라인은 활성화 되어 앤드 게이트(64)내지 (67)를 인에이블 시킨다. 따라서, 시프트 레지스터가 도트 클럭 펄스에 의해 스텝될때, 그 타이밍은 디스플레이 주사의 도트타이밍과 일치하고, 메모리로 부터 동시에 수신된 4바이트가 연속적으로 발생되어 4비트 스트림을 형성한다.

이러한 비트 스트림을 칼라 조색판 레지스터 시스템 (69)을 위해 4비트 어드레스를 공급한다. 이러한 어드레스에 응답하여, 레지스터에서 발생한 6비트 출력은 칼라 신호 발생기 회로 (70)에 인가되어 출력 라인(24)상에 CRT 용 연속 펠 데이타를 공급한다. 비트 맵 방식에 있어서, 래치/멀티플렉서는 그래픽 신호 때문에 여전히 디스에이블 되어 있음을 주의하라. 문자 발생 방식에 있어서, 어떠한 그래픽 신호도 인가되지 않기 때문에 모든 앤드 게이트(64)내지 (67)가 디스에이블된다. 따라서 어떠한 레지스터 출력도 칼라 조색판 시스템에 인가되지 않는다. 이제 그래픽 신호에 의해 래치멀티플렉서(68)가 인에이블된다. 먼저 맵(1)에서 발생한 데이타가 래치/멀티플렉서 (68)로 나란히 인가된다. 물론, 이때 맵(2)는 맵(0)의 데이타 출력에 의해 어드레스 지정된다. 맵(2) 데이타는 시프트레지스터 (62)내에서 연속적으로 발생되고, 연속 제어 비트로서 CRT 도트클럭 비율에 의해 멀티플렉서(68)에 인가된다. 이러한 신호는 멀티플렉서를 스위치 하여 바이트의 상위 4비트나 하위 4비트를 전달함으로써 칼라 조색판 레지스터 시스템(69)을 어드레스 지정한다. 다른 말로 하면, 시프트 레지스터에서 발생한 각 '1'비트는 두 어드레스 중 한 어드레스를 발생시키고, 각 '0'비트는 나머지 한 어드레스를 발생시킨다.

제4도는 기억용 맵을 위한 어드레스 지정장치의 보다 상세한 블럭선도이다. 편의상, 맵(0)내지 맵(2)만 도시하였다. 이 도면에서 볼 수 있듯이, 각 맵은 동적랜덤 억세스 메모리이다. 그러한 메모리에 대해서 일반적이듯이, 각 메모리는 8비트 콘넥터를 구비하는 데이타입/데이타 출 입력(D 입/출)과, 서입 인에이블(WE) 입력과, 행 어드레스 스트로브(RAS) 입력과, 열 어드레스 스트로브(CAS) 입력 및 8비트 어드레스 입력 (A)을 구비하고 있다. 각 맵은 2개의 연속 8비트 바이트로서 입력 A에 공급된 16비트 어드레스에 의해 억세스된다.

제1바이트는 RAS 입력과 더불어 인가되어 메모리 내에서 래치되고, 제2바이트는 CAS 입력과 함께 인가되어 완전한 어드레스를 이룬다. RAS 및 CAS 신호는 타이밍 및 제어 시스템(2)에 의해 발생되어 라인(31)내지 (34)를 거쳐 메모리로 향하게 된다. 맵(0)과 맵(1)을 위한 어드레스는 버스(7)상의 CPU 또는 CRT 제어기 입력 어드레스 신호에 응답하여 어드레스 유니트(3), (4)에의해 발생되고 버스(5)를 거쳐 이러한 맵(0)및 맵(1)으로 보내진다. 비트 맵 방식에 있어서, 맵(2)을 위한 어드래스는 버스(6)을 따라 어드레스 유니트(3), (4)로 부터 공급된다. 문자 발생 방식에서, 행주사 신호는 버스(21)를 따라 제어 유니트(2)로 부터 래치/멀티플렉서(22)로 인가되는데, 여기에서 행 주사 신호는 맵(2)를 어드레스 지정하기에 앞서 맵(0)에서 발생한 데이타 출력과 결합한다. 위에서 언급했듯이, 래치/멀티플렉서(22)는 시스템이 문자 발생 방식으로 동작할 때 사용되고, 라인(40)상의 CPU에서 발생한 그래픽 입력에 의해 인에이블 된다. 비트 맵 래스터 드시플레이 방식으로 동작할 때, 라인 (5)와 라인(6)상의 어드레스는 동일하다.

버스(12) 내지 (14)상의 어드레스는 메모리로 서입되거나 판독된다. 이러한 버스들은 논리회로를 통해 결합되어 데이타가 메모리와 CPU 사이에 전달되도록 한다. 또한 이러한 버스들은 각각 버스 (45)내지 (47)에 결합되고, 제3도의 연속 발생기(60)내지 (62)에 결합되어 칼라 조색판 레지스터를 통해 CRT 구동신호를 발생시킨다. 또한 버스(45)는 맵 (0)입력을 래치/멀티플렉서(22)에 공급해준다. 메모리 판독 및 서입 기능은 판독/서입 입력 라인(48)로 부터 WE 입력에 인가된 신호에 의해 결정된다.

제5도는 제1도 및 제4도에 도시된 래치/멀티플렉서 시스템(22)의 상세도이다. 이 시스템은 두개의 래치(50)과 (51)를 구비하고 있는데, 각각 8개의 데이타 입력과, 인에이블 입력과, 클럭 입력 및 8개의 데이타 출력이 구비되어 있다. 래치(50)는 그 입력으로서, 5개의 행주사입력 RS (0) 내지 RS (4)와 맵(0)으로 부터 2개의 어드레스 입력인 MOD(0) 및 MOD(1)을 받다 들인다. 래치(51)는 맵(0)으로 부터 나머지 어드레스 입력인 MOD(2) 내지 MOD(7)을 받아 들인다. 래치(50)에 있어서 나머지 데이타 입력은 접지되고 또한 래치(51)에 있어서 나머지 두 데이타 입력도 도시된 바와 같이 접지된다. 따라서, 위에서 지적했듯이, 특히 제2도를 참조해보면 이 회로는 13비트 입력에 응답하여 클럭 입력에 의해 래치로 클럭된다. 래치(50)과 (51)은 각각 라인 (52)와 (53)상의 인에이블 입력에 응답하여 그곳에서 데이타를 판독해 낸다.

이러한 라인들은 인버어터(54)와 3개의 앤드게이트 (55), (56) 및 (57)을 구비하고 있는 논리회로에 의해 활성화 된다. 이러한 논리회로는 제1도의 제어회로(2)에 의해 발생되는 그래픽 입력, CRT/CPU 입력, 그리고 MUX 및 MUX 입력에 응답한다. 그래픽 라인 시스템에 비트 맵 방식으로 동작할 때는 활성화되고, 시스템이 문자 발생방식으로 동작할 때는 활성화되지 않는다. CRT/CPU 라인은 맵이 데이타를 CRT 로 전해줄때 High(이하 'H'로 표시) 상태이고, 데이타가 CPU 로 부터 전해질 때는 LOW (이하 'L'로 표시) 상태이다. MUX 및 MUX 는 인에이블 래치(50)과 (51)의 연속적인 시간 변경에 따라 'H'상태와 'L'상태로 변경되어 출력라인 (58)상의 연속 8비트 출력 어드레스를 맵(2)으로 공급한다. 따라서, 디스플레이 시스템이 문자 발생 방식으로 동작하여(즉, 그래픽 라인은 L 상태)CRT(CRT/CPU)라인으로 신호를 공급해줄때, 앤드게이트(55)는 H 출력을 공급한다. 그러면, MUX 입력에 응답하여, 앤드게이트 (57)는 신호를 라인 (52)에 인가하여 래치를 인에이블 시킴으로서 맵(2)에 첫번째 8비트-바이트를 인가해준다. 그리고 이 맵의 16비트 어드레스 중 두번째 바이트가 뒤 따라서 이때 입력 MUX 는 'H'상태가 된다.

동작중, CRT 상에 표시될 문자 라이너에 대해서, 제1문자 위치의 어드레스는 MOD(0)내지 MOD (7)출력에 응답하는 맵(0)으로 인가되어, 문자를 표시하기 위해 맵(2)으로 오프셋 되도록 한다. 제1주사선에 대해서, 행 주사 입력 RS (0)내지 RS(4)는 모두 'L'상태이다. 래치 (50)과 (51)는 라인(52)와 (53)상의 신호에 의해 차례로 판독되어, 맵 (2)으로 부터 선택된 문자의 최상위 주사선에 해당하는 바이트 위치를 어드레스 지정하고 따라서 기록한다. 그후에 행 내의 나머지 문자를 위한 어드레스는 맵(0)에 차례로 인가된다. 이것은 상기와 같이 나머지 RS (0)내지 RS(4)입력과 함께 래치(50) 및 (51) 의 입력으로서 맵(2)으로 오프셋된 MOD (0)내지 MOD(7)에 응답한다. 따라서, 문자 행 내의 최상위 라인을 위한 데이타는 CRT 의 제1주사선 기간동안 판독된다.

이러한 동작은 RS(1) 내지 RS (4) 가 'L'상태일때 RS(0)이 'H'상태가 되는것을 제외하곤 제2주사선에 대해 반복된다. 제3주사선에 대해 라인 RS (1)은 'H'상태가 되고, 문자 세트가 문자당 8×12 도트를 갖는다고 가정하면, 최종 라인은 RS(3)와 함께 주사되어 RS (1) 과 RS (0)라인은 'H'상태가 된다. 이러한 동작은 새로운 위치 어드레스 세트와 함께 맵(0)에 표시될 각각의 연속 문재행에 대해 반복되고, 위치 어드레스 세트는 각각 새로운 문자행을 위한 라인 MOD (0)내지 MOD (7)상의 새로운 오프셋 어드레스에 응답한다.

물론 RS(0) 내지 RS (4)입력은 CRT 플라이백 시간에서 예정된 수로 증가되도록 설치된 2진 카운터로 부터 공급되며, 리셋트 시키면 0으로 된다. 상술한 동작에서 11개의 계수가 설명 되었으나, 래치(50)에 5개의 RS 라인과 함께 문자행당 32주사선을 사용할수 있다는 것이 명백하다. 또한, 문자 주사선 내외행 도트는 8개 이상을 구비할 수 있다. 예를들어 각 문자를 위해 맵(2)으로 부터 2개의 출력바이트를 사용하고 RS (0)내지 RS (4)라인을 완전히 사용함으로써, 16×32도트 문자를 표시할 수 있다. 또한 제4도에서 접지되어 있는 래치(50)과 (51)에 하나 이상의 입력을 사용함으로써, 이러한 입력들은 각각 256개의 주사선을 포함하는 문자를 표시하기 위해 8개 까지 증가될 수 있다. 예를들어, 만일 이러한 맵이 16비트 용량이라면 모든 MOD 라인을 사용하여 맵(0)으로 부터 보다 많은 문자를 공급할 수 있다.

요약하면, 우리가 설명한 것은 래스터 주사 디스플레이 장치상에 표시하기 위한 시스템이다. 상기 시스템은 다수의 기억장치를 구비하여, 한 방식에서 동시에 억세스되어 기억장치내의 비트 맵으로 부터 CRT 구동신호를 발생시킨다. 제2방식에서는 한 기억장치에서 발생한 데이타가 사용되어 문자 정보를 함유하고 있는 다른 기억장치를 어드레스 지정하며, 이 정보는 CRT 구동신호를 발생시키기 위해 사용된다. 본 발명은 특별히 선택된 장치를 참조하여 도시하고 설명하였으나, 기술적으로 숙련된 사람이라면 본 발명의 원리나 배경에서 벗어나지 않고 형태면이나 세부적인면에서 여러가지로 변형시킬 수 있다는 것을 이해할 수 있을 것이다.

Claims

래스터 주사 디스플레이 시스템에 있어서, 디스플레이 데이타를 기억하기 위한 다수의 메모리 장치와, 메모리를 래스터 주사 비데오 신호 발생기에 결합하여 디스플에이 장치를 위한 비데오 신호를 발생시키는 장치와 또한 상기 메모리를 어드레스 지정하여 상기 발생기에 전달하기 위한 데이타를 선택하는 장치를 구비하며, 상기 어드레스 지정장치는 제1방식이나 제2방식으로 선택적으로 동작하는데, 제1방식에서는 상기 각 메모리 장치내의 해당위치를 억세스하여 데이타가 각 메모리 장치로 부터 상기 발생기로 동시에 전달되도록하며, 제2방식에서는 상기 메모리 장치 중 제1메모리 장치내의 위치를 억세스하고 그곳에서 데이타가 상기 메모리 장치중 제2메모리 장치내의 위치를 어드레스 지정하기 위해 결합되어 상기 발생기로 전달될 데이타를 선택하는 것을 특징으로 하는 래스터 주사 디스플레이 시스템.
제1항의 래스터 주사 디스플레이 시스템에 있어서, 상기 제2방식은 문자 발생 방식으로서 제1메모리 장치 내에 표시될 문자의 코드화 표현이 기억되어 있고, 제2 메모리 시스템은 상기 문자의 표시 도트 형태를 기억하고 있으며, 상기 어드레스 지정장치는 상기 제2방식을 지시하는 신호에 응답하여 제1메모리 장치의 데이타 출력을 래스터 라인 계수 데이타에 결합함으로써 상기 제2메모리 장치를 위한 어드레스를 발생시키는 장치를 구비하는 것을 특징으로 하는 래스터 주사 디스플레이 시스템.
제2항의 래스터 주사 디스플레이 시스템에 있어서, 제3메모리 장치를 구비하고, 상기 제2방식으로 동작할때 상기 어드레스 지정장치는 상기 제1 및 제3메모리장치 내의 해당 위치를 어드레스 지정하고, 상기 제3메모리 장치는 제2메모리에서발생하여 상기 발생기로 전달할 도트 데이타와 결합하기 위한 데이타를 내장하고 있는 것을 특징으로 하는 래스터 주사 디스플레이 시스템.
제1항의 래스터 주사 디스플레이 시스템에 있어서, 상기 비데오 신호 발생기는 각각 메모리 장치에서 발생한 상기 데이타에 의해 선택되어 칼라 정의 신호를 발생시킴으로써, 비데오 신호가 구동되는 다수의 레지스터를 구비하는 칼라 조색판 레지스터 시스템과, 상기 어드레스 지정 시스템이 상기 제1방식으로 동작할때 모든 메모리 장치에서 발생한 데이타나, 또는 상기 어드레스 지정 시스템이 상기 제2방식으로 동작할때 상기 제2 및 제3메모리 장치에서 발생한 데이타에 의해 선택될 수 있는 레지스터와 또한 상기 제1방식과 제2방식에 있어서 해당위치를 억세스 하기 위해 상기 어드레스 지정장치에 의해 동시에 어드레스 지정될 수 있는 상기 제1 및 제3메모리 장치를 구비하는 것을 특징으로하는 래스터 주사 디스플레이 시스템.
제4항의 래스터 주사 디스플레이 시스템에 있어서, 데이타는 메모리 장치로부터 병렬 형태로 판독되는 것을 특징으로 하고 또한 각 메모리 장치 중 관련된 한 메모리 장치에 결합 되어 있는 다수의 연속 발생기를 구비하여 그곳에서 데이타를연속적으로 발생시키고, 상기 제1방식에서 연속발생기로 부터 발생된 관련된 해당 비트들은 함께 상기 레지스터를 선택하는 것을 특징으로 하는 래스터 주사 디스플레이 시스템.
제5항의 래스터 주사 디스플레이 시스템에 있어서, 제3메모리 장치로 부터 병렬 형태의 데이타를 수신하고 또한 제2메모리 장치에 결합된 연속 발생기로 부터 제어 데이타를 멀티플렉스 하기 위해서 결합된 래치/멀티 플렉서를 구비하여, 상기 제2방식에서 상기 래치/멀티플렉서 시스템이 인에이블 되어 제3메모리 장치로 부터 수신한 데이타의 절반을 선택함으로써, 제2메모리 장치에 결합된 연속 발생기에서 발생하는 연속 도트 데이타 요소의 값에 따라 상기 레지스터를 어드레스 지정하는 것을 특징으로 하는 주사 디스플레이 시스템.
제3항의 래스터 주사 디스플레이 시스템에 있어서, 제3메모리 장치로 부터 병렬 형태의 데이타를 수신하기 위해 결합된 래치/멀티 플렉서 시스템을 구비하는 것을 특징으로 하며, 제2메모리 장치로 부터 데이타를 연속 발생시키기 위해 결합된 연속발생기를 구비하여 상기 도트 데이타를 멀티플렉서에 전달함으로써, 각각의 연속도트 데이타 요소의 값에 따라 그곳에 보유되어 있는 데이타의 절반을 선택하여 상기 발생기로 전송하는 것을 특지어으로 하는 래스터 주사 디스플레이 시스템.